CN115587553A - 仿真方法及电子设备 - Google Patents

Abstract

本公开提供一种仿真方法及电子设备，通过电路网表和激励文件进行仿真，得到时钟信号与数据信号的时间差值。由于电路网表仅包括芯片的时钟信号接收电路的网表和数据信号接收电路的网表，因此电路网表的结构较为简单，通过电路网表和激励文件进行仿真时，得到芯片的时钟信号和数据信号的时间差值的速度更快、所需时间更少，极大地提高了仿真效率。

Description

仿真方法及电子设备

技术领域

本公开涉及半导体技术领域，尤其涉及一种仿真方法及电子设备。

背景技术

低功耗双倍数据速率内存(Low Power Double Data Rate，简称：LPDDR)是一种半导体器件的通信标准。在采用LPDDR4、LPDDR5等标准的半导体器件中，半导体器件可以接收时钟信号和数据信号，并根据时钟信号对数据信号进行采样。当半导体器件设计完成后，可以通过仿真的方式，确定半导体器件实际接收到的时钟信号与数据信号的时间差值。使半导体器件能够在消除这个时间差值后，更加准确地根据时钟信号对数据信号进行采样。

但是，在现有技术中，确定半导体器件的时钟信号与数据信号的时间差值的仿真时间较长。因此，如何减少确定半导体器件的时钟信号与数据信号的时间差值的仿真时间，是本领域需要解决的技术问题。

发明内容

本公开提供一种仿真方法及电子设备，基于现有技术中确定芯片的时钟信号与数据信号的时间差值所需要的仿真时间较长的技术问题，本公开通过包括时钟信号接收电路的网表和数据信号接收电路的网表的电路网表和激励文件进行仿真，以减少仿真时钟信号与数据信号的时间差值所需要的仿真时间。

本公开第一方面提供一种仿真方法，包括：获取电路网表，所述电路网表包括时钟信号接收电路的网表和数据信号接收电路的网表，所述时钟信号接收电路用于接收时钟信号，所述数据信号接收电路用于接收数据信号；生成激励文件，所述激励文件包括时钟信息和数据信息；基于所述电路网表和所述激励文件进行仿真，获取所述时钟信号与所述数据信号的时间差值。

在本公开第一方面一实施例中，所述时钟信号接收电路的网表的数量和所述数据信号接收电路的网表的数量为1个。

在本公开第一方面一实施例中，所述数据信息包括第一数据信号和所述第一数据信号的传输速率。

在本公开第一方面一实施例中，第一数据信号的传输速率为6.4Gbit/s。

在本公开第一方面一实施例中，所述时钟信息包括所述时钟信号每次移位的时间和所述时钟信号移位的最大时间范围。

在本公开第一方面一实施例中，所述时钟信号每次移位的时间为0.01ns。

在本公开第一方面一实施例中，所述时钟信号移位的最大时间范围为-1.5T-1T，其中T为所述时钟信号的周期。

在本公开第一方面一实施例中，所述基于所述电路网表和所述激励文件进行仿真，获取所述时钟信号与所述数据信号的时间差值，还包括：基于所述电路网表和所述激励文件进行仿真，获取所述电路网表仿真得到的第二数据信号；比较所述第二数据信号和所述第一数据信号；确定所述第一数据信号和所述第二数据信号相同时所述时钟信号的移位时间范围；根据所述移位时间范围确定所述时钟信号与所述数据信号的时间差值。

在本公开第一方面一实施例中，所述时钟信号与所述数据信号的时间差值为所述移位时间范围的中间值。

本公开第二方面提供一种电子设备，包括：至少一个处理器和存储器；所述存储器存储计算机执行指令；所述至少一个处理器执行所述存储器存储的计算机执行指令，使得所述至少一个处理器执行如本公开第一方面任一项所述的方法。

本公开提供的仿真方法及电子设备，通过电路网表和激励文件进行仿真，得到时钟信号与数据信号的时间差值。由于电路网表仅包括芯片的时钟信号接收电路的网表和数据信号接收电路的网表，因此电路网表的结构较为简单，通过电路网表和激励文件进行仿真时，得到芯片的时钟信号和数据信号的时间差值的速度更快、所需时间更少，极大地提高了仿真效率。

附图说明

为了更清楚地说明本公开实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为一种芯片的结构示意图；

图2为本公开提供的芯片处理信号时的一种时序图；

图3为本公开提供的芯片处理信号时另一种时序图；

图4为本公开提供的仿真方法一实施例的流程示意图；

图5为本公开提供的一种电路网表的示意图；

图6为一种时钟信息和数据信息的示意图；

图7为本公开提供的移位时间范围的示意图；

图8为本公开提供的仿真装置一实施例的结构示意图；

图9为本公开提供的电子设备一实施例的结构示意图。

具体实施方式

下面将结合本公开实施例中的附图，对本公开实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本公开一部分实施例，而不是全部的实施例。基于本公开中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本公开保护的范围。

本公开的说明书和权利要求书及上述附图中的术语“第一”、“第二”、“第三”、“第四”等(如果存在)是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本公开的实施例例如能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。

低功耗双倍数据速率内存(Low Power Double Data Rate，简称：LPDDR)是一种半导体器件的通信标准。在采用LPDDR4、LPDDR5等标准的半导体器件中，半导体器件可以接收时钟信号和数据信号，并根据时钟信号对数据信号进行采样。

例如，图1为一种芯片的结构示意图。如图1所示的芯片可用于通过CA引脚接收命令信号、通过DQ引脚接收多个数据信号，以及通过CLK引脚接收多个时钟信号。在一种实施例中，芯片可以通过一个DQ引脚接收16个数据信号并通过CLK引脚接收时钟信号。

图2为本公开提供的芯片处理信号时的一种时序图。如图2所示，图1中芯片可以通过时钟信号接收电路接收时钟信号。同时，芯片通过连接DQ引脚的数据接收电路接收数据信号，在图2所示的示例中，数据信号依次包括D1、D2、D3……。

在一种实施例中，芯片可以根据时钟信号对数据信号进行采样。例如，在图2所示的示例中，芯片可以在时钟信号的上升沿对数据信号进行采样。具体地，芯片在时钟信号的上升沿R1对数据信号D1进行采样，在上升沿R2对数据信号D2进行采样，在上升沿R3对数据信号D3进行采样，以此类推。

从图2中可以看出，芯片在根据时钟信号对数据信号进行采样处理时，时钟信号和数据信号在时序上是一一对应的。但是，在一种实施例中，在芯片实际工作时，虽然芯片是同时接收时钟信号和数据信号，但是时钟信号和数据信号传输的不完全一致，使得芯片实际接收到的时钟信号和数据信号之间存在一定的时间差。

例如，图3为本公开提供的芯片处理信号时另一种时序图，如图3所示，芯片通过时钟信号接收电路接收到的时钟信号在传输到数据接收电路时的上升沿，与芯片通过数据信号接收电路接收到的数据信号之间，在时序上并没有一一对应，而是存在较大的时间差。以图3所示的时钟信号的上升沿R1和数据信号D1的中点为例，时钟信号与数据信号之间的时间差值为Td。对于LPDDR4的芯片，其时钟信号和数据信号的时间差值可以表示为tdqs2dq；对于LPDDR5的芯片，其时钟信号和数据信号的时间差值可以表示为tWCK2DQI。如果此时芯片直接根据时钟信号对数据信号进行采集，很可能无法得到准确的数据信号，影响芯片对数据信号进行的后续处理。

当半导体器件设计完成后，可以通过仿真的方式对半导体器件进行测试与验证等处理。例如，当图1所示的芯片设计完成后，测试人员可以使用测试设备对芯片的网表进行仿真。测试设备可以是电脑、服务器、工作站等电子设备。

因此，当芯片的设计人员设计出芯片的网表后，芯片的测试人员可以使用电子设备通过仿真的方式，确定出芯片的时钟信号和数据信号的时间差值，并存储在芯片中。使得后续芯片实际工作工程中，在根据时钟信号对数据信号进行采集之前，可以根据该时间差值对时钟信号和数据信号的时序进行调整，例如将图3所示的时钟信号和数据信号之间的时序关系调整为图2所示的时序关系，最终使芯片可以根据时钟信号更为准确地对数据信号进行采样，并保证芯片对数据信号后续处理的准确性和有效性。

在现有技术中，电子设备通过仿真的方式确定芯片的时钟信号和数据信号的时间差值时，电子设备可以首先获取如图1所示的整个芯片的网表，网表中包括芯片内的每个电路及电路之间的连接关系等。随后，电子设备通过执行写入(Write fifo)命令，将数据经过芯片的DQ引脚写入芯片的FIFO(First Input First Output)文件中。并通过执行读取(Read fifo)命令对芯片的FIFO文件中的数据进行回读。其中，还通过调整时钟信号和数据信号之间的时间差来重复写入和回读，最终可以通过判断重复写入和回读时数据的正确区间，得到时钟信号与数据信号之间的时间差。

但是，采用上述现有技术确定芯片的时钟信号与数据信号的时间差值时，需要以整个芯片为单位，对整个芯片内所有的电路进行仿真，才能够得到芯片的时钟信号与数据信号的时间差值。因此所需要的仿真时间较长，在具体的实现中，使用现有技术通过仿真计算进行芯片的时钟信号与数据信号的时间差值时，前仿需要2-3个小时、后仿需要15-20个小时，极大地影响仿真效率。

因此，基于现有技术中确定芯片的时钟信号与数据信号的时间差值所需要的仿真时间较长的技术问题，本公开通过包括时钟信号接收电路的网表和数据信号接收电路的网表的电路网表和激励文件进行仿真，以减少仿真时钟信号与数据信号的时间差值所需要的仿真时间。

下面以具体地实施例对本公开的技术方案进行详细说明。下面这几个具体的实施例可以相互结合，对于相同或相似的概念或过程可能在某些实施例不再赘述。

图4为本公开提供的仿真方法一实施例的流程示意图，如图4所示的仿真方法可以由电脑、服务器、工作站等电子设备等电子设备执行。如图4所示的方法包括：

S101：电子设备获取电路网表。

在一种实施例中，图5为本公开提供的一种电路网表的示意图。如图5所示，电子设备在S101中获取的电路网表包括：数据信号接收电路和时钟信号接收电路。其中，数据信号接收电路用于接收数据信号，时钟信号接收电路用于接收时钟信号。

在一种实施例中，网表可以是仿真电路模拟器(Simulation program withintegrated circuit emphasis，简称：spice)网表，网表中包括了电路中所包括的器件，以及器件之间的连接关系等。网表可以通过文字形式表示电路，并可用于仿真实现对应的电路。

在一种实施例中，电路网表中数据信号接收电路的网表的数量为1个，电路网表中时钟信号接收电路的网表的数量为1个。

S102：电子设备生成激励文件。

在一种实施例中，激励文件包括时钟信息和数据信息。

在一种实施例中，数据信息包括第一数据信号和第一数据信号的传输速率。其中，第一数据信号可以是芯片可以使用数据信号接收电路所接收的数据，例如，第一数据信号为16位的“1010 0111 0100 0010”等。

在一种实施例中，第一数据信号的传输速率为6.4Gbit/s。

在一种实施例中，时钟信息包括：时钟信号每次移位的时间和时钟信号移位的最大时间范围。

例如，图6为一种时钟信息和数据信息的示意图，如图6所示的，记数据信号的起始时间为t0时刻，数据信号的周期为T。则时钟信息中时钟信号的最大时间范围为t0时刻之前的-1.5T到1T之间的时间范围，时钟信号每次移位的时间为0.01ns。

在一种实施例中，激励文件例如可以命名为gen_stimulus.pl，并可以表示为如下形式：“gen_stimulus.pl-pstep 0.01n-datarate 6.4G-start"-3*UI"-end"2*UI"-sp 5n-data'1010 0111 0100 0010'”。其中，第一数据信号“data”为“'1010 0111 0100 0010'”，时钟信号每次的移位时间“Pstep”为“0.01n”，时钟信号移位的起始时刻“start”为“-3*UI”，时钟信号移位的结束时刻“end”为“2*UI”，UI为时钟信号的时钟周期的一半。第一数据信号的开始输入时间“sp”为“5n”，即第一数据信号在时钟信号的5ns后开始输入。

在一种实施例中，当时钟信号与数据信号的时间差值的数据类型为char，则时钟信号移位的起始时刻和结束时刻设置为负数。

在一种实施例中，由于本实施例提供的电路网表中，只包括1个数据信号处理电路的网表，和1个时钟信号处理电路的网表，因此，本实施例提供的激励文件中，也只需要包括芯片中该1个数据信号和时钟信号即可，从而极大地减少了激励文件的数据量。

S103：电子设备基于电路网表和激励文件进行仿真，获取时钟信号与数据信号的时间差值。

具体地，电子设备可以通过电路网表和激励文件进行仿真，得到如图5所示的电路网表仿真得到的第二数据信号。

在一种实施例中，电子设备可以将电路网表和激励文件都加载到仿真器中，在仿真器中建立仿真目录从而实现仿真。

在一种实施例中，电子设备对电路网表和激励文件进行仿真，可以得到不同的时钟信号的移位时间及对应的第二数据信号。例如，电子设备对电路网表和激励文件进行仿真时，仿真器输出的数据可以通过如下表1表示：

表1

时钟信号的移位时间	移位后的时钟信号	第二数据信号
			-1.5T	Td1	Dd1
-1.5T+0.01ns	Td2	Dd2
			-1.5T+0.02ns	Td3	Dd3
…		…
			T-0.02ns	Tdn-2	Ddn-2
T-0.01ns	Tdn-1	Ddn-1
			T	Tdn	Ddn

如表1所示，电子设备对电路网表和激励文件进行仿真，可以根据时钟信号移位的起始时刻-1.5T对时钟信号进行移位，并基于移位后的时钟信号Td1对数据信号进行采样，得到移位时间-1.5T对应的第二数据信号Dd1。随后，电子设备还可以根据上一次移位的时间，得到移位时间-1.5T+0.01ns，并基于移位后的时钟信号Td2对数据信号进行采样，得到移位时间-1.5T+0.01ns对应的第二数据信号Dd2。以此类推，电子设备可以得到-1.5T到T的移位之间，所有时钟信号对应的第二数据信号。

随后，电子设备可以通过如图表1中，比较仿真器得到的第二数据信号，与激励文件中提供的第一数据信号是否相同，从而确定出第一数据和第二数据信号相同时时钟信号的移位时间范围。

在一种实施例中，电子设备可以通过运行脚本，由脚本查看仿真器输出的报告，从而由脚本确定将电路网表仿真得到的第二数据信号与第一数据信号进行比较，判断第二数据信号和第一数据信号是否相同。例如，运行的脚本可以表示为dqib_cmp_batch.pl-cfgcmp_finesim.cfg-kw'finesim.tr0*'-mp10等。

示例性地，表2示出了电子设备对仿真器得到的第二数据信号与第一数据信号进行比较的示意图。

表2

第二数据信号	第一数据信号	是否相同
			Dd1	D	不相同
Dd2	D	不相同
			Dd3	D	不相同
…	…	不相同
			Da	D	相同
…	…	相同
			Db	D	相同
…	…	不相同
			Ddn-2	D	不相同
Ddn-1	D	不相同
			Ddn	D	不相同

如表2所示，当电子设备基于电路网表和激励文件进行仿真，确定出的第一数据信号和第二数据信号后，对第一数据信号和第二数据信号进行比较，可以确定：当时钟信号的移位时间范围是-1.5T到a时，第一数据信号和第二数据信号不同；当时钟信号的移位时间范围是a到b时，第一数据信号和第二数据信号相同；当时钟信号的移位时间范围是b到-1.5T时，第一数据信号和第二数据信号不同。在表2所示的示例中，电子设备可以根据第一数据信号和第二数据信号是否相同确定出移位时间范围为a-b。

最终，电子设备可以根据移位时间范围确定出芯片对应的时钟信号与数据信号的时间差值。

在一种实施例中，时钟信号与数据信号的时间差值可以具体为移位时间范围的中间值。

示例性地，图7为本公开提供的移位时间范围的示意图。以图6中所示的，时钟信号移位的最大时间范围-1.5T到1T为例。当电子设备基于电路网表和激励文件进行仿真，确定出的第一数据信号和第二数据信号后，对第一数据信号和第二数据信号进行比较后，得到的相同时，时钟信号的移位时间范围可以是a到b，其中，-1.5T＜a＜b＜1T。则电子设备可以基于时钟信号的移位时间范围，最终确定出的时钟信号与数据信号的时间差值为a和b的中间值c。

综上，本实施例提供的仿真方法，通过电路网表和激励文件进行仿真，得到时钟信号与数据信号的时间差值。其中，由于电路网表仅包括芯片的时钟信号接收电路的网表和数据信号接收电路的网表，因此电路网表的结构较为简单，电路网表的规模降低至现有技术中对整个电路的网表仿真时的10％以下。同时，激励文件的数据量也较少，最终当电子设备通过电路网表和激励文件进行仿真时，得到芯片的时钟信号和数据信号的时间差值的速度更快、所需时间更少。

在具体的实现中，使用本实施例对进行芯片的时钟信号与数据信号的时间差值时，每一个数据信号的输入激励也得到了简化，减少了仿真时间，每个数据信号对应的仿真时间从现有技术中的3us减少到了20ns，整体上前仿需要的时间也从2-3个小时减少到5-10分钟、后仿需要的时间从15-20个小时减少到30-40分钟，从而极大地提高了仿真效率。

在一种实施例中，电子设备可以针对芯片的不同工艺脚(corner)进行仿真，得到对应于不同corner的时钟信号与数据信号的时间差值。使得对于芯片不同的corner都设置有不同的时钟信号与数据信号的时间差值。

在前述实施例中，对本公开实施例提供的方法进行了介绍，而为了实现上述本公开实施例提供的方法中的各功能，作为执行上述方法的主体的设备或装置可以包括硬件结构和/或软件模块，以硬件结构、软件模块、或硬件结构加软件模块的形式来实现上述各功能。上述各功能中的某个功能以硬件结构、软件模块、还是硬件结构加软件模块的方式来执行，取决于技术方案的特定应用和设计约束条件。

例如，图8为本公开提供的仿真装置一实施例的结构示意图。如图8所示，本公开提供的一种仿真装置1000，包括：获取模块1001、激励模块1002和仿真模块1003。其中，获取模1001块用于获取电路网表、激励模块1002用于生成激励文件。仿真模块1003用于基于电路网表和激励文件进行仿真，获取时钟信号与数据信号的时间差值。

在一种实施例中，时钟信号接收电路的网表的数量和数据信号接收电路的网表的数量为1个。

在一种实施例中，数据信息包括第一数据信号和第一数据信号的传输速率。

在一种实施例中，第一数据信号的传输速率为6.4Gbit/s。

在一种实施例中，时钟信息包括时钟信号每次移位的时间、时钟信号移位的最大时间范围。

在一种实施例中，时钟信号每次移位的时间为0.01ns。

在一种实施例中，时钟信号移位的最大时间范围为-1.5T-1T，其中T为时钟信号的周期。

在一种实施例中，仿真模块1003具体用于基于电路网表和激励文件进行仿真，获取电路网表仿真得到的第二数据信号；比较第二数据信号和第一数据信号；确定第一数据信号和第二数据信号相同时时钟信号的移位时间范围；根据移位时间范围确定时钟信号与数据信号的时间差值。

在一种实施例中，时钟信号与数据信号的时间差值为移位时间范围的中间值。

本实施例提供的装置的实现方式及原理可参照本公开前述实施例提供的方法，不再赘述。

需要说明的是，应理解以上装置的各个模块的划分仅仅是一种逻辑功能的划分，实际实现时可以全部或部分集成到一个物理实体上，也可以物理上分开。且这些模块可以全部以软件通过处理元件调用的形式实现；也可以全部以硬件的形式实现；还可以部分模块通过处理元件调用软件的形式实现，部分模块通过硬件的形式实现。例如，处理模块可以为单独设立的处理元件，也可以集成在上述装置的某一个芯片中实现，此外，也可以以程序代码的形式存储于上述装置的存储器中，由上述装置的某一个处理元件调用并执行以上确定模块的功能。其它模块的实现与之类似。此外这些模块全部或部分可以集成在一起，也可以独立实现。这里所述的处理元件可以是一种集成电路，具有信号的处理能力。在实现过程中，上述方法的各步骤或以上各个模块可以通过处理器元件中的硬件的集成逻辑电路或者软件形式的指令完成。

例如，以上这些模块可以是被配置成实施以上方法的一个或多个集成电路，例如：一个或多个特定集成电路(application specific integrated circuit，ASIC)，或，一个或多个微处理器(digital signal processor，DSP)，或，一个或者多个现场可编程门阵列(field programmable gate array，FPGA)等。再如，当以上某个模块通过处理元件调用程序代码的形式实现时，该处理元件可以是通用处理器，例如中央处理器(centralprocessing unit，CPU)或其它可以调用程序代码的处理器。再如，这些模块可以集成在一起，以片上系统(system-on-a-chip，SOC)的形式实现。

在上述实施例中，可以全部或部分地通过软件、硬件、固件或者其任意组合来实现。当使用软件实现时，可以全部或部分地以计算机程序产品的形式实现。所述计算机程序产品包括一个或多个计算机指令。在计算机上加载和执行所述计算机程序指令时，全部或部分地产生按照本公开实施例所述的流程或功能。所述计算机可以是通用计算机、专用计算机、计算机网络、或者其他可编程装置。所述计算机指令可以存储在计算机可读存储介质中，或者从一个计算机可读存储介质向另一个计算机可读存储介质传输，例如，所述计算机指令可以从一个网站站点、计算机、服务器或数据中心通过有线(例如同轴电缆、光纤、数字用户线(DSL))或无线(例如红外、无线、微波等)方式向另一个网站站点、计算机、服务器或数据中心进行传输。所述计算机可读存储介质可以是计算机能够存取的任何可用介质或者是包含一个或多个可用介质集成的服务器、数据中心等数据存储设备。所述可用介质可以是磁性介质，(例如，软盘、硬盘、磁带)、光介质(例如，DVD)、或者半导体介质(例如固态硬盘solid state disk(SSD))等。

例如，图9为本公开提供的电子设备一实施例的结构示意图，如图9所示，本公开提供的一种电子设备，包括：至少一个处理器2001以及存储器2002；其中，存储器2002中存储有计算机指令，至少一个处理器2001可以执行计算机指令。当处理器2001执行计算机程序时，处理器2001可用于执行如本公开前述实施例中任一方法中的步骤。在一种实施例中，处理器2001可以通过通信接口2003进行通信，例如获取电路网表等。

本公开还提供一种计算机可读存储介质，计算机可读存储介质存储有计算机程序，计算机程序被执行时可用于执行如本公开前述实施例中任一方法中的步骤。

本公开实施例还提供一种执行指令的芯片，所述芯片用于执行如本公开前述任一方法中的步骤。

本领域普通技术人员可以理解：实现上述各方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成。前述的程序可以存储于一计算机可读取存储介质中。该程序在执行时，执行包括上述各方法实施例的步骤；而前述的存储介质包括：ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质。

最后应说明的是：以上各实施例仅用以说明本公开的技术方案，而非对其限制；尽管参照前述各实施例对本公开进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本公开各实施例技术方案的范围。

Claims (10)

1.一种仿真方法，其特征在于，包括：

获取电路网表，所述电路网表包括时钟信号接收电路的网表和数据信号接收电路的网表，所述时钟信号接收电路用于接收时钟信号，所述数据信号接收电路用于接收数据信号；

生成激励文件，所述激励文件包括时钟信息和数据信息；

基于所述电路网表和所述激励文件进行仿真，获取所述时钟信号与所述数据信号的时间差值。

2.根据权利要求1所述的方法，其特征在于，所述时钟信号接收电路的网表的数量和所述数据信号接收电路的网表的数量为1个。

3.根据权利要求1所述的方法，其特征在于，所述数据信息包括第一数据信号和所述第一数据信号的传输速率。

4.根据权利要求3所述的方法，其特征在于，第一数据信号的传输速率为6.4Gbit/s。

5.根据权利要求1-4任一项所述的方法，其特征在于，所述时钟信息包括所述时钟信号每次移位的时间和所述时钟信号移位的最大时间范围。

6.根据权利要求5所述的方法，其特征在于，所述时钟信号每次移位的时间为0.01ns。

7.根据权利要求5所述的方法，其特征在于，所述时钟信号移位的最大时间范围为-1.5T-1T，其中T为所述时钟信号的周期。

8.根据权利要求5所述的方法，其特征在于，所述基于所述电路网表和所述激励文件进行仿真，获取所述时钟信号与所述数据信号的时间差值，包括：

基于所述电路网表和所述激励文件进行仿真，获取所述电路网表仿真得到的第二数据信号；

比较所述第二数据信号和所述第一数据信号；确定所述第一数据信号和所述第二数据信号相同时所述时钟信号的移位时间范围；

根据所述移位时间范围确定所述时钟信号与所述数据信号的时间差值。

9.根据权利要求8所述的方法，其特征在于，所述时钟信号与所述数据信号的时间差值为所述移位时间范围的中间值。

10.一种电子设备，其特征在于，包括：至少一个处理器和存储器；所述存储器存储计算机执行指令；所述至少一个处理器执行所述存储器存储的计算机执行指令，使得所述至少一个处理器执行如权利要求1-9任一项所述的方法。

Images