CN115568224A - Sonos结构及其编程方法、形成方法、存储器 - Google Patents
Sonos结构及其编程方法、形成方法、存储器 Download PDFInfo
- Publication number
- CN115568224A CN115568224A CN202211372002.4A CN202211372002A CN115568224A CN 115568224 A CN115568224 A CN 115568224A CN 202211372002 A CN202211372002 A CN 202211372002A CN 115568224 A CN115568224 A CN 115568224A
- Authority
- CN
- China
- Prior art keywords
- layer
- dielectric layer
- sonos structure
- charge trapping
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 64
- 230000015654 memory Effects 0.000 title claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 87
- 230000005641 tunneling Effects 0.000 claims abstract description 85
- 239000004065 semiconductor Substances 0.000 claims abstract description 68
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 42
- 229910052757 nitrogen Inorganic materials 0.000 claims description 21
- 239000000463 material Substances 0.000 claims description 19
- 230000008569 process Effects 0.000 claims description 19
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 15
- 239000001301 oxygen Substances 0.000 claims description 15
- 229910052760 oxygen Inorganic materials 0.000 claims description 15
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 claims description 12
- 150000004767 nitrides Chemical group 0.000 claims description 10
- 230000003647 oxidation Effects 0.000 claims description 5
- 238000007254 oxidation reaction Methods 0.000 claims description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- 230000008859 change Effects 0.000 claims description 2
- 239000000969 carrier Substances 0.000 description 28
- 238000002347 injection Methods 0.000 description 10
- 239000007924 injection Substances 0.000 description 10
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 230000007547 defect Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- 239000000243 solution Substances 0.000 description 6
- 229910052732 germanium Inorganic materials 0.000 description 5
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000009471 action Effects 0.000 description 4
- 238000011161 development Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000002800 charge carrier Substances 0.000 description 3
- 238000012827 research and development Methods 0.000 description 3
- 238000013500 data storage Methods 0.000 description 2
- 239000002784 hot electron Substances 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000005036 potential barrier Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- 229910018557 Si O Inorganic materials 0.000 description 1
- 229910007991 Si-N Inorganic materials 0.000 description 1
- -1 Silicon Oxide Nitride Chemical class 0.000 description 1
- 229910006294 Si—N Inorganic materials 0.000 description 1
- KXNLCSXBJCPWGL-UHFFFAOYSA-N [Ga].[As].[In] Chemical compound [Ga].[As].[In] KXNLCSXBJCPWGL-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Inorganic materials [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/12—Programming voltage switching circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
一种SONOS结构及其编程方法、形成方法、存储器，所述SONOS结构可以包括：半导体衬底；介质层，位于所述半导体衬底的表面；电荷捕获层，位于所述介质层的表面；隧穿介质层，覆盖所述电荷捕获层；导电层，位于所述隧穿介质层的表面；其中，所述介质层的厚度大于所述隧穿介质层的厚度。本发明可以有效提高存储可靠性。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及一种SONOS结构及其编程方法、形成方法、存储器。
背景技术
目前，用于存储数据的半导体存储器可以包括易失性存储器和非易失性存储器，易失性存储器容易在电源中断时丢失数据，而非易失性存储器即使在电源中断时仍可保持其数据，广泛地应用于移动通信系统或者存储卡中。
在现有技术中，非易失性存储单元可以由硅-氧化层-氮化层-氧化层-硅(SiliconOxide Nitride Oxide Semiconductor，SONOS)结构实现。SONOS存储器可以是采用沟道热电子注入(Channel Hot Electron Injection，CHE)效应或F-N隧穿效应(FN tunneling)通过隧穿氧化层将载流子注入到氮化硅层，并被氮化硅层中的电荷陷阱俘获，从而引起器件单元阈值电压的改变，达到数据存储的效果。
然而，现有技术中的SONOS存储器对于位于衬底沟道上的隧穿氧化层的依赖性较强，然而由于沟道热载流子注入，隧穿氧化层中出现缺陷，容易导致存储失效。
发明内容
本发明解决的技术问题是提供一种SONOS结构及其编程方法、形成方法、存储器，可以有效提高存储可靠性。
为解决上述技术问题，本发明实施例提供一种SONOS结构，包括：半导体衬底；介质层，位于所述半导体衬底的表面；电荷捕获层，位于所述介质层的表面；隧穿介质层，覆盖所述电荷捕获层；导电层，位于所述隧穿介质层的表面；其中，所述介质层的厚度大于所述隧穿介质层的厚度。
可选的，所述的SONOS结构还包括：渐变氮氧化物层，位于所述电荷捕获层的表面；其中，所述隧穿介质层位于所述渐变氮氧化物层的表面。
可选的，所述电荷捕获层的材料为氮化物；在所述渐变氮氧化物层内，越邻近所述电荷捕获层，氮元素含量越多。
可选的，所述隧穿介质层的材料为氧化物；在所述渐变氮氧化物层内，越邻近所述隧穿介质层，氧元素含量越多。
可选的，所述的SONOS结构满足以下一项或多项：所述介质层的材料为氧化物；所述电荷捕获层的材料为氮化物；所述隧穿介质层的材料为氧化物；所述导电层的材料为多晶硅。
为解决上述技术问题，本发明实施例提供一种SONOS结构的擦除方法，所述SONOS结构还包括：源极和漏极，所述源极和漏极位于所述半导体衬底内；所述擦除方法包括：向所述导电层施加负向擦除电压，对所述漏极进行接地处理。
为解决上述技术问题，本发明实施例提供一种SONOS结构的编程方法，所述SONOS结构还包括：源极和漏极，所述源极和漏极位于所述半导体衬底内；所述编程方法包括：向所述导电层施加正向编程电压，向所述漏极施加正向编程电压或对所述漏极进行接地处理；其中，向所述导电层施加的正向编程电压大于向所述漏极施加的正向编程电压。
可选的，所述的SONOS结构的编程方法满足以下一项或多项：在进行编程“1”时，向所述漏极施加正向编程电压；在进行编程“0”时，对所述漏极进行接地处理。
为解决上述技术问题，本发明实施例提供一种SONOS结构的读取方法，所述SONOS结构还包括：源极和漏极，所述源极和漏极位于所述半导体衬底内；所述读取方法包括：对所述导电层进行接地处理，向所述漏极施加正向读取电压。
为解决上述技术问题，本发明实施例提供一种SONOS结构的形成方法，包括：提供半导体衬底；在所述半导体衬底的表面形成介质层；在所述介质层的表面形成电荷捕获层；形成隧穿介质层，所述隧穿介质层覆盖所述电荷捕获层；在所述隧穿介质层的表面形成导电层；其中，所述介质层的厚度大于所述隧穿介质层的厚度。
可选的，在形成隧穿介质层之前，所述方法还包括：在所述电荷捕获层的表面形成渐变氮氧化物层；其中，所述隧穿介质层位于所述渐变氮氧化物层的表面。
可选的，所述电荷捕获层的材料为氮化物；在含有氮元素和氧元素的工艺环境下，采用氧化工艺，在所述电荷捕获层的表面形成渐变氮氧化物层，以使得在所述渐变氮氧化物层内，越邻近所述电荷捕获层，氮元素含量越多。
为解决上述技术问题，本发明实施例提供一种存储器，包括上述的SONOS结构。
与现有技术相比，本发明实施例的技术方案具有以下有益效果：
在本发明实施例中，在半导体衬底的表面先形成厚度较厚的介质层、然后在形成电荷捕获层后，形成厚度较薄的隧穿介质层，再形成导电层，在后续的读写擦除操作中，在导电层施加正/负电压的作用下，载流子经由导电层隧穿通过隧穿介质层后，存储在电荷捕获层中。相比于现有技术中，隧穿介质层位于半导体衬底的表面，载流子经由衬底沟道通过隧穿介质层，由于隧穿氧化层受到沟道热载流子注入的影响，容易出现缺陷导致存储失效，采用本发明实施例的方案，可以实现载流子的流动路径远离衬底沟道，抗热载流子串扰的能力大大增强，具体而言，由于衬底沟道上的介质层厚度较厚，其阻挡作用能够降低衬底沟道中的热载流子注入到电荷捕获层的几率，有效减少了热载流子串扰，提高存储可靠性。
进一步，在本发明实施例中，SONOS结构还包括：渐变氮氧化物层。所述渐变氮氧化物层可以是在含有氮元素和氧元素的工艺环境下，采用氧化工艺，在所述电荷捕获层的表面形成的，从而可以在渐变氮氧化物层内形成氮元素、氧元素、半导体衬底元素(如硅元素或锗元素)之间的共价键，且越邻近电荷捕获层，氮元素含量越多(例如更多共价键为Si-N键)，越远离电荷捕获层，氮元素含量越少，对应地，氧元素含量可以越多(例如更多共价键为Si-O键)，该层形成了一个渐变的能带，降低了载流子注入电荷捕获层的势垒。
进一步，在本发明实施例的擦除方法中，可以向所述导电层施加负向擦除电压，对所述漏极进行接地处理，由于在现有技术的一种具体应用中，虽然隧穿介质层位于半导体衬底的表面，载流子经由衬底沟道通过隧穿介质层，但是在擦除操作时，也能够采用栅极施加负向擦除电压，漏极接地处理的操作方式，因此采用本发明实施例的技术方案，可以继续沿用现有的擦除操作加压方式，提高与现有技术的适配性，降低工艺调整难度和研发复杂度。
进一步，在本发明实施例的编程方法中，可以向所述导电层施加较大的正向编程电压，向所述漏极施加较小的正向编程电压或对所述漏极进行接地处理，由于在现有技术的一种具体应用中，虽然隧穿介质层位于半导体衬底的表面，载流子经由衬底沟道通过隧穿介质层，但是在编程操作时，也能够采用栅极施加较大的正向编程电压，漏极施加较小的正向编程电压或接地处理的操作方式，因此采用本发明实施例的技术方案，可以继续沿用现有的编程操作加压方式，提高与现有技术的适配性，降低工艺调整难度和研发复杂度。
进一步，在本发明实施例的读取方法中，可以对所述导电层进行接地处理，向所述漏极施加正向读取电压，由于在现有技术的一种具体应用中，虽然隧穿介质层位于半导体衬底的表面，载流子经由衬底沟道通过隧穿介质层，但是在读取操作时，也采用了栅极接地处理，漏极施加正向读取电压的操作方式，因此采用本发明实施例的技术方案，可以继续沿用现有的读取操作加压方式，提高与现有技术的适配性，降低工艺调整难度和研发复杂度。
附图说明
图1是现有技术中一种SONOS结构的剖面结构示意图；
图2是本发明实施例中一种SONOS结构的剖面结构示意图；
图3是基于本发明实施例中一种SONOS结构的擦除操作的工作场景示意图；
图4是基于本发明实施例中一种SONOS结构的编程“1”操作的工作场景示意图；
图5是基于本发明实施例中一种SONOS结构的编程“0”操作的工作场景示意图；
图6是基于本发明实施例中一种SONOS结构的读取操作的工作场景示意图；
图7是本发明实施例中一种SONOS结构的形成方法的流程图。
附图标记说明：
半导体衬底100、源极101、漏极102、栅极叠层结构110、隧穿介质层111、电荷捕获层112、顶部介质层113、导电层114、半导体衬底200、源极201、漏极202、栅极叠层结构210、隧穿介质层211、电荷捕获层212、介质层213、导电层214、渐变氮氧化物层215。
具体实施方式
在现有的SONOS存储器中，可以是采用沟道热电子注入效应或F-N隧穿效应通过隧穿氧化层将载流子注入到氮化硅层，并被氮化硅层中的电荷陷阱俘获，从而引起器件单元阈值电压的改变，达到数据存储的效果。
参照图1，图1是现有技术中一种SONOS结构的剖面结构示意图。所述SONOS结构可以包括：包括半导体衬底100，位于所述半导体衬底100上的栅极叠层结构110，位于所述栅极叠层结构110两侧的半导体衬底100内的源极101和漏极102。
其中，所述栅极叠层结构110可以包括：隧穿介质层111、电荷捕获层112、顶部介质层113以及导电层114。
其中，隧穿介质层111的材料可以为氧化硅，电荷捕获层112的材料可以为氮化硅，顶部介质层113的材料可以为氧化硅，从而使得隧穿介质层11、电荷捕获层12和顶部介质层13构成了ONO(oxide-nitride-oxide)结构，导电层114的材料可以为金属材料。
具体地，以图1所示的SONOS结构为N型器件为例，其工作原理可以为：在进行编程操作时，在栅极叠层结构110上施加正向编程电压，此时衬底沟道中的电子将因沟道热电子注入效应或F-N隧穿效应穿过隧穿介质层111，并存储于电荷捕获层112中，从而完成编程操作过程。在进行擦除操作时，在栅极叠层结构110上施加负向电压，此时电荷捕获层12中的电子将隧穿穿过隧穿介质层111进入半导体衬底100中，从而完成擦除操作。
本发明的发明人经过研究发现，在现有技术中，隧穿介质层111位于半导体衬底100的表面，载流子经由衬底沟道通过隧穿介质层111，由于隧穿氧化层111受到沟道热载流子注入的影响，容易出现缺陷导致存储失效。
在本发明实施例中，在半导体衬底的表面先形成厚度较厚的介质层、然后在形成电荷捕获层后，形成厚度较薄的隧穿介质层，再形成导电层，在后续的读写擦除操作中，在导电层施加正/负电压的作用下，载流子经由导电层隧穿通过隧穿介质层后，存储在电荷捕获层中。相比于现有技术中，隧穿介质层位于半导体衬底的表面，载流子经由衬底沟道通过隧穿介质层，由于隧穿氧化层受到沟道热载流子注入的影响，容易出现缺陷导致存储失效，采用本发明实施例的方案，可以实现载流子的流动路径远离衬底沟道，抗热载流子串扰的能力大大增强，具体而言，由于衬底沟道上的介质层厚度较厚，其阻挡作用能够降低衬底沟道中的热载流子注入到电荷捕获层的几率，有效减少了热载流子串扰，提高存储可靠性。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
参照图2，图2是本发明实施例中一种SONOS结构的剖面结构示意图。
所述SONOS结构可以包括：半导体衬底200、栅极叠层结构210。
其中，栅极叠层结构210可以包括：介质层213、电荷捕获层212、隧穿介质层211以及导电层214，还可以包括渐变氮氧化物层215。
其中，介质层213可以位于所述半导体衬底200的表面，电荷捕获层212可以位于所述介质层213的表面，隧穿介质层211可以覆盖电荷捕获层212，导电层214可以位于所述隧穿介质层211的表面。
需要指出的是，与图1示出的现有技术相比，图2示出的本发明实施例中的介质层213、电荷捕获层212以及隧穿介质层211的形成顺序、位置均不同。
其中，所述介质层213的厚度大于所述隧穿介质层211的厚度。
进一步地，介质层213的厚度可以大于等于隧穿介质层211的厚度的预设倍数N，其中，N为有理数，且N大于预设数值。
作为一个非限制性的例子，N可以为2或3。换言之，介质层213的厚度可以大于隧穿介质层211的厚度的2至3倍。如隧穿介质层211的厚度选自1nm至2nm，则介质层213的厚度可以为4nm至5nm。
在本发明实施例中，设置介质层213的厚度较厚，可以对衬底沟道中的载流子产生保护、隔离的作用，设置隧穿介质层211的厚度较薄，可以实现导电层214中的载流子通过隧穿介质层211。
在具体实施中，所述半导体衬底200可以为硅衬底，或者所述半导体衬底200的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟等适当的材料，所述半导体衬底200还可以为绝缘体表面的硅衬底或者绝缘体表面的锗衬底，或者是生长有外延层(Epitaxy layer，Epi layer)的衬底。在一种非限制性的具体实施方式中，所述半导体衬底200可以为轻掺杂的半导体衬底，且掺杂类型与漏区相反。具体地，可以通过向所述半导体衬底200进行离子注入，实现深阱掺杂(Deep Well Implant)。
进一步地，所述介质层213的材料可以为氧化物；所述电荷捕获层212的材料可以为氮化物；所述隧穿介质层211的材料可以为氧化物；所述导电层214的材料可以为多晶硅(Poly)。
具体地，可以根据半导体衬底200的材料为硅衬底还是锗衬底，确定栅极叠层结构210的各层材料。
以半导体衬底200为硅衬底为例，则介质层213的材料可以为氧化硅；所述电荷捕获层212的材料可以为氮化硅；所述隧穿介质层211的材料可以为氧化硅。
进一步地，以隧穿介质层211的厚度选自1nm至2nm，介质层213的厚度选自4nm至5nm为例，所述电荷捕获层212的厚度可以选自6nm至7nm，所述导电层214的厚度可以选自200nm至250nm。
在本发明实施例中，在半导体衬底200的表面先形成厚度较厚的介质层213、然后在形成电荷捕获层212后，形成厚度较薄的隧穿介质层211，再形成导电层214，在后续的读写擦除操作中，在导电层214施加正/负电压的作用下，载流子经由导电层214隧穿通过隧穿介质层211后，存储在电荷捕获层212中。相比于现有技术中，隧穿介质层位于半导体衬底的表面，载流子经由衬底沟道通过隧穿介质层，由于隧穿氧化层受到沟道热载流子注入的影响，容易出现缺陷导致存储失效，采用本发明实施例的方案，可以实现载流子的流动路径远离衬底沟道，抗热载流子串扰的能力大大增强，具体而言，由于衬底沟道上的介质层213厚度较厚，其阻挡作用能够降低衬底沟道中的热载流子注入到电荷捕获层212的几率，有效减少了热载流子串扰，提高存储可靠性。
进一步地，所述的SONOS结构还可以包括：渐变氮氧化物层215，位于所述电荷捕获层212的表面；其中，所述隧穿介质层211可以位于所述渐变氮氧化物层215的表面。
在本发明实施例中，通过设置包含氮元素、氧元素的渐变材料层，形成自氮元素较多至氧元素较多的渐变梯度，降低了载流子注入电荷捕获层212的势垒。载流子经由导电层214隧穿通过隧穿介质层211后，通过渐变氮氧化物层215，最后存储在电荷捕获层212中。
更进一步地，所述电荷捕获层212的材料可以为氮化物；在所述渐变氮氧化物层215内，越邻近所述电荷捕获层212，氮元素含量可以越多。
更进一步地，所述隧穿介质层211的材料可以为氧化物；在所述渐变氮氧化物层215内，越邻近所述隧穿介质层211，氧元素含量可以越多。
需要指出的是，如果电荷捕获层212的材料或隧穿介质层211的材料为其他能够形成共价键的元素，则在所述渐变氮氧化物层215内，越邻近电荷捕获层212或隧穿介质层211，对应的元素含量可以越多。
在一个非限制性的具体实施方式中，所述电荷捕获层212的材料可以为氮化物，可以在含有氮元素和氧元素的工艺环境下，采用氧化工艺，在所述电荷捕获层212的表面形成渐变氮氧化物层215，以使得在所述渐变氮氧化物层215内，越邻近所述电荷捕获层212，氮元素含量越多。
在本发明实施例中，可以在渐变氮氧化物层215内形成氮元素、氧元素、半导体衬底元素(如硅元素或锗元素)之间的共价键，且越邻近电荷捕获层212，氮元素含量越多(例如更多共价键为Si-N键)，越远离电荷捕获层212，氮元素含量越少，对应地，氧元素含量可以越多(例如更多共价键为Si-O键)，该自氮元素较多至氧元素较多的渐变梯度降低了载流子注入电荷捕获层212的势垒。载流子经由导电层214隧穿通过隧穿介质层211后，通过渐变氮氧化物层215，最后存储在电荷捕获层212中。
进一步地，以隧穿介质层211的厚度选自1nm至2nm，介质层213的厚度选自4nm至5nm为例，所述渐变氮氧化物层215的厚度可以选自3nm至5nm。
下面结合图3至图5对本发明实施例中一种SONOS结构的读写擦除操作进行说明。Vg用于表示栅极叠层结构210的施加电压，Vs用于表示源极201的施加电压，Vd用于表示漏极202的施加电压，Vpw用于表示半导体衬底200的施加电压。
需要指出的是，在下述示例中，除非特别说明，否则均采用N型器件进行说明，其中，源区201和漏区202掺杂N型离子，半导体衬底200为P阱(Pwell)掺杂，主要载流子为电子。
进一步地，所述SONOS结构还可以包括：源极201和漏极202，所述源极201和漏极202位于所述半导体衬底200内；所述擦除方法包括：向所述导电层214施加负向擦除电压，对所述漏极202进行接地处理。
参照图3，图3是基于本发明实施例中一种SONOS结构的擦除操作的工作场景示意图。
具体地，本发明实施例中的SONOS结构的擦除操作的工作原理可以包括：向所述导电层214施加负向擦除电压，对所述漏极202进行接地处理，此时导电层214中的负电载流子将穿过隧穿介质层211进入电荷捕获层212中，从而完成擦除操作。
作为一个非限制性的例子，可以在栅极叠层结构210上施加电压-13V至-10V，漏极202和半导体衬底200进行接地处理(即加0V)，源极201可以悬空(Floating)处理。此时电子可以从导电层214注入到存储介质电荷捕获层212中，电荷捕获层212存储电子。
在擦除操作之后，半导体衬底200的表面沟道可以处于“关断”状态，为“1”。
在本发明实施例的擦除方法中，可以向所述导电层214施加负向擦除电压，对所述漏极202进行接地处理，由于在现有技术的一种具体应用中，虽然隧穿介质层位于半导体衬底的表面，载流子经由衬底沟道通过隧穿介质层，但是在擦除操作时，也能够采用栅极施加负向擦除电压，漏极接地处理的操作方式，因此采用本发明实施例的技术方案，可以继续沿用现有的擦除操作加压方式，提高与现有技术的适配性，降低工艺调整难度和研发复杂度。
进一步地，所述SONOS结构还可以包括：源极201和漏极202，所述源极201和漏极202位于所述半导体衬底200内；所述编程方法包括：向所述导电层214施加正向编程电压，向所述漏极202施加正向编程电压或对所述漏极202进行接地处理；其中，向所述导电层214施加的正向编程电压大于向所述漏极202施加的正向编程电压。
参照图4，图4是基于本发明实施例中一种SONOS结构的编程“1”操作的工作场景示意图。
具体地，本发明实施例中的SONOS结构的编程“1”操作的工作原理可以包括：在栅极叠层结构210上施加正向编程电压，在漏极202上施加正向编程电压，此时导电层214中的正电载流子将穿过隧穿介质层211，并存储于电荷捕获层212中，从而完成编程“1”操作过程。
作为一个非限制性的例子，可以在栅极叠层结构210上施加电压10V至13V，半导体衬底200进行接地处理(即加0V)，漏极202上施加电压5V至7V，源极201可以悬空(Floating)处理。此时空穴可以从导电层214注入到存储介质电荷捕获层212中，电荷捕获层212存储空穴。
在编程“1”操作之后，存储电荷状态改变，半导体衬底200的表面沟道可以处于“关断”状态。
在本发明实施例的编程“1”方法中，可以向所述导电层施加较大的正向编程电压，向所述漏极施加较小的正向编程电压，由于在现有技术的一种具体应用中，虽然隧穿介质层位于半导体衬底的表面，载流子经由衬底沟道通过隧穿介质层，但是在编程操作时，也能够采用栅极施加较大的正向编程电压，漏极施加较小的正向编程电压的操作方式，因此采用本发明实施例的技术方案，可以继续沿用现有的编程操作加压方式，提高与现有技术的适配性，降低工艺调整难度和研发复杂度。
参照图5，图5是基于本发明实施例中一种SONOS结构的编程“0”操作的工作场景示意图。
具体地，本发明实施例中的SONOS结构的编程“0”操作的工作原理可以包括：在栅极叠层结构210上施加正向编程电压，对漏极202上进行接地处理(即加0V)，此时导电层214中的正电载流子将穿过隧穿介质层211，并存储于电荷捕获层212中，从而完成编程“0”操作过程。
作为一个非限制性的例子，可以在栅极叠层结构210上施加电压10V至13V，半导体衬底200进行接地处理(即加0V)，漏极202上施加电压0V(例如进行接地处理)，源极201可以悬空(Floating)处理。此时空穴可以从导电层214注入到存储介质电荷捕获层212中，电荷捕获层212存储空穴。
在编程“0”操作之后，存储电荷状态改变，半导体衬底200的表面沟道可以处于“开启”状态。
在本发明实施例的编程“0”方法中，可以向所述导电层214施加较大的正向编程电压，对所述漏极202进行接地处理(即加0V)，由于在现有技术的一种具体应用中，虽然隧穿介质层位于半导体衬底的表面，载流子经由衬底沟道通过隧穿介质层，但是在编程操作时，也能够采用栅极施加较大的正向编程电压，漏极施加较小的正向编程电压的操作方式，因此采用本发明实施例的技术方案，可以继续沿用现有的编程操作加压方式，提高与现有技术的适配性，降低工艺调整难度和研发复杂度。
进一步地，所述SONOS结构还包括：源极201和漏极202，所述源极201和漏极202位于所述半导体衬底200内；所述读取方法包括：对所述导电层214进行接地处理，向所述漏极202施加正向读取电压。
参照图6，图6是基于本发明实施例中一种SONOS结构的读取操作的工作场景示意图。
具体地，本发明实施例中的SONOS结构的读取操作的工作原理可以包括：对所述导电层214进行接地处理，向所述漏极202施加正向读取电压，此时Vg与Vpw之间不存在电压差，栅极叠层结构210中的载流子可不流动，衬底沟道中的载流子受到Vd的影响，存在自源极201向漏极202的电流。
作为一个非限制性的例子，可以对栅极叠层结构210、源极201和半导体衬底200进行接地处理(即加0V)，漏极202施加正向读取电压。
进一步地，漏极202施加的正向读取电压选自：0.5V至2V，例如为1V。
在本发明实施例的读取方法中，可以对所述导电层214进行接地处理，向所述漏极202施加较小的正向读取电压，由于在现有技术的一种具体应用中，虽然隧穿介质层位于半导体衬底的表面，载流子经由衬底沟道通过隧穿介质层，但是在读取操作时，也采用了栅极接地处理，漏极施加正向读取电压的操作方式，因此采用本发明实施例的技术方案，可以继续沿用现有的读取操作加压方式，提高与现有技术的适配性，降低工艺调整难度和研发复杂度。
参照图7，图7是本发明实施例中一种SONOS结构的形成方法的流程图。所述SONOS结构的形成方法可以包括步骤S71至步骤S75：
步骤S71：提供半导体衬底；
步骤S72：在所述半导体衬底的表面形成介质层；
步骤S73：在所述介质层的表面形成电荷捕获层；
步骤S74：形成隧穿介质层，所述隧穿介质层覆盖所述电荷捕获层；
步骤S75：在所述隧穿介质层的表面形成导电层。
其中，所述介质层的厚度大于所述隧穿介质层的厚度。
在本发明实施例中，在半导体衬底的表面先形成厚度较厚的介质层、然后在形成电荷捕获层后，形成厚度较薄的隧穿介质层，再形成导电层，在后续的读写擦除操作中，在导电层施加正/负电压的作用下，载流子经由导电层隧穿通过隧穿介质层后，存储在电荷捕获层中。相比于现有技术中，隧穿介质层位于半导体衬底的表面，载流子经由衬底沟道通过隧穿介质层，由于隧穿氧化层受到沟道热载流子注入的影响，容易出现缺陷导致存储失效，采用本发明实施例的方案，由于衬底沟道上的介质层厚度较厚，其阻挡作用能够降低衬底沟道中的热载流子注入到电荷捕获层的几率，有效减少了热载流子串扰，提高存储可靠性。
进一步地，在形成隧穿介质层之前，所述方法还可以包括：在所述电荷捕获层的表面形成渐变氮氧化物层；其中，所述隧穿介质层位于所述渐变氮氧化物层的表面。
更进一步地，所述电荷捕获层的材料为氮化物；在含有氮元素和氧元素的工艺环境下，采用氧化工艺，在所述电荷捕获层的表面形成渐变氮氧化物层，以使得在所述渐变氮氧化物层内，越邻近所述电荷捕获层，氮元素含量越多。
在本发明实施例中，还提供了一种存储器，包括前文及图2示出的SONOS结构。
其中，存储器可以包括非易失性存储器，非易失性存储器可以包括只读存储器(read-only memory，ROM)、可编程只读存储器(programmable ROM，PROM)、可擦除可编程只读存储器(erasable PROM，EPROM)、电可擦除可编程只读存储器(electrically EPROM，EEPROM)或闪存等。
应理解，本文中术语“和/或”，仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中字符“/”，表示前后关联对象是一种“或”的关系。
本申请实施例中出现的“多个”是指两个或两个以上。
本申请实施例中出现的第一、第二等描述，仅作示意与区分描述对象之用，没有次序之分，也不表示本申请实施例中对设备个数的特别限定，不能构成对本申请实施例的任何限制。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (13)
1.一种SONOS结构，其特征在于，包括：
半导体衬底；
介质层，位于所述半导体衬底的表面；
电荷捕获层，位于所述介质层的表面；
隧穿介质层，覆盖所述电荷捕获层；
导电层，位于所述隧穿介质层的表面；
其中，所述介质层的厚度大于所述隧穿介质层的厚度。
2.根据权利要求1所述的SONOS结构，其特征在于，还包括：
渐变氮氧化物层，位于所述电荷捕获层的表面；
其中，所述隧穿介质层位于所述渐变氮氧化物层的表面。
3.根据权利要求2所述的SONOS结构，其特征在于，所述电荷捕获层的材料为氮化物；
在所述渐变氮氧化物层内，越邻近所述电荷捕获层，氮元素含量越多。
4.根据权利要求2所述的SONOS结构，其特征在于，所述隧穿介质层的材料为氧化物；
在所述渐变氮氧化物层内，越邻近所述隧穿介质层，氧元素含量越多。
5.根据权利要求1所述的SONOS结构，其特征在于，满足以下一项或多项：所述介质层的材料为氧化物；
所述电荷捕获层的材料为氮化物；
所述隧穿介质层的材料为氧化物；
所述导电层的材料为多晶硅。
6.一种基于权利要求1至5任一项所述的SONOS结构的擦除方法，其特征在于，所述SONOS结构还包括：源极和漏极，所述源极和漏极位于所述半导体衬底内；
所述擦除方法包括：
向所述导电层施加负向擦除电压，对所述漏极进行接地处理。
7.一种基于权利要求1至5任一项所述的SONOS结构的编程方法，其特征在于，所述SONOS结构还包括：源极和漏极，所述源极和漏极位于所述半导体衬底内；
所述编程方法包括：
向所述导电层施加正向编程电压，向所述漏极施加正向编程电压或对所述漏极进行接地处理；
其中，向所述导电层施加的正向编程电压大于向所述漏极施加的正向编程电压。
8.根据权利要求7所述的SONOS结构的编程方法，其特征在于，满足以下一项或多项：
在进行编程“1”时，向所述漏极施加正向编程电压；
在进行编程“0”时，对所述漏极进行接地处理。
9.一种基于权利要求1至5任一项所述的SONOS结构的读取方法，其特征在于，所述SONOS结构还包括：源极和漏极，所述源极和漏极位于所述半导体衬底内；
所述读取方法包括：
对所述导电层进行接地处理，向所述漏极施加正向读取电压。
10.一种SONOS结构的形成方法，其特征在于，包括：
提供半导体衬底；
在所述半导体衬底的表面形成介质层；
在所述介质层的表面形成电荷捕获层；
形成隧穿介质层，所述隧穿介质层覆盖所述电荷捕获层；
在所述隧穿介质层的表面形成导电层；
其中，所述介质层的厚度大于所述隧穿介质层的厚度。
11.根据权利要求10所述的SONOS结构的形成方法，其特征在于，在形成隧穿介质层之前，所述方法还包括：
在所述电荷捕获层的表面形成渐变氮氧化物层；
其中，所述隧穿介质层位于所述渐变氮氧化物层的表面。
12.根据权利要求11所述的SONOS结构的形成方法，其特征在于，所述电荷捕获层的材料为氮化物；
在含有氮元素和氧元素的工艺环境下，采用氧化工艺，在所述电荷捕获层的表面形成渐变氮氧化物层，以使得在所述渐变氮氧化物层内，越邻近所述电荷捕获层，氮元素含量越多。
13.一种存储器，其特征在于，包括如权利要求1至5任一项所述的SONOS结构。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211372002.4A CN115568224A (zh) | 2022-11-03 | 2022-11-03 | Sonos结构及其编程方法、形成方法、存储器 |
| PCT/CN2023/108519 WO2024093374A1 (zh) | 2022-11-03 | 2023-07-21 | Sonos结构及其编程方法、形成方法、存储器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211372002.4A CN115568224A (zh) | 2022-11-03 | 2022-11-03 | Sonos结构及其编程方法、形成方法、存储器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115568224A true CN115568224A (zh) | 2023-01-03 |
Family
ID=84768959
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211372002.4A Pending CN115568224A (zh) | 2022-11-03 | 2022-11-03 | Sonos结构及其编程方法、形成方法、存储器 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN115568224A (zh) |
| WO (1) | WO2024093374A1 (zh) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6436768B1 (en) * | 2001-06-27 | 2002-08-20 | Advanced Micro Devices, Inc. | Source drain implant during ONO formation for improved isolation of SONOS devices |
| US6709928B1 (en) * | 2001-07-31 | 2004-03-23 | Cypress Semiconductor Corporation | Semiconductor device having silicon-rich layer and method of manufacturing such a device |
| CN108630700A (zh) * | 2017-03-22 | 2018-10-09 | 中芯国际集成电路制造(上海)有限公司 | 闪存器件及其制造方法 |
-
2022
- 2022-11-03 CN CN202211372002.4A patent/CN115568224A/zh active Pending
-
2023
- 2023-07-21 WO PCT/CN2023/108519 patent/WO2024093374A1/zh unknown
Also Published As
| Publication number | Publication date |
|---|---|
| WO2024093374A1 (zh) | 2024-05-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8481388B2 (en) | Non-volatile memory device having a nitride-oxide dielectric layer | |
| US8466505B2 (en) | Multi-level flash memory cell capable of fast programming | |
| KR101004213B1 (ko) | 반도체 장치 | |
| US6885590B1 (en) | Memory device having A P+ gate and thin bottom oxide and method of erasing same | |
| US20050285184A1 (en) | Flash memory device and method for programming/erasing the same | |
| US7483309B2 (en) | Programming and erasing method for charge-trapping memory devices | |
| JP2003303905A (ja) | 不揮発性メモリの消去方法 | |
| US8735963B2 (en) | Flash memory cells having leakage-inhibition layers | |
| US11825652B2 (en) | Methods of erasing semiconductor non-volatile memories | |
| JP3048363B2 (ja) | 不揮発性メモリ素子及びその製造方法 | |
| US7688642B2 (en) | Non-volatile memory device and method for programming/erasing the same | |
| Breuil et al. | A new scalable self-aligned dual-bit split-gate charge-trapping memory device | |
| US7033956B1 (en) | Semiconductor memory devices and methods for making the same | |
| CN115568224A (zh) | Sonos结构及其编程方法、形成方法、存储器 | |
| CN102800675B (zh) | 一种电荷俘获非挥发存储器及其制造方法 | |
| US10586705B2 (en) | Fluorine doped non-volatile memory cells and methods for forming the same | |
| KR100606929B1 (ko) | 플래시 메모리 소자의 프로그래밍/소거 방법 | |
| CN112669891B (zh) | 半导体非易失性存储器的抹除方法 | |
| KR20060002337A (ko) | 부분 소노스 게이트를 갖는 플래시메모리 셀의 구동 방법 | |
| US7075830B2 (en) | Method for programming single-bit storage SONOS type memory | |
| KR101149572B1 (ko) | 스태거 터널 배리어를 가지는 비휘발성 메모리 소자 | |
| KR20050116975A (ko) | 플래시 메모리 소자 및 이의 소거 방법 | |
| KR20010014949A (ko) | 불휘발성 반도체 기억 장치 | |
| KR20090070269A (ko) | 플래시 메모리 소자와 그 제조 방법 | |
| KR20090070381A (ko) | 플래시 메모리 소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |