CN115565962A - 半导体装置封装体及其形成方法 - Google Patents

半导体装置封装体及其形成方法 Download PDF

Info

Publication number
CN115565962A
CN115565962A CN202210948348.8A CN202210948348A CN115565962A CN 115565962 A CN115565962 A CN 115565962A CN 202210948348 A CN202210948348 A CN 202210948348A CN 115565962 A CN115565962 A CN 115565962A
Authority
CN
China
Prior art keywords
semiconductor device
ring
gap
substrate
adhesive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210948348.8A
Other languages
English (en)
Inventor
叶书伸
汪金华
赖柏辰
林柏尧
郑心圃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN115565962A publication Critical patent/CN115565962A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Die Bonding (AREA)

Abstract

提供一种半导体装置封装体及其形成方法。半导体装置封装体包括一基底、一半导体装置、一环型结构、一罩盖结构以及一粘着部件。半导体装置设置于基底上。环型结构设置于基底上，并环绕半导体装置。罩盖结构设置于环型结构上，并延伸跨越半导体装置。粘着部件设置于环型结构与半导体装置之间的间隙内，并黏合罩盖结构及基底上。

Description

半导体装置封装体及其形成方法
技术领域
本公开实施例是关于一种半导体技术，且特别是关于一种半导体装置封装体及其形成方法。
背景技术
各种电子应用，诸如个人电脑、手机、数码相机及其他电子设备会使用半导体装置。半导体装置通常是通过在半导体基底上依序沉积绝缘或介电层、导电层及半导电层材料，并利用微影技术对各种材料层进行图案化，从而在其上形成电路部件及元件。许多集成电路通常是在单一半导体晶圆上制造的，晶圆上的个别芯片通过沿切割道在集成电路之间进行锯切来进行单体化。个别芯片通常进行个别封装成，例如，多芯片模块(multi-chipmodules，MCM)，或在其他类型的封装。
一种较小的半导体封装类型为覆晶芯片级封装(flip chip chip-scalepackage，FcCSP)，其中半导体晶粒倒置于基底上，并使用凸块接合至基底上。基底上有布线，以连接晶粒上的凸块及基底上的接触垫，这些接触垫有较大占用面积。在基底的另一侧形成一焊球阵列，用于将封装晶粒与终端应用进行电性连接。
尽管现有的封装结构及制造封装结构的方法通常足以满足其预期目的，但其在所有方面并非完全令人满意。
发明内容
在一些实施例中，提供一种半导体装置封装体，半导体装置封装体包括：一基底，具有一第一表面；一半导体装置，设置于第一表面上；一环型结构，设置于第一表面上，并环绕半导体装置；一罩盖结构，设置于环型结构的一上表面上方，并延伸跨越半导体装置；以及一粘着部件，设置于环型结构与半导体装置之间的一间隙内，并贴附罩盖结构及基底的第一表面。
在一些实施例中，提供了一种半导体装置封装体。半导体装置封装体包括：一基底，具有一第一表面；一半导体装置，设置于第一表面上；一环型结构，设置于第一表面上，并环绕半导体装置；一罩盖结构，设置于环型结构的一上表面上，并延伸跨越半导体装置；以及多个粘着部件，彼此分离并设置于环型结构与半导体装置之间的一间隙内，其中粘着部件从基底的第一表面延伸至罩盖结构，以将罩盖结构连接至基底。
在一些实施例中，提供一种半导体装置封装体之形成方法。上述方法包括：贴附一半导体装置至一基底的一第一表面上；安装一环型结构于第一表面上，以环绕半导体装置，其中环型结构包括位于半导体装置的两相对侧的一第一环型部及一第二环型部，第一间隙形成于第一环型部件与半导体装置之间，第二间隙形成于第二环型部件与半导体装置之间，第一间隙比第二间隙小；安装一罩盖结构于环型结构的一上表面上，以覆盖半导体装置；以及提供至少一粘着部件于第一间隙内，以将罩盖结构连接至基底上。在一些实施例中，粘着部件包括一粘着材料。
附图说明
图1绘示出根据一些实施例的半导体装置封装体的示意性平面图。
图2A绘示出根据一些实施例的沿图1中的M-M’线的半导体装置封装体的示意性剖面图。
图2B绘示出根据一些实施例，沿图1中的N-N’线的半导体装置封装体的示意性剖面图。
图3A绘示出根据一些实施例的多个粘着部件的排置示意性平面图。
图3B绘示出根据一些实施例的多个粘着部件的排置示意性平面图。
图3C绘示出根据一些实施例的多个粘着部件的排置示意性平面图。
图3D绘示出根据一些实施例的多个粘着部件的排置示意性平面图。
图3E绘示出根据一些实施例的多个粘着部件的排置示意性平面图。
图3F绘示出根据一些实施例的多个粘着部件的排置示意性平面图。
图4A绘示出根据一些实施例的多个粘着部件的排置示意性平面图。
图4B绘示出根据一些实施例的多个粘着部件的排置示意性平面图。
图5A绘示出根据一些实施例的多个粘着部件的排置示意性平面图。
图5B绘示出根据一些实施例的多个粘着部件的排置示意性平面图。
图5C绘示出根据一些实施例的多个粘着部件的排置示意性平面图。
图5D绘示出根据一些实施例的多个粘着部件的排置示意性平面图。
图5E绘示出根据一些实施例的多个粘着部件的排置示意性平面图。
图5F绘示出根据一些实施例的多个粘着部件的排置示意性平面图。
图5G绘示出根据一些实施例的多个粘着部件的排置示意性平面图。
图6绘示出根据一些实施例的示意性平面图，说明了多个粘着部件的布置。
图7绘示出根据一些实施例的半导体装置封装体的形成方法简化流程图。
其中，附图标记说明如下：
1：半导体装置封装体
10：基底
10A：第一表面
10B：第二表面
20：(第一类)半导体装置/离心半导体装置
21，22，23，24：(第二类)半导体装置
30：环型结构
30A，40A：下表面
30B：上表面
31，32：环型部
40：罩盖结构
50，50’：粘着部件
100：边缘
100A：下边缘
100B：上边缘
200，200A，200B：侧壁
201：电性连接器
202：底胶层
301：内边缘
302：外边缘
700：方法
701，702，703，704：操作步骤
AL1，AL2：粘着层
CA：角落区域
D1：第一方向
D2：第二方向
D3：垂直方向
G1，G2：间隙
H：高度
L1：组合长度
L1’，L2：长度
L3：热界面材料(TIM)层
MA：中间区域
P，P1，P2：中间区域
S1，S2：距离
T1，T2：厚度
W，W1，W2：宽度
X1，X2：距离
具体实施方式
以下的公开内容提供许多不同的实施例或范例，以实施本公开的不同特征部件。而以下的公开内容为叙述各个部件及其排列方式的特定范例，以求简化本公开内容。当然，这些仅为范例说明并非用以定义本公开。举例来说，若为以下的公开内容叙述了将一第一特征部件形成于一第二特征部件之上或上方，即表示其包含了所形成的上述第一特征部件与上述第二特征部件为直接接触的实施例，亦包含了尚可将附加的特征部件形成于上述第一特征部件与上述第二特征部件之间，而使上述第一特征部件与上述第二特征部件可能未直接接触的实施例。另外，本公开于各个不同范例中会重复标号及/或文字。重复是为了达到简化及明确目的，而非自列指定所探讨的各个不同实施例及/或配置之间的关系。
再者，于空间上的相关用语，例如“下方”、“之下”、“下”、“之上”、“上方”等等于此处是用以容易表达出本说明书中所绘示的图式中元件或特征部件与另外的元件或特征部件的关系。这些空间上的相关用语除了涵盖图式所绘示的方位外，也涵盖装置于使用或操作中的不同方位。此装置可具有不同方位(旋转90度或其它方位)且此处所使用的空间上的相关符号同样有相应的解释。
所属技术领域具有通常知识者可理解文中的用语“实质上”，例如“实质上平坦”或“实质上共面”等。在一些实施例中，可以删除形容词“实质上”。在合适的情况下，用语“实质上”也可以包括带有“全部”、“完全”、“所有”等实施例。在合适的情况下，用语“实质上”也可牵涉90％或更高，如95％或更高，特别是99％或更高，包括100％。此外，诸如“实质上平行”或“实质上垂直”等用语应解释为不排除与特定排列方式有细微的偏差，例如可包括不超过10°的偏差。“实质上”一词不排除"完全"，例如，“实质上不含”Y的组合物可能完全不含Y。
诸如与特定距离或尺寸相关的用语“约”应解释为不排除与特定距离或尺寸的微小的偏差，并可包括例如高达10％的偏差。与数值x有关的用语“约”可以指x±5或10％。
根据本公开的各种实施例，提供了一种半导体装置封装体及其形成方法，讨论了一些实施例的一些变化。在各种视图及说明性实施例中，使用类似的标号来表示类似的部件。在一些实施例中，半导体装置封装体包括一离心的半导体装置(即，相对于封装基底离心排列)，如此将对封装体中所使用的粘着层造成更大的应力，并对封装体的可靠度产生不利影响。为了解决这个问题，在离心半导体装置附近提供一或多个应力降低部件(例如，粘着部件)，以降低粘着层上的应力，这将于下文中详细说明。
可就特定背景描述本公开的实施例，即芯片级封装(chip scale package，CSP)，特别是覆晶芯片级封装(flip chip CSP，FcCSP)。然而，其他实施例也可适用于其他封装技术，例如覆晶球栅阵列(flip chip ball grid array，FcBGA)封装及其他封装技术，例如在二维半集成电路(2.5DIC)结构或三维集成电路(3DIC)结构中使用中介层或其他主动芯片。虽然方法实施例可以在下文说明中以特定顺序进行，但其他方法实施例也可考虑以任何逻辑顺序步骤来进行。此外，类似的标号或指标表示类似的部件。
图1绘示出根据一些实施例之半导体装置封装体1的示意性平面图。图2A绘示出沿图1中M-M’线的半导体装置封装体1的示意性剖面图，图2B绘示出沿图1中N-N’线的半导体装置封装体1的示意性剖面图。请参照图1、图2A及图2B，半导体装置封装体1包括一基底10、一半导体装置20、一环型结构30、一罩盖结构40及多个粘着部件50。额外的特征部件可加入半导体装置封装体1及/或在其他实施例中可以替换或移除下文所述的一些特征部件。
基底10可在封装于半导体装置封装体1中的半导体装置(将于稍后说明)及外部电子装置(未绘示)之间提供电性连接。在一些实施例中，基底10为半导体基底。举例来说，基底10的材料可以包括元素半导体，如硅或锗；化合物半导体，如硅锗、碳化硅、砷化镓、磷化镓、磷化铟或砷化铟；或其组合。在一些实施例中，基底10为绝缘体上覆硅(silicon-on-insulator，SOI)基底、绝缘体上覆锗(germanium-on-insulator，GOI)基底或类似基底。在一些实施例中，基底10为中介层基底、封装基底或类似基底。封装基底可以包括印刷电路板(printed circuit board，PCB)、陶瓷基底或其他合适的封装基底。
在一些实施例中，基底10具有各种装置元件(为简化起见并未绘示)。形成于基底10内或基底10上的装置元件的示例可以包括晶体管(例如，金属氧化物半导体场效应晶体管(metal oxide semiconductor field effect transistor，MOSFET)、互补金属氧化物半导体(complementary metal oxide semiconductor，CMOS)晶体管、双极结晶体管(bipolarjunction transistor，BJT)、高压晶体管、高频晶体管、p通道及/或n通道场效应晶体管(PFET/NFET)等)、二极管、电阻器、电容器、电感器及/或其他适用装置元件。可以进行各种制程来形成装置元件，如沉积、蚀刻、布植、微影、退火及/或其他合适的制程。基底10可以进一步具有一或多个电路层，用于将装置元件与后接合的半导体装置进行电性连接。基底10在平面图中通常具有矩形或方形的形状，但本公开内容不限于此。
在一些实施例中，一半导体装置20设置于基底10的第一表面10A(例如，所示的上表面)上，然而也可以使用更多的半导体装置。在一些实施例中，半导体装置20是功能性集成电路(IC)芯片，如半导体芯片、电子芯片、微机电系统(Micro-Electro MechanicalSystems，MEMS)芯片或其组合。功能性集成电路芯片可以包括一或多个应用处理器、逻辑电路、存储器装置、电源管理集成电路、模拟电路、数字电路、混合信号电路、一或多个其他合适的功能性集成电路或其组合，具体取决于实际需要。在一些其他实施例中，半导体装置2为一封装模块，具有一或多个半导体芯片及承载这些半导体芯片的一中介层基底。半导体装置20的这些结构在所属技术领域是众所周知的，因此在此不多作说明。半导体装置20可以通过各种制程，例如沉积、蚀刻、布植、微影、退火及/或其他合适的制程来制造。
经过制造之后，可以使用，例如，拾取及放置机台将半导体装置20放置于基底10上方的所需位置。在一些实施例中，根据设计要求(例如，空间安排考量)，半导体装置20相对于基底10离心排置。举例来说，如图1所示，在平面图中，半导体装置20设置于更靠近基底10的下边缘100A，而远离基底10的上边缘100B(即，半导体装置20与下边缘100A之间的距离X1短于半导体装置20与上边缘100B之间的距离X2短)。因此，半导体装置20在此也可称为离心半导体装置。
在一些实施例中，半导体装置20通过覆晶接合安装于基底10上，然而也可以使用其他合适的接合技术。如图2A及图2B所示，放置半导体装置20，使其主动表面(例如，所示的下表面)面向基底10的第一表面10A，然后通过电性连接器201接合至露出于第一表面10A处的接触垫(为简化起见并未绘示)。电性连接器201用于电性内连接半导体装置20与基底10。电性连接器201可以包括导电柱体、焊球、受控塌陷芯片连接(controlled collapse chipconnection，C4)凸块、微凸块、一或多个其他合适的接合结构或其组合。
在一些实施例中，电性连接器201由金属材料制成或包括金属材料，例如铜、铝、金、镍、银、钯或类似材料或其组合。电性连接器201可以使用电镀制程、无电电镀制程、放置制程、印刷制程、物理气相沉积(physical vapor deposition，PVD)制程、化学气相沉积(chemical vapor deposition，CVD)制程、微影制程、一或多种其他适用制程或其组合来形成。在其他一些实施例中，电性连接器201由含锡材料制成或包括含锡材料。含锡材料可更包括铜、银、金、铝、铅、一或多种其他合适的材料或其组合。在其他一些实施例中，电性连接器201为无铅的。为了将含锡材料塑形成所需的凸块或球的形状，可以进行回流制程。
在一些实施例中，也形成了一底胶层202，以环绕及保护电性连接器201，并增强半导体装置20与基底10之间的连接，如图2A及图2B所示。底胶层202可以由绝缘材料制成或包括绝缘材料，如底胶材料。底胶材料可以包括环氧树脂、树脂、填充材料、应力释放剂(stress release agent，SRA)、黏着促进剂、另一合适的材料或其组合。
在一些实施例中，液态的底胶材料涂布于半导体装置20及基底10之间的间隙中，以加强电性连接器201的强度，进而加强整个封装体结构。在涂胶之后，固化底胶材料，以形成底胶层202。在其他一些实施例中，并未形成底胶层202。
在一些实施例中，半导体装置封装体1也包括电性连接器，例如焊球(为简化起见并未绘示)，形成于基底10的第二表面10B(例如，所示的下表面)上。焊球通过基底10的电路层与电性连接器201电性连接。焊球使半导体装置封装体1与外部电子装置(如，PCB(未绘示))之间能够进行电性连接。
在一些实施例中，环型结构30设置于基底10的第一表面10A上，并且沿基底10的周边布置。在平面图中，环型结构30通常为矩形或方形环，取决于基底10的形状。举例来说，环型结构30的内边缘301可以相邻并环绕半导体装置20的侧壁200，而外边缘302可以与基底10的边缘100实质上对齐，如图1所示。再者，环型结构30实质上为一平坦结构，并且具有一下表面30A及与下表面30A相对的一上表面30B。下表面30A面向第一表面10A。环型结构30可以用作一刚性环，而用以约束基底10以减轻其翘曲及/或增强基底10的坚固性。在一些实施例中，环型结构30的材料可以包括金属，例如铜、不锈钢、不锈钢/镍或类似物，但并未限于此。
在一些实施例中，整个环型结构30在平面图中具有一致的宽度W，如图1所示。然而，在一些其他实施例中，环型结构30的不同部分可以具有不同的宽度，以获得更好的结构强度(例如，请参照图5A至图5E及图6)。
如图1及图2B中所示的半导体装置20(排置为更接近下边缘100A，且更远离基底10的上边缘100B)的情况下，形成一间隙G1于半导体装置20的侧壁200A与邻近下边缘100A的环型结构30的环型部31之间，并且形成一间隙G2于半导体装置20的侧壁200B与邻近上边缘100B的环型结构30的环型部32之间。侧壁200A可以与环型部31平行，而侧壁200B可以与环型部32平行。间隙G1小于间隙G2。如上所述，此(离心)设计是对空间安排的考量。
在一些实施例中，一粘着层AL1夹设于环型结构30的下表面30A与基底10的第一表面10A之间。粘着层AL1可用以将环型结构30接合至基底10。在将环型结构30安装于基底10上之前，可将粘着层AL1涂覆于第一表面101及/或下表面30A。粘着层AL1的材料的示例可以包括有机粘着材料，例如环氧树脂、聚酰亚胺(polyimide，PI)、聚苯并恶唑(polybenzoxazol PBO)、苯并环丁烯(benzo-cyclo-butene，BCB)，但不限于此。
在一些实施例中，罩盖结构40设至于环型结构30的上表面30B上，并且延伸跨越下方的半导体装置20。罩盖结构40在平面图中通常为矩形或方形环型，此取决于基底10(或环型结构30)的形状。在一些实施例中，罩盖结构40的平面尺寸实质上等于基底10的平面尺寸，然而罩盖结构40的平面尺寸可能大于或小于基底10的平面尺寸。罩盖结构40实质上为平坦的。举例来说，整个罩盖结构40在垂直于基底10的第一表面10A的垂直方向D3上具有一致的高度H。
在一些实施例中，罩盖结构40通过夹设于罩盖结构40与环型结构30的上表面30B之间的一粘着层AL2而接合至环型结构30。粘着层AL2的材料及形成方法可以与粘着层AL1的材料及形成方法相同或相似。罩盖结构40及环型结构30用作一遮蔽部件，用于密封及保护基底10上的半导体装置20。在一些实施例中，罩盖结构40及环型结构30是由相同的材料制成或包括相同的材料，然而也可以由不同的材料制成或包括不同的材料。在一些其他实施例中，罩盖结构40及环型结构30为一体成形，而省略了粘着层AL2。
在一些实施例中，一热界面材料(thermal interface material，TIM)层L3夹设于罩盖结构40与半导体装置20之间。热界面材料(TIM)层L3可以是导热性及电性绝缘材料，例如环氧树脂、混合金属(银或金等)的环氧树脂、导热油脂、类似物或其组合。因此，罩盖结构40通过热界面材料(TIM)层L3与半导体装置20热耦接，且罩盖结构40也可以用作散热器，用于散发从半导体装置20所产生的热量。热界面材料(TIM)层L3可以在将罩盖结构40放置于半导体装置20上之前，涂覆至半导体装置20的上表面及/或罩盖结构40的下表面40A。
应可理解的是上述用于半导体装置封装体1的各种部件及基底材料可能具有不同的热膨胀系数(coefficient of thermal expansion，CTE)。因此，当封装体在封装体完整性测试(package assembly)、可靠度测试或场运行(field operation)期间经历热循环时，部件及基底材料可能以不同的速率膨胀，导致封装易于翘曲(尽管已经提供了环型结构30来减轻翘曲)。在离心半导体装置20相对于基底10离心排置的情况下，更严重的封装体变形发生于半导体装置20的离心侧，因而使靠近离心侧的粘着层部分受到更大的应力，增加了离层的风险。举例来说，在图2B的实施例中，半导体装置20离心向右，因此，在热循环期间，粘着层AL1及/或粘着层AL2与半导体装置20的离心侧相邻的部分(以虚线圈出)将受到更大的应力。如此一来，上述粘着层AL1及/或粘着层AL2的这些部分发生离层的风险会增加，并且会降低封装体的可靠度。
根据本公开的一些实施例，在半导体装置封装体1中提供了应力降低设计以解决上述问题。以下将说明与应力降低设计相关的各种设计或排置。
在一些实施例中，如图1及图2B所示，在离心半导体装置20的侧壁200A与环型结构30的环型部31之间的较小间隙G1中设置了若干粘着部件50。各个粘着部件50从基底10的第一表面10A延伸至罩盖结构40的下表面40A，以将罩盖结构40连接至基底10(因此，粘着部件50在垂直方向D3的厚度T1实质上等于粘着层AL1、环型结构30及粘着层AL2在垂直方向D3的组合厚度T2，即T1＝T2)。
粘着部件50可以包括粘着材料，并且在一些实施例中直接连接到罩盖结构40及基底10的第一表面10A。粘着材料可以包括有机粘着材料，例如环氧树脂、聚酰亚胺(PI)、聚苯并恶唑(PBO)、苯并环丁烯(BCB)，类似于粘着层AL1及L2，然而也可以使用其他合适的粘着材料。在一些实施例中，可以将液态的粘着材料涂覆(例如，通过点胶机台，未绘示)于间隙G1内，然后固化形成粘着部件50。各个粘着部件50可为具有直角或圆角的实质性正方形、具有直角或圆角的长方形、环形(如图1中的虚线所示)，或其他合适的上视形状。
在一些实施例中，如图1所示，粘着部件50彼此隔开，并且排置于平行半导体装置20的侧壁200A的第一方向D1。在一些实施例中，粘着部件50在相邻的粘着部件50之间具有实质上相同的间距P(在第一方向D1)，但本公开不限于此。在图1的实施例中，粘着部件50排置成对应于半导体装置20的侧壁200A的中间区域MA。本文使用的用语“中间区域”是指侧壁200A的相对中间区域，它占据了侧壁200A总面积的约50％至75％。因此，粘着部件50在第一方向D1的组合长度L1短于侧壁200A在第一方向D1的长度L2短。
可以对本公开的实施例进行许多变化及/或修改。举例来说，图3A至图3F为示意性平面图，绘示出根据一些实施例之粘着部件50的不同排置(为简化起见，在这些图式中省略了封装体的罩盖结构40)。
在图3A中，间隙G1中的几个粘着部件50排置于第一方向D1上，并且排置成对应于半导体装置20的侧壁200A的中间区域MA及两个角落区域CA(此处使用的用语“角落区域”是指对应于半导体装置20的两个角并且邻近于侧壁200A的中间区域MA的区域)。因此，粘着部件50在第一方向D1的组合长度L1实质上等于(或略短于)侧壁200A在第一方向D1的长度L2。在图3B中，一些粘着部件50位于侧壁200A的角落区域CA之外。因此，粘着部件50在第一方向D1上的组合长度L1大于侧壁200A在第一方向D1上的长度L2。
在图3C中，间隙G1内设置有三个粘着部件50，并且粘着部件50的位置分别对应于侧壁200A的中间区域MA及两个角落区域CA。在图3D中，粘着部件50也排置成同时对应于侧壁200A的中间区域MA及两个角落区域CA，但在对应于中间区域MA的相邻粘着部件50之间有较大的间距P1(间距P1大于其他位置的相邻粘着部件50之间的间距P2)。在第3E及3F图中，粘着部件50排置成对应于两个角落区域CA，但未对应于侧壁200A的中间区域MA。对应于各个角落区域CA的粘着部件50的数量可为一或多个。
所属技术领域具有通常知识者可理解，粘着部件50的上述排置示例是为了说明性目的而提供的，并且也可以使用其他合适的排置。
通过上述设计，粘着部件50有助于将罩盖结构40与基底10(以及其间的其他部件)耦接，而在一些实施例中降低由封装体中的部件在热循环期间因具有不同热膨胀系数(CTE)(即，各种变形)而在粘着层AL1及/或粘着层AL2(特别是对于邻近半导体装置20的离心侧的部分)引起的应力。如此一来，封装体的可靠度可以得到改善。
另外，根据一些实施例，各个粘着部件50与半导体装置20及环型结构30的环型部31分开。举例来说，如图2B所示，在垂直于第一方向D1的第二方向D2上，在各个粘着部件50与半导体装置20之间有大于0μm的距离S1，并且在各个粘着部件50及环型部30之间有大于0μm的距离S2。在各种实施例中，距离S1可以与距离S2相同或不同。此有助于避免一些旁效应，如芯片(装置)破裂。
图4A及图4B为示意性的平面图，绘示出根据一些实施例的用于取代多个粘着部件50的粘着部件50’的排置。粘着部件50’的材料及形成方法可以与粘着部件50的材料相同或相似。在图4A及图4B中，粘着部件50’是延伸于第一方向D1上的长条结构，并且设置于离心半导体装置20的侧壁200A与环型结构30的环型部31之间的较小间隙G1内。如图4A所示，粘着部件50’可排置成与侧壁200A的中间区域MA及两个角落区域CA两者对应。如此一来，粘着部件50’在第一方向D1的长度L1’实质上等于侧壁200A在第一方向D1的长度L2。或者，如图4B所示，粘着部件50’可排置成仅对应于侧壁200A的中间区域MA。如此一来，粘着部件50’在第一方向D1的长度L1’短于侧壁200A在第一方向D1的长度L2。应当理解，相对于上述点状粘着部件50，条状粘着部件50’可能会增加成本。
尽管在上述实施例的半导体装置封装体1中只有一半导体装置20，但在其他实施例中也可以使用更多的半导体装置。举例来说，图5A至图5G说明了根据一些实施例的半导体装置封装体的示意性平面图，此封装体为多芯片模块(multi-chip module，MCM)，包括至少两个整合于基底10上的不同半导体装置。在一些实施例中，封装体中的半导体装置包括第一类半导体装置20及第二类半导体装置21、22、23及24。半导体装置20可以与先前所述的半导体装置20相同，如集成电路(IC)芯片或封装模块(例如，系统级芯片(system-on chip，SoC)或包括两个或多个具有整合功能的芯片的系统集成电路(system on integratedcircuit，SoIC)装置)。半导体装置21至24中各个可为一存储器芯片，可以包括一静态随机存取存储器(static random access memory，SRAM)装置、一动态随机存取存储器(dynamicrandom access memory，DRAM)装置、一高频宽存储器(HBM)装置或另一种类型的存储器装置。在一些其他实施例中，图5A至图5G中所示的半导体装置封装体也可为基底上晶圆上芯片(chip-on-wafer-on-substrate，CoWoS)封装体(例如，半导体装置20至24通过中介层贴附于基底10上)或另一种合适的封装体。
图1及图3A-图3F中所绘示的粘着部件50的各种排置也可以应用于图5A至图5G所示的半导体装置封装体，以降低由封装体中的部件在热循环期间因具有不同热膨胀系数(CTE)(即，各种变形)而在粘着层AL1及/或粘着层AL2(特别是对于邻近半导体装置20的离心侧的部分)引起的应力，进而改善封装体的可靠度。
此外，在一些实施例中，如图5A至图5G所示，远离离心半导体装置20的环型部32的宽度W1可以大于靠近离心半导体装置20的环型部31的宽度W2，以增强环型结构30的结构强度。
在一些其他实施例中，如图6所示，在离心半导体装置20的侧壁200B与环型结构30的环型部32之间的较大间隙G2中也设置了额外的粘着部件51。粘着部件51有助于进一步降低粘着层AL1及/或粘着层AL2上的应力，其原因与上述在较小间隙G1中提供的粘着部件50类似。由于由离心半导体装置20对粘着层AL1及/或粘着层AL2引起的不均匀应力，粘着部件51的数量及组合长度(在第一方向D1)通常小于粘着部件50的长度。应可理解的是，粘着部件50/51的组合长度越大，降低应力的效果就越好。因此，在不同的实施例中可以使用粘着部件50及51的各种排置，而不限于图6中所示的排置。
图7为简化的流程图，绘示出根据一些实施例的用于形成半导体装置封装体的方法700。为了进行说明，流程图将配合图1、图2A-图2B、图3A-图3F及图4A-图4B所示的示意图一同说明。所述的一些操作步骤在不同的实施例中可以取代或取消。或者，在不同的实施例中可以增加一些操作步骤。
方法700包括操作步骤701，其中贴附一半导体装置20于一基底10上，例如通过使用拾取及放置机台，将半导体装置20放置于基底10的第一表面10A上。之后，回流位于半导体装置20及基底10之间的电性连接器201，使半导体装置20与基底10电性内连接。在一些实施例中，考量空间安排，半导体装置20相对于基底10离心排置，如图1及图2B中所示。
方法700更包括操作步骤702，其中安装一环型结构30于第一表面10A上，并且环绕基底10上的半导体装置20。在一些实施例中，方法700更包括在环型结构30与第一表面10A之间涂覆粘着层AL1，用以将环型结构30接合至基底10，如先前所述。在半导体装置20相对于基底10离心排置的一些实施例中，在离心半导体装置20与环型结构30的两个相对的环型部31、32之间分别形成两个具有不同尺寸的间隙G1、G2。
方法700更包括操作步骤703，其中提供一或多个粘着部件50/50’(如图1、图3A-图3F及图4A-图4B中所示)于离心半导体装置20与相邻的环型部31之间的较小间隙G1内。粘着部件50/50’(本文也称为应力降低部件)用于将随后贴附的罩盖结构40连接至基底10(以及其间的其他部件)，此有助于在一些实施例中降低由离心半导体装置20(如上所述)对粘着层AL1及/或粘着层AL2引起的应力。在一些实施例中，粘着部件50/50’与半导体装置20及环型结构30分离，以避免芯片(装置)破裂或其他未知的旁效应。
粘着部件50/50’可以包括粘着材料(例如，有机粘着材料，例如环氧树脂、聚酰亚胺(PI)、聚苯并恶唑(PBO)、苯并环丁烯(BCB))，并且可以在将罩盖结构40(在操作步骤704中提供)安装于环型结构30的上表面30B上(即，操作步骤703)之前使用点胶机台(未绘示)涂覆至间隙G1内。在一些实施例中，粘着部件50/50’、粘着层AL1及粘着层AL2由相同的粘着材料制成或包括相同的粘着材料，但在其他实施例中，也可以使用不同的材料。制程顺序可以调整。举例来说，操作步骤703及操作步骤704是可以互调的。
另外，方法700包括操作步骤704，其中安装一罩盖结构40于环型结构30的顶部并覆盖下方的半导体装置20。在一些实施例中，方法700更包括涂覆一粘着层AL2于罩盖结构40与环型结构30的上表面30B之间，用以将罩盖结构40接合至环型结构30，如先前所述。在一些实施例中，粘着部件50/50’从基底10的第一表面10A延伸至罩盖结构40的下表面40A，以将罩盖结构40与基底10耦接。
因此，根据本公开的一些实施例，提供了具有离心排列的半导体装置的半导体装置封装体。半导体装置封装体具有降低应力的设计(例如，通过在半导体装置的离心侧提供一或多个粘着部件)，以降低在热循环期间产生于封装体中的粘着层的应力，并降低粘着层的风险。因此，封装体结构的可靠度可以得到改善。
根据一些实施例，提供一种半导体装置封装体，半导体装置封装体包括：一基底、一半导体装置、一环型结构、一罩盖结构及一粘着部件。基底具有一第一表面。半导体装置设置于第一表面上。环型结构设置于第一表面上，并环绕半导体装置。罩盖结构设置于环型结构的一上表面上方，并延伸跨越半导体装置。粘着部件设置于环型结构与半导体装置之间的一间隙内，并贴附罩盖结构及基底的第一表面。
根据一些实施例，提供了一种半导体装置封装体。半导体装置封装体包括：一基底、一半导体装置、一环型结构、一罩盖结构及多个粘着部件。基底具有一第一表面。半导体装置设置于第一表面上。环型结构设置于第一表面上，并环绕半导体装置。罩盖结构设置于环型结构的一上表面上，并延伸跨越半导体装置。粘着部件彼此分离，并设置于环型结构与半导体装置之间的一间隙内。再者，粘着部件从基底的第一表面延伸至罩盖结构，以将罩盖结构连接至基底。
根据一些实施例，提供一种半导体装置封装体之形成方法。上述方法包括贴附一半导体装置至一基底的一第一表面上。上述方法更包括安装一环型结构于第一表面上，以环绕半导体装置。环型结构包括位于半导体装置的两相对侧的一第一环型部及一第二环型部。第一间隙形成于第一环型部件与半导体装置之间，第二间隙形成于第二环型部件与半导体装置之间。第一间隙比第二间隙小。上述方法更包括安装一罩盖结构于环型结构的一上表面上，以覆盖半导体装置。再者，上述方法更包括提供至少一粘着部件于第一间隙内，以将罩盖结构连接至基底上。
以上概略说明了本公开数个实施例的特征部件，使所属技术领域中具有通常知识者对于本公开的型态可更为容易理解。任何所属技术领域中具有通常知识者应了解到可轻易利用本公开作为其它制程或结构的变更或设计基础，以进行相同于此处所述实施例的目的及/或获得相同的优点。任何所属技术领域中具有通常知识者也可理解与上述等同的结构并未脱离本公开的精神及保护范围，且可于不脱离本公开的精神及范围，当可作更动、替代与润饰。

Claims (10)

1.一种半导体装置封装体，包括：
一基底，具有一第一表面；
一半导体装置，设置于该第一表面上；
一环型结构，设置于该第一表面上，并环绕该半导体装置；
一罩盖结构，设置于该环型结构的一上表面上方，并延伸跨越该半导体装置；以及
一粘着部件，设置于该环型结构与该半导体装置之间的一间隙内，并贴附该罩盖结构及该基底的该第一表面。
2.如权利要求1所述的半导体装置封装体，其中该环型结构包括：
一第一环型部及一第二环型部，位于该半导体装置的两相对侧，一第一间隙形成于该第一环型部与该半导体装置之间，一第二间隙形成于该第二环型部与该半导体装置之间，且该第一间隙小于该第二间隙，
其中该半导体装置具有一侧壁，面向且平行于该第一环型部，且该粘着部件设置于该侧壁与该第一环型部之间的该第一间隙内，且沿平行于该侧壁的一第一方向延伸。
3.如权利要求1所述的半导体装置封装体，其中该环型结构包括：
一第一环型部及一第二环型部，位于该半导体装置的两相对侧，一第一间隙形成于该第一环型部与该半导体装置之间，一第二间隙形成于该第二环型部与该半导体装置之间，且该第一间隙小于该第二间隙，
其中该半导体装置具有一侧壁，面向且平行于该第一环型部，以及
其中该半导体装置封装更包括彼此分开的多个粘着部件，且所述粘着部件设置于该侧壁与该第一环型部之间的该第一间隙内，且沿平行于该侧壁的一第一方向排置。
4.如权利要求1所述的半导体装置封装体，更包括：
一第一粘着层，夹设于该环型结构与该基底的该第一表面之间；以及
一第二粘着层，夹设于该罩盖结构与该环型结构的上表面之间，
其中该粘着部件在垂直于该第一表面的一垂直方向上的厚度实质上等于该第一粘着层、该环型结构以及该第二粘着层于该垂直方向的组合厚度。
5.如权利要求1所述的半导体装置封装体，其中在上视中，该粘着部件为正方形、矩形或环形。
6.一种半导体装置封装体，包括：
一基底，具有一第一表面；
一半导体装置，设置于该第一表面上；
一环型结构，设置于该第一表面上，并环绕该半导体装置；
一罩盖结构，设置于该环型结构的一上表面上，并延伸跨越该半导体装置；以及
多个粘着部件，彼此分离并设置于该环型结构与该半导体装置之间的一间隙内，其中该粘着部件从该基底的该第一表面延伸至该罩盖结构，以将该罩盖结构连接至该基底。
7.如权利要求6所述的半导体装置封装体，其中该环型结构包括：
一第一环型部及一第二环型部，位于该半导体装置的两相对侧，一第一间隙形成于该第一环型部与该半导体装置之间，一第二间隙形成于该第二环型部与该半导体装置之间，且该第一间隙小于该第二间隙，
其中该半导体装置具有一侧壁，面向且平行于该环型结构，且其中所述粘着部件设置于该侧壁与该第一环型部之间的该第一间隙内，且沿平行于该侧壁的一第一方向排置。
8.如权利要求6所述的半导体装置封装体，其中所述粘着部件具有两种不同的间距。
9.一种半导体装置封装体的形成方法，包括：
贴附一半导体装置至一基底的一第一表面上；
安装一环型结构于该第一表面上，以环绕该半导体装置，其中该环型结构包括位于该半导体装置的两相对侧的一第一环型部及一第二环型部，一第一间隙形成于该第一环型部件与该半导体装置之间，一第二间隙形成于该第二环型部件与该半导体装置之间，该第一间隙比该第二间隙小；
安装一罩盖结构于该环型结构的一上表面上，以覆盖该半导体装置；以及
提供至少一粘着部件于该第一间隙内，以将该罩盖结构连接至该基底上。
10.如权利要求9所述的半导体装置封装体的形成方法，其中提供的该粘着部件使得该粘着部件与该半导体装置及该第一环型部隔开。
CN202210948348.8A 2021-08-30 2022-08-08 半导体装置封装体及其形成方法 Pending CN115565962A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/460,668 2021-08-30
US17/460,668 US11894320B2 (en) 2021-08-30 2021-08-30 Semiconductor device package with stress reduction design and method of forming the same

Publications (1)

Publication Number Publication Date
CN115565962A true CN115565962A (zh) 2023-01-03

Family

ID=84739393

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210948348.8A Pending CN115565962A (zh) 2021-08-30 2022-08-08 半导体装置封装体及其形成方法

Country Status (3)

Country Link
US (1) US11894320B2 (zh)
CN (1) CN115565962A (zh)
TW (1) TWI828205B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11527457B2 (en) * 2021-02-26 2022-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure with buffer layer embedded in lid layer

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4390541B2 (ja) * 2003-02-03 2009-12-24 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US11894320B2 (en) 2024-02-06
TW202310273A (zh) 2023-03-01
US20230067690A1 (en) 2023-03-02
TWI828205B (zh) 2024-01-01

Similar Documents

Publication Publication Date Title
US20220384390A1 (en) Semiconductor device package having dummy dies
TW202117968A (zh) 半導體器件、包含所述半導體器件的電子器件以及其製造方法
US20230100127A1 (en) Semiconductor die package with thermal management features
US20230326881A1 (en) Semiconductor package with riveting structure between two rings and method for forming the same
CN115565962A (zh) 半导体装置封装体及其形成方法
TWI796114B (zh) 半導體晶粒封裝及其形成方法
US11699668B2 (en) Semiconductor device package having warpage control and method of forming the same
US20240243076A1 (en) Semiconductor device package with stress reduction design
US11749575B2 (en) Semiconductor package structure having ring portion with recess for adhesive and method for forming the same
US11978729B2 (en) Semiconductor device package having warpage control and method of forming the same
US11676826B2 (en) Semiconductor die package with ring structure for controlling warpage of a package substrate
US20230063270A1 (en) Semiconductor die package with ring structure and method for forming the same
TWI811971B (zh) 半導體封裝及其形成方法
US20230062468A1 (en) Package structure and manufacturing method thereof
US20230067664A1 (en) Package structure and manufacturing method thereof
US20240063128A1 (en) Semiconductor package including reinforcement structure and methods of forming the same
TW202218069A (zh) 半導體封裝及製造半導體封裝的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination