CN115565597A - 一种信号生成电路、方法及半导体存储器 - Google Patents

一种信号生成电路、方法及半导体存储器 Download PDF

Info

Publication number
CN115565597A
CN115565597A CN202110751390.6A CN202110751390A CN115565597A CN 115565597 A CN115565597 A CN 115565597A CN 202110751390 A CN202110751390 A CN 202110751390A CN 115565597 A CN115565597 A CN 115565597A
Authority
CN
China
Prior art keywords
signal
level
target
clock
generating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110751390.6A
Other languages
English (en)
Inventor
黄泽群
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202110751390.6A priority Critical patent/CN115565597A/zh
Priority to PCT/CN2021/107078 priority patent/WO2023272804A1/zh
Priority to US17/447,424 priority patent/US11817165B2/en
Publication of CN115565597A publication Critical patent/CN115565597A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/022—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in I/O circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/12015—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising clock generation or timing circuitry
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/20—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits using counters or linear-feedback shift registers [LFSR]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/24—Accessing extra cells, e.g. dummy cells or redundant cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G11C29/4401—Indication or identification of errors, e.g. for repair for self repair
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0805—Details of the phase-locked loop the loop being adapted to provide an additional control signal for use outside the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
    • H03L7/0992—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider comprising a counter or a frequency divider
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H03K3/0315—Ring oscillators

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Manipulation Of Pulses (AREA)
  • Dram (AREA)

Abstract

本申请实施例公开了一种信号生成电路、方法及半导体存储器，所述信号生成电路包括：时钟模块，用于接收标志信号，并生成时钟信号；控制模块，用于生成控制信号；所述时钟信号的周期和所述控制信号表征的目标值随工艺的变化趋势相反；生成模块，分别与所述时钟模块和所述控制模块连接，用于接收所述时钟信号、所述控制信号和所述标志信号，并生成目标信号；当所述标志信号由第一电平变为第二电平时，所述目标信号由第三电平变为第四电平，所述目标信号在所述第四电平维持目标时长后，由所述第四电平变为所述第三电平；所述生成模块还用于根据所述时钟信号和所述控制信号确定所述目标时长。

Description

一种信号生成电路、方法及半导体存储器
技术领域
本申请涉及半导体技术领域，尤其涉及一种信号生成电路、方法及半导体存储器。
背景技术
半导体存储器可包括易失性存储器(诸如，动态随机存取存储器或静态随机存取存储器)和非易失性存储器(诸如，闪存、相变存储器、铁电存储器、磁存储器或电阻式存储器)。通常，易失性存储器支持高速随机存取，并且经常用作计算系统(诸如，个人计算机、服务器或工作站)的主存储器。
在半导体存储器的制造过程中，由于在同一块晶圆上的位置差别，或者不同批次的晶圆之间，其场效应管的参数的差异，使得制造出来的半导体存储器具有不同的工艺角(process corner)。因此半导体存储器内部由环形振荡器产生的时钟信号会随工艺变化的而发生变化，受该时钟信号控制的信号也会随着工艺而产生变化，导致在不同工艺角下，不同半导体存储器内受该时钟信号控制的信号会和预期值有一定的误差，甚至会超出标准要求。
发明内容
有鉴于此，本申请实施例为解决现有技术中存在的至少一个问题而提供一种信号生成电路、方法及半导体存储器。
为达到上述目的，本申请实施例的技术方案是这样实现的：
第一方面，本申请实施例提供一种信号生成电路，所述电路包括：
时钟模块，用于接收标志信号，并生成时钟信号；
控制模块，用于生成控制信号；
所述时钟信号的周期和所述控制信号表征的目标值随工艺的变化趋势相反；
生成模块，分别与所述时钟模块和所述控制模块连接，用于接收所述时钟信号、所述控制信号和所述标志信号，并生成目标信号；当所述标志信号由第一电平变为第二电平时，所述目标信号由第三电平变为第四电平，所述目标信号在所述第四电平维持目标时长后，由所述第四电平变为所述第三电平；所述生成模块还用于根据所述时钟信号和所述控制信号确定所述目标时长。
在一种可选的实施方式中，所述生成模块包括计数器；当所述标志信号由所述第一电平变为所述第二电平时，所述计数器开始对所述时钟信号进行计数，当计数值达到所述控制信号表征的目标值后，控制所述目标信号从所述第四电平变为所述第三电平。
在一种可选的实施方式中，所述时钟模块包括环形振荡器；当所述标志信号由所述第一电平变为所述第二电平时，所述环形振荡器生成所述时钟信号。
在一种可选的实施方式中，所述第一电平为低电平，所述第二电平为高电平，所述第三电平为低电平，所述第四电平为高电平。
在一种可选的实施方式中，所述标志信号为校验标志信号，所述校验标志信号用于表征奇偶校验错误或冗余校验错误。
在一种可选的实施方式中，所述时钟信号的周期随工艺的变化而增大；所述控制信号表征的目标值随工艺的变化而减小；
所述工艺的变化为从FF工艺角到SS工艺角的变化。
在一种可选的实施方式中，所述控制模块包括ZQ校准器和运算器；其中，
所述ZQ校准器用于执行ZQ校准操作，并输出用于校准输出阻抗的ZQ校准码；
所述运算器用于接收所述ZQ校准码，并将系数除以所述ZQ校准码后作为所述控制信号输出。
在一种可选的实施方式中，所述ZQ校准码随工艺的变化而增大；
其中，所述工艺的变化为从FF工艺角到SS工艺角的变化。
第二方面，本申请实施例提供一种信号生成方法，所述方法包括：
通过时钟模块接收标志信号，生成时钟信号，并将所述时钟信号输出至生成模块；
通过控制模块生成控制信号，并将所述控制信号输出至生成模块；
所述时钟信号的周期和所述控制信号表征的目标值随工艺的变化趋势相反；
所述生成模块接收所述时钟信号、所述控制信号和所述标志信号，并生成目标信号；当所述标志信号由第一电平变为第二电平时，所述目标信号由第三电平变为第四电平，所述目标信号在所述第四电平维持目标时长后，由所述第四电平变为所述第三电平；所述目标时长由所述生成模块根据所述时钟信号和所述控制信号确定。
在一种可选的实施方式中，所述通过时钟模块接收标志信号，生成时钟信号，包括：
环形振荡器接收所述标志信号，当所述标志信号由所述第一电平变为所述第二电平时，所述环形振荡器生成所述时钟信号。
在一种可选的实施方式中，所述当所述标志信号由第一电平变为第二电平时，所述目标信号由第三电平变为第四电平，所述目标信号在所述第四电平维持目标时长后，由所述第四电平变为所述第三电平，包括：
当所述标志信号由第一电平变为第二电平时，通过计数器对所述时钟信号进行计数，当计数值达到所述控制信号表征的目标值后，所述计数器控制所述目标信号从所述第四电平变为所述第三电平。
在一种可选的实施方式中，所述第一电平为低电平，所述第二电平为高电平，所述第三电平为低电平，所述第四电平为高电平。
在一种可选的实施方式中，所述标志信号为校验标志信号，所述校验标志信号用于表征奇偶校验错误或冗余校验错误。
在一种可选的实施方式中，所述时钟信号的周期随工艺的变化而增大；所述控制信号表征的目标值随工艺的变化而减小；
所述工艺的变化为从FF工艺角到SS工艺角的变化。
在一种可选的实施方式中，所述通过控制模块生成补偿所述时钟信号随工艺变化的控制信号，包括：
通过ZQ校准器执行ZQ校准操作，并输出用于校准输出阻抗的ZQ校准码；
运算器接收所述ZQ校准码，并将系数除以所述ZQ校准码后作为所述控制信号输出。
在一种可选的实施方式中，所述ZQ校准码随工艺的变化而增大；
其中，所述工艺的变化为从FF工艺角到SS工艺角的变化。
第三方面，本申请实施例提供一种半导体存储器，包括如第一方面任一项所述的信号生成电路。
在一种可选的实施方式中，所述半导体存储器为动态随机存取存储器DRAM芯片。
在一种可选的实施方式中，所述动态随机存取存储器DRAM芯片符合DDR4内存规格。
在本申请所提供的技术方案中，在信号生成电路中配置一时钟模块和一控制模块，以生成时钟信号和控制信号，时钟信号的周期和控制信号表征的目标值随工艺的变化趋势相反。如此，由所述时钟信号和所述控制信号确定所述目标时长不会受工艺的影响，从而使得目标信号的脉冲宽度稳定。
附图说明
在附图中，除非另外规定，否则贯穿多个附图相同的附图标记表示相同或相似的部件或元素。这些附图不一定是按照比例绘制的。应该理解，这些附图仅描绘了根据本申请公开的一些实施方式，而不应将其视为是对本申请范围的限制。
图1为常见的DDR4芯片的奇偶校验警报电路；
图2为不同工艺下ALERT信号的脉冲宽度偏差示意图；
图3为本申请实施例提供的一种信号生成电路的结构示意图；
图4为本申请实施例提供的ZQ校准码随工艺的变化趋势图；
图5为本申请实施例提供的时钟信号的周期随工艺的变化趋势图；
图6为本申请实施例提供的目标时长随工艺的变化趋势图；
图7为不同工艺下ALERT信号的脉冲宽度示意图；
图8为本申请实施例提供的一种信号生成方法的实现流程示意图。
具体实施方式
下面将参照附图更详细地描述本申请公开的示例性实施方式。虽然附图中显示了本申请的示例性实施方式，然而应当理解，可以以各种形式实现本申请，而不应被这里阐述的具体实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本申请，并且能够将本申请公开的范围完整的传达给本领域的技术人员。
在下文的描述中，给出了大量具体的细节以便提供对本申请更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本申请可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本申请发生混淆，对于本领域公知的一些技术特征未进行描述；即，这里不描述实际实施例的全部特征，不详细描述公知的功能和结构。
此外，附图仅为本申请的示意性图解，并非一定是按比例绘制。图中相同的附图标记表示相同或类似的部分，因而将省略对它们的重复描述。附图中所示的一些方框图是功能实体，不一定必须与物理或逻辑上独立的实体相对应。可以采用软件形式来实现这些功能实体，或在一个或多个硬件模块或集成电路中实现这些功能实体，或在不同网络和/或处理器装置和/或微控制器装置中实现这些功能实体。
附图中所示的流程图仅是示例性说明，不是必须包括所有的步骤。例如，有的步骤还可以分解，而有的步骤可以合并或部分合并，因此实际执行的顺序有可能根据实际情况改变。
在此使用的术语的目的仅在于描述具体实施例并且不作为本申请的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
在DDR4芯片的SPEC(Specification，标准规范)中，命令/地址总线奇偶校验警报系统(C/A Parity Alert)输出的ALERT信号的脉冲宽度(pulse width)tPAR_ALERT_PW规定在60ns到120ns之间。图1为常见的DDR4芯片的奇偶校验警报电路，在该电路设计中，在奇偶校验出现错误之后，会输出一个PAR_Error_Flag信号，来使能环形振荡器，从而使得环形振荡器产生一个固定周期为T＇的时钟信号CLK。然后根据tPAR_ALERT_PW的SPEC要求，来决定计数器(counter)的级数N＇。通过这样的电路设计，奇偶校验警报电路在接收到PAR_Error_Flag信号的时候输出逻辑1，然后在计数器的计数结束之后输出逻辑0，最终结果就是输出的ALERT信号的脉冲宽度tPAR_ALERT_PW＝T＇×N＇，T＇为环形振荡器产生的时钟信号的周期，N＇为计数器的级数。
然而，该电路设计输出的ALERT信号的脉冲宽度虽然不随芯片工作频率的变化而变化，但是会随着工艺(process)的变化而变化。在半导体器件的制造过程中，由于在同一块晶圆上的位置差别，或者不同批次的晶圆之间，其场效应管的参数的差异，会产生偏差，这种偏差称之为工艺角，工艺角一般分为慢-慢(SS)、典型-典型(TT)、快-快(FF)三种工艺角。图2为不同工艺角下ALERT信号的脉冲宽度偏差，如图2所示，在工艺偏差(processvariation)特别大的情况下，环形振荡器产生的时钟信号CLK的周期T＇会有很大的差异，例如，在FF工艺角下，环形振荡器产生的时钟信号CLK的周期T＇较小，而在SS工艺角下，环形振荡器产生的时钟信号CLK的周期T＇较大，在计数器级数N＇的放大下，最终在SS工艺角下的ALERT信号的脉冲宽度tPAR_ALERT_PW很容易超出SPEC规定的60ns-120ns区间，在FF工艺下的ALERT信号的脉冲宽度tPAR_ALERT_PW也很容易小于SPEC规定的60ns-120ns区间。
为此，提出了本申请实施例的以下技术方案。
本申请实施例提供一种信号生成电路，图3为本申请实施例提供的一种信号生成电路的结构示意图，如图3所示，所述电路包括：
时钟模块310，用于接收标志信号，并生成时钟信号；
控制模块320，用于生成控制信号；
所述时钟信号的周期和所述控制信号表征的目标值随工艺的变化趋势相反；
生成模块330，分别与所述时钟模块310和所述控制模块320连接，用于接收所述时钟信号、所述控制信号和所述标志信号，并生成目标信号；当所述标志信号由第一电平变为第二电平时，所述目标信号由第三电平变为第四电平，所述目标信号在所述第四电平维持目标时长后，由所述第四电平变为所述第三电平；所述生成模块330还用于根据所述时钟信号和所述控制信号确定所述目标时长。
这里，所述生成模块330输出的所述目标信号在第四电平维持的目标时长即为所述生成模块330输出的所述目标信号的脉冲宽度。
本申请实施例中的所述控制信号表征的目标值和所述时钟信号的周期随工艺的变化趋势相反，从而由所述时钟信号和所述控制信号确定所述目标时长不会受工艺的影响，从而使得目标信号的脉冲宽度稳定。
进一步地，本申请实施例中通过时钟信号和控制信号对目标信号的脉冲宽度进行调节，以将目标信号的脉冲宽度控制在一定的范围内，减弱或消除目标信号的脉冲宽度随工艺的变化，使目标信号的脉冲宽度稳定。
本申请实施例中提供了一种信号生成电路，用于生成目标信号，并对所述目标信号的脉冲宽度进行调节，使其稳定在一定的范围内。该信号生成电路可以广泛用于半导体存储器中，如DDR2、DDR3、DDR4、LPDDR2、LPDDR3等，在此不再一一列举。
本申请实施例提供的时钟模块310包括环形振荡器；当所述标志信号由所述第一电平变为所述第二电平时，所述环形振荡器产生所述时钟信号。本申请实施例中利用所述环形振荡器产生所述时钟信号作为内部时钟信号。
在本申请实施例中，所述控制模块320包括ZQ校准器321和运算器322；其中，所述ZQ校准器321用于执行ZQ校准操作，并输出用于校准输出阻抗的ZQ校准码；所述运算器322用于接收所述ZQ校准码，并将系数除以所述ZQ校准码后作为所述控制信号输出。本申请实施例中，所述控制信号是通过系数除以所述ZQ校准码得到的。
在DRAM存储器的存储芯片内设置有输出驱动电路，用于在DRAM存储器执行读操作时，向外输出数据信号，输出驱动电路的输出阻抗会影响输出的数据信号的质量。此外，通常在DRAM存储器的存储芯片内还设置片内终结(On-Die Termination，ODT)电阻，以减少信号在终端的反射，从而实现较高的内存时钟频率速度。由于输出阻抗和ODT电阻的电阻值会随着制造工艺，应用环境如电压，温度等因素变化而变化，因此，需要采用ZQ校准对输出阻抗和ODT电阻进行校准，具体的，在DRAM存储器上设置一个端口，即ZQ端口，ZQ端口的一端连接存储芯片，另一端上连接一外部电阻，即240欧姆的低公差参考电阻，通过片上ZQ校准器来校验输出阻抗和ODT电阻，当系统发出ZQ校准指令之后，片上ZQ校准器按照指定的ZQ校准周期对输出阻抗和ODT电阻进行校准。
ZQ校准器可以响应于ZQ校准使能信号而执行ZQ校准操作，以产生ZQ校准码。例如，如果ZQ校准使能信号被使能，则ZQ校准器可以执行ZQ校准操作，以产生ZQ校准码，通过ZQ校准码来校准输出阻抗和ODT电阻，从而使得存储器与外部设备之间的阻抗匹配，提高数据读写时的信号质量。由于ZQ校准是针对输出阻抗和ODT电阻在芯片当前的工艺下进行校准，所以ZQ校准码可以反映当前工艺的信息。
由于所述ZQ校准码随工艺的变化而增大，而控制信号是通过系数除以所述ZQ校准码得到的，从而所述控制信号表征的目标值随工艺的变化而减小。且所述时钟信号的周期随工艺的变化而增大。具体地，在同一片晶圆或同一批次晶圆上的不同芯片可能具有不同的工艺角，从而这些工艺角不同的芯片的时钟信号的频率/周期均会有差异，且用于校准输出阻抗和ODT电阻的所述ZQ校准码也会具有差异。本申请实施例中将这种因工艺角不同而产生的差异称之为随工艺的变化。如此，基于控制信号表征的目标值和所述时钟信号的周期确定的目标时长不会随着工艺的变化而发生大幅度的变化。其中，所述工艺的变化为从FF工艺角到SS工艺角的变化。
本申请实施例中，利用所述ZQ校准码随工艺的变化和所述时钟信号随工艺的变化对目标信号的脉冲宽度进行调节，以将目标信号的脉冲宽度控制在一定的范围内，从而减弱或消除目标信号的脉冲宽度随工艺的变化，使目标信号的脉冲宽度稳定。
在一具体实施方式中，信号生成电路应用于DDR4芯片的情况下，所述ZQ校准器321用于输出ZQ校准码M；所述运算器322用于接收所述ZQ校准码M，并将系数N除以所述ZQ校准码M后作为所述控制信号输出。图4为本申请实施例提供的ZQ校准码随工艺的变化趋势图，由于ZQ校准码M用于校准输出阻抗和ODT电阻，ZQ校准码M随工艺的变化而增大，从而控制信号表征的目标值随工艺的变化趋势与时钟信号的周期随工艺的变化趋势相反，从而基于ZQ校准码M生成的控制信号可以有效补偿目标信号的脉冲宽度随工艺的变化。
这里，将系数N除以所述ZQ校准码M，以将ZQ校准码M转换成一个随工艺的变化而减小的信号，从而使得控制信号表征的目标值随工艺的变化趋势与时钟信号的周期随工艺的变化趋势相反。在实际应用时，可以根据实际的目标信号的脉冲宽度而选择相应的系数N。这里，计数器的级数即为所述控制信号表征的目标值N/M。在本申请实施例中，ZQ校准码M随工艺的变化而增大，从而所述控制信号表征的目标值N/M随工艺的变化而减小；所述工艺的变化为从FF工艺角到SS工艺角的变化。
这里，所述控制信号即为计数器的计数器级数选择(Counter Stage Selection)信号，所述计数器可以根据所述控制信号确定其级数，从而基于级数进行计数。
在本申请实施例中，所述标志信号为校验标志信号，所述校验标志信号用于表征奇偶校验错误或冗余校验错误。
在本申请实施例中，所述生成模块330包括计数器；当所述标志信号由所述第一电平变为所述第二电平时，所述计数器开始对所述时钟信号进行计数，当计数值达到所述控制信号表征的目标值后，控制所述目标信号从所述第四电平变为所述第三电平。所述标志信号用于表征奇偶校验错误时，在奇偶校验出现错误之后，输出标志信号PAR_Error_Flag，所述标志信号PAR_Error_Flag高电平有效，从而标志信号PAR_Error_Flag由低电平变为高电平时，所述生成模块控制所述目标信号由低电平变为高电平，同时所述计数器开始对所述时钟信号进行计数，当计数值达到所述控制信号表征的目标值后，控制所述目标信号从高电平变为低电平。
在一些实施例中，所述标志信号用于表征奇偶校验错误。在奇偶校验出现错误之后，输出校验标志信号PAR_Error_Flag。则所述生成模块生成的目标信号为奇偶校验警报信号ALERT。从而通过本申请实施例提供的信号生成电路可以对奇偶校验警报信号的脉冲宽度tPAR_ALERT_PW进行调节，以将奇偶校验警报信号的脉冲宽度tPAR_ALERT_PW控制在一定的范围内，减弱或消除奇偶校验警报信号的脉冲宽度tPAR_ALERT_PW随工艺的变化，使奇偶校验警报信号的脉冲宽度tPAR_ALERT_PW稳定在SPEC规定的区间内。
需要说明的是，这里的ALERT信号并非为最终通过alert_n管脚输出的信号，ALERT信号还需要经过若干反相器或输出缓冲电路才会输出到芯片的alert_n管脚。在一具体示例中，可以将ALERT信号经过奇数个反相器之后输出到芯片的alert_n管脚，从而保证alert_n管脚输出的alert_n信号为低电平有效。
这里，所述计数器的级数即为所述控制信号表征的目标值N/M。若时钟信号的周期为T，则所述目标时长(目标信号的脉冲宽度)为T×N/M。其中，N/M和T随工艺的变化趋势相反，因此，所述目标时长(目标信号的脉冲宽度)几乎不随工艺的变化而变化，换言之，目标时长(目标信号的脉冲宽度)在不同的工艺下稳定在SPEC规定的区间内。其中，所述工艺的变化为从FF工艺角到SS工艺角的变化。
图5为本申请实施例提供的时钟信号的周期随工艺的变化趋势图，图6为本申请实施例提供的目标长度随工艺的变化趋势图。图5中纵坐标为时钟信号的周期，横坐标为工艺；图6中纵坐标为目标时长，横坐标为工艺。结合图4、图5和图6所示，时钟信号的周期T随工艺的变化而增大，ZQ校准码M随工艺的变化而增大，从而控制信号表征的目标值N/M随工艺的变化而减小，则基于时钟信号的周期T和控制信号表征的目标值N/M得到的目标时长T×N/M在工艺变化的情况也能稳定在SPEC规定的区间内。
图7为不同工艺下ALERT信号的脉冲宽度示意图，图7中的ALERT信号为基于本申请实施例提供的信号生成电路生成的，如图7所示，在FF工艺角下，环形振荡器产生的时钟信号CLK的周期T较小，但控制信号表征的目标值N/M(计数器的级数)较大；在SS工艺角下，环形振荡器产生的时钟信号CLK的周期T较大，但控制信号表征的目标值N/M(计数器的级数)较小。因而在FF工艺角和SS工艺角下最终输出的ALERT信号的脉冲宽度变化不大，即通过时钟信号和控制信号的共同控制下，可以将目标信号的脉冲宽度控制在一定的范围内，减弱或消除目标信号的脉冲宽度随工艺的变化，使目标信号的脉冲宽度稳定在SPEC规定的区间内。
在本申请实施例中，所述第一电平为低电平，所述第二电平为高电平，所述第三电平为低电平，所述第四电平为高电平。则当所述标志信号由低电平变为高电平时，所述目标信号由低电平变为高电平，所述目标信号在高电平维持目标时长后，由高电平变为低电平。这里，所述标志信号为校验标志信号，则所述校验标志信号为高电平有效。所述校验标志信号为高电平时，表征发生校验错误；所述校验标志信号为低电平时，表征未发生校验错误。本申请实施例中根据所述时钟信号的周期和所述控制信号表征的目标值确定所述目标时长，而所述时钟信号的周期和所述控制信号表征的目标值随工艺的变化趋势相反，从而目标时长(目标信号的脉冲宽度)几乎不随工艺的变化而变化，换言之，目标时长(目标信号的脉冲宽度)在不同的工艺下保持稳定。
基于前述信号生成电路相同的技术构思，本申请实施例提供一种信号生成方法，图8为本申请实施例提供的一种信号生成方法的实现流程示意图，如图8所示，所述方法主要包括以下步骤：
步骤810、通过时钟模块接收标志信号，生成时钟信号，并将所述时钟信号输出至生成模块。
步骤820、通过控制模块生成控制信号，并将所述控制信号输出至生成模块；所述时钟信号的周期和所述控制信号表征的目标值随工艺的变化趋势相反。
步骤830、所述生成模块接收所述时钟信号、所述控制信号和所述标志信号，并生成目标信号；当所述标志信号由第一电平变为第二电平时，所述目标信号由第三电平变为第四电平，所述目标信号在所述第四电平维持目标时长后，由所述第四电平变为所述第三电平；所述目标时长由所述生成模块根据所述时钟信号和所述控制信号确定。
这里，所述生成模块输出的所述目标信号在第四电平维持的目标时长即为所述生成模块输出的所述目标信号的脉冲宽度。
本申请实施例中，步骤810包括：当所述标志信号由所述第一电平变为所述第二电平时，环形振荡器产生所述时钟信号。本申请实施例中利用所述环形振荡器产生所述时钟信号作为内部时钟信号。
本申请实施例中的所述控制信号表征的目标值和所述时钟信号的周期随工艺的变化趋势相反，从而由所述时钟信号和所述控制信号确定所述目标时长不会受工艺的影响，从而使得目标信号的脉冲宽度稳定。
进一步地，本申请实施例中通过时钟信号和控制信号对目标信号的脉冲宽度进行调节，以将目标信号的脉冲宽度控制在一定的范围内，减弱或消除目标信号的脉冲宽度随工艺的变化，使目标信号的脉冲宽度稳定。
在本申请实施例中，所述标志信号为校验标志信号，所述校验标志信号用于表征奇偶校验错误或冗余校验错误。
在本申请实施例中，步骤820包括：通过ZQ校准器执行ZQ校准操作，并输出用于校准输出阻抗的ZQ校准码；运算器接收所述ZQ校准码，并将系数除以所述ZQ校准码后作为所述控制信号输出。
由于所述ZQ校准码随工艺的变化而增大，而控制信号是通过系数除以所述ZQ校准码得到的，从而所述控制信号表征的目标值随工艺的变化而减小。且所述时钟信号的周期随工艺的变化而增大，如此，基于控制信号表征的目标值和所述时钟信号的周期确定的目标时长不会随着工艺的变化而发生大幅度的变化。其中，所述工艺的变化为从FF工艺角到SS工艺角的变化。
这里，将系数N除以所述ZQ校准码M，以将ZQ校准码M转换成一个随工艺的变化而减小的信号，从而使得控制信号表征的目标值随工艺的变化趋势与时钟信号的周期随工艺的变化趋势相反。在实际应用时，可以根据实际的目标信号的脉冲宽度而选择相应的系数N。这里，计数器的级数即为所述控制信号表征的目标值N/M。在本申请实施例中，ZQ校准码M随工艺的变化而增大，从而所述控制信号表征的目标值N/M随工艺的变化而减小；所述工艺的变化为从FF工艺角到SS工艺角的变化。
在本申请实施例中，所述当所述标志信号由第一电平变为第二电平时，所述目标信号由第三电平变为第四电平，所述目标信号在所述第四电平维持目标时长后，由所述第四电平变为所述第三电平，包括：当所述标志信号由所述第一电平变为所述第二电平时，通过计数器对所述时钟信号进行计数，当计数值达到所述控制信号表征的目标值后，所述计数器控制所述目标信号从所述第四电平变为所述第三电平。
这里，所述计数器的级数即为所述控制信号表征的目标值N/M。若时钟信号的周期为T，则所述目标时长(目标信号的脉冲宽度)为T×N/M。其中，N/M和T随工艺的变化趋势相反，因此，所述目标时长(目标信号的脉冲宽度)几乎不随工艺的变化而变化，换言之，目标时长(目标信号的脉冲宽度)在不同的工艺下保持稳定。
在本申请实施例中，所述第一电平为低电平，所述第二电平为高电平，所述第三电平为低电平，所述第四电平为高电平。
本申请实施例还提供一种半导体存储器，包括前述所述的信号生成电路。本申请所指半导体存储器包括但不限于动态随机存取存储器等，半导体存储器可以采用本申请的信号生成电路，以调节其生成的目标信号的脉冲宽度，使其目标信号的脉冲宽度不受工艺的影响，稳定在一定的范围内。换言之，半导体存储器可以采用本申请的信号生成电路，以调节其生成的目标信号的脉冲宽度，使其目标信号的脉冲宽度不受其工艺角的影响，稳定在一定的范围内。
在本申请实施例中，所述动态随机存取存储器DRAM芯片符合DDR4内存规格。
本申请所提供的几个方法实施例中所揭露的方法，在不冲突的情况下可以任意组合，得到新的方法实施例。
本申请所提供的几个装置实施例中所揭露的特征，在不冲突的情况下可以任意组合，得到新的装置实施例。
以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。

Claims (19)

1.一种信号生成电路，其特征在于，所述电路包括：
时钟模块，用于接收标志信号，并生成时钟信号；
控制模块，用于生成控制信号；
所述时钟信号的周期和所述控制信号表征的目标值随工艺的变化趋势相反；
生成模块，分别与所述时钟模块和所述控制模块连接，用于接收所述时钟信号、所述控制信号和所述标志信号，并生成目标信号；当所述标志信号由第一电平变为第二电平时，所述目标信号由第三电平变为第四电平，所述目标信号在所述第四电平维持目标时长后，由所述第四电平变为所述第三电平；所述生成模块还用于根据所述时钟信号和所述控制信号确定所述目标时长。
2.根据权利要求1所述的信号生成电路，其特征在于，所述生成模块包括计数器；当所述标志信号由所述第一电平变为所述第二电平时，所述计数器开始对所述时钟信号进行计数，当计数值达到所述控制信号表征的目标值后，控制所述目标信号从所述第四电平变为所述第三电平。
3.根据权利要求1所述的信号生成电路，其特征在于，所述时钟模块包括环形振荡器；当所述标志信号由所述第一电平变为所述第二电平时，所述环形振荡器生成所述时钟信号。
4.根据权利要求1至3任一项所述的信号生成电路，其特征在于，所述第一电平为低电平，所述第二电平为高电平，所述第三电平为低电平，所述第四电平为高电平。
5.根据权利要求1所述的信号生成电路，其特征在于，所述标志信号为校验标志信号，所述校验标志信号用于表征奇偶校验错误或冗余校验错误。
6.根据权利要求1所述的信号生成电路，其特征在于，
所述时钟信号的周期随工艺的变化而增大；所述控制信号表征的目标值随工艺的变化而减小；
所述工艺的变化为从FF工艺角到SS工艺角的变化。
7.根据权利要求1所述的信号生成电路，其特征在于，所述控制模块包括ZQ校准器和运算器；其中，
所述ZQ校准器用于执行ZQ校准操作，并输出用于校准输出阻抗的ZQ校准码；
所述运算器用于接收所述ZQ校准码，并将系数除以所述ZQ校准码后作为所述控制信号输出。
8.根据权利要求7所述的信号生成电路，其特征在于，
所述ZQ校准码随工艺的变化而增大；
其中，所述工艺的变化为从FF工艺角到SS工艺角的变化。
9.一种信号生成方法，其特征在于，所述方法包括：
通过时钟模块接收标志信号，生成时钟信号，并将所述时钟信号输出至生成模块；
通过控制模块生成控制信号，并将所述控制信号输出至生成模块；
所述时钟信号的周期和所述控制信号表征的目标值随工艺的变化趋势相反；
所述生成模块接收所述时钟信号、所述控制信号和所述标志信号，并生成目标信号；当所述标志信号由第一电平变为第二电平时，所述目标信号由第三电平变为第四电平，所述目标信号在所述第四电平维持目标时长后，由所述第四电平变为所述第三电平；所述目标时长由所述生成模块根据所述时钟信号和所述控制信号确定。
10.根据权利要求9所述的信号生成方法，其特征在于，所述通过时钟模块接收标志信号，生成时钟信号，包括：
环形振荡器接收所述标志信号，当所述标志信号由所述第一电平变为所述第二电平时，所述环形振荡器生成所述时钟信号。
11.根据权利要求9所述的信号生成方法，其特征在于，所述当所述标志信号由第一电平变为第二电平时，所述目标信号由第三电平变为第四电平，所述目标信号在所述第四电平维持目标时长后，由所述第四电平变为所述第三电平，包括：
当所述标志信号由第一电平变为第二电平时，通过计数器对所述时钟信号进行计数，当计数值达到所述控制信号表征的目标值后，所述计数器控制所述目标信号从所述第四电平变为所述第三电平。
12.根据权利要求9至11任一项所述的信号生成方法，其特征在于，所述第一电平为低电平，第二电平为高电平，第三电平为低电平，第四电平为高电平。
13.根据权利要求9所述的信号生成方法，其特征在于，所述标志信号为校验标志信号，所述校验标志信号用于表征奇偶校验错误或冗余校验错误。
14.根据权利要求9所述的信号生成方法，其特征在于，
所述时钟信号的周期随工艺的变化而增大；所述控制信号表征的目标值随工艺的变化而减小；
所述工艺的变化为从FF工艺角到SS工艺角的变化。
15.根据权利要求9所述的信号生成方法，其特征在于，所述通过控制模块生成补偿所述时钟信号随工艺变化的控制信号，包括：
通过ZQ校准器执行ZQ校准操作，并输出用于校准输出阻抗的ZQ校准码；
运算器接收所述ZQ校准码，并将系数除以所述ZQ校准码后作为所述控制信号输出。
16.根据权利要求15所述的信号生成方法，其特征在于，
所述ZQ校准码随工艺的变化而增大；
其中，所述工艺的变化为从FF工艺角到SS工艺角的变化。
17.一种半导体存储器，其特征在于，包括如权利要求1至8任一项所述的信号生成电路。
18.根据权利要求17所述的半导体存储器，其特征在于，所述半导体存储器为动态随机存取存储器DRAM芯片。
19.根据权利要求18所述的半导体存储器，其特征在于，所述动态随机存取存储器DRAM芯片符合DDR4内存规格。
CN202110751390.6A 2021-07-02 2021-07-02 一种信号生成电路、方法及半导体存储器 Pending CN115565597A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202110751390.6A CN115565597A (zh) 2021-07-02 2021-07-02 一种信号生成电路、方法及半导体存储器
PCT/CN2021/107078 WO2023272804A1 (zh) 2021-07-02 2021-07-19 一种信号生成电路、方法及半导体存储器
US17/447,424 US11817165B2 (en) 2021-07-02 2021-09-11 Signal generation circuit and method, and semiconductor memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110751390.6A CN115565597A (zh) 2021-07-02 2021-07-02 一种信号生成电路、方法及半导体存储器

Publications (1)

Publication Number Publication Date
CN115565597A true CN115565597A (zh) 2023-01-03

Family

ID=84689908

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110751390.6A Pending CN115565597A (zh) 2021-07-02 2021-07-02 一种信号生成电路、方法及半导体存储器

Country Status (3)

Country Link
US (1) US11817165B2 (zh)
CN (1) CN115565597A (zh)
WO (1) WO2023272804A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116543804A (zh) * 2023-07-07 2023-08-04 长鑫存储技术有限公司 驱动控制电路和存储器

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7425821B2 (en) * 2006-10-19 2008-09-16 Allegro Microsystems, Inc. Chopped Hall effect sensor
US7495489B2 (en) * 2006-11-22 2009-02-24 Intel Corporation Frequency multiplying delay-locked loop
CN107918443B (zh) * 2016-10-11 2020-04-24 深圳市中兴微电子技术有限公司 一种信号生成方法和装置
KR102391503B1 (ko) * 2017-09-11 2022-04-28 에스케이하이닉스 주식회사 임피던스 캘리브레이션 회로를 포함하는 메모리 시스템
KR20190068094A (ko) * 2017-12-08 2019-06-18 삼성전자주식회사 반도체 메모리 장치 및 메모리 시스템
CN109144848B (zh) * 2018-06-30 2021-06-29 南京理工大学 一种Verilog HDL代码白盒测试辅助平台及其工作过程
KR20200071396A (ko) * 2018-12-11 2020-06-19 에스케이하이닉스 주식회사 반도체장치 및 반도체시스템

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116543804A (zh) * 2023-07-07 2023-08-04 长鑫存储技术有限公司 驱动控制电路和存储器
CN116543804B (zh) * 2023-07-07 2023-11-24 长鑫存储技术有限公司 驱动控制电路和存储器

Also Published As

Publication number Publication date
WO2023272804A1 (zh) 2023-01-05
US20230005558A1 (en) 2023-01-05
US11817165B2 (en) 2023-11-14

Similar Documents

Publication Publication Date Title
US7525337B2 (en) On-die termination circuit and method for semiconductor memory apparatus
US8339156B2 (en) Method and apparatus for high resolution ZQ calibration
US7675331B2 (en) Power-up signal generating circuit and method for driving the same
US7936181B2 (en) Method and circuit for off chip driver control, and memory device using same
CN115565577B (zh) 一种信号生成电路、方法及半导体存储器
US6545522B2 (en) Apparatus and method to provide a single reference component for multiple circuit compensation using digital impedance code shifting
US20150131395A1 (en) Method for triggering a delay-locked loop (DLL) update operation or an impedance calibration operation in a dynamic random access memory device
US7439762B2 (en) On-die termination circuit
US20230326497A1 (en) Calibration circuit, memory, and calibration method
US20200152261A1 (en) Methods and apparatus for reduced area control register circuit
CN115565597A (zh) 一种信号生成电路、方法及半导体存储器
KR20070088845A (ko) 메모리 모듈 및 메모리 모듈에 포함되는 반도체디바이스들의 임피던스 교정방법
US6023181A (en) High speed unitransition input buffer
EP3893079B1 (en) In-chip reference current generation circuit
US20230387900A1 (en) Delay control circuit and a memory module including the same
US10714163B2 (en) Methods for mitigating transistor aging to improve timing margins for memory interface signals
CN115565576A (zh) 一种信号生成电路、方法及半导体存储器
US6344763B1 (en) Semiconductor integrated circuit device that can suppress generation of signal skew between data input/output terminals
TWI847439B (zh) 阻抗匹配電路和方法
US20240248861A1 (en) Current-Controlled Buffer Using Analog Bias
CN117200763A (zh) 延时测量电路及其控制方法
CN118629479A (zh) 阻抗校准电路与阻抗校准方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination