CN115562426A - 低压差无片外电容ldo电路 - Google Patents

低压差无片外电容ldo电路 Download PDF

Info

Publication number
CN115562426A
CN115562426A CN202211191502.8A CN202211191502A CN115562426A CN 115562426 A CN115562426 A CN 115562426A CN 202211191502 A CN202211191502 A CN 202211191502A CN 115562426 A CN115562426 A CN 115562426A
Authority
CN
China
Prior art keywords
voltage
circuit
tube
pmos tube
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211191502.8A
Other languages
English (en)
Inventor
王强
朱宁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hanxin Microelectronics Wuxi Co ltd
Original Assignee
Hanxin Microelectronics Wuxi Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hanxin Microelectronics Wuxi Co ltd filed Critical Hanxin Microelectronics Wuxi Co ltd
Priority to CN202211191502.8A priority Critical patent/CN115562426A/zh
Publication of CN115562426A publication Critical patent/CN115562426A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G05F1/567—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for temperature compensation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Amplifiers (AREA)

Abstract

本发明涉及一种低压差无片外电容LDO电路，包括带隙基准电路、误差放大器EA、由PMOS管M1和PMOS管M2构成的缓冲级，由功率PMOS管M0和反馈电阻R1、反馈电阻R2和补偿器件构成的功率输出级；以及衬底调制放大器和保护电路。本发明所提供的低压差无片外电容LDO电路，在现有技术基础上，一方面采用功率调整管衬底调制技术，降低功率调整管的开启电压，进而实现降低LDO压差电压的目标；另一方面采用多种保护电路，增加LDO电路的可靠性。

Description

低压差无片外电容LDO电路
技术领域
本发明涉及一种用于电力电子系统中的低压差线性稳压器电路，属于集成电路技术领域。
背景技术
消费类电子产品已经成为人们日常生活中不可或缺的一部分,便携式电子设备在生活中扮演着重要的角色。对于任何的电子设备而言,都需要电源为其工作提供充足的动力。这里的电源既可以是来自发电厂的市电,也可以是电池中储存的能量,但是不论市电还是电池所提供的电源电压都具有不稳定和高噪声的缺点。因此，为了给现代电子设备提供一个良好的工作电源,需要在电源和电子设备之间引入电源管理芯片,担负起对电能的变换、分配、检测以及稳压、降噪的职能。电源管理芯片对电子系统而言是不可或缺的,其性能的优劣对整机的性能有着直接的影响。
电源芯片主要分为线性稳压器和开关电源转换器。大多数电子产品一般都不能用交流电源直接供电，需要经过交流-直流(AC-DC)转换器的转化，但目前AC-DC转换器也很难提供较稳定的输出，因而需要再经过电压转换器，常见电压转换器有低压差线性稳压器(LDO)，基于电感储能的直流-直流(DC-DC)转换器两种。LDO与DC-DC转换器相比，具有结构简单、功耗低、高频噪声低、尺寸较小便于集成等优点。对于种类繁多的电子产品,他们对电源的要求也各不相同。例如在手机及通信系统中,要求电源具有低噪声和低纹波的特性并且由于系统集成的需要,还要求占用板面积小,外围电路简单的特性。这时低压差线性稳压器是最恰当的选择。为了达到上述要求,芯片通常具有以下几个技术特点精密的电压基准,低静态电流,低压降调整管,高性能低噪音的运放,以及稳定而快速的环路响应。
如图1所示，基本的LDO包含有三个管脚，分别为输入电压Vin(VDD)、输出电压VOUT及地。LDO的子模块主要包括基准电路、误差放大器(EA)、功率管(Pass Element)和反馈环路补偿电路(Feedback Network)。基准电路为误差放大器和其他辅助电路提供基准参考电压VREF和基准参考电流IREF。基准电路包含有电流基准电路和电压基准电路两个模块。电流基准电路产生一个不受电源电压影响的基准电流，电压基准电路是通过将具有负温度系数的PNP型三极管发射极-基极电压与正温度系数的热电压进行加权求和，从而得到与温度无关的参考电压。误差放大器将带隙基准电压与LDO反馈电压之差进行误差放大，将其输入功率管的栅极，从而达到控制输出电压的目的。LDO的输出电压的精度、瞬态响应和负载电流等重要性能均直接受到误差放大器的影响。在负载发生变化时，功率管通过改变自身的导通电阻来稳定输出电压。反馈环路补偿电路，包括电阻串和补偿网络，提供输出电压控制和反馈网络稳定性。
在图1所示的传统LDO芯片中,在芯片输出端需要添加片外负载电容来抑制输出过充电压,并起到稳定内部环路的作用。对于输出电压具有低噪声、低纹波、无电磁干扰的应用情况中，片外电容使得上述等芯片中需要留出专门的管脚，从而使可以和外部电容器件相连，这样不仅仅浪费了芯片面积主要是和保护电路,还增加了板的面积以及使用片外电容所带来的额外开销。并且由于芯片和封装之间连线上的寄生电感和天线效应，也会造成输出电压质量的下降。为了解决这一问题，无片外负载电容的LDO芯片成为了目前非常流行的一个设计方案。
LDO正常工作时的输入电压存在最小值限定，只有输入电压大于该值，调整管才能工作在饱和区，电路才具备对输出电压的自动调节能力。压差电压表示的是输出达到稳定时，输出电压与最小限定输入电压的电压差。LDO在正常工作时，输入电压不能低于压差电压与输出电压之和。当LDO工作在调整区时，电路能将输出电压稳定在设定值，使其不随输入电压变化而变化；当输入电压低于临界值后，LDO进入线性区，输入电压降低将导致输出电压也降低，反馈环路对电路的调节能力减弱；随着输入电压的进一步减小，LDO进入截止区，此时电路无法工作。所以LDO电路设计时，必须设计尽可能小的压差电压，以获得尽可能大的输入电压范围。
发明内容
本发明在现有技术基础上，提供了一种具备超低压差特性的无片外电容LDO电路。
本发明提供的低压差无片外电容LDO电路总体结构包括：带隙基准电路，误差放大器，由PMOS管M1和PMOS管M2构成的缓冲级，由功率PMOS管M0和反馈电阻R1、反馈电阻R2和补偿器件构成的功率输出级，以及衬底调制放大器和保护电路；
所述带隙基准电路产生参考电压VREF、偏置电压VB和参考电压VB1；参考电压VREF分别连接到误差放大器的负端和保护电路，误差放大器的正端连接反馈电压VFB，所述误差放大器根据参考电压VREF和反馈电压VFB输出误差放大信号VEA并连接到缓冲级的输入端，即PMOS管M2栅极，PMOS管M2源极连接PMOS管M1漏极，并作为缓冲级的输出端输出VG，连接到功率输出级的输入端，即功率PMOS管M0的栅极，PMOS管M2栅极连接偏置电压VB；功率输出级内部包括：功率PMOS管M0的源极连接电源电压VDD，功率PMOS管M0的漏极连接反馈电阻R1的上端，并作为LDO电路的输出端口输出Vout，还连接到起频率稳定作用的补偿器件，反馈电阻R1下端连接反馈电阻R2上端，并作为反馈电压VFB的产生节点，反馈电阻R2下端连接地电压VSS；所述功率输出级根据VG和电源电压VDD的状态产生LDO电路的输出电压Vout和反馈电压VFB；所述衬底调制放大器是一个差分输入单端输出的差分放大电路，衬底调制放大器的一个差分输入端连接参考电压VREF，另一个差分输入端连接反馈电压VFB，衬底调制放大器的输出端连接到功率PMOS管M0的衬底；所述保护电路用于监测芯片的工作温度、电压、电流状态并和参考电压VREF比较，得到芯片状态输出信号。
具体的，所述带隙基准电路包括：偏置启动电路、PMOS管Mr1、PMOS管Mr2、电阻Rr1、电阻Rr2、电阻Rr3、电阻Rr4、电阻Rr5、二极管D1、二极管D2、运算放大器A1和偏置电压输出电路；其中，PMOS管Mr1、PMOS管Mr2、电阻Rr1、电阻Rr2、电阻Rr3、二极管D1、二极管D2和运算放大器A1构成一个带隙电压产生内核电路，带隙电压产生内核电路的输入偏置电压为PMOS管Mr1的栅极电压Vbr1和PMOS管Mr2的栅极电压Vbr2，PMOS管Mr1栅极和PMOS管Mr2栅极分别连接偏置启动电路的偏置电压输出端，PMOS管Mr1源极接电源VDD，PMOS管Mr1漏极接PMOS管Mr2源极，PMOS管Mr2漏极接电阻Rr1上端、电阻Rr2上端，并输出带隙电压，电阻Rr1下端连接运算放大器A1的正端和二极管D1阳极，电阻Rr2下端连接运算放大器A1的负端和二极管D2阳极，运算放大器A1的输出端连接PMOS管Mr1栅极；PMOS管Mr2源极输出的带隙电压连接电阻Rr5上端，电阻Rr5下端经过电阻Rr4接地，并输出参考电压VB1；偏置启动电路的两个偏置电压输出端还连接偏置电压输出电路的输入端；带隙电压产生内核电路的输出带隙电压为即为参考电压VREF，经电阻Rr4和电阻Rr5分压，产生参考电压VB1；偏置启动电路具备上电启动功能，上电过程中先提供一个初始输入偏置电压Vbr1和Vbr2，分别控制PMOS管Mr1的栅极和PMOS管Mr2的栅极；当上电完成后，偏置电压输出电路根据偏置电压Vb1和Vb2，产生偏置电压VB。
具体的，所述偏置启动电路包括：PMOS管M51、PMOS管M55、PMOS管M56、PMOS管M58、PMOS管M510、PMOS管M515、NMOS管M52、NMOS管M53、NMOS管M54、NMOS管M57、NMOS管M59、NMOS管M511、NMOS管M512、NMOS管M513、NMOS管M514；所述PMOS管M51栅极连接PMOS管M51漏极、NMOS管M52漏极、NMOS管M53漏极、NMOS管M54栅极和PMOS管M55栅极；NMOS管M54、PMOS管M55、PMOS管M56、NMOS管M57、PMOS管M58和NMOS管M59构成一个3级级联的反相器链，PMOS管M55漏极连接NMOS管M54漏极、PMOS管M56栅极、NMOS管M57栅极，PMOS管M56漏极连接NMOS管M57漏极、PMOS管M58栅极、NMOS管M59栅极，PMOS管M58漏极连接NMOS管M59漏极，作为反相器链的输出端，连接到NMOS管M52栅极、NMOS管M53栅极、NMOS管M511栅极、NMOS管M512栅极、NMOS管M513栅极、NMOS管M514栅极，反相器链的输入端为PMOS管M51栅极；NMOS管M511的漏极连接PMOS管M510漏极、PMOS管M510栅极，并作为偏置电压Vbr1的输出端，NMOS管M511的源极连接NMOS管M512的漏极；NMOS管M514的漏极连接PMOS管M515漏极、PMOS管M515栅极，并作为偏置电压Vbr2的输出端，NMOS管M514的源极连接NMOS管M513的漏极；所述PMOS管M51、PMOS管M55、PMOS管M56、PMOS管M58、PMOS管M510、PMOS管M515的源极均连接到电源电压VDD；NMOS管M52、NMOS管M53、NMOS管M54、NMOS管M57、NMOS管M59、NMOS管M512、NMOS管M513的源极均连接到地电压VSS。
具体的，所述保护电路包括：过温保护电路、欠压保护电路、过流保护电路和错误处理逻辑电路；过温保护电路输出的温度保护信号、欠压保护电路输出的欠压保护信号和过流保护电路输出的过流保护信号同时连接到错误处理逻辑电路的输入端，经逻辑处理得到芯片状态输出信号；当温度保护信号、欠压保护信号和过流保护信号中的任意一个或多个信号出现异常时，芯片状态输出信号将会输出错误状态信号，否则将会输出正常状态信号。
本发明的优点是：本发明提供的低压差无片外电容LDO电路在现有技术基础上，首先采用功率调整管衬底调制技术，降低功率调整管的开启电压，进而实现降低LDO压差电压的目标；另外采用多种保护电路，增加LDO电路的可靠性。
附图说明
图1为典型LDO电路系统框图。
图2为本发明低压差无片外电容LDO电路系统框图。
图3为本发明误差放大器电路的实施例。
图4为本发明带隙基准电路的实施例。
图5为图4中偏置启动电路原理图。
图6为本发明保护电路的实施例结构框图。
图7为图6中过温保护电路的实施例结构框图。
图8为图6中欠压保护电路的实施例结构框图。
图9为图6中过流保护电路的实施例结构框图。
具体实施方式
下面结合附图和实施例对本发明进行进一步详细的说明。
如图2所示，本发明所述低压差无片外电容LDO电路包括：带隙基准电路1、误差放大器2、由PMOS管M1和PMOS管M2构成的缓冲级，由功率PMOS管M0和反馈电阻R1、反馈电阻R2和补偿器件4构成的功率输出级，由NMOS管M3、NMOS管M4、NMOS管M5、PMOS管M6和PMOS管M7构成的衬底调制放大器。
所述带隙基准电路1产生参考电压VREF、偏置电压VB和参考电压VB1。误差放大器2根据参考电压VREF和反馈电压VFB，产生误差放大信号VEA并连接到缓冲级的输入端。缓冲级的输出端为VG，连接到功率输出级的输入端，即功率PMOS管M0的栅极；功率输出级根据VG和电源电压VDD的状态，产生整体LDO电路的输出电压Vout和反馈电压VFB。衬底调制放大器的一个差分输入端连接到参考电压VREF，另一个差分输入端连接到反馈电压VFB，衬底调制放大器的输出端连接到功率PMOS管M0的衬底。所述保护电路3用于检测芯片状态并和参考电压VREF比较，得到芯片状态输出信号Error。
所述功率输出级内部器件的连接关系为：功率PMOS管M0的源极连接电源电压VDD，功率PMOS管M0的漏极连接反馈电阻R1的上端，并作为LDO的输出端口Vout，还连接到频率补偿器件4；反馈电阻R1的下端连接到反馈电阻R2上端，并作为反馈电压VFB的产生节点；反馈电阻R2的下端连接到地电压VSS。
所述衬底调制放大器为典型5管单级差分放大电路，采用更高增益的两级放大器也可以实现相同功能；所述缓冲级为PMOS输入的源跟随器电路，提供一定的驱动能力和信号隔离。
图2所示电路中，反馈电阻R1和反馈电阻R2构成的电阻串对LDO输出电压进行检测反馈到误差放大器2电路的输入端，与输入参考电压VREF进行误差比较，经缓冲级再锁定调整管M0的栅压，形成LDO的稳定输出电压Vout。与普通LDO电路不同的是，本发明的功率输出级内的调整管M0的衬底采用运算放大器调制，通过调整功率PMOS管M0的衬底电压来调整M0的开启电压Vth，从而降低VDD和Vout的最小压差，实现超低压差性能。例如5V电压PMOS器件的开启电压Vth通常在0.7V左右，实现的LDO压差通常为1V。而通过衬底调制技术，将M0的衬底电压调制为3V，则M0的衬底和源极电压为负值，Vth电压将会降低到0.4V左右，实现的LDO压差通常可以降低到0.7V。
图3为本发明误差放大器2的实施例电路。PMOS管M41、PMOS管M42、PMOS管M43、NMOS管M46、NMOS管M47、NMOS管M44、NMOS管M45、PMOS管M48、PMOS管M49、PMOS管M410和PMOS管M411构成一个折叠式共源共栅结构的运算放大器，以最大程度提供增益。PMOS管M412和NMOS管M413构成一个宽摆幅的输出级电路。误差放大器2的正负输入端分别与基准参考电压VREF和反馈电压VFB相连。
图4为本发明带隙基准电路1的一种实施例。所述带隙基准电路1包括：偏置启动电路401、PMOS管Mr1、PMOS管Mr2、电阻Rr1、电阻Rr2、电阻Rr3、电阻Rr4、电阻Rr5、二极管D1、二极管D2、运算放大器A1和偏置电压输出电路402。其中，PMOS管Mr1、PMOS管Mr2、电阻Rr1、电阻Rr2、电阻Rr3、二极管D1、二极管D2和运算放大器A1构成一个带隙电压产生内核电路，带隙电压产生内核电路的输入偏置电压为PMOS管Mr1的栅极电压Vbr1和PMOS管Mr2的栅极电压Vbr2，带隙电压产生内核电路的输出带隙电压为VREF，带隙电压VREF即为参考电压VREF，经电阻Rr4和电阻Rr5分压，产生参考电压VB1。偏置启动电路401具备上电启动功能，上电过程中先提供一个初始输入偏置电压Vbr1和Vbr2，分别控制PMOS管Mr1的栅极和PMOS管Mr2的栅极，从而启动带隙电压产生内核电路；当上电完成后，带隙电压产生内核电路内部的运算放大器A1将会控制Vbr1电压，此时偏置电压Vbr1和Vbr2将会保持不变，并且为温度不敏感的参考电压，偏置电压输出电路402根据偏置电压Vbr1和Vbr2，产生偏置电压VB。
图5为本发明偏置启动电路401原理图。所述偏置启动电路401包括：PMOS管M51、PMOS管M55、PMOS管M56、PMOS管M58、PMOS管M510、PMOS管M515、NMOS管M52、NMOS管M53、NMOS管M54、NMOS管M57、NMOS管M59、NMOS管M511、NMOS管M512、NMOS管M513、NMOS管M514。
所述PMOS管M51的栅极和PMOS管M51漏极相连，并连接到NMOS管M52的漏极、NMOS管M53的漏极、NMOS管M54的栅极和PMOS管M55的栅极；PMOS管M55、PMOS管M56、PMOS管M58、NMOS管M54、NMOS管M57和NMOS管M59，构成一个3级级联的反相器链，反相器链的输入端即为PMOS管M51的栅极和漏极连接点A点，反相器链的输出端即为PMOS管M58漏极和NMOS管M59漏极的连接点。反相器链的输出端还连接到NMOS管M52的栅极、NMOS管M53的栅极、NMOS管M511的栅极、NMOS管M512的栅极、NMOS管M513的栅极、NMOS管M514的栅极；NMOS管M511的漏极连接到PMOS管M510的栅极和PMOS管M510漏极，并作为偏置电压Vbr1的输出端，NMOS管M511的源极连接到NMOS管M512的漏极；NMOS管M514的漏极连接到PMOS管M515的栅极和PMOS管M515漏极，并作为偏置电压Vbr2的输出端，NMOS管M514的源极连接到NMOS管M513的漏极。
所述PMOS管M51、PMOS管M55、PMOS管M56、PMOS管M58、PMOS管M510、PMOS管M515的源极均连接到电源电压VDD；所述NMOS管M52、NMOS管M53、NMOS管M54、NMOS管M57、NMOS管M59、NMOS管M511、NMOS管M512、NMOS管M513、NMOS管M514的源极均连接到地电压VSS。
如图6所示，本发明的保护电路3包括：过温保护电路61、欠压保护电路62、过流保护电路63和错误处理逻辑电路64，过温保护电路61输出的温度保护信号OTLock、欠压保护电路62输出的欠压保护信号UVLock和过流保护电路63输出的过流保护信号OCLock同时连接到错误处理逻辑电路64的输入端，经逻辑处理得到芯片状态输出信号Error。当温度保护信号OTLock、欠压保护信号UVLock和过流保护信号OCLock中的任意一个或多个信号出现异常时，芯片状态输出信号Error将会输出错误状态信号，否则Error将会输出正常状态信号。
图7为本发明过温保护电路61的一种实施例结构框图，由比较器CMP1、整形电路、反相器INV81、PNP型三极管QTHE、电阻RTHE1、电阻RTHE2、开关MOS管MTHE、偏置电流Ibias1和Ibias2等组成。该过温保护电路61利用PNP型三极管的发射极-基极电压的负温度特性实现对温度的感知，PNP型三极管QTHE的发射极连接到比较器CMP1的正向输入端，电阻RTHE1和RTHE2形成串联，RTHE1的低电位端与MOS管MTHE的源极相连，高电位端连接到比较器CMP1的反向输入端，比较器CMP1的输出端连接到MOS管MTHE的栅极，并输出过温保护的输出信号。当芯片内部温度在正常范围时，设置比较器CMP1的正向输入端电压Vin+大于反向输入端电压Vin-，比较器CMP1输出电压VTHE为高电平，MOS管MTHE开启，此时Vin-＝Ibias2·RTHE2。当芯片温度升高至T>TH时，由于PNP型三极管发射极-基极电压的负温度特性，比较器CMP1的正向输入电压降低，Vin+<Vin-，比较器CMP1输出电压翻转为低电平“0”，反相器INV81输出电压为高电平“1”，OTLock信号为“1”。芯片恢复到正常工作状态，此时的MOS管MTHE重新开启，且Vin-＝Ibias2·RTHE2。
当芯片内部温度过高时，会对芯片造成不可逆的损伤，因此需要对芯片进行过温保护。过温保护电路61在电路中设置了一个温度传感器件，当温度T超过阈值温度TH时产生信号并关断芯片，当温度T回落至低于阈值温度TL时产生信号并开启芯片。基于安全考虑，TL需要低于TH，因此过温保护电路61具有迟滞性，即过温保护电路61关断电路的阈值温度TH大于重新开启电路的阈值温度TL。当TH>TL时，电路能实现过温保护所需要的迟滞功能。
图8为本发明欠压保护电路62的一种实施例结构框图，其结构包括：电压检测电路81、比较器电路82和整形电路83。所述电压检测电路81输出电源电压检测输出信号Vin-uv；所述比较器电路82将参考电压信号VREF和电源电压检测输出信号Vin-uv进行比较，得到比较输出信号Vo-uv；所述整形电路83将比较输出信号Vo-uv进行处理得到欠压保护信号UVLock，UVLock为数字逻辑信号，UVLock将连接到电压检测电路81的输入端用于控制电源电压检测输出信号Vin-uv大小，UVLock同时还作为一个控制输入信号输出给错误处理逻辑电路64。
当芯片电源电压正常时，欠压保护信号UVLock为低电平，UVLock低电平将控制电压检测电路81产生一个较高的电源电压检测输出信号Vin-uv；正常情况下比较器电路82根据参考电压VREF和电源电压检测输出信号Vin-uv得到的输出信号Vo-uv应该为高电平信号；整形电路83将Vo-uv进行处理得到欠压保护信号UVLock为低电平逻辑信号。当芯片电源电压异常时，电压检测电路81检测到的电源电压检测输出信号Vin-uv将会出现变化，产生一个较低的电源电压检测输出信号Vin-uv；比较器电路82根据参考电压VREF和电源电压检测输出信号Vin-uv得到的输出信号Vo-uv变为低电平信号，整形电路83得到的欠压保护信号UVLock改变为高电平逻辑信号，UVLock高电平将控制电压检测电路81产生一个较低的电源电压检测输出信号Vin-uv，电压Vin将会使得比较器电路82的比较输出信号Vo-uv进一步锁定为高电平信号。电压检测电路81、比较器电路82和整形电路83的具体实现方式可以采用现有技术，在此不再描述。
图9为本发明过流保护电路63的一种实施例结构框图，该电路结构与图8给出的本发明欠压保护电路结构类似，包括依次连接的电流检测电路、比较器电路和整形电路。过流保护电路63的结构与图8给出的欠压保护电路62相比，不同的是采用电流采样电路检测输出功率器件电流的大小，得到的采样电流通常经过一个电阻转换为电压Vinc，该电压输出到比较器电路与参考电压信号VREF进比较，得到的比较输出信号Voc再输入到整形电路进行处理，最后输出过流保护信号OClock。OClock一方面连接到电流检测电路的输入端去反馈控制Vinc，另一方面也作为一个控制输入信号输出给错误处理逻辑电路64，其工作原理和欠压保护电路62类似，在此不再描述。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (4)

1.低压差无片外电容LDO电路，包括：带隙基准电路(1)，误差放大器(2)，由PMOS管M1和PMOS管M2构成的缓冲级，由功率PMOS管M0和反馈电阻R1、反馈电阻R2和补偿器件(4)构成的功率输出级，以及衬底调制放大器和保护电路(3)；
所述带隙基准电路(1)产生参考电压VREF、偏置电压VB和参考电压VB1；参考电压VREF分别连接到误差放大器(2)的负端和保护电路(3)，误差放大器(2)的正端连接反馈电压VFB，所述误差放大器(2)根据参考电压VREF和反馈电压VFB输出误差放大信号VEA并连接到缓冲级的输入端，即PMOS管M2栅极，PMOS管M2源极连接PMOS管M1漏极，并作为缓冲级的输出端输出VG，连接到功率输出级的输入端，即功率PMOS管M0的栅极，PMOS管M2栅极连接偏置电压VB；功率输出级内部包括：功率PMOS管M0的源极连接电源电压VDD，功率PMOS管M0的漏极连接反馈电阻R1的上端，并作为LDO电路的输出端口输出Vout，还连接到起频率稳定作用的补偿器件(4)，反馈电阻R1下端连接反馈电阻R2上端，并作为反馈电压VFB的产生节点，反馈电阻R2下端连接地电压VSS；所述功率输出级根据VG和电源电压VDD的状态产生LDO电路的输出电压Vout和反馈电压VFB；所述衬底调制放大器是一个差分输入单端输出的差分放大电路，衬底调制放大器的一个差分输入端连接参考电压VREF，另一个差分输入端连接反馈电压VFB，衬底调制放大器的输出端连接到功率PMOS管M0的衬底；所述保护电路(3)用于监测芯片的工作温度、电压、电流状态并和参考电压VREF比较，得到芯片状态输出信号。
2.根据权利要求1所述的低压差无片外电容LDO电路，其特征是，所述带隙基准电路(1)包括：偏置启动电路(401)、PMOS管Mr1、PMOS管Mr2、电阻Rr1、电阻Rr2、电阻Rr3、电阻Rr4、电阻Rr5、二极管D1、二极管D2、运算放大器A1和偏置电压输出电路(402)；其中，PMOS管Mr1、PMOS管Mr2、电阻Rr1、电阻Rr2、电阻Rr3、二极管D1、二极管D2和运算放大器A1构成一个带隙电压产生内核电路，带隙电压产生内核电路的输入偏置电压为PMOS管Mr1的栅极电压Vbr1和PMOS管Mr2的栅极电压Vbr2，PMOS管Mr1栅极和PMOS管Mr2栅极分别连接偏置启动电路(401)的偏置电压输出端，PMOS管Mr1源极接电源VDD，PMOS管Mr1漏极接PMOS管Mr2源极，PMOS管Mr2漏极接电阻Rr1上端、电阻Rr2上端，并输出带隙电压，电阻Rr1下端连接运算放大器A1的正端和二极管D1阳极，电阻Rr2下端连接运算放大器A1的负端和二极管D2阳极，运算放大器A1的输出端连接PMOS管Mr1栅极；PMOS管Mr2源极输出的带隙电压连接电阻Rr5上端，电阻Rr5下端经过电阻Rr4接地，并输出参考电压VB1；偏置启动电路(401)的两个偏置电压输出端还连接偏置电压输出电路(402)的输入端；带隙电压产生内核电路的输出带隙电压为即为参考电压VREF，经电阻Rr4和电阻Rr5分压，产生参考电压VB1；偏置启动电路(401)具备上电启动功能，上电过程中先提供一个初始输入偏置电压Vbr1和Vbr2，分别控制PMOS管Mr1的栅极和PMOS管Mr2的栅极；当上电完成后，偏置电压输出电路(402)根据偏置电压Vb1和Vb2，产生偏置电压VB。
3.根据权利要求2所述的低压差无片外电容LDO电路，其特征是，所述偏置启动电路(401)包括：PMOS管M51、PMOS管M55、PMOS管M56、PMOS管M58、PMOS管M510、PMOS管M515、NMOS管M52、NMOS管M53、NMOS管M54、NMOS管M57、NMOS管M59、NMOS管M511、NMOS管M512、NMOS管M513、NMOS管M514；所述PMOS管M51栅极连接PMOS管M51漏极、NMOS管M52漏极、NMOS管M53漏极、NMOS管M54栅极和PMOS管M55栅极；NMOS管M54、PMOS管M55、PMOS管M56、NMOS管M57、PMOS管M58和NMOS管M59构成一个3级级联的反相器链，PMOS管M55漏极连接NMOS管M54漏极、PMOS管M56栅极、NMOS管M57栅极，PMOS管M56漏极连接NMOS管M57漏极、PMOS管M58栅极、NMOS管M59栅极，PMOS管M58漏极连接NMOS管M59漏极，作为反相器链的输出端，连接到NMOS管M52栅极、NMOS管M53栅极、NMOS管M511栅极、NMOS管M512栅极、NMOS管M513栅极、NMOS管M514栅极，反相器链的输入端为PMOS管M51栅极；NMOS管M511的漏极连接PMOS管M510漏极、PMOS管M510栅极，并作为偏置电压Vbr1的输出端，NMOS管M511的源极连接NMOS管M512的漏极；NMOS管M514的漏极连接PMOS管M515漏极、PMOS管M515栅极，并作为偏置电压Vbr2的输出端，NMOS管M514的源极连接NMOS管M513的漏极；所述PMOS管M51、PMOS管M55、PMOS管M56、PMOS管M58、PMOS管M510、PMOS管M515的源极均连接到电源电压VDD；NMOS管M52、NMOS管M53、NMOS管M54、NMOS管M57、NMOS管M59、NMOS管M512、NMOS管M513的源极均连接到地电压VSS。
4.根据权利要求1所述的低压差无片外电容LDO电路，其特征是，所述保护电路(3)包括：过温保护电路(61)、欠压保护电路(62)、过流保护电路(63)和错误处理逻辑电路(64)；过温保护电路(61)输出的温度保护信号、欠压保护电路(62)输出的欠压保护信号和过流保护电路(63)输出的过流保护信号同时连接到错误处理逻辑电路(64)的输入端，经逻辑处理得到芯片状态输出信号；当温度保护信号、欠压保护信号和过流保护信号中的任意一个或多个信号出现异常时，芯片状态输出信号将会输出错误状态信号，否则将会输出正常状态信号。
CN202211191502.8A 2022-09-28 2022-09-28 低压差无片外电容ldo电路 Pending CN115562426A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211191502.8A CN115562426A (zh) 2022-09-28 2022-09-28 低压差无片外电容ldo电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211191502.8A CN115562426A (zh) 2022-09-28 2022-09-28 低压差无片外电容ldo电路

Publications (1)

Publication Number Publication Date
CN115562426A true CN115562426A (zh) 2023-01-03

Family

ID=84743811

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211191502.8A Pending CN115562426A (zh) 2022-09-28 2022-09-28 低压差无片外电容ldo电路

Country Status (1)

Country Link
CN (1) CN115562426A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116225135A (zh) * 2023-05-11 2023-06-06 上海海栎创科技股份有限公司 一种低压差线性稳压器
CN117873259A (zh) * 2024-03-11 2024-04-12 青岛元通电子有限公司 一种稳定线性电源电路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116225135A (zh) * 2023-05-11 2023-06-06 上海海栎创科技股份有限公司 一种低压差线性稳压器
CN117873259A (zh) * 2024-03-11 2024-04-12 青岛元通电子有限公司 一种稳定线性电源电路

Similar Documents

Publication Publication Date Title
CN115562426A (zh) 低压差无片外电容ldo电路
US8841897B2 (en) Voltage regulator having current and voltage foldback based upon load impedance
CN114253330A (zh) 一种快速瞬态响应的无片外电容低压差线性稳压器
CN105242734B (zh) 一种无外置电容的大功率ldo电路
CN111190456B (zh) 一种高输入电压双环路稳定的线性稳压器
CN102830742A (zh) 一种低压差线性稳压器
CN207337258U (zh) Cmos低压差线性稳压器、芯片
US11881780B2 (en) Dynamic biasing circuit for main comparator to improve load-transient and line-transient performance of buck converter in 100% mode
CN109917846A (zh) 稳压电路、半导体装置以及电源装置
CN106708151A (zh) 一种低功耗低压差线性稳压器系统
Fan et al. An external capacitor-less low-dropout voltage regulator using a transconductance amplifier
CN114510109A (zh) 一种高psr快速瞬态响应双模式无片外电容ldo
EP4194991A1 (en) Transient boost circuit for ldo, chip system and device
US8692528B2 (en) Low dropout regulator
CN107479612B (zh) 一种快速响应ldo电路
WO2019118745A2 (en) Digital low dropout regulator
Lu et al. A fast-recovery low dropout linear regulator for any-type output capacitors
CN107256055A (zh) 一种无片外电容ldo电路
CN114257070A (zh) 热插拔保护装置
KR20110078479A (ko) 저 드롭 아웃 전압 레귤레이터
Lu et al. A fast settling low dropout linear regulator with single miller compensation capacitor
CN115454186B (zh) 用于供电系统的线性稳压器和供电系统
KR102444126B1 (ko) 슈퍼 버퍼 구조를 이용한 ldo 레귤레이터
CN110727307B (zh) 一种用于ldo动态电流补偿的控制电路
CN115129102B (zh) 低压差线性稳压器电路及电源管理芯片

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination