CN115525137A - 一种数据协同处理方法、系统、存储介质及电子设备 - Google Patents

一种数据协同处理方法、系统、存储介质及电子设备 Download PDF

Info

Publication number
CN115525137A
CN115525137A CN202211470909.4A CN202211470909A CN115525137A CN 115525137 A CN115525137 A CN 115525137A CN 202211470909 A CN202211470909 A CN 202211470909A CN 115525137 A CN115525137 A CN 115525137A
Authority
CN
China
Prior art keywords
processor
state
data processing
data
bus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211470909.4A
Other languages
English (en)
Inventor
李广辉
王震
司丰炜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ziguang Tongxin Microelectronics Co Ltd
Original Assignee
Ziguang Tongxin Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ziguang Tongxin Microelectronics Co Ltd filed Critical Ziguang Tongxin Microelectronics Co Ltd
Priority to CN202211470909.4A priority Critical patent/CN115525137A/zh
Publication of CN115525137A publication Critical patent/CN115525137A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3237—Power saving characterised by the action undertaken by disabling clock generation or distribution
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3228—Monitoring task completion, e.g. by use of idle timers, stop commands or wait commands
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Power Sources (AREA)

Abstract

本发明实施例提供了一种数据协同处理方法、系统、存储介质及电子设备。其中，方法包括：在第一处理器进行数据处理的过程中，若检测到中断信号，则在第一处理器总线处于空闲状态时，关闭第一处理器的时钟，发送第一标志信号至第二处理器，以使第二处理器由睡眠状态进入数据处理状态；在第二处理器完成数据处理任务并进入睡眠状态的情况下，打开第一处理器的时钟，以使第一处理器继续进行数据处理。本发明能够在双核协同处理数据时降低功耗。

Description

一种数据协同处理方法、系统、存储介质及电子设备
技术领域
本发明涉及数据处理技术领域，特别是涉及一种数据协同处理方法、系统、存储介质及电子设备。
背景技术
SOC芯片（System On Chip，系统级芯片）可以采用ARM架构的CPU（CentralProcessing Unit，中央处理器），也可以在SOC中实现ARM和RISC-V双核架构。然而，在双核同时处理数据时芯片功耗较大，因此，如何在双核处理数据时降低功耗是亟待解决的问题。
发明内容
本发明实施例的目的在于提供一种数据协同处理方法、系统、存储介质及电子设备，能够在双核协同处理数据时降低功耗。具体技术方案如下：
本发明提供了一种数据协同处理方法，包括：
在第一处理器进行数据处理的过程中，若检测到中断信号，则在第一处理器总线处于空闲状态时，关闭所述第一处理器的时钟，发送第一标志信号至第二处理器，以使所述第二处理器由睡眠状态进入数据处理状态；
在所述第二处理器完成数据处理任务并进入睡眠状态的情况下，打开所述第一处理器的时钟，以使所述第一处理器继续进行数据处理。
可选的，还包括：
在第一处理器进行数据处理的过程中，若未检测到所述中断信号，则在所述第一处理器完成数据处理任务并进入睡眠状态的情况下，发送所述第一标志信号至所述第二处理器，以使所述第二处理器由睡眠状态进入数据处理状态。
可选的，还包括：
在所述第一处理器和所述第二处理器由无电状态转变为上电状态时，所述第一处理器处于程序启动状态，所述第二处理器处于复位状态；
检测所述第一处理器总线是否处于空闲状态，若处于空闲状态，则关闭所述第一处理器的时钟，发送第二标志信号至所述第二处理器，以使所述第二处理器由复位状态进入数据处理状态。
可选的，在发送所述第二标志信号至所述第二处理器之后，所述方法，还包括：
在检测到所述第二处理器发送的协同处理信号的情况下，将接收外接设备信号的总线由第二处理器总线切换为所述第一处理器总线；
在所述第二处理器进入睡眠状态的情况下，打开所述第一处理器的时钟，以使所述第一处理器进行数据处理。
本发明还提供一种数据协同处理系统，包括：
中断模块，用于在第一处理器进行数据处理的过程中，若检测到中断信号，则在第一处理器总线处于空闲状态时，关闭所述第一处理器的时钟，发送第一标志信号至第二处理器，以使所述第二处理器由睡眠状态进入数据处理状态；
处理模块，用于在所述第二处理器完成数据处理任务并进入睡眠状态的情况下，打开所述第一处理器的时钟，以使所述第一处理器继续进行数据处理。
可选的，还包括：
处理器切换模块，用于在第一处理器进行数据处理的过程中，若未检测到所述中断信号，则在所述第一处理器完成数据处理任务并进入睡眠状态的情况下，发送所述第一标志信号至所述第二处理器，以使所述第二处理器由睡眠状态进入数据处理状态。
可选的，还包括：
初始化模块，用于在所述第一处理器和所述第二处理器由无电状态转变为上电状态时，所述第一处理器处于程序启动状态，所述第二处理器处于复位状态；检测所述第一处理器总线是否处于空闲状态，若处于空闲状态，则关闭所述第一处理器的时钟，发送第二标志信号至所述第二处理器，以使所述第二处理器由复位状态进入数据处理状态。
可选的，还包括：
总线切换模块，用于在发送所述第二标志信号至所述第二处理器之后，在检测到所述第二处理器发送的协同处理信号的情况下，将接收外接设备信号的总线由第二处理器总线切换为所述第一处理器总线；在所述第二处理器进入睡眠状态的情况下，打开所述第一处理器的时钟，以使所述第一处理器进行数据处理。
本发明还提供一种计算机可读存储介质，所述计算机可读存储介质上存储有程序，所述程序被处理器执行时实现上述的数据协同处理方法。
本发明还提供一种电子设备，包括：
至少一个处理器、以及与所述处理器连接的至少一个存储器、总线；
所述处理器、所述存储器通过所述总线完成相互间的通信；所述处理器用于调用所述存储器中的程序指令，以执行上述的数据协同处理方法。
本发明实施例提供的一种数据协同处理方法、系统、存储介质及电子设备，在第一处理器进行数据处理的过程中，若检测到中断信号，则在第一处理器总线处于空闲状态时，关闭第一处理器的时钟，发送第一标志信号至第二处理器，以使第二处理器由睡眠状态进入数据处理状态；在第二处理器完成数据处理任务并进入睡眠状态的情况下，打开第一处理器的时钟，以使第一处理器继续进行数据处理。本发明在第一处理器进行数据处理的过程中使第二处理器处于睡眠状态，并在第二处理器进行数据处理的过程中关闭第一处理器的时钟，通过关闭时钟以便达到节省功耗的目的，可以保证将最大功耗维持在单核的动态功耗水平，在双核协同处理数据时降低了功耗。
当然，实施本发明的任一产品或方法必不一定需要同时达到以上所述的所有优点。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种数据协同处理方法流程图；
图2为本发明实施例提供的双核架构框图；
图3为本发明实施例提供的总线时序图；
图4为本发明实施例提供的另一种数据协同处理方法流程图；
图5为本发明实施例提供的另一种数据协同处理方法流程图；
图6为本发明实施例提供的一种数据协同处理系统结构图；
图7为本发明实施例提供的另一种数据协同处理系统结构图；
图8为本发明实施例提供的另一种数据协同处理系统结构图；
图9为本发明实施例提供的一种电子设备的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明提供一种数据协同处理方法，如图1所示，该方法，包括：
步骤101：在第一处理器进行数据处理的过程中，若检测到中断信号，则在第一处理器总线处于空闲状态时，关闭第一处理器的时钟，发送第一标志信号至第二处理器，以使第二处理器由睡眠状态进入数据处理状态。
该第一处理器可以为ARM架构的CPU，该第二处理器可以为RISC-V架构的CPU，本发明在SOC芯片中实现ARM和RISC-V双核架构，将SOC芯片的数据处理业务分为两部分，RISC-V作为主核承担主要业务数据处理，ARM作为副核承担部分业务数据处理。RISC-V具有处理业务的更高优先级，即ARM进行业务处理时，RISC-V可以随时打断ARM执行任务。
图2为双核架构框图，如图2所示，第一处理器和第二处理器均与双核任务切换控制模块连接，该双核任务控制模块可以用CORE_MUX表示。本发明提供的数据协同处理方法可以由双核任务切换控制模块执行，该双核任务切换控制模块具有双核任务切换以及控制动态功耗的功能，在双核协同处理数据时，该双核任务切换控制模块用于将动态功耗控制在单个CPU工作的范围内。该双核任务切换控制模块还可以与软件接口模块连接，该软件接口模块负责相关控制功能，该软件接口模块可以用MCU_LOGIC_CTRL表示，对外接口可以为APB总线（Advanced Peripheral Bus，外围总线）。
图2中，总线选择模块可以通过AHB_LITE总线和第一处理器连接，AHB_LITE协议是AHB（Advanced High Performance Bus，高级高性能总线）协议的子集。该总线选择模块也可以通过AHB_LITE总线和第二处理器连接，该总线选择模块可以采用ARM开发组件，允许第一处理器和第二处理器共用一条AHB_LITE总线。该总线选择模块可以用CMSDK_AHB_MASTER_MUX表示。
外接设备可以通过AHB_LITE总线连接至总线选择模块，双核任务控制模块通过发送通道选择信号实现第一处理器接收外接设备的信号或第二处理器接收外接设备的信号，若双核任务控制模块发送ARM_Hsel信号至总线选择模块，则第一控制器可以与外接设备进行通信，若双核任务控制模块发送RISC_Hsel信号至总线选择模块，则第二控制器可以与外接设备进行通信。
外接设备还可以发送中断信号Interrupts至双核任务切换控制模块，在第一处理器进行数据处理的过程中，双核任务控制模块若检测到中断信号，该中断信号指示第二处理器进行数据处理，此时由于在第一处理器进行数据处理的过程中，为了节省功耗，第二处理器处于睡眠状态，为了实现处理器转换，该双核任务控制模块可以对第一处理器进行时钟门控处理，即关闭第一处理器的时钟，然后发送第一标志信号至第二处理器，以使第二处理器由睡眠状态进入数据处理状态，该第一标志信号可以通过第二处理器RISC-V事件管脚将其从睡眠状态中唤醒。需要注意的是，对于门控ARM时钟的常规做法是ARM进入睡眠状态会输出与睡眠状态相关的标志信号，从而达到时钟门控的目的，但是由于ARM正在进行处理数据，所以不能使用常规方法。
如图3所示，本发明提供的门控ARM时钟的方法是在双核任务控制模块检测到RISC-V有中断需要处理时（中断信号Interrupts由00变为01，00表示无中断信号，01表示有中断信号），双核任务控制模块通过确定第一处理器总线（总线状态Htrans为00表示无效，Htrans为02表示有效）处于空闲状态，即ARM总线上无效读的状态后（总线状态Htrans为00），将时钟门控信号置位（即将时钟门控信号Clock_gate由0置为1），以实现对ARM时钟进行门控处理。在Clock_gate置1后，读写信号hwrite保持在读状态而无法变为写状态（读写信号hwrite高为写，低为读），图3中Clock表示ARM处理器时钟信号。
步骤102：在第二处理器完成数据处理任务并进入睡眠状态的情况下，打开第一处理器的时钟，以使第一处理器继续进行数据处理。
第二处理器由睡眠状态进入数据处理状态后开始执行数据处理任务，在第二处理器完成数据处理任务后进入到睡眠状态，此时可以通过检测总线信号确定第二处理器未执行任务或通过第二处理器发送的睡眠信号确定第二处理器未执行任务，此时可以打开第一处理器时钟，即释放第一处理器时钟门控，第一处理器时钟打开后，第一处理器可以继续进行数据处理。
本发明在第一处理器进行数据处理的过程中使第二处理器处于睡眠状态，并在第二处理器进行数据处理的过程中关闭第一处理器的时钟，通过关闭时钟以便达到节省功耗的目的，可以保证将最大功耗维持在单核的动态功耗水平，在双核协同处理数据时降低了功耗。
作为一可选的实施方式，本发明还提供一种数据协同处理方法，如图4所示，该方法，包括：
步骤401：在第一处理器进行数据处理的过程中，若检测到中断信号，则在第一处理器总线处于空闲状态时，关闭第一处理器的时钟，发送第一标志信号至第二处理器，以使第二处理器由睡眠状态进入数据处理状态。
步骤401与图1中步骤101类似，在此不再赘述。
步骤402：在第二处理器完成数据处理任务并进入睡眠状态的情况下，打开第一处理器的时钟，以使第一处理器继续进行数据处理。
步骤402与图1中步骤102类似，在此不再赘述。
步骤403：在第一处理器进行数据处理的过程中，若未检测到中断信号，则在第一处理器完成数据处理任务并进入睡眠状态的情况下，发送第一标志信号至第二处理器，以使第二处理器由睡眠状态进入数据处理状态。
在第一处理器进行数据处理过程中，第二处理器没有中断需要处理，第一处理器可以不间断执行数据处理任务，直至第一处理器完成数据处理任务后进入睡眠状态，并将表征第一处理器处于睡眠状态的信号发送至双核任务切换控制模块，由该双核任务切换控制模块发送第一标志信号至第二处理器的事件管脚以将第二处理器从睡眠状态中唤醒，此时第二处理器可以进行正常的数据控制处理。
需要说明的是，本发明提供的数据协同处理方法步骤顺序不局限于由步骤401按顺序执行至步骤403，步骤403还可以在步骤401之前执行，步骤401和步骤403的执行先后顺序取决于是否检测到中断信号，若检测到中断信号，则先执行步骤401，若未检测到中断信号，则先执行步骤403。
当然，在第二处理器需要第一处理器进行数据处理时，可以通过双核任务切换控制装置发送通道选择信号至总线选择模块，使得第二控制器与外接设备进行通信的状态切换为第一控制器与外接设备进行通信的状态，在切换状态以后，第一处理器可以进行数据处理，而第二处理器则处于睡眠状态。
作为一可选的实施方式，本发明还提供一种数据协同处理方法，如图5所示，该方法，包括：
步骤501：在第一处理器和第二处理器由无电状态转变为上电状态时，第一处理器处于程序启动状态，第二处理器处于复位状态，检测第一处理器总线是否处于空闲状态，若处于空闲状态，则关闭第一处理器的时钟，发送第二标志信号至第二处理器，以使第二处理器由复位状态进入数据处理状态。
SOC芯片上电后，第一处理器和第二处理器由无电状态转变为上电状态，此时仅第一处理器处于工作状态，该第一处理器ARM进行boot程序启动以便完成芯片初始化。由于SOC芯片上电之后第二处理器的复位设计可以默认为第二处理器为复位状态。在第一处理器处于程序启动状态，第二处理器处于复位状态时，双核任务切换控制模块检测到第一处理器总线处于空闲状态时关闭第一处理器时钟以达到节省功耗的目的。双核任务切换控制模块发送第二标志信号至第二处理器，第二处理器在接收到第二标志信号后释放复位，以使第二处理器由复位状态进入数据处理状态。
步骤502：在检测到第二处理器发送的协同处理信号的情况下，将接收外接设备信号的总线由第二处理器总线切换为第一处理器总线；在第二处理器进入睡眠状态的情况下，打开第一处理器的时钟，以使第一处理器进行数据处理。
该协同处理信号表征第二处理器需要第一处理器进行数据处理操作，双核任务切换控制模块在接收到协同处理信号后向总线选择模块发送通道选择信号，使得接收外接设备信号的总线由第二处理器总线切换为第一处理器总线。该第一处理器总线为第一处理器与总线选择模块连接的总线，该第二处理器总线为第二处理器与总线选择模块连接的总线。在切换处理器总线后第二处理器进入睡眠状态，双核任务切换控制模块在接收到第二处理器发送的睡眠信号后，打开第一处理器的时钟，第一处理器可以进行数据处理。
步骤503：在第一处理器进行数据处理的过程中，若检测到中断信号，则在第一处理器总线处于空闲状态时，关闭第一处理器的时钟，发送第一标志信号至第二处理器，以使第二处理器由睡眠状态进入数据处理状态。
步骤503与图4中步骤401类似，在此不再赘述。
步骤504：在第二处理器完成数据处理任务并进入睡眠状态的情况下，打开第一处理器的时钟，以使第一处理器继续进行数据处理。
步骤504与图4中步骤402类似，在此不再赘述。
步骤505：在第一处理器进行数据处理的过程中，若未检测到中断信号，则在第一处理器完成数据处理任务并进入睡眠状态的情况下，发送第一标志信号至第二处理器，以使第二处理器由睡眠状态进入数据处理状态。
步骤505与图4中步骤403类似，在此不再赘述。
本发明还提供一种数据协同处理系统，如图6所示，该系统，包括：
中断模块601，用于在第一处理器进行数据处理的过程中，若检测到中断信号，则在第一处理器总线处于空闲状态时，关闭第一处理器的时钟，发送第一标志信号至第二处理器，以使第二处理器由睡眠状态进入数据处理状态。
处理模块602，用于在第二处理器完成数据处理任务并进入睡眠状态的情况下，打开第一处理器的时钟，以使第一处理器继续进行数据处理。
作为一可选的实施方式，本发明提供的数据协同处理系统，如图7所示，该系统，包括：
中断模块701，用于在第一处理器进行数据处理的过程中，若检测到中断信号，则在第一处理器总线处于空闲状态时，关闭第一处理器的时钟，发送第一标志信号至第二处理器，以使第二处理器由睡眠状态进入数据处理状态。
处理模块702，用于在第二处理器完成数据处理任务并进入睡眠状态的情况下，打开第一处理器的时钟，以使第一处理器继续进行数据处理。
处理器切换模块703，用于在第一处理器进行数据处理的过程中，若未检测到中断信号，则在第一处理器完成数据处理任务并进入睡眠状态的情况下，发送第一标志信号至第二处理器，以使第二处理器由睡眠状态进入数据处理状态。
作为一可选的实施方式，本发明提供的数据协同处理系统，如图8所示，该系统，包括：
初始化模块801，用于在第一处理器和第二处理器由无电状态转变为上电状态时，第一处理器处于程序启动状态，第二处理器处于复位状态；检测第一处理器总线是否处于空闲状态，若处于空闲状态，则关闭第一处理器的时钟，发送第二标志信号至第二处理器，以使第二处理器由复位状态进入数据处理状态。
总线切换模块802，用于在发送第二标志信号至第二处理器之后，在检测到第二处理器发送的协同处理信号的情况下，将接收外接设备信号的总线由第二处理器总线切换为第一处理器总线；在第二处理器进入睡眠状态的情况下，打开第一处理器的时钟，以使第一处理器进行数据处理。
中断模块803，用于在第一处理器进行数据处理的过程中，若检测到中断信号，则在第一处理器总线处于空闲状态时，关闭第一处理器的时钟，发送第一标志信号至第二处理器，以使第二处理器由睡眠状态进入数据处理状态。
处理模块804，用于在第二处理器完成数据处理任务并进入睡眠状态的情况下，打开第一处理器的时钟，以使第一处理器继续进行数据处理。
处理器切换模块805，用于在第一处理器进行数据处理的过程中，若未检测到中断信号，则在第一处理器完成数据处理任务并进入睡眠状态的情况下，发送第一标志信号至第二处理器，以使第二处理器由睡眠状态进入数据处理状态。
本发明实施例提供了一种计算机可读存储介质，其上存储有程序，该程序被处理器执行时实现上述数据协同处理方法。
本发明实施例提供了一种电子设备，如图9所示，电子设备90包括至少一个处理器901、以及与处理器901连接的至少一个存储器902、总线903；其中，处理器901、存储器902通过总线903完成相互间的通信；处理器901用于调用存储器902中的程序指令，以执行上述的数据协同处理方法。本文中的电子设备可以是服务器、PC、PAD、手机等。
本申请还提供了一种计算机程序产品，当在数据处理设备上执行时，适于执行初始化有上述的数据协同处理方法包括的步骤的程序。
本申请是参照根据本申请实施例的方法、系统和计算机程序产品的流程图和／或方框图来描述的。应理解可由计算机程序指令实现流程图和／或方框图中的每一流程和／或方框、以及流程图和／或方框图中的流程和／或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和／或方框图一个方框或多个方框中指定的功能的装置。
在一个典型的配置中，设备包括一个或多个处理器(CPU)、存储器和总线。设备还可以包括输入/输出接口、网络接口等。
存储器可能包括计算机可读介质中的非永久性存储器，随机存取存储器(RAM)和/或非易失性内存等形式，如只读存储器(ROM)或闪存(flash RAM)，存储器包括至少一个存储芯片。存储器是计算机可读介质的示例。
计算机可读介质包括永久性和非永久性、可移动和非可移动媒体可以由任何方法或技术来实现信息存储。信息可以是计算机可读指令、数据结构、程序的模块或其他数据。计算机的存储介质的例子包括，但不限于相变内存 (PRAM)、静态随机存取存储器 (SRAM)、动态随机存取存储器 (DRAM)、其他类型的随机存取存储器 (RAM)、只读存储器 (ROM)、电可擦除可编程只读存储器 (EEPROM)、快闪记忆体或其他内存技术、只读光盘只读存储器(CD-ROM)、数字多功能光盘 (DVD) 或其他光学存储、磁盒式磁带，磁带磁磁盘存储或其他磁性存储设备或任何其他非传输介质，可用于存储可以被计算设备访问的信息。按照本文中的界定，计算机可读介质不包括暂存电脑可读媒体 (transitory media)，如调制的数据信号和载波。
本领域技术人员应明白，本申请的实施例可提供为方法、系统或计算机程序产品。因此，本申请可采用完全硬件实施例、完全软件实施例或结合软件和硬件方面的实施例的形式。而且，本申请可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质（包括但不限于磁盘存储器、CD-ROM、光学存储器等）上实施的计算机程序产品的形式。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。还需要说明的是，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、商品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、商品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括要素的过程、方法、商品或者设备中还存在另外的相同要素。
本说明书中的各个实施例均采用相关的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于系统实施例而言，由于其基本相似于方法实施例，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。
以上仅为本申请的实施例而已，并不用于限制本申请。对于本领域技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本申请的权利要求范围之内。

Claims (10)

1.一种数据协同处理方法，其特征在于，包括：
在第一处理器进行数据处理的过程中，若检测到中断信号，则在第一处理器总线处于空闲状态时，关闭所述第一处理器的时钟，发送第一标志信号至第二处理器，以使所述第二处理器由睡眠状态进入数据处理状态；
在所述第二处理器完成数据处理任务并进入睡眠状态的情况下，打开所述第一处理器的时钟，以使所述第一处理器继续进行数据处理。
2.根据权利要求1所述的数据协同处理方法，其特征在于，还包括：
在第一处理器进行数据处理的过程中，若未检测到所述中断信号，则在所述第一处理器完成数据处理任务并进入睡眠状态的情况下，发送所述第一标志信号至所述第二处理器，以使所述第二处理器由睡眠状态进入数据处理状态。
3.根据权利要求1或2所述的数据协同处理方法，其特征在于，还包括：
在所述第一处理器和所述第二处理器由无电状态转变为上电状态时，所述第一处理器处于程序启动状态，所述第二处理器处于复位状态；
检测所述第一处理器总线是否处于空闲状态，若处于空闲状态，则关闭所述第一处理器的时钟，发送第二标志信号至所述第二处理器，以使所述第二处理器由复位状态进入数据处理状态。
4.根据权利要求3所述的数据协同处理方法，其特征在于，在发送所述第二标志信号至所述第二处理器之后，所述方法，还包括：
在检测到所述第二处理器发送的协同处理信号的情况下，将接收外接设备信号的总线由第二处理器总线切换为所述第一处理器总线；
在所述第二处理器进入睡眠状态的情况下，打开所述第一处理器的时钟，以使所述第一处理器进行数据处理。
5.一种数据协同处理系统，其特征在于，包括：
中断模块，用于在第一处理器进行数据处理的过程中，若检测到中断信号，则在第一处理器总线处于空闲状态时，关闭所述第一处理器的时钟，发送第一标志信号至第二处理器，以使所述第二处理器由睡眠状态进入数据处理状态；
处理模块，用于在所述第二处理器完成数据处理任务并进入睡眠状态的情况下，打开所述第一处理器的时钟，以使所述第一处理器继续进行数据处理。
6.根据权利要求5所述的数据协同处理系统，其特征在于，还包括：
处理器切换模块，用于在第一处理器进行数据处理的过程中，若未检测到所述中断信号，则在所述第一处理器完成数据处理任务并进入睡眠状态的情况下，发送所述第一标志信号至所述第二处理器，以使所述第二处理器由睡眠状态进入数据处理状态。
7.根据权利要求5或6所述的数据协同处理系统，其特征在于，还包括：
初始化模块，用于在所述第一处理器和所述第二处理器由无电状态转变为上电状态时，所述第一处理器处于程序启动状态，所述第二处理器处于复位状态；检测所述第一处理器总线是否处于空闲状态，若处于空闲状态，则关闭所述第一处理器的时钟，发送第二标志信号至所述第二处理器，以使所述第二处理器由复位状态进入数据处理状态。
8.根据权利要求7所述的数据协同处理系统，其特征在于，还包括：
总线切换模块，用于在发送所述第二标志信号至所述第二处理器之后，在检测到所述第二处理器发送的协同处理信号的情况下，将接收外接设备信号的总线由第二处理器总线切换为所述第一处理器总线；在所述第二处理器进入睡眠状态的情况下，打开所述第一处理器的时钟，以使所述第一处理器进行数据处理。
9.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质上存储有程序，所述程序被处理器执行时实现权利要求1-4任一项所述的数据协同处理方法。
10.一种电子设备，其特征在于，包括：
至少一个处理器、以及与所述处理器连接的至少一个存储器、总线；
所述处理器、所述存储器通过所述总线完成相互间的通信；所述处理器用于调用所述存储器中的程序指令，以执行权利要求1-4任一项所述的数据协同处理方法。
CN202211470909.4A 2022-11-23 2022-11-23 一种数据协同处理方法、系统、存储介质及电子设备 Pending CN115525137A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211470909.4A CN115525137A (zh) 2022-11-23 2022-11-23 一种数据协同处理方法、系统、存储介质及电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211470909.4A CN115525137A (zh) 2022-11-23 2022-11-23 一种数据协同处理方法、系统、存储介质及电子设备

Publications (1)

Publication Number Publication Date
CN115525137A true CN115525137A (zh) 2022-12-27

Family

ID=84705300

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211470909.4A Pending CN115525137A (zh) 2022-11-23 2022-11-23 一种数据协同处理方法、系统、存储介质及电子设备

Country Status (1)

Country Link
CN (1) CN115525137A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115878538A (zh) * 2022-12-28 2023-03-31 上海中基国威电子股份有限公司 一种基于arm总线动态时钟门控装置
WO2024139101A1 (zh) * 2022-12-30 2024-07-04 深圳市中兴微电子技术有限公司 处理方法、控制方法、芯片、滤波器、装置、系统、介质

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1656435A (zh) * 2000-11-13 2005-08-17 英特尔公司 处理器的空闲状态
CN102495756A (zh) * 2011-11-07 2012-06-13 北京中星微电子有限公司 操作系统在不同的中央处理器之间切换的方法及系统
CN105630732A (zh) * 2015-12-17 2016-06-01 西北工业大学 一种双模冗余微处理器的热切换方法
CN111656338A (zh) * 2018-01-31 2020-09-11 北欧半导体公司 处理器间通信
CN114879829A (zh) * 2022-07-08 2022-08-09 摩尔线程智能科技(北京)有限责任公司 功耗管理方法、装置、电子设备、图形处理器及存储介质

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1656435A (zh) * 2000-11-13 2005-08-17 英特尔公司 处理器的空闲状态
CN102495756A (zh) * 2011-11-07 2012-06-13 北京中星微电子有限公司 操作系统在不同的中央处理器之间切换的方法及系统
CN105630732A (zh) * 2015-12-17 2016-06-01 西北工业大学 一种双模冗余微处理器的热切换方法
CN111656338A (zh) * 2018-01-31 2020-09-11 北欧半导体公司 处理器间通信
CN114879829A (zh) * 2022-07-08 2022-08-09 摩尔线程智能科技(北京)有限责任公司 功耗管理方法、装置、电子设备、图形处理器及存储介质

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115878538A (zh) * 2022-12-28 2023-03-31 上海中基国威电子股份有限公司 一种基于arm总线动态时钟门控装置
WO2024139101A1 (zh) * 2022-12-30 2024-07-04 深圳市中兴微电子技术有限公司 处理方法、控制方法、芯片、滤波器、装置、系统、介质

Similar Documents

Publication Publication Date Title
CN115525137A (zh) 一种数据协同处理方法、系统、存储介质及电子设备
US11809258B2 (en) Methods and apparatus for providing peripheral sub-system stability
CN102163072B (zh) 用于节能的基于软件的线程重映射
RU2592415C2 (ru) Устройство формирования изображения и способ управления им
US20150113536A1 (en) Method and system for regulation and control of a multi-core central processing unit
CN105446916B (zh) Usb总线状态切换方法及装置
JP2011521365A (ja) 電力消費低減のためのスリープ状態を提供する補助メモリ制御器を有する集積回路及びそのための方法
JP2005527906A (ja) 分離式電源管理状態を提供する方法および装置
CN104345869A (zh) 安全数字输入输出装置、系统及其控制方法
US20110014951A1 (en) Sd switchbox in a cellular handset
US7310725B2 (en) Common platform pre-boot and run-time firmware services
CN106598194A (zh) 一种单线总线系统的通信方法
CN114064236A (zh) 任务执行方法、装置、设备和存储介质
WO2024119930A1 (zh) 调度方法、装置、计算机设备和存储介质
CN103077081B (zh) 资源调整的方法及装置
CN101281416A (zh) 确保系统关机完成的方法
US7802119B2 (en) Method and system for saving power of central processing unit
US7634669B2 (en) Method of power management of a central processing unit connecting with a plurality of host bridges
US20160077959A1 (en) System and Method for Sharing a Solid-State Non-Volatile Memory Resource
CN104853418A (zh) 低功耗终端和低功耗控制方法
US11132208B2 (en) System state management
US6920513B2 (en) Bus management techniques
CN112346660A (zh) 数据存储方法及装置、数据读取方法及装置
US10409513B2 (en) Configurable low memory modes for reduced power consumption
US7272731B2 (en) Information handling system having reduced power consumption

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20221227