CN115514371A - 一种r-2r型数模转换器 - Google Patents

一种r-2r型数模转换器 Download PDF

Info

Publication number
CN115514371A
CN115514371A CN202210976426.5A CN202210976426A CN115514371A CN 115514371 A CN115514371 A CN 115514371A CN 202210976426 A CN202210976426 A CN 202210976426A CN 115514371 A CN115514371 A CN 115514371A
Authority
CN
China
Prior art keywords
module
enabled
level conversion
output end
bit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210976426.5A
Other languages
English (en)
Inventor
胡建国
马志华
宋政
张充
夏邦
林芸晓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sun Yat Sen University
Original Assignee
Sun Yat Sen University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sun Yat Sen University filed Critical Sun Yat Sen University
Priority to CN202210976426.5A priority Critical patent/CN115514371A/zh
Publication of CN115514371A publication Critical patent/CN115514371A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66Digital/analogue converters
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/002Provisions or arrangements for saving power, e.g. by allowing a sleep mode, using lower supply voltage for downstream stages, using multiple clock domains or by selectively turning on stages when needed

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明公开了一种R‑2R型数模转换器,包括电平转换模块、使能模块、第一被使能模块、第二被使能模块、温度计译码模块、延时电路模块、反相器链、电阻组合电路、数字信号输入端、第一电源接口、第二电源接口、第三电源接口、接地端以及模拟信号输出端,电平转换模块的高四位输出端依次通过第一被使能模块、温度计译码模块连接至反相器链的高四位输入端,电平转换模块的低八位输出端依次通过延时电路模块、第二被使能模块连接至反相器链的低八位输入端。本发明在保证功耗低、面积小的特性的同时,进一步降低了功耗,且提高了转换速度和转换精度,可广泛应用于数模转换器技术领域。

Description

一种R-2R型数模转换器
技术领域
本发明涉及数模转换器技术领域,尤其是一种R-2R型数模转换器。
背景技术
随着5G时代的到来,通讯系统迅猛发展,使得人们与电子设备之间的交流互动显的越来越频繁。自然界中的信号在计算机进行处理时需要从模拟信号转换成数字信号,在被下一级接收时又需要将以二进制形式传输的数字信号转换成模拟信号,因此,数模转换器在处理信号的过程中尤其重要,其性能的好坏直接影响了整个信息传递的质量。
数模转换器(DAC)有很多种结构,常见的结构有串电阻型、R-2R倒T型、电流舵型以及电容型。串电阻型数模转换器精度较高,输出线性度好,但不适用于分辨率较高的数模转换器中,其电路面积会随着分辨率的提升而倍增。电流舵型数模转换器转换速率快,但存在功耗大,精度低等问题。电容型数模转换器分辨率较高,但版图布局中对电容匹配要求较高,面积较大。
现有技术中,R-2R倒T型数模转换器虽然具有功耗低、面积小的优点,但转换速度和转换精度仍有待提高。
发明内容
本发明的目的在于至少一定程度上解决现有技术中存在的技术问题之一。
为此,本发明实施例的一个目的在于提供一种R-2R型数模转换器,在保证功耗低、面积小的特性的同时,进一步降低了功耗,且提高了转换速度和转换精度。
为了达到上述技术目的,本发明实施例所采取的技术方案包括:
本发明实施例提供了一种R-2R型数模转换器,包括电平转换模块、使能模块、第一被使能模块、第二被使能模块、温度计译码模块、延时电路模块、反相器链、电阻组合电路、数字信号输入端、第一电源接口、第二电源接口、第三电源接口、接地端以及模拟信号输出端,所述电平转换模块的第一输入端用于通过所述数字信号输入端输入数字信号,所述电平转换模块的第二输入端与所述使能模块的第一输出端连接,所述电平转换模块的高四位输出端依次通过所述第一被使能模块、所述温度计译码模块连接至所述反相器链的高四位输入端,所述电平转换模块的低八位输出端依次通过所述延时电路模块、所述第二被使能模块连接至所述反相器链的低八位输入端,所述第一被使能模块的输入端和所述第二被使能模块的输入端均与所述使能模块的第二输出端连接,所述反相器链的输出端通过所述电阻组合电路连接至所述模拟信号输出端,所述模拟信号输出端用于输出模拟信号,所述第一电源接口用于接入参考电压,所述第二电源接口用于接入模拟电源,所述第三电源接口用于接入被转换电平,所述接地端用于接入地电平。
进一步地,在本发明的一个实施例中,所述R-2R型数模转换器还包括多个使能控制端口,各所述使能控制端口分别用于向所述使能模块输入不同的外部控制信号,使得所述使能模块处于不同的控制状态,并输出相应的第一控制信号至所述电平转换模块,输出相应的第二控制信号至所述第一被使能模块和所述第二被使能模块。
进一步地,在本发明的一个实施例中,所述电平转换模块的第二输入端用于接收所述第一控制信号,所述第一控制信号用于控制所述电平转换模块的工作状态,并通过所述电平转换模块的高四位输出端输出相应的电平转换结果至所述第一被使能模块,通过所述电平转换模块的低八位输出端输出相应的电平转换结果至所述延时电路模块。
进一步地,在本发明的一个实施例中,所述第二控制信号用于控制所述第一被使能模块和所述第二被使能模块的工作状态,当所述第二控制信号为高电平,所述第一被使能模块和所述第二被使能模块正常工作,当所述第二控制信号为低电平,所述第一被使能模块和所述第二被使能模块处于休眠模式。
进一步地,在本发明的一个实施例中,所述温度计译码模块用于将所述电平转换模块的高四位输出端输出的4位二进制码转换为15位的温度计码。
进一步地,在本发明的一个实施例中,所述反相器链用于调整所述温度计译码模块和所述第二被使能模块的输出信号的相位。
进一步地,在本发明的一个实施例中,所述电阻组合电路包括四个第一电阻、八个第二电阻、一个第三电阻以及七个第四电阻,所述反相器链的高四位输出端分别与各所述第一电阻的第一端连接,所述反相器链的低八位输出端分别与各所述第二电阻的第一端连接,所述接地端与所述第三电阻的第一端连接,所述第一电阻的第二端、所述第二电阻的第二端以及所述第三电阻的第二端均连接至所述模拟信号输出端,且所述第四电阻串联在相邻两个第二电阻的第二端之间。
进一步地,在本发明的一个实施例中,所述第一电阻的阻值与所述第四电阻的阻值相等,所述第二电阻的阻值与所述第三电阻的阻值相等,所述第二电阻的阻值是所述第一电阻的阻值的两倍。
本发明的优点和有益效果将在下面的描述中部分给出,部分将从下面的描述中变得明显,或通过本发明的实践了解到:
本发明实施例的R-2R型数模转换器在传统数模转换器的基础上引入温度计译码和分段设计,低八位采用二进制码、高四位采用温度计译码,提高了数模转换器的转换速度和转换精度,通过使能模块控制电平转换模块、第一被使能模块以及第二被使能模块的工作状态,能够实现休眠与工作的切换,进一步降低了数模转换器的功耗。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面对本发明实施例中所需要使用的附图作以下介绍,应当理解的是,下面介绍中的附图仅仅为了方便清晰表述本发明的技术方案中的部分实施例,对于本领域的技术人员来说,在无需付出创造性劳动的前提下,还可以根据这些附图获取到其他附图。
图1为本发明实施例提供的一种R-2R型数模转换器的结构示意图;
图2为本发明实施例提供的使能模块的结构示意图;
图3为本发明实施例提供的电平转换模块的结构示意图;
图4为本发明实施例提供的第一被使能模块和第二被使能模块的结构示意图;
图5为本发明实施例提供的温度计译码模块的结构示意图;
图6为本发明实施例提供的电阻组合电路及其等效示意图。
具体实施方式
下面详细描述本发明的实施例,所述实施例的示例在附图中示出,其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的,仅用于解释本发明,而不能理解为对本发明的限制。
在本发明的描述中,多个的含义是两个或两个以上,如果有描述到第一、第二只是用于区分技术特征为目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量或者隐含指明所指示的技术特征的先后关系。此外,除非另有定义,本文所使用的所有的技术和科学术语与本技术领域的技术人员通常理解的含义相同。
参照图1,本发明实施例提供了一种R-2R型数模转换器,包括电平转换模块、使能模块、第一被使能模块、第二被使能模块、温度计译码模块、延时电路模块、反相器链、电阻组合电路、数字信号输入端、第一电源接口、第二电源接口、第三电源接口、接地端以及模拟信号输出端,电平转换模块的第一输入端用于通过数字信号输入端输入数字信号,电平转换模块的第二输入端与使能模块的第一输出端连接,电平转换模块的高四位输出端依次通过第一被使能模块、温度计译码模块连接至反相器链的高四位输入端,电平转换模块的低八位输出端依次通过延时电路模块、第二被使能模块连接至反相器链的低八位输入端,第一被使能模块的输入端和第二被使能模块的输入端均与使能模块的第二输出端连接,反相器链的输出端通过电阻组合电路连接至模拟信号输出端,模拟信号输出端用于输出模拟信号,第一电源接口用于接入参考电压,第二电源接口用于接入模拟电源,第三电源接口用于接入被转换电平,接地端用于接入地电平。
具体地,如图1所示,本发明实施例的R-2R型数模转换器包括电平转换模块、使能模块、第一被使能模块、第二被使能模块、温度计译码模块、延时电路模块、反相器链、电阻组合电路、数字信号输入端D<0>至D<11>、第一电源接口VREF、第二电源接口VDDA、第三电源接口VP_1P5V、接地端GNDA以及模拟信号输出端VOUT。数字信号输入端D<0>至D<11>用于接收外部设备的二进制数字信号,第一电源接口VREF用于接入参考电压3.3V,第二电源接口VDDA用于接入模拟电源3.3V,第三电源接口VP_1P5V用于接入被转换电平1.5V,接地端GNDA用于接入地电平0V,模拟信号输出端VOUT用于输出数模转换后的模拟信号,可接外部设备进行测试或接后一级运放电路实现不同功能。
参照图1,进一步作为可选的实施方式,R-2R型数模转换器还包括多个使能控制端口,各使能控制端口分别用于向使能模块输入不同的外部控制信号,使得使能模块处于不同的控制状态,并输出相应的第一控制信号至电平转换模块,输出相应的第二控制信号至第一被使能模块和第二被使能模块。
具体地,本发明实施例的R-2R型数模转换器设有三个使能控制端口G、G1以及G2,通过不同的外部输入,使得使能模块处于不同的控制状态,从而控制整个数模转换器处于不同的工作模式。使能模块的第一输出端用于输出第一控制信号G_en至电平转换模块,第二输出端用于输出第二控制信号EN至第一被使能模块和第二被使能模块。
如图2所示为本发明实施例提供的使能模块的结构示意图。使能模块包括第一使能单元和第二使能单元,第二控制信号EN由第一使能单元的输出信号OUT1和第二使能单元的输出信号OUT2组成,M1、M2、M6、M7、M8、M9以及M12表示NMOS管,M3、M4、M5、M9、M10以及M11表示PMOS管,当G端口接低电平时,第一使能单元不工作,上拉PMOS管M5与下拉NMOS管M6导通,为NMOS管M1的栅极电压提供高电平,为NMOS管M2的栅极电压提供低电平,使得M1导通,M2断开,将OUT1电压值拉低为0,PMOS管M4导通,G_en电压值拉高进而使得第二使能单元开始工作。此时使能模块输出的第二控制信号EN=OUT2,随G2端口输入的高低电平决定,若G2输入为高电平1.5V,OUT2输出为3.3V,EN为高电平3.3V,此时DAC处于工作状态;若G2输入为低电平0V,OUT2输出为0V,EN为低电平0V,此时DAC处于输入信号锁存到第一被使能模块和第二被使能模块但没有输出到电阻组合电路。
当G端口接高电平时,第一使能单元工作,OUT1的输出由G2端口输入的高低电平决定,G_en与OUT1的状态相反。若G1输入为低电平0V,则OUT1输出为0V,G_en为3.3V,第二使能单元工作,若G2输入为高电平1.5V,OUT2输出为3.3V,EN为高电平3.3V,此时DAC处于工作状态,若G2输入为低电平0V,OUT2输出为0V,EN为低电平0V,此时DAC处于输入信号锁存到第一被使能模块和第二被使能模块但没有输出到电阻组合电路;若G1输入为高电平1.5V,则OUT1输出为3.3V,G_en为0V,第二使能单元不工作,上拉PMOS管M11和下拉NMOS管M12导通,为NMOS管M7栅极电压提供高电平,M7导通后将OUT2拉到低电平0V,此时EN=OUT1为3.3V,第一被使能模块和第被使能模块将其锁存数据向后传输到电阻,但不接收输入信号。
参照图1,进一步作为可选的实施方式,电平转换模块的第二输入端用于接收第一控制信号,第一控制信号用于控制电平转换模块的工作状态,并通过电平转换模块的高四位输出端输出相应的电平转换结果至第一被使能模块,通过电平转换模块的低八位输出端输出相应的电平转换结果至延时电路模块。
具体地,如图3所示为本发明实施例提供的电平转换模块的结构示意图,M21、M22以及M26表示NMOS管,M23、M24以及M25表示PMOS管,电平转换模块的第一输入端用于接收外部设备输入的二进制数字信号D,第二输入端用于接收使能模块输出的第一控制信号G_en,控制电平转换电路的工作状态,输出接口DO将电平转换的结果输出到低八位的延时电路模块和高四位的第一被使能单元。
当第一控制信号G_en为低电平时,电平转换模块不工作,上拉PMOS管M25和下拉NMOS管M26导通,为NMOS管M21与M22的栅极提供偏置电压,M21导通将DO拉到低电平;当第一控制信号G_en为高电平时,电平转换模块工作,当输入D为低电平0V时,经左侧传输门输入使M21导通,DO拉到低电平;当输入D为高电平时,经右侧传输门输入使M22导通,将PMOS管M23栅极电压拉低,M23导通后会将VDDA接入的模拟电源传输到DO端口进行输出,此时电平转换模块完成了电平转换工作。
进一步作为可选的实施方式,第二控制信号用于控制第一被使能模块和第二被使能模块的工作状态,当第二控制信号为高电平,第一被使能模块和第二被使能模块正常工作,当第二控制信号为低电平,第一被使能模块和第二被使能模块处于休眠模式。
具体地,如图4所示为本发明实施例提供的第一被使能模块和第二被使能模块的结构示意图,可以理解的是,第一被使能模块和第二被使能模块采用相同的结构,该模块由简单的同或门搭建而成,端口A用于接收第二控制信号EN,端口B用于接收前一级的输出(电平转换模块高四位的输出或延时电路模块的输出),只有当第二控制信号为高电平时,该模块才会正常工作,否则处于休眠模式。运算公式为:
Figure BDA0003798606750000061
其中,ZN表示被使能模块的输出信号。
进一步作为可选的实施方式,温度计译码模块用于将电平转换模块的高四位输出端输出的4位二进制码转换为15位的温度计码。
具体地,在本发明实施例的数模转换的结构中,加入了温度计译码模块,并对电路进行分段设计,其中高四位采用温度计译码,保证在相邻两位二进制码变化时不会出现多条支路同时变化的情况,使输出支路只变化一位,很好的保证了输出的精度。
如图5所示为本发明实施例提供的温度计译码模块的结构示意图,其中,abcd表示4位二进制码,T1至T15表示15位的温度计码。4位二进制码转换为15位的温度计码的对照表如下表1所示。
二进制码 温度计码
a b c d T15 T14 T13 T12 T11 T10 T9 T8 T7 T6 T5 T4 T3 T2 T1
0000 000000000000000
0001 000000000000001
0010 000000000000011
0011 000000000000111
0100 000000000001111
0101 000000000011111
0110 000000000111111
0111 000000001111111
1000 000000011111111
1001 000000111111111
1010 000001111111111
1011 000011111111111
1100 000111111111111
1101 001111111111111
1110 011111111111111
1111 111111111111111
表1
根据表1可以得出4位二进制码与15位温度计码的对应关系为:
T15=abcd
T14=bcd
T13=(c+d)ab
T12=ab
T11=(cd+b)a
T10=(b+c)a
T9=(b+c+d)a
T8=(a+b)a
T7=(cd+a)(a+b)
T6=(a+c)(a+b)
T5=(a+b)(a+c+d)
T4=a+b
T3=a+b+cd
T2=a+b+c
T1=a+b+c+d
进一步作为可选的实施方式,反相器链用于调整温度计译码模块和第二被使能模块的输出信号的相位。
具体地,由于传统的温度计译码结构只考虑了输入与输出之间的逻辑关系,忽略了PMOS管与NMOS管的特性,在实际应用过程中,与门和或门对同一数据的传输时间会有不同的延时,为防止这种现象的发生,本发明实施例加入了反相器链进行改善。
参照图1,进一步作为可选的实施方式,电阻组合电路包括四个第一电阻R1、八个第二电阻R2、一个第三电阻R3以及七个第四电阻R4,反相器链的高四位输出端分别与各第一电阻的第一端连接,反相器链的低八位输出端分别与各第二电阻的第一端连接,接地端与第三电阻的第一端连接,第一电阻的第二端、第二电阻的第二端以及第三电阻的第二端均连接至模拟信号输出端VOUT,且第四电阻串联在相邻两个第二电阻的第二端之间。
进一步作为可选的实施方式,第一电阻的阻值与第四电阻的阻值相等,第二电阻的阻值与第三电阻的阻值相等,第二电阻的阻值是第一电阻的阻值的两倍。
具体地,如图6所示为本发明实施例提供的电阻组合电路及其等效示意图,其中,第一电阻和第四电阻的阻值均为R,第二电阻和第三电阻的阻值均为2R,根据戴维南等效定理可以得出数模转换输出为:
Figure BDA0003798606750000081
其中,k表示15位温度计码T15~T1中1的个数,VREF表示参考电压,Di(i=0,1,2,…,7)表示反相器链的低八位输出端输出的二进制码,图6中R5等效于k个阻值为R的电阻并联接到参考电平VREF,R6等效于15-k个阻值为R的电阻并联接地,D8至D11表示反相器链的高四位输出端输出的温度计码。在上式中,每一个二进制位都有其对应的权重,因此该电阻组合电路可以实现数字电平到模拟电压的转换。
以上对本发明实施例的结构进行了说明,可以认识到,本发明实施例的R-2R型数模转换器在传统数模转换器的基础上引入温度计译码和分段设计,低八位采用二进制码、高四位采用温度计译码,提高了数模转换器的转换速度和转换精度,通过使能模块控制电平转换模块、第一被使能模块以及第二被使能模块的工作状态,能够实现休眠与工作的切换,进一步降低了数模转换器的功耗。
此外,本发明实施例的结构不仅能实现数模转换器的基本功能,而且线性度良好,经温度与工艺角仿真可知,本发明实施例能够兼容温度-40℃至120℃与工艺角ff、tt、ss的变化,其DNL与INL都具有良好的特性,DNL<0.5LSB,INL<0.5LSB,占用面积仅为0.091mm2
在本说明书的上述描述中,参考术语“一个实施方式/实施例”、“另一实施方式/实施例”或“某些实施方式/实施例”等的描述意指结合实施方式或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施方式或示例中。在本说明书中,对上述术语的示意性表述不一定指的是相同的实施方式或示例。而且,描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施方式或示例中以合适的方式结合。
尽管已经示出和描述了本发明的实施方式,本领域的普通技术人员可以理解:在不脱离本发明的原理和宗旨的情况下可以对这些实施方式进行多种变化、修改、替换和变型,本发明的范围由权利要求及其等同物限定。
以上是对本发明的较佳实施进行了具体说明,但本发明并不限于上述实施例,熟悉本领域的技术人员在不违背本发明精神的前提下还可做作出种种的等同变形或替换,这些等同的变形或替换均包含在本申请权利要求所限定的范围内。

Claims (8)

1.一种R-2R型数模转换器,其特征在于:包括电平转换模块、使能模块、第一被使能模块、第二被使能模块、温度计译码模块、延时电路模块、反相器链、电阻组合电路、数字信号输入端、第一电源接口、第二电源接口、第三电源接口、接地端以及模拟信号输出端,所述电平转换模块的第一输入端用于通过所述数字信号输入端输入数字信号,所述电平转换模块的第二输入端与所述使能模块的第一输出端连接,所述电平转换模块的高四位输出端依次通过所述第一被使能模块、所述温度计译码模块连接至所述反相器链的高四位输入端,所述电平转换模块的低八位输出端依次通过所述延时电路模块、所述第二被使能模块连接至所述反相器链的低八位输入端,所述第一被使能模块的输入端和所述第二被使能模块的输入端均与所述使能模块的第二输出端连接,所述反相器链的输出端通过所述电阻组合电路连接至所述模拟信号输出端,所述模拟信号输出端用于输出模拟信号,所述第一电源接口用于接入参考电压,所述第二电源接口用于接入模拟电源,所述第三电源接口用于接入被转换电平,所述接地端用于接入地电平。
2.根据权利要求1所述的一种R-2R型数模转换器,其特征在于:所述R-2R型数模转换器还包括多个使能控制端口,各所述使能控制端口分别用于向所述使能模块输入不同的外部控制信号,使得所述使能模块处于不同的控制状态,并输出相应的第一控制信号至所述电平转换模块,输出相应的第二控制信号至所述第一被使能模块和所述第二被使能模块。
3.根据权利要求2所述的一种R-2R型数模转换器,其特征在于:所述电平转换模块的第二输入端用于接收所述第一控制信号,所述第一控制信号用于控制所述电平转换模块的工作状态,并通过所述电平转换模块的高四位输出端输出相应的电平转换结果至所述第一被使能模块,通过所述电平转换模块的低八位输出端输出相应的电平转换结果至所述延时电路模块。
4.根据权利要求2所述的一种R-2R型数模转换器,其特征在于:所述第二控制信号用于控制所述第一被使能模块和所述第二被使能模块的工作状态,当所述第二控制信号为高电平,所述第一被使能模块和所述第二被使能模块正常工作,当所述第二控制信号为低电平,所述第一被使能模块和所述第二被使能模块处于休眠模式。
5.根据权利要求1所述的一种R-2R型数模转换器,其特征在于:所述温度计译码模块用于将所述电平转换模块的高四位输出端输出的4位二进制码转换为15位的温度计码。
6.根据权利要求1所述的一种R-2R型数模转换器,其特征在于:所述反相器链用于调整所述温度计译码模块和所述第二被使能模块的输出信号的相位。
7.根据权利要求1至6中任一项所述的一种R-2R型数模转换器,其特征在于:所述电阻组合电路包括四个第一电阻、八个第二电阻、一个第三电阻以及七个第四电阻,所述反相器链的高四位输出端分别与各所述第一电阻的第一端连接,所述反相器链的低八位输出端分别与各所述第二电阻的第一端连接,所述接地端与所述第三电阻的第一端连接,所述第一电阻的第二端、所述第二电阻的第二端以及所述第三电阻的第二端均连接至所述模拟信号输出端,且所述第四电阻串联在相邻两个第二电阻的第二端之间。
8.根据权利要求7所述的一种R-2R型数模转换器,其特征在于:所述第一电阻的阻值与所述第四电阻的阻值相等,所述第二电阻的阻值与所述第三电阻的阻值相等,所述第二电阻的阻值是所述第一电阻的阻值的两倍。
CN202210976426.5A 2022-08-15 2022-08-15 一种r-2r型数模转换器 Pending CN115514371A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210976426.5A CN115514371A (zh) 2022-08-15 2022-08-15 一种r-2r型数模转换器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210976426.5A CN115514371A (zh) 2022-08-15 2022-08-15 一种r-2r型数模转换器

Publications (1)

Publication Number Publication Date
CN115514371A true CN115514371A (zh) 2022-12-23

Family

ID=84502931

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210976426.5A Pending CN115514371A (zh) 2022-08-15 2022-08-15 一种r-2r型数模转换器

Country Status (1)

Country Link
CN (1) CN115514371A (zh)

Similar Documents

Publication Publication Date Title
US5969657A (en) Digital to analog converter
US4918448A (en) Device for extending the resolution of a N-bit resistive digital-to-analog converter to a (N+P)-bit digital-to-analog converter
US5243347A (en) Monotonic current/resistor digital-to-analog converter and method of operation
US6914547B1 (en) Triple resistor string DAC architecture
EP0102609B1 (en) Digital-analog converter
US5283580A (en) Current/resistor digital-to-analog converter having enhanced integral linearity and method of operation
JP3229135B2 (ja) アナログ/デジタル変換装置
WO2021258949A1 (zh) 一种基于混合编码的电流舵型数模转换器
US5194867A (en) Flash analog-to-digital converter employing least significant bit-representative comparative reference voltage
CN103095303A (zh) 一种电流型与电压型组合数模转换器
US9800259B1 (en) Digital to analog converter for performing digital to analog conversion with current source arrays
JPH0377430A (ja) D/aコンバータ
WO2020020092A1 (zh) 数模转换器
CN108540135B (zh) 一种数模转换器及转换电路
CN115514371A (zh) 一种r-2r型数模转换器
CN115296671B (zh) 混合结构的数模转换电路
KR100727885B1 (ko) 새로운 글리치 에너지 억제 회로와 새로운 2차원적 전류셀스위칭 순서를 이용한 10비트 디지털/아날로그 변환기
EP0135274A2 (en) Digital-to-analog converter
CN101795136B (zh) 一种数模转换电路
Aboobacker et al. Design, implementation and comparison of 8 bit 100 MHz current steering Dacs
CN101217281B (zh) 一种超宽带系统的双采样两步式折叠内插模数转换器
US6127959A (en) Flash analog-to-digital converter with reduced number of resistors and comparators
CN109672445B (zh) R-2r电阻网络低面积高线性度开关阵列
CN109586726B (zh) 分段式数模转换器
CN115001501B (zh) 数模转换器、音频播放器以及波形发生器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination