CN115513133A - 一种半导体结构及其制造方法 - Google Patents

一种半导体结构及其制造方法 Download PDF

Info

Publication number
CN115513133A
CN115513133A CN202211203762.2A CN202211203762A CN115513133A CN 115513133 A CN115513133 A CN 115513133A CN 202211203762 A CN202211203762 A CN 202211203762A CN 115513133 A CN115513133 A CN 115513133A
Authority
CN
China
Prior art keywords
layer
forming
substrate
etching barrier
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211203762.2A
Other languages
English (en)
Inventor
王少伟
吴双双
王春阳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202211203762.2A priority Critical patent/CN115513133A/zh
Publication of CN115513133A publication Critical patent/CN115513133A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本公开实施例公开了一种半导体结构及其制造方法，所述制造方法包括：提供衬底；形成刻蚀阻挡层，所述刻蚀阻挡层覆盖所述衬底的部分上表面；在所述衬底上形成介质层，所述介质层覆盖所述刻蚀阻挡层；从所述介质层的顶部向所述刻蚀阻挡层刻蚀，形成暴露所述刻蚀阻挡层的第一通孔；在所述第一通孔内形成第一导电层；从与所述衬底的上表面相对的下表面向所述刻蚀阻挡层刻蚀所述衬底，形成暴露所述刻蚀阻挡层的第二通孔；去除所述刻蚀阻挡层，形成开口；在所述第二通孔及所述开口内形成第二导电层。

Description

一种半导体结构及其制造方法
技术领域
本公开涉及半导体制造领域，尤其涉及一种半导体结构及其制造方法。
背景技术
半导体结构，例如存储器，通常包括衬底以及位于衬底上的介质层，介质层内通常形成有器件、金属层等结构。在实际工艺中，可以在半导体结构中形成硅通孔(ThroughSilicon Via，TSV)以实现多个半导体结构之间的垂直互连。硅通孔可以首先通过采用一步刻蚀工艺在半导体结构中形成贯穿介质层并延伸至衬底内部的通孔，接着在通孔内形成用于传导电信号的导电层的方式形成。
然而，由于通孔的深宽比较大，导致刻蚀介质层和衬底以形成通孔的难度较大，通孔的轮廓较差且容易在通孔的内壁形成缺陷，进而影响后续导电层的填充，降低硅通孔的性能。
发明内容
本公开实施例提供一种半导体结构的制造方法，包括：
提供衬底；
形成刻蚀阻挡层，所述刻蚀阻挡层覆盖所述衬底的部分上表面；
在所述衬底上形成介质层，所述介质层覆盖所述刻蚀阻挡层；
从所述介质层的顶部向所述刻蚀阻挡层刻蚀，形成暴露所述刻蚀阻挡层的第一通孔；
在所述第一通孔内形成第一导电层；
从与所述衬底的上表面相对的下表面向所述刻蚀阻挡层刻蚀所述衬底，形成暴露所述刻蚀阻挡层的第二通孔；
去除所述刻蚀阻挡层，形成开口；
在所述第二通孔及所述开口内形成第二导电层。
在一些实施例中，所述第一通孔的掩模版位置及所述第二通孔的掩模版位置参照所述刻蚀阻挡层的位置进行对准。
在一些实施例中，所述刻蚀阻挡层的刻蚀速率小于所述介质层的刻蚀速率。
在一些实施例中，形成刻蚀阻挡层，包括：
在所述衬底上形成刻蚀阻挡材料层；
在所述刻蚀阻挡材料层上形成掩膜叠层；
在所述掩膜叠层上形成掩膜图案；
以所述掩膜图案为掩膜刻蚀所述掩膜叠层和所述刻蚀阻挡材料层，将所述掩膜图案的图形转移至所述刻蚀阻挡材料层上，形成所述刻蚀阻挡层。
在一些实施例中，在形成刻蚀阻挡层之前，所述方法还包括：
形成第一绝缘层，所述第一绝缘层覆盖所述衬底的上表面，所述刻蚀阻挡层位于所述第一绝缘层上。
在一些实施例中，在形成刻蚀阻挡层之后，所述方法还包括：
于所述衬底上形成第二绝缘层，所述第二绝缘层覆盖所述刻蚀阻挡层的侧壁和上表面。
在一些实施例中，在形成所述刻蚀阻挡层之后，所述方法还包括：在所述刻蚀阻挡层的周边区域形成堆叠在所述衬底上表面的器件结构。
在一些实施例中，在所述刻蚀阻挡层的周边区域形成器件结构，包括：
在所述衬底上表面形成器件掩膜层，所述器件掩膜层覆盖所述刻蚀阻挡层；
以图案化后的所述器件掩膜层为掩膜，刻蚀位于所述刻蚀阻挡层周边区域的所述衬底，以在所述衬底内形成隔离沟槽，所述隔离沟槽将所述衬底间隔为多个有源区；
在所述隔离沟槽内形成隔离结构；
在所述隔离结构和所述有源区上形成器件结构。
在一些实施例中，在所述衬底上形成介质层，所述介质层覆盖所述刻蚀阻挡层，包括：
在所述衬底上形成所述介质层，所述介质层覆盖所述器件结构以及所述第二绝缘层。
在一些实施例中，从所述介质层的顶部向所述刻蚀阻挡层刻蚀，形成暴露所述刻蚀阻挡层的第一通孔，包括：
从所述介质层的顶部向所述刻蚀阻挡层刻蚀所述介质层以及被所述介质层覆盖的所述第二绝缘层以形成所述第一通孔，所述第一通孔暴露所述刻蚀阻挡层以及覆盖所述刻蚀阻挡层侧壁的所述第二绝缘层。
在一些实施例中，所述方法还包括：
在形成所述刻蚀阻挡层的同一步骤中，在所述衬底上形成第一对位标记；
在形成所述器件结构的同一步骤中，在所述衬底上形成第二对位标记；
所述第一通孔的掩模版的位置参照所述第一对位标记和/或所述第二对位标记的位置进行对准。
在一些实施例中，在所述第一通孔内形成第一导电层，包括：
形成第三绝缘材料层，所述第三绝缘材料层覆盖所述第一通孔的侧壁、底表面以及所述介质层的上表面；
去除覆盖所述第一通孔底表面的所述第三绝缘材料层；
形成第一导电材料层，所述第一导电材料层覆盖所述第三绝缘材料层并填充所述第一通孔；
对所述第一导电材料层及所述第三绝缘材料层执行平坦化工艺，以分别形成所述第一导电层和第三绝缘层，所述第一导电层和所述第三绝缘层的上表面与所述介质层的上表面齐平，所述第三绝缘层覆盖所述第一通孔的侧壁，所述第一导电层覆盖所述第三绝缘层并填充所述第一通孔。
在一些实施例中，所述第三绝缘层的厚度和所述第二绝缘层的厚度相同。
在一些实施例中，从所述衬底与上表面相对的下表面向所述刻蚀阻挡层刻蚀所述衬底，形成暴露所述刻蚀阻挡层的第二通孔，包括：
从所述衬底与上表面相对的下表面向所述刻蚀阻挡层刻蚀所述衬底以形成所述第二通孔，所述第二通孔暴露所述刻蚀阻挡层以及覆盖所述刻蚀阻挡层侧壁的所述第二绝缘层。
在一些实施例中，所述方法还包括：
在形成所述刻蚀阻挡层的同一步骤中，在所述衬底上形成第一对位标记；
在形成所述器件结构的同一步骤中，在所述衬底上形成第二对位标记；
所述第一通孔的掩模版的位置参照所述第一对位标记和/或所述第二对位标记的位置进行对准。
在一些实施例中，去除所述刻蚀阻挡层，形成开口，包括：
去除所述刻蚀阻挡层以及覆盖所述刻蚀阻挡层侧壁的所述第二绝缘层，以形成所述开口，所述开口暴露所述第一导电层。
在一些实施例中，在所述第二通孔及所述开口内形成第二导电层，包括：
形成第四绝缘材料层，所述第四绝缘材料层覆盖所述开口和所述第二通孔的侧壁、由所述开口暴露的所述第一导电层的表面以及所述衬底的下表面；
去除覆盖所述第一导电层的表面的所述第四绝缘材料层；
形成第二导电材料层，所述第二导电材料层覆盖所述第四绝缘材料层并填充所述开口和所述第二通孔；
对所述第二导电材料层及所述第四绝缘材料层执行平坦化工艺，以分别形成所述第二导电层和第四绝缘层，所述第四绝缘层覆盖所述开口和所述第二通孔的侧壁，所述第二导电层覆盖所述第四绝缘层并填充所述开口和所述第一通孔。
本公开实施例还提供了一种半导体结构，所述半导体结构采用上述任一项所述的方法制成。
本公开实施例提供的半导体结构及其制造方法，其中，所述制造方法包括：提供衬底；形成刻蚀阻挡层，所述刻蚀阻挡层覆盖所述衬底的部分上表面；在所述衬底上形成介质层，所述介质层覆盖所述刻蚀阻挡层；从所述介质层的顶部向所述刻蚀阻挡层刻蚀，形成暴露所述刻蚀阻挡层的第一通孔；在所述第一通孔内形成第一导电层；从与所述衬底的上表面相对的下表面向所述刻蚀阻挡层刻蚀所述衬底，形成暴露所述刻蚀阻挡层的第二通孔；去除所述刻蚀阻挡层，形成开口；在所述第二通孔及所述开口内形成第二导电层。本公开实施首先形成第一通孔，接着形成第二通孔，如此，具有高深宽比的通孔至少分两步刻蚀形成，降低了工艺难度，有效改善第一通孔和第二通孔的轮廓，避免或减小在通孔内产生缺陷，提高了第一导电层和第二导电层的填充质量，同时，本公开实施例在形成第一通孔前，在衬底上形成刻蚀阻挡层用于定义后续要形成的第一通孔和第二通孔的位置，避免在形成第一通孔和第二通孔时发生过刻蚀，从而影响第一通孔和第二通孔的形貌。
本公开的一个或多个实施例的细节在下面的附图和描述中提出。本公开的其它特征和优点将从说明书附图以及权利要求书变得明显。
附图说明
为了更清楚地说明本公开实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本公开实施例提供的半导体结构的流程框图；
图2至图17为本公开实施例提供的半导体结构的制造方法的工艺流程图。
具体实施方式
下面将参照附图更详细地描述本公开公开的示例性实施方式。虽然附图中显示了本公开的示例性实施方式，然而应当理解，可以以各种形式实现本公开，而不应被这里阐述的具体实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本公开，并且能够将本公开公开的范围完整的传达给本领域的技术人员。
在下文的描述中，给出了大量具体的细节以便提供对本公开更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本公开可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本公开发生混淆，对于本领域公知的一些技术特征未进行描述；即，这里不描述实际实施例的全部特征，不详细描述公知的功能和结构。
在附图中，为了清楚，层、区、元件的尺寸以及其相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在……上”、“与……相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在……上”、“与……直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本公开教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。而当讨论的第二元件、部件、区、层或部分时，并不表明本公开必然存在第一元件、部件、区、层或部分。
空间关系术语例如“在……下”、“在……下面”、“下面的”、“在……之下”、“在……之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在……下面”和“在……下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本公开的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
半导体结构，例如存储器，通常包括衬底以及位于衬底上的介质层，介质层内通常形成有器件、金属层等结构。在实际工艺中，可以在半导体结构中形成硅通孔(ThroughSilicon Via，TSV)以实现多个半导体结构之间的垂直互连。硅通孔可以通过首先采用一步刻蚀工艺在半导体结构中形成贯穿介质层并延伸至衬底内部的通孔，接着在通孔内形成用于传导电信号的导电层的方式形成。
然而，由于通孔的深宽比较大，尤其是动态随机存取存储器(DRAM)，包括具有较大高度的电容结构，因此介质层的高度较大，导致刻蚀介质层和衬底以形成通孔的难度较大，通孔的轮廓较差且容易在通孔的内壁形成缺陷，进而影响后续导电层的填充，例如导电层与通孔内壁之间容易形成缝隙，降低硅通孔的性能。
基于此，提出了本公开实施例的以下技术方案：
本公开实施例提供了一种半导体结构的制造方法，具体请参见图1。如图所示，方法包括以下步骤：
步骤101、提供衬底；
步骤102、形成刻蚀阻挡层，刻蚀阻挡层覆盖衬底的部分上表面；
步骤103、在衬底上形成介质层，介质层覆盖刻蚀阻挡层；
步骤104、从介质层的顶部向刻蚀阻挡层刻蚀，形成暴露刻蚀阻挡层的第一通孔；
步骤105、在第一通孔内形成第一导电层；
步骤106、从与衬底的上表面相对的下表面向刻蚀阻挡层刻蚀所述衬底，形成暴露刻蚀阻挡层的第二通孔；
步骤107、去除刻蚀阻挡层，形成开口；
步骤108、在第二通孔及开口内形成第二导电层。
本公开实施首先形成第一通孔，接着形成第二通孔，如此，具有高深宽比的通孔至少分两步刻蚀形成，降低了工艺难度，有效改善第一通孔和第二通孔的轮廓，避免或减小在通孔内产生缺陷，提高了第一导电层和第二导电层的填充质量，同时，本公开实施例在形成第一通孔前，在衬底上形成刻蚀阻挡层用于定义后续要形成的第一通孔和第二通孔的位置，避免在形成第一通孔和第二通孔时发生过刻蚀，从而影响第一通孔和第二通孔的形貌。
本公开实施例提供的制造方法，可以用于制造动态随机存储器(DRAM)。但不限于此，所述制造方法还可以用于制造任何包括硅通孔的半导体结构。
下面结合附图对本公开的具体实施方式做详细的说明。在详述本公开实施例时，为便于说明，示意图会不依一般比例做局部放大，而且所述示意图只是示例，其在此不应限制本公开的保护范围。
图2至图17为本公开实施例提供的半导体结构的制造方法的工艺流程图。以下结合图2至图17对本公开实施例提供的半导体结构的制造方法再作进一步详细的说明。
首先，执行步骤101，如图2所示，提供衬底10。
衬底可以为半导体衬底，并且可以包括至少一个单质半导体材料(例如为硅(Si)衬底、锗(Ge)衬底)、至少一个III-V化合物半导体材料、至少一个II-VI化合物半导体材料、至少一个有机半导体材料或者在本领域已知的其他半导体材料。在一具体实施例中，衬底为硅衬底，硅衬底可经掺杂或未经掺杂。
接着，执行步骤102，如图3至图4所示，形成刻蚀阻挡层12，刻蚀阻挡层12覆盖衬底10的部分上表面。
具体的，形成刻蚀阻挡层12，包括：
在衬底10上形成刻蚀阻挡材料层12′；在刻蚀阻挡材料层12′上形成掩膜叠层26；在掩膜叠层26上形成掩膜图案27；
以掩膜图案27为掩膜刻蚀掩膜叠层26和刻蚀阻挡材料层12′，将掩膜图案27的图形转移至刻蚀阻挡材料层12′上，形成刻蚀阻挡层12。
刻蚀阻挡材料层12′可以使用化学气相沉积(CVD)、等离子增强CVD(PECVD)、物理气相沉积(PVD)、原子层沉积(ALD)等工艺形成。在一实施例中，刻蚀阻挡层12的材料为氮化物，例如，氮化硅。
后续将在衬底上形成第一通孔，在衬底内形成第二通孔，其中，第一通孔的掩模版位置及第二通孔的掩模版位置参照刻蚀阻挡层的位置进行对准。
如图3所示，在一实施例中，掩膜叠层26包括第一掩膜层261和位于第一掩膜层261上的第二掩膜层262。第一掩膜层261包括但不限于旋涂硬掩膜层，旋涂硬掩膜层可以为非晶硅层或非晶碳层等，第二掩膜层262的材料包括但不限于氮氧化物，例如，氮氧化硅。掩膜图案27位于待形成刻蚀阻挡层12的区域的上方，掩膜图案27的材料包括光刻胶。
再次参见图3，在形成刻蚀阻挡层12之前，方法还包括：形成第一绝缘层11，第一绝缘层11覆盖衬底10的上表面，刻蚀阻挡层12位于第一绝缘层11上。第一绝缘层11用于保护衬底10，避免衬底10在后续工艺中被损伤或污染。第一绝缘层11可以使用化学气相沉积(CVD)、等离子增强CVD(PECVD)、物理气相沉积(PVD)、原子层沉积(ALD)等工艺形成。第一绝缘层11的材料包括但不限于氧化物，例如氧化硅。
在实际操作中，半导体结构通常被形成在晶圆上。在一实施例中，在形成刻蚀阻挡层12的同一步骤中，还包括：在衬底10上形成第一对位标记，第一对位标记可以形成在靠近刻蚀阻挡层12的晶圆切割道上，第一对位标记与刻蚀阻挡层12位于同层，依据第一对位标记的位置可计算出刻蚀阻挡层12的位置。
接下来，执行步骤103，如图6所示，在衬底10上形成介质层16，介质层16覆盖刻蚀阻挡层12。
如图5所示，在一实施例，在形成介质层16之前，方法还包括：于衬底10上形成第二绝缘层13，第二绝缘层13覆盖刻蚀阻挡层12的侧壁和上表面。第二绝缘层13用于保护刻蚀阻挡层12在后续的工艺步骤中不被损坏或污染。在一些实施例中，第二绝缘层13还覆盖第一绝缘层11。第二绝缘层13可以使用化学气相沉积(CVD)、等离子增强CVD(PECVD)、物理气相沉积(PVD)、原子层沉积(ALD)等工艺形成。第二绝缘层13的材料包括但不限于氧化物，例如，氧化硅。
再次参见图6，在一实施例中，在形成刻蚀阻挡层12之后，方法还包括：在刻蚀阻挡层12的周边区域形成堆叠在衬底10上表面的器件结构15。在一具体实施例中，在刻蚀阻挡层12的周边区域形成器件结构15，包括：在衬底10上表面形成器件掩膜层(未图示)，器件掩膜层(未图示)覆盖刻蚀阻挡层12；以图案化后的器件掩膜层(未图示)为掩膜，刻蚀位于刻蚀阻挡层12周边区域的衬底10，以在衬底10内形成隔离沟槽S，隔离沟槽S将衬底10间隔为多个有源区AA；在隔离沟槽S内形成隔离结构14；在隔离结构14和有源区AA上形成器件结构15。更具体的，在形成第二绝缘层13之后形成器件结构15，如此，在形成器件结构15的过程中，第二绝缘层13可以保护刻蚀阻挡层12免受损坏或污染。
在一实施例中，器件结构15可包括：贯穿隔离结构14和有源区AA的字线结构，形成于有源区AA中的晶体管结构，位于隔离结构14和有源区AA上方的位线结构和电容结构等器件结构，通过各器件结构及器件结构之间的相互连接实现动态随机存储器的存取功能的芯片。
在一实施例中，根据器件结构15的功能将衬底10分为单元区201和与单元区201相邻的外围区202，单元区201包括存储单元器件，外围区202包括控制存储单元的控制器件，刻蚀阻挡层12位于外围区202，避免后续形成的硅通孔占用单元区201面积。在一具体实施例中，半导体结构为存储器，器件结构15包括位于单元区201的存储阵列152以及位于外围区202的外围电路151，外围电路151与刻蚀阻挡层12相邻设置。在一更具体的实施例中，半导体结构为动态随机存取存储器(DRAM)，存储阵列152包括字线、位线、导电插塞、存储电容等结构。但不限于此，半导体结构还可以为逻辑芯片等。
器件结构15在形成过程中，例如曝光工序中的掩模版的位置参照第一对位标记的位置进行对准。在一实施例中，在形成器件结构15的同一步骤中，在衬底10上形成第二对位标记。具体的，可以在外围区202形成第二对位标记，第二对位标记与器件结构15位于同层。
继续参见图6，在一实施例中，在衬底10上形成介质层16，介质层16覆盖刻蚀阻挡层12，包括：在衬底10上形成介质层16，介质层16覆盖器件结构15以及第二绝缘层13。需要说明的是，介质层16并非单层结构，其由多层绝缘材料在多次工艺步骤中形成。介质层16可以使用化学气相沉积(CVD)、等离子增强CVD(PECVD)、物理气相沉积(PVD)、原子层沉积(ALD)等工艺形成。介质层16的材料包括但不限于氧化物，例如，氧化硅。
继续参见图6，在一实施例中，方法还包括：在衬底10上形成金属层M1、M2、M3以及导电插塞V1、V2、V3，导电插塞V1、V2、V3和金属层M1、M2、M3在介质层16内沿垂直于衬底10上表面的方向交替排布。
在实际操作中，导电插塞V1、V2、V3和金属层M1、M2、M3的形成方式可以是：首先，在衬底10上形成覆盖器件结构15和第二绝缘层13的介质层16；接着，在介质层16内形成插塞孔，在插塞孔内形成导电材料以形成导电插塞V1，导电插塞V1与器件结构15电连接；接着，形成覆盖导电插塞V1的介质层16，将介质层16图案化，在图案化的介质层16内形成与导电插塞V1连接的金属层M1；接下来，依次形成层叠设置的导电插塞V2、V3和金属层M2、M3，导电插塞V2、V3的形成方法和导电插塞V1的形成方法一致，金属层M2、M3的形成方法和金属层M1的形成方法一致。导电插塞V1、V2、V3和金属层M1、M2、M3的材料包括钨(W)、铜(Cu)、钛(Ti)、钽(Ta)、氮化钛(TiN)、氮化钽(TaN)、金属硅化物、金属合金中的一种或多种。
需要说明的是，位于介质层16内的导电插塞的数量不限于图6所示，导电插塞的数量可以更多或者更少，例如1层，2层，4层；位于介质层16内的金属层的数量不限于图6所示，金属层的数量还可以更多或者更少，例如1层、2层、4层。
接下来，执行步骤104，如图7至图8所示，从介质层16的顶部向刻蚀阻挡层12刻蚀，形成暴露刻蚀阻挡层12的第一通孔T1。
具体的，从介质层16的顶部向刻蚀阻挡层12刻蚀，形成暴露刻蚀阻挡层12的第一通孔T1，包括：从介质层16的顶部向刻蚀阻挡层12刻蚀介质层16以及被介质层16覆盖的第二绝缘层13以形成第一通孔T1，第一通孔T1暴露刻蚀阻挡层12以及覆盖刻蚀阻挡层12侧壁的第二绝缘层13。但不限于此，第一通孔T1也可以只暴露刻蚀阻挡层12，可以理解的，相比第一通孔T1同时暴露刻蚀阻挡层12和位于刻蚀阻挡层12侧壁上的第二绝缘层13的实施例，在第一通孔T1只暴露刻蚀阻挡层12的实施例中，可以预先形成具有更大面积的刻蚀阻挡层12，以保证第一通孔T1的尺寸不变。在一些实施例中，刻蚀阻挡层12的刻蚀速率小于介质层16的刻蚀速率，以在刻蚀介质层16的过程中减少对刻蚀阻挡层12的刻蚀，避免过刻蚀、破坏第一通孔T1的形貌，保证第一通孔T1内壁光滑、均匀。
第一通孔的掩模版的位置参照第一对位标记和/或第二对位标记的位置进行对准。
本公开实施例中，刻蚀阻挡层12预先定位出硅通孔的位置，且依据第一对位标记或第二对位标记的位置可计算出刻蚀阻挡层12的位置。再次参见图7至图8，更具体的，形成第一通孔T1，还包括：在介质层16上形成第一通孔掩膜层28；以第一对位标记作为对准基点，图案化第一通孔掩膜层28，图案化后的第一通孔掩膜层28形成具有第一开口281的掩膜版，即第一通孔T1的掩膜版包括第一开口281，第一开口281的位置与刻蚀阻挡层12的位置对齐，具体实施过程中参照第一对位标记所在的位置以及与刻蚀阻挡层12之间的距离于第一通孔掩膜层28中定义第一开口281的位置。第一开口281暴露介质层16，刻蚀阻挡层12在衬底10平面上的正投影落入第一开口281在衬底10平面上的正投影内；从第一开口281刻蚀介质层16以形成第一通孔T1。
但不限于此，本公开实施例还可以采用第二对位标记进行第一通孔掩膜版的对准。具体的，形成第一通孔T1，还包括：在介质层16上形成第一通孔掩膜层28；以第二对位标记作为对准基点，图案化第一通孔掩膜层28，在第一通孔掩膜层28上形成第一开口281，第一开口281暴露介质层16，刻蚀阻挡层12在衬底10平面上的正投影落入第一开口281在衬底10平面上的正投影内；从第一开口281刻蚀介质层16、第二绝缘层13以形成第一通孔T1。
本公开实施例还可以同时采用第一对位标记和第二对位标记进行第一通孔的掩膜版对准。
接着，执行步骤105，如图9至图11所示，在第一通孔T1内形成第一导电层18。
具体的，在第一通孔T1内形成第一导电层18，包括：
形成第三绝缘材料层17′，第三绝缘材料层17′覆盖第一通孔T1的侧壁、底表面以及介质层16的上表面；
去除覆盖第一通孔T1底表面的第三绝缘材料层17′；形成第一导电材料层18′，第一导电材料层18′覆盖第三绝缘材料层17′并填充第一通孔T1；
对第一导电材料层18′及第三绝缘材料层17′执行平坦化工艺，以分别形成第一导电层18和第三绝缘层17，第一导电层18和第三绝缘层17的上表面与介质层16的上表面齐平，第三绝缘层17覆盖第一通孔T1的侧壁，第一导电层18覆盖第三绝缘层17并填充第一通孔T1。
在一实施例中，第三绝缘层17的厚度和第二绝缘层13的厚度相同。采用相同厚度的第二绝缘层13与第三绝缘层17，保证第一通孔T1的侧壁形态光滑，便于第一导电层18附着在侧壁上形成致密结构，提高第一导电层18的导电性能。第三绝缘材料层17′可以使用化学气相沉积(CVD)、等离子增强CVD(PECVD)、物理气相沉积(PVD)、原子层沉积(ALD)等工艺形成。第三绝缘材料层17′的材料包括但不限于氧化物，例如，氧化硅。
第一导电材料层18′可以使用化学气相沉积(CVD)、等离子增强CVD(PECVD)、物理气相沉积(PVD)、原子层沉积(ALD)、电镀、化学镀、溅射等工艺形成。第一导电材料层18′的材料包括钨(W)、铜(Cu)、钛(Ti)、钽(Ta)、氮化钛(TiN)、氮化钽(TaN)、金属硅化物、金属合金或其任何组合，例如，铜和氮化钛的组合，铜与第三绝缘层17之间设置氮化钛，避免铜向介质层16扩散。
接下来，执行步骤106，如图12至图13所示，从与衬底10的上表面相对的下表面向刻蚀阻挡层12刻蚀衬底10，形成暴露刻蚀阻挡层12的第二通孔T2。
具体的，从衬底10与上表面相对的下表面向刻蚀阻挡层12刻蚀衬底10，形成暴露刻蚀阻挡层12的第二通孔T2，包括：从衬底10与上表面相对的下表面向刻蚀阻挡层12刻蚀衬底10以形成第二通孔T2，第二通孔T2暴露刻蚀阻挡层12以及覆盖刻蚀阻挡层12侧壁的第二绝缘层13。但不限于此，在第一通孔T1只暴露刻蚀阻挡层12的情况下，第二通孔T2亦可以只暴露刻蚀阻挡层12，以保证第一通孔T1的截面尺寸与第二通孔T2的截面尺寸相同。在一些实施例中，形成第二通孔T2，还包括刻蚀位于衬底10上表面的第一绝缘层11。
第二通孔的掩模版的位置参照第一对位标记和/或第二对位标记的位置进行对准。
再次参见图12至图13，具体的，形成第二通孔T2，还包括：在衬底10的下表面形成第二通孔掩膜层29；以第一对位标记作为对准基点，图案化第二通孔掩膜层29，形成具有第二开口291的掩膜版，即第二通孔T2的掩膜版包括第二开口291，第二开口291的位置与刻蚀阻挡层12的位置对齐，具体实施过程中参照第一对位标记所在的位置以及与刻蚀阻挡层12之间的距离于第二通孔掩膜层29中定义第二开口291的位置。第二开口291暴露衬底10的下表面，刻蚀阻挡层12在衬底10平面上的正投影落入第二开口291在衬底10平面上的正投影内；从第二开口291刻蚀衬底10以形成第二通孔T2。在一更具体的实施例中，在从与衬底10的上表面相对的下表面向刻蚀阻挡层12刻蚀之前，将半导体结构倒置，接着刻蚀衬底10以及第一绝缘层11以形成第二通孔T2。
但不限于此，第二通孔T2的位置还可以依据第二对位标记的位置确定。具体的，形成第二通孔T2，还包括：在衬底10的下表面形成第二通孔掩膜层29；以第二对位标记作为对准基点，图案化第二通孔掩膜层29，在第二通孔掩膜层29上形成第二开口291，第二开口291暴露衬底10的下表面，刻蚀阻挡层12在衬底10平面上的正投影落入第二开口291在衬底10平面上的正投影内；从第二开口291刻蚀衬底10以形成第二通孔T2。
本公开实施例还可以同时采用第一对位标记和第二对位标记进行第二通孔的掩膜版对准。
后续将在第二通孔T2内形成第二导电层25(参见图17)。第二通孔T2和第二导电层25(参见图17)均在半导体结构的封装阶段形成，相比位于介质层16内的第一通孔T1和位于第一通孔T1内的第一导电层18，位于衬底10内的第二通孔T2和位于第二通孔T2内的第二导电层25(参见图17)尤为重要，其对信号的传输质量起到至关重要的作用，本公开实施例在形成有源区AA、器件结构15以及位于器件结构15上的金属层M1、M2、M3等结构之后，形成位于衬底10内的第二通孔T2和第二导电层25(参见图17)，避免了在此之前的多种工艺对第二通孔T2和第二导电层25(参见图17)的不良影响，提高了第二通孔T2和第二导电层25(参见图17)的质量，提高了半导体结构的性能。
接着，执行步骤107，如图14所示，去除刻蚀阻挡层12，形成开口24。
具体的，去除刻蚀阻挡层12，形成开口24，包括：去除刻蚀阻挡层12以及覆盖刻蚀阻挡层12侧壁的第二绝缘层13，以形成开口24，开口24暴露第一导电层18。在一些实施例中，开口24还暴露第三绝缘层17。
接着，执行步骤108，如图15至图17所示，在第二通孔T2及开口24内形成第二导电层25。
具体的，在第二通孔T2及开口24内形成第二导电层25，包括：
形成第四绝缘材料层23′，第四绝缘材料层23′覆盖开口24和第二通孔T2的侧壁、由开口24暴露的第一导电层18的表面以及衬底10的下表面；
去除覆盖第一导电层18的表面的第四绝缘材料层23′；形成第二导电材料层25′，第二导电材料层25′覆盖第四绝缘材料层23′并填充开口24和第二通孔T2；
对第二导电材料层25′及第四绝缘材料层23′执行平坦化工艺，以分别形成第二导电层25和第四绝缘层23，第四绝缘层23覆盖开口24和第二通孔T2的侧壁，第二导电层25覆盖第四绝缘层23并填充开口24和第二通孔T2。
在一实施例中，第四绝缘层23的厚度和第三绝缘层17的厚度相同，采用相同厚度的第四绝缘层23和第三绝缘层17，保证第四绝缘层23和第三绝缘层17衔接处光滑，便于第一导电层18和第二导电层25接合，提高第一导电层18和第二导电层25整体的导电性能。第四绝缘材料层23′可以使用化学气相沉积(CVD)、等离子增强CVD(PECVD)、物理气相沉积(PVD)、原子层沉积(ALD)等工艺形成。在一具体实施例中，第四绝缘材料层23′的材料和第三绝缘层17的材料可以相同，例如，氧化硅。
第二导电材料层25′可以使用化学气相沉积(CVD)、等离子增强CVD(PECVD)、物理气相沉积(PVD)、原子层沉积(ALD)、电镀、化学镀、溅射等工艺形成。第二导电材料层25′的材料包括钨(W)、铜(Cu)、钛(Ti)、钽(Ta)、氮化钛(TiN)、氮化钽(TaN)、金属硅化物、金属合金或其任何组合.在一具体实施例中，第二导电材料层25′的材料和第一导电层18的材料相同，例如，铜和氮化钛。
第一导电层18和第二导电层25起到信号传输的作用，本公开实施首先形成第一通孔T1，接着形成第二通孔T2，如此，具有高深宽比的通孔至少分两步刻蚀形成，降低了工艺难度，有效改善第一通孔T1和第二通孔T2的轮廓，避免或减小在通孔内产生缺陷，提高了第一导电层18和第二导电层25的填充质量，同时，作为主要部分的位于衬底10中的第二导电层25，对信号传输起到至关重要的作用，本公开实施例在形成有源区AA、器件结构15以及位于器件结构15上的金属层M1、M2、M3等结构之后，形成位于衬底10内的第二通孔T2和第二导电层25，即，本公开实施例在半导体结构的封装段形成第二通孔T2和第二导电层25，避免了在此之前的多种工艺对第二通孔T2和第二导电层25的影响，提高了第二通孔T2和第二导电层25的质量。此外，本公开实施例在形成第一通孔T1前，在衬底10上形成刻蚀阻挡层12用于定义后续要形成的第一通孔T1和第二通孔T2的位置，保证第一通孔T1和第二通孔T2具有光滑的侧壁，避免在形成第一通孔T1和第二通孔T2时发生过刻蚀，从而影响第一通孔T1和第二通孔T2的形貌。
应当说明的是，本领域技术人员能够对上述步骤顺序之间进行可能的变换而并不离开本公开的保护范围。
本公开实施例还提供一种半导体结构，半导体结构采用上述任一方法制成。
应当说明的是，以上所述，仅为本公开的可选实施例而已，并非用于限定本公开的保护范围，凡在本公开的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本公开的保护范围之内。

Claims (18)

1.一种半导体结构的制造方法，其特征在于，包括：
提供衬底；
形成刻蚀阻挡层，所述刻蚀阻挡层覆盖所述衬底的部分上表面；
在所述衬底上形成介质层，所述介质层覆盖所述刻蚀阻挡层；
从所述介质层的顶部向所述刻蚀阻挡层刻蚀，形成暴露所述刻蚀阻挡层的第一通孔；
在所述第一通孔内形成第一导电层；
从与所述衬底的上表面相对的下表面向所述刻蚀阻挡层刻蚀所述衬底，形成暴露所述刻蚀阻挡层的第二通孔；
去除所述刻蚀阻挡层，形成开口；
在所述第二通孔及所述开口内形成第二导电层。
2.根据权利要求1所述的制造方法，其特征在于，所述第一通孔的掩模版位置及所述第二通孔的掩模版位置参照所述刻蚀阻挡层的位置进行对准。
3.根据权利要求1所述的制造方法，其特征在于，所述刻蚀阻挡层的刻蚀速率小于所述介质层的刻蚀速率。
4.根据权利要求1所述的制造方法，其特征在于，形成刻蚀阻挡层，包括：
在所述衬底上形成刻蚀阻挡材料层；
在所述刻蚀阻挡材料层上形成掩膜叠层；
在所述掩膜叠层上形成掩膜图案；
以所述掩膜图案为掩膜刻蚀所述掩膜叠层和所述刻蚀阻挡材料层，将所述掩膜图案的图形转移至所述刻蚀阻挡材料层上，形成所述刻蚀阻挡层。
5.根据权利要求1所述的制造方法，其特征在于，在形成刻蚀阻挡层之前，所述方法还包括：
形成第一绝缘层，所述第一绝缘层覆盖所述衬底的上表面，所述刻蚀阻挡层位于所述第一绝缘层上。
6.根据权利要求1所述的制造方法，其特征在于，在形成刻蚀阻挡层之后，所述方法还包括：
于所述衬底上形成第二绝缘层，所述第二绝缘层覆盖所述刻蚀阻挡层的侧壁和上表面。
7.根据权利要求6所述的制造方法，其特征在于，在形成所述刻蚀阻挡层之后，所述方法还包括：在所述刻蚀阻挡层的周边区域形成堆叠在所述衬底上表面的器件结构。
8.根据权利要求7所述的制造方法，其特征在于，在所述刻蚀阻挡层的周边区域形成器件结构，包括：
在所述衬底上表面形成器件掩膜层，所述器件掩膜层覆盖所述刻蚀阻挡层；
以图案化后的所述器件掩膜层为掩膜，刻蚀位于所述刻蚀阻挡层周边区域的所述衬底，以在所述衬底内形成隔离沟槽，所述隔离沟槽将所述衬底间隔为多个有源区；
在所述隔离沟槽内形成隔离结构；
在所述隔离结构和所述有源区上形成器件结构。
9.根据权利要求7所述的制造方法，其特征在于，在所述衬底上形成介质层，所述介质层覆盖所述刻蚀阻挡层，包括：
在所述衬底上形成所述介质层，所述介质层覆盖所述器件结构以及所述第二绝缘层。
10.根据权利要求9所述的制造方法，其特征在于，从所述介质层的顶部向所述刻蚀阻挡层刻蚀，形成暴露所述刻蚀阻挡层的第一通孔，包括：
从所述介质层的顶部向所述刻蚀阻挡层刻蚀所述介质层以及被所述介质层覆盖的所述第二绝缘层以形成所述第一通孔，所述第一通孔暴露所述刻蚀阻挡层以及覆盖所述刻蚀阻挡层侧壁的所述第二绝缘层。
11.根据权利要求10所述的制造方法，其特征在于，所述方法还包括：
在形成所述刻蚀阻挡层的同一步骤中，在所述衬底上形成第一对位标记；
在形成所述器件结构的同一步骤中，在所述衬底上形成第二对位标记；
所述第一通孔的掩模版的位置参照所述第一对位标记和/或所述第二对位标记的位置进行对准。
12.根据权利要求10所述的制造方法，其特征在于，在所述第一通孔内形成第一导电层，包括：
形成第三绝缘材料层，所述第三绝缘材料层覆盖所述第一通孔的侧壁、底表面以及所述介质层的上表面；
去除覆盖所述第一通孔底表面的所述第三绝缘材料层；
形成第一导电材料层，所述第一导电材料层覆盖所述第三绝缘材料层并填充所述第一通孔；
对所述第一导电材料层及所述第三绝缘材料层执行平坦化工艺，以分别形成所述第一导电层和第三绝缘层，所述第一导电层和所述第三绝缘层的上表面与所述介质层的上表面齐平，所述第三绝缘层覆盖所述第一通孔的侧壁，所述第一导电层覆盖所述第三绝缘层并填充所述第一通孔。
13.根据权利要求12所述的制造方法，其特征在于，所述第三绝缘层的厚度和所述第二绝缘层的厚度相同。
14.根据权利要求7所述的制造方法，其特征在于，从所述衬底与上表面相对的下表面向所述刻蚀阻挡层刻蚀所述衬底，形成暴露所述刻蚀阻挡层的第二通孔，包括：
从所述衬底与上表面相对的下表面向所述刻蚀阻挡层刻蚀所述衬底以形成所述第二通孔，所述第二通孔暴露所述刻蚀阻挡层以及覆盖所述刻蚀阻挡层侧壁的所述第二绝缘层。
15.根据权利要求14所述的制造方法，其特征在于，所述方法还包括：
在形成所述刻蚀阻挡层的同一步骤中，在所述衬底上形成第一对位标记；
在形成所述器件结构的同一步骤中，在所述衬底上形成第二对位标记；
所述第一通孔的掩模版的位置参照所述第一对位标记和/或所述第二对位标记的位置进行对准。
16.根据权利要求14所述的制造方法，其特征在于，去除所述刻蚀阻挡层，形成开口，包括：
去除所述刻蚀阻挡层以及覆盖所述刻蚀阻挡层侧壁的所述第二绝缘层，以形成所述开口，所述开口暴露所述第一导电层。
17.根据权利要求16所述的制造方法，其特征在于，在所述第二通孔及所述开口内形成第二导电层，包括：
形成第四绝缘材料层，所述第四绝缘材料层覆盖所述开口和所述第二通孔的侧壁、由所述开口暴露的所述第一导电层的表面以及所述衬底的下表面；
去除覆盖所述第一导电层的表面的所述第四绝缘材料层；
形成第二导电材料层，所述第二导电材料层覆盖所述第四绝缘材料层并填充所述开口和所述第二通孔；
对所述第二导电材料层及所述第四绝缘材料层执行平坦化工艺，以分别形成所述第二导电层和第四绝缘层，所述第四绝缘层覆盖所述开口和所述第二通孔的侧壁，所述第二导电层覆盖所述第四绝缘层并填充所述开口和所述第一通孔。
18.一种半导体结构，其特征在于，所述半导体结构采用权利要求1至17中任一项所述的方法制成。
CN202211203762.2A 2022-09-29 2022-09-29 一种半导体结构及其制造方法 Pending CN115513133A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211203762.2A CN115513133A (zh) 2022-09-29 2022-09-29 一种半导体结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211203762.2A CN115513133A (zh) 2022-09-29 2022-09-29 一种半导体结构及其制造方法

Publications (1)

Publication Number Publication Date
CN115513133A true CN115513133A (zh) 2022-12-23

Family

ID=84508652

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211203762.2A Pending CN115513133A (zh) 2022-09-29 2022-09-29 一种半导体结构及其制造方法

Country Status (1)

Country Link
CN (1) CN115513133A (zh)

Similar Documents

Publication Publication Date Title
US7265050B2 (en) Methods for fabricating memory devices using sacrificial layers
US7223693B2 (en) Methods for fabricating memory devices using sacrificial layers and memory devices fabricated by same
US7510963B2 (en) Semiconductor device having multilayer interconnection structure and manufacturing method thereof
US7563668B2 (en) Semiconductor device and method of manufacturing same
TWI727408B (zh) 整合式晶片及其形成方法
US11638376B2 (en) Electronic device having self-aligned contacts
US20090321931A1 (en) Semiconductor device and method of manufacturing the same
US20050130352A1 (en) High density DRAM with reduced peripheral device area and method of manufacture
JP7313489B2 (ja) ３次元メモリデバイスのローカルコンタクトおよびそれを形成するための方法
CN116075153B (zh) 半导体结构及其制备方法
US11538811B2 (en) Dynamic random access memory and method of manufacturing the same
US6423641B1 (en) Method of making self-aligned bit-lines
US11205574B2 (en) Method for forming a semiconductor memory structure
CN115513133A (zh) 一种半导体结构及其制造方法
US20070284743A1 (en) Fabricating Memory Devices Using Sacrificial Layers and Memory Devices Fabricated by Same
TWI761969B (zh) 具有自對準互連之微電子裝置之形成方法及相關裝置及系統
US20240164099A1 (en) Memory device and method for forming the same
US20220376111A1 (en) Semiconductor structure and method of forming the same
US20230017813A1 (en) Conductive layers in memory array region and methods for forming the same
TWI389261B (zh) 埋入式閘極字元線ｄｒａｍ裝置的堆疊式電容結構及堆疊式電容的製造方法
US20070010089A1 (en) Method of forming bit line of semiconductor device
KR100728969B1 (ko) 반도체 소자의 제조방법
CN117954380A (zh) 半导体结构及其制备方法
KR930010082B1 (ko) 고집적 소자용 콘택제조방법
US20080044970A1 (en) Memory structure and method for preparing the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination