CN115510784A - 芯片的电磁干扰分析方法及其装置、电子设备 - Google Patents

Abstract

本申请涉及芯片设计技术领域，提供一种芯片的电磁干扰分析方法及其装置、电子设备。该方法包括：对芯片设计验证时的仿真模块加载激励信号，使所述仿真模块基于所述芯片的电路结构生成输出信号；对所述输出信号进行时频分析，得到所述输出信号的频谱信息；以及根据所述频谱信息判断所述芯片是否满足预定的电磁干扰（EMI）要求。根据本申请能够在芯片设计阶段进行电磁干扰分析，有利于在芯片设计阶段减少电磁干扰问题，从而能够降低电子产品的设计成本。此外，本申请还能根据频谱信息并结合从时域信息里提取的周期性码型，修改芯片的设计方案，从而使芯片满足预定的电磁干扰要求。

Description

芯片的电磁干扰分析方法及其装置、电子设备

技术领域

本申请涉及芯片设计技术领域，尤其涉及芯片的电磁干扰分析方法及其装置、电子设备。

背景技术

各个国家对电子产品的电磁干扰（EMI）都有相应的限值要求，只有满足了相应的限制要求的电子产品才能在当地上市销售。因此，电子产品中的芯片在上市前，需要对其进行电磁干扰分析。

现有技术中，通常在电路板设计完成后，安装芯片，然后进行电磁干扰测试，如果发现电磁干扰问题，再从板级或者系统级去解决电磁干扰问题。电磁干扰问题越早考虑，越早解决，费用越小，效果越好，成本越低。而芯片端往往是产生电磁干扰的源头，尤其是高速数字芯片，只要尽早发现在芯片设计初的EMI问题并加以分析抑制就会极大的降低产品设计成本和交付周期，并提高产品可靠性。

应该注意，上面对技术背景的介绍只是为了方便对本申请的技术方案进行清楚、完整的说明，并方便本领域技术人员的理解而阐述的。不能仅仅因为这些方案在本申请的背景技术部分进行了阐述而认为上述技术方案为本领域技术人员所公知。

发明内容

现有的电磁干扰分析的局限性在于：在芯片制造完成后才能发现电磁干扰问题，无法在芯片设计阶段就发现芯片存在的电磁干扰问题，所以，往往要从板级或系统级解决电磁干扰问题，会增加产品成本，例如，要增加接地屏蔽滤波等手段需要增加成本；此外，电磁干扰问题严重时还会洗板从而使产品交付延期，进一步增加成本。

为了解决至少上述技术问题或类似的技术问题，本申请实施例提供一种芯片的电磁干扰分析方法及其装置、电子设备。在该电磁干扰分析方法中，在芯片的设计阶段，对芯片的仿真模块输入激励信号使其产生输出信号，对该输出信号进行时频分析，从而基于时频分析的结果判断芯片是否满足预定的电磁干扰要求。由此，能够在芯片设计阶段进行电磁干扰分析，有利于在芯片设计阶段减少电磁干扰问题，从而能够降低电子产品的设计成本。

本申请实施例提供一种芯片的电磁干扰（EMI）分析方法，所述方法包括：

对芯片设计验证时的仿真模块输入激励信号，使所述仿真模块基于所述芯片的电路结构生成输出信号；

对所述输出信号进行时频分析，得到所述输出信号的频谱信息；以及

根据所述频谱信息判断所述芯片是否满足预定的电磁干扰（EMI）要求。

本申请实施例还提供一种芯片的电磁干扰分析装置，所述装置包括：

激励信号输入单元，其对芯片的仿真模块输入激励信号，使所述仿真模块基于所述芯片的电路结构生成输出信号；

时频分析单元，其对所述输出信号进行时频分析，得到所述输出信号的频谱信息；以及

判断单元，其根据所述频谱信息判断所述芯片是否满足预定的电磁干扰（EMI）要求。

本申请实施例的有益效果在于：能够在芯片设计阶段进行电磁干扰分析，有利于在芯片设计阶段减少电磁干扰问题，从而能够降低电子产品的设计成本。

参照后文的说明和附图，详细公开了本申请的特定实施方式，指明了本申请的原理可以被采用的方式。应该理解，本申请的实施方式在范围上并不因而受到限制。在所附权利要求的条款的范围内，本申请的实施方式包括许多改变、修改和等同。

针对一种实施方式描述和/或示出的特征可以以相同或类似的方式在一个或更多个其它实施方式中使用，与其它实施方式中的特征相组合，或替代其它实施方式中的特征。

应该强调，术语“包括/包含”在本文使用时指特征、整件、步骤或组件的存在，但并不排除一个或更多个其它特征、整件、步骤或组件的存在或附加。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。在附图中：

图1是本申请的芯片的电磁干扰分析方法的一个示意图；

图2是从输出信号中提取出周期性码型的方法的一个示意图；

图3是对显卡GDDR6的C/A线生成的输出信号的傅里叶变换结果的一个示意图；

图4是对输出信号再次进行傅里叶变换的结果的一个示意图；

图5是本申请的芯片的电磁干扰分析装置的一个示意图；

图6是电子设备的一个示意图。

具体实施方式

参照附图，通过下面的说明书，本申请的前述以及其它特征将变得明显。在说明书和附图中，具体公开了本申请的特定实施方式，其表明了其中可以采用本申请的原则的部分实施方式，应了解的是，本申请不限于所描述的实施方式，相反，本申请包括落入所附权利要求的范围内的全部修改、变型以及等同物。下面结合附图对本申请的各种实施方式进行说明。这些实施方式只是示例性的，不是对本申请的限制。

在本申请实施例中，术语“第一”、“第二”、“上”、“下”等用于对不同元素从称谓上进行区分，但并不表示这些元素的空间排列或时间顺序等，这些元素不应被这些术语所限制。术语“和/或”包括相关联列出的术语的一种或多个中的任何一个和所有组合。术语“包含”、“包括”、“具有”等是指所陈述的特征、元素、元件或组件的存在，但并不排除存在或添加一个或多个其他特征、元素、元件或组件。

在本申请实施例中，单数形式“一”、“该”等包括复数形式，应广义地理解为“一种”或“一类”而并不是限定为“一个”的含义；此外术语“所述”应理解为既包括单数形式也包括复数形式，除非上下文另外明确指出。此外术语“根据”应理解为“至少部分根据……”，术语“基于”应理解为“至少部分基于……”，除非上下文另外明确指出。

第一方面的实施例

本申请第一方面的实施例提供一种芯片的电磁干扰（ElectromagneticInterference，EMI）分析方法。

图1是本申请的芯片的电磁干扰分析方法的一个示意图。如图1所示，该分析方法包括：

操作101、对芯片设计验证时的仿真模块输入激励信号，使该仿真模块基于该芯片的电路结构生成输出信号；

操作102、对输出信号进行时频分析，得到输出信号的频谱信息；以及

操作103、根据频谱信息判断该芯片是否满足预定的电磁干扰要求。

根据第一方面的实施例，在芯片的设计和验证阶段，对芯片的仿真模块输入激励信号使其产生输出信号，对该输出信号进行时频分析，从而基于时频分析的结果判断芯片是否满足预定的电磁干扰要求。由此，能够在芯片设计阶段进行电磁干扰分析，有利于在芯片设计阶段减少电磁干扰问题，从而能够降低电子产品的设计成本。

在本申请中，芯片的仿真模块可以由电路仿真软件来实现，该电路仿真软件能够基于芯片的内部电路结构进行仿真，从而模拟该芯片的运行。电路仿真软件例如是Proteus，PSIM或 Multisim等，此外，也可以是其它的电路仿真软件。

在操作101中，可以向芯片的仿真模块中的芯片接口输入激励信号，从而分析由该接口带来的电磁干扰。例如，可以通过加载相应激励并做数据采集，再经由寄存器传输级（register-transfer level, RTL）来实现操作101。

在芯片中，尤其是高速数字芯片中，接口的种类在不断增加，接口（interface）的数据传输速率也越来越高。因此，可以根据接口的数据传输速率，来确定输入激励信号的接口。例如，对于芯片中新增的数据传输速率较高的接口，可以输入激励信号，以分析该接口带来的电磁干扰；又例如，由于芯片的升级导致某些原有接口的数据传输速率提高，也可以将这些接口作为电磁干扰的分析对象，对这些接口输入激励信号。

在操作101中，可以根据接口的实际应用场景，向该接口数据激励信号。该激励信号可以包括如下激励信号中的至少一种：

芯片的内建自我测试（Built In Self Test）激励信号，该激励信号针对芯片的某些预定功能而设置；周期性激励信号，该周期性激励信号可以用于直接模拟电磁干扰实测场景中最坏（worse）情况下的逻辑位变化情况；随机状态下的数据流的激励信号，该激励信号能够用于模拟该芯片在日常使用场景中的随机状态下输出信号的逻辑位变化情况。

在操作101中，可以输入上述激励信号中的任一种，或者先后输入任意两种。此外，也可以先后输入上述三种激励信号，由此，能够针对该接口在各种工作模式下对应的输出信号进行模拟。此外，本申请可以不限于此，输入的激励信号也可以是其它类型。

在操作101中，芯片的仿真模块被输入激励信号的情况下，该仿真模块能够生成输出信号，并从该芯片的输出端输出。该芯片例如可以是控制器，图形处理器或者缓存等，本申请对此并不做限制。该输出信号可以是不同时刻幅值不一的数字波形脉冲，该数字波形脉冲可以含有过充、下冲、抖动等电路级引入的信号畸变。

在操作102中，对操作101生成的输出信号进行时频分析，得到输出信号的频谱信息。该时频分析例如是傅里叶变换，由此，将时域的输出信号转换为频域。输出信号的频谱信息例如包括频域的功率谱密度（Power Spectral Density，PSD），功率谱密度用于表示信号在不同频点的功率密度。此外，频谱信息也可以是用来反映电磁干扰程度的其它的信息，本申请不限于功率谱密度。

在操作103中，对操作102生成的频谱信息进行分析，判断该芯片是否满足预定的电磁干扰（EMI）要求。例如，可以分析操作102得到的频域的功率谱密度，判断其中是否存在离散的尖峰频率辐射点：如果不存在离散的尖峰频率辐射点，则判断为该芯片满足预定的电磁干扰要求；如果存在离散的尖峰频率辐射点，可以进一步分析该离散的尖峰频率辐射点，比如，将该离散的尖峰频率辐射点的幅度（即，功率密度）与该芯片的上一代芯片的输出信号的频谱信息作比较，如果该幅度低于或等于上一代芯片的输出信号的频谱信息中同一频率辐射点的幅度，则判断为该芯片满足预定的电磁干扰要求，否则，则判断为该芯片不满足预定的电磁干扰要求，又比如，可以将该离散的尖峰频率辐射点的幅度（即，功率密度）与预设的阈值作比较，如果该幅度低于或等于预设的阈值，则判断为该芯片满足预定的电磁干扰要求，否则，则判断为该芯片不满足预定的电磁干扰要求。

在至少一个实施例中，如图1所示，该芯片的电磁干扰分析方法还包括：

操作104、在判断为该芯片不满足预定的电磁干扰要求的情况下，从该输出信号中提取出周期性码型（bits pattern）。

在数字芯片中，数字信号中的周期性码型（bits pattern）会产生功率密度较高的电磁干扰。因此，在本申请的操作104中，从输出信号中提取周期性码型，以找到输出信号中产生电磁干扰的主要因素。

码型，是指信号中各比特的数据的组合形式。例如，一段信号中各比特的数据（即，数据流）为01010101，其中，01周期性地出现，因此，该段信号具有周期性码型；又例如，一段信号中各比特的数据为xy01xy01xy01xy01，其中，x是0或1，y是0或1，xy01周期性地出现，因此，该段信号具有周期性码型；再例如，一段信号中各比特的数据为001000101110，其中，不存在周期性出现的码流，所以，该段信号不具有周期性码型。

在至少一个实施例中，如图1所示，该芯片的电磁干扰分析方法还包括：

操作105、基于提取出的周期性码型，修改该芯片的设计方案。

在操作105中，可以针对操作104中提取出的周期性码型，确定芯片的设计方案中导致该周期性码型的因素。例如，针对该周期性码型，可以结合操作102得到的离散的尖峰频率辐射点和/或操作101中涉及的接口的工作协议，确定哪个或哪些周期性码型是导致电磁干扰的原因。在一个具体实施方式中，可以构建数据库，该数据库中可以存储不同的周期性码型、离散的尖峰频率辐射点和/或接口的工作协议之间的对应关系，由此，可以基于该对应关系，确定导致电磁干扰的周期性码型。

在操作105中，在确定导致电磁干扰的周期性码型之后，可以修改芯片的设计方案，从而打乱该周期性码型的周期特性。其中，芯片的设计方案包括：该芯片的接口的工作协议，和/或该芯片的电路结构，和/或该芯片的时钟特性等。

在操作105中，修改芯片的设计方案，可以包括如下方式中的至少一者：通过修改电路结构或接口的工作协议来达到不生成或者破坏周期性码型的目的，比如使得在检测到导致电磁干扰的该周期性码型开始出现后及时翻转信号中的比特位，从而破坏码型的周期性；对一定长度的输出信号做扰码（scrambling）处理，使该输出信号在频域呈现白噪声特性，其中，扰码处理的方式可以参考相关技术；基于扩频时钟（Spread Spectrum Clock，SSC）技术对芯片的参考时钟进行频谱扩展处理，从而使输出信号的频谱能量不会集中在某些尖峰。在一个具体实施方式中，可以构建数据库，该数据库中可以存储不同的周期性码型、不同的接口以及芯片的设计方案的修改方式之间的对应关系，由此，可以基于该对应关系，确定对芯片的设计方案进行怎样的修改。

操作105修改后的芯片的设计方案会使芯片的仿真模块发生对应的修改。修改后的仿真模块会再次被输入激励信号，即，再次进行操作101、操作102和操作103，如果芯片仍然不满足预定的电磁干扰要求，则再次进行操作104和操作105。由此，通过本申请的电磁干扰分析方法，使芯片满足预定的电磁干扰要求。

图2是从输出信号中提取出周期性码型的方法的一个示意图，用于实现操作104。如图2所示，从输出信号中提取出周期性码型的方法包括：

操作201、将原始数据流进行L次移位，生成L条数据流；

操作202、提取每条数据流中的周期性码型，并计算各周期性码型重复出现的次数；以及

操作203、基于从两条以上的数据流中提取出的周期性码型的重复出现的次数，确定从该输出信号中提取出的周期性码型。

在操作201中，原始数据流可以通过如下方式得到：对预定时间段内的输出信号的时域波形进行电平判断和码元提取，从而生成的原始数据流，该原始数据流可以是数字信号，该数字信号的每一位（bit）或比特可以是0或1，例如，该输出信号是10110101011000110等。

其中，对时域波形进行电平判断和码元提取，例如包括：计算时域波形的电平的平均值，判断时域波形中的每个采样点的电平是否高于该平均值，如果高于或等于平均值，那么该采样点在原始数据流中对应的码元为1，如果低于该平均值，该采样点在原始数据流中对应的码元为0。由此，能够生成原始数据流。

在操作201中，将预定时间段内的输出信号进行L次移位，生成L条数据流。其中，L是大于1的自然数。该预定时间段例如是10秒或15秒等。L是周期性码型的长度，即，周期性出现的码型中所包含的比特数，例如，对于数据流0101010101，其中的周期性码型为01，周期性码型的长度为2，由此，在操作201中，对预定时间段内的输出信号进行2次移位，生成2条数据流。

在操作201中，进行L次移位时，可以是依次向同一方向进行移位，其中，第k次移位是将该预定时间段内的输出信号向左或向右移动k位，k为自然数，并且，k小于或等于L。例如，第1次移位是将该预定时间段内的输出信号向左或向右移动1位，第2次移位是将该预定时间段内的输出信号向左或向右移动2位等。

如图2所示，在操作201之前，可以通过操作204，设定L的初始值。在操作202之后，可以通过操作205，判断L是否大于1，判断为是，则进入操作206，将L-1的结果赋予L，再次回到操作201，由此，能够遍历L从最大值变化到1的情况。

此外，在操作205中，当判断为否（即，L小于或等于1）时，意味着L成为最小值，即，针对L从最大值到最小值的各个取值，都分别完成了各数据流中相同码型的提取。

在操作202中，针对操作201生成的L条数据流中的每一条，都提取该条数据流中的周期性码型，并计算各周期性码型重复出现的次数。即，对于操作201生成的L条数据流中的每一条，都进行操作202。

如图2所示，操作202可以包括如下操作：

操作2021、计算该数据流中间隔为n个比特（bits）且长度为L的相同码型的出现次数，其中，n是0或自然数；以及

操作2022、在该相同码型的出现次数大于预定值（i）时，判定该相同码型为周期性码型。

在操作2021中，对于该数据流，可以间隔n个比特提取长度为L的码型，在码型相同的情况下，判断相同码型连续出现的个数。其中，相同码型连续出现，是指：相同码型之间间隔n个比特。例如，对于码流010010000111001，001是相同码型，该相同码型之间间隔2个比特特，该相同码型连续出现的个数为3。

通过设置n，能够扩大周期性码型的提取范围，便于改进芯片的电磁干扰性能。例如，如果数据流中反复出现码型xy01，其中，x、y为任意取值，该码型也会产生较高的电磁辐射能量，所以，在操作2021中，通过设置n为2，可以提取出相同码型01，由此，避免遗漏对电磁辐射产生较大影响的重要码型；又例如，n为3时，如果数据流中反复出现xyz01，其中，x、y、z为任意取值，在操作2021中，通过设置n为3，可以提取出相同码型01。

在操作2021中，针对一条数据流，可以提取出一个或多个相同码型，可以分别记录各相同码型连续出现的次数。

在操作2022中，针对提取出的各相同码型中的每一个相同码型，判断该相同码型连续出现的次数是否大于预定值i，i可以是自然数。如果判断为否，则丢弃对该相同码型的记录信息。如果判断为是，则进入操作2023，记录该相同码型，以及该相同码型的出现次数。

如图2所示，操作202还包括：

操作2024、判断n是否等于0。判断为否，则进入操作2025，将n-1的值赋予n，并回到操作2021，针对更新后的n再次进行相同码型的提取。判断为是，则结束操作202，进入下一个操作，例如，进入操作205。

此外，在至少一个实施例中，如图2所示，在操作2021之前，可以通过操作2026，设定n的初始值，n可以小于L。

如图2所示，在操作203中， 可以将操作202中提取出的所有相同码型按照重复出现次数从多到少的顺序进行排序，将前T个码型作为从该预定时间段内的输出信号中提取出的周期性码型。

例如，如图2所示，操作203可以包括：

操作2031、将操作202中提取出的所有相同码型按照重复出现次数从多到少的顺序进行排序；

操作2032、指定需要提取的码型的数量T，例如，用户可以通过输入设备输入T，从而指定需要提取的码型的数量T；以及

操作2033、输出T个码型，例如，按照操作2031得到的重复出现次数从多到少的顺序，提取前T个码型，作为周期性码型。提取出的T个周期性码型可以被输出到显示设备进行显示。

其中，在操作2031中，在计算相同码型重复出现的次数时，为了防止雷同的码型影响计算结果，可以判断是否存在雷同的码型，如果出现多个雷同的码型，那么将多个雷同的码型中重复出现的次数最多的码型作为一个相同码型，将多个雷同的码型中的其它码型做丢弃处理，例如，被丢弃的码型的重复出现的次数可以不再记录。这样，在操作2031中，能够在排除了雷同的码型的情况下，对剩余的相同码型进行排序。

在一个具体实施方式中，判断是否存在雷同的码型的方法例如是：针对操作202提取出的例如M（M为自然数）个相同码型，对各相同码型，进行自循环或自相加后再进行自循环，得到循环后的码型，判断循环后的码型是否与其它的至少一个相同码型相同，如果相同，判断为雷同的码型。例如：第k个相同码型为0011，重复出现了100次；第l个相同码型为0110，重复出现了90次；第m个相同码型为1001，重复出现了98次；对第k个相同码型进行自循环后，得到0110，1100，1001这样的3个码型，其中，0110与第l个相同码型相同，1001与第m个相同码型相同，所以，第k个相同码型、第l个相同码型、第m个相同码型属于雷同的码型，由此，保留重复次数最多的第k个相同码型，丢弃第l个相同码型和第m个相同码型。

此外，在图2中，还可以具有操作207。在操作207中，可以将该预定时间段的输出信号中长度大于w的连续0或连续1的比特剔除，由此，减少计算量。

下面，结合一个具体实例，说明本申请的电磁干扰（EMI）分析方法。

步骤1：为了生成贴近实际EMI测试中的输出信号，需要在芯片的仿真模块中，给芯片接口加载正确可靠的激励信号，这样才能真实反映后期EMI实际测试的结果。激励信号至少需要包括如下三种：第一种，采用芯片的功能验证内建自我测试样式（pattern）作为激励信号，比如测试内存（memory）的MBIST；第二种，模拟EMI最极端状态下的周期性比特流01010101…和001100110011等样式，输入激励信号，比如memory的DQ 线可以采用一个时间段（例如，一个burst）内用0x5555，0xAAAA，0x3333和0xCCCC作为激励信号进行重复读写来生成输出信号；第三种，激励信号覆盖日常随机状态下输出信号的数据流样式，例如，数据流允许空闲（idle），允许满负荷运作等等随机状态。

步骤2：对各种激励信号生成的输出信号分别进行傅里叶变换，在傅里叶变换的结果为存在离散频率尖峰频点的情况下，将该离散频率尖峰频点信息与上一代接口的仿真和实测结果做对比，判断该芯片是否满足预定的电磁干扰（EMI）要求。

例如，图3是对显卡GDDR6的C/A线生成的输出信号的傅里叶变换结果，横轴表示频率，纵轴表示功率密度。其中，在C/A的基频以及1/2谐波频率点具有尖峰辐射点301~307，这些尖峰辐射点已在实际系统级的EMI实测中发现会导致芯片无法满足预定的电磁干扰要求。因此，图3所示的傅里叶变换结果表明，该芯片不满足预定的电磁干扰要求。

步骤3：当在步骤2判断为芯片不满足预定的电磁干扰要求时，提取输出信号中的周期性码型（例如，基于本申请图1的操作104的方法进行提取），结合步骤2得到的尖峰辐射点分析哪几个周期性码型是导致尖峰辐射点产生的原因。比如，对提取出的周期性码型进行傅里叶变换，得到这些周期性码型各自对应的尖峰辐射点，如果该尖峰辐射点与图3的尖峰辐射点的频率位置相同，那么该周期性码型就是引起图3的该尖峰辐射点的码型。例如，通过分析发现，引起图3中的尖峰辐射点的周期性码型主要是码型是xy11(xyz1)和x1这两种，其中，xy11导致1/2谐波频率点的尖峰辐射，x1导致C/A的基频及其谐波的尖峰辐射。

步骤4：在确定了周期性码型后，基于接口协议判定，产生xy11和x1的原因是C/A总是2个bits一组一起发送，当空闲（idle）状态时，该2个bits会被强制拉到高电平，即成为‘11’，从而当接口被输入激励信号时会出现与‘读-IDLE-读-IDLE-写-IDLE…’对应的数据流，即，出现xy11xy11xy11…这样的数据流，其中的“11”对应于idle。时域的周期性越长导致频域的离散尖峰辐射点的能量越高，最终导致芯片无法满足预定的电磁干扰（EMI）要求。

步骤5：针对步骤3提取的周期性码型以及步骤4确定的原因，可以通过如下的方式修改芯片的设计方案：修改芯片的设计方案，使得空闲（idle）状态下不让C/A线拉到高11，例如，在空闲状态下，使C/A线等信号线上的信号具有至少两种码元，具体地，在一个例子中，可以使得C/A线等信号线强制保持上一个状态不变，即，从xy11变成xyyy，其中，后面两个y表示与第一个y保持相同的状态，在另一个例子中，在空闲状态下，使C/A线等信号线上的信号成为随机变化（例如，成为伪随机信号）；和/或，可以调整CABI-AC协议，基于调整后的协议，可以将当前拍的数据与上一拍的数据对比，判断当前拍需要翻转的次数，如果该次数超过了预定阈值（例如，CABI_THRESH），则翻转当前拍的数据，从而破坏输出信号的周期性，能够改善C/A的相应谐波频率点（例如，1/2谐波频率点）的尖峰辐射。此外，在另一个例子中，修改芯片的设计方案，也可以是如下的方式，即：分析出某个信号线或接口传输的信号中具有周期性码元，其中，一组周期性码元中具有T个码元，这种情况下，可以修改芯片的设计方案，使得针对该信号线或接口，每隔R组该周期性码元插入W组随机码元，其中，该一组随机码元中可以包括S个码元，R、S、T、W均为自然数，S可以等于T或者S小于T或者S大于T，其中，S越大，电磁辐射的降低效果越显著；W越大，电磁辐射的降低效果越显著；R越小，电磁辐射的降低效果越显著。

步骤6：针对步骤5所述的修改后的芯片的设计方案，使用寄存器传输级（RTL，Register Transfer Level）编程语言（例如，VHDL/Verilog/System Verilog等硬件描述语言）来对电路以寄存器间传输的形式进行描述然后进行逻辑综合，形成与修改后的芯片的设计方案对应的新的仿真模块，并且，回到步骤1，对新的仿真模块重新加载激励信号，生成输出信号，并在步骤2中对输出信号再次进行傅里叶变换。图4是对输出信号再次进行傅里叶变换的结果的一个示意图。如图4所示，频域上0-10GHz之间的尖峰频点301a~307a相比于301~307分别下降了15个dB以上。

根据第一方面的实施例，在芯片的设计阶段，对芯片的仿真模块输入激励信号使其产生输出信号，对该输出信号进行时频分析，从而基于时频分析的结果判断芯片是否满足预定的电磁干扰要求。由此，能够在芯片设计阶段进行电磁干扰分析，有利于在芯片设计阶段减少电磁干扰问题，从而能够降低电子产品的设计成本。

第二方面的实施例

本申请第二方面的实施例提供一种芯片的电磁干扰分析装置，与第一方面的实施例的芯片的电磁干扰分析方法对应。

如图5所示，该电磁干扰分析装置500包括：

激励信号输入单元501，其对芯片设计验证时的仿真模块输入激励信号，使所述仿真模块基于所述芯片的电路结构生成输出信号；

时频分析单元502，其对所述输出信号进行时频分析，得到所述输出信号的频谱信息；以及

判断单元503，其根据所述频谱信息判断所述芯片是否满足预定的电磁干扰（EMI）要求。

如图5所示，该电磁干扰分析装置500还包括：

周期性码型提取单元504，其从输出信号中提取出周期性码型。

在至少一个实施例中，周期性码型提取单元504从该输出信号中提取出周期性码型，包括：

对预定时间段内的所述输出信号的时域波形进行电平判断和码元提取，得到原始数据流；

将该原始数据流进行L次移位，生成L条数据流，其中，L是大于1的自然数；

提取每条数据流中的周期性码型，并计算各周期性码型重复出现的次数；以及

基于从所述两条以上的数据流中提取出的周期性码型的重复出现的次数，确定从所述输出信号中提取出的周期性码型。

在至少一个实施例中，周期性码型提取单元504提取每条数据流中的周期性码型，包括：

计算所述数据流中间隔为n个比特（bits）且长度为L的相同码型的出现次数；以及

在所述相同码型的出现次数大于预定值时，判定所述相同码型为周期性码型，其中，n是0或自然数。

如图5所示，该电磁干扰分析装置500还包括：

方案修改单元505，其基于周期性码型，修改芯片的设计方案。

在第二方面的实施例中，电磁干扰分析装置500的各单元的详细说明，可以参考第一方面的实施例中对相应的步骤的说明。

第三方面的实施例

第三方面的实施例提供一种电子设备，该电子设备具有第二方面的实施例所述的电磁干扰分析装置500。

该电子设备例如可以是计算机、服务器、工作站、膝上型计算机、智能手机，等等；但本申请实施例不限于此。

图6是电子设备的一个示意图。如图1所示，电子设备600可以包括：处理器（例如中央处理器CPU）610和存储器620；存储器620耦合到中央处理器610。其中该存储器620可存储各种数据；此外还存储信息处理的程序621，并且在处理器610的控制下执行该程序621。

在一些实施例中，电磁干扰分析装置500的功能被集成到处理器610中实现。其中，处理器610被配置为实现如第一方面和第三方面的实施例所述的方法。

在一些实施例中，电磁干扰分析装置500与处理器610分开配置，例如可以将电磁干扰分析装置500配置为与处理器610连接的芯片，通过处理器610的控制来实现电磁干扰分析装置500的功能。

此外，如图6所示，电子设备600还可以包括：输入输出（I/O）设备630和显示器640等；其中，上述部件的功能与现有技术类似，此处不再赘述。值得注意的是，电子设备600也并不是必须要包括图6中所示的所有部件；此外，电子设备600还可以包括图6中没有示出的部件，可以参考相关技术。

本申请的实施例还提供一种计算机设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述计算机程序时实现第一方面的实施例中的方法。

本申请的实施例还提供一种计算机可读存储介质，所述计算机可读存储介质存储有计算机程序，所述计算机程序被处理器执行时实现第一方面的实施例中的方法。

本申请的实施例还提供一种计算机程序产品，所述计算机程序产品包括计算机程序，所述计算机程序被处理器执行时实现第一方面的实施例中的方法。

本申请各实施例的技术方案中对数据的获取、存储、使用、处理等均符合国家法律法规的相关规定。

本领域内的技术人员应明白，本申请的实施例可提供为方法、系统、或计算机程序产品。因此，本申请可采用完图全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本申请可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质（包括但不限于磁盘存储器、CD-ROM、光学存储器等）上实施的计算机程序产品的形式。

本申请是参照根据本申请实施例的方法、设备（系统）、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。

这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。

这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。

以上所述的具体实施例，对本申请的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本申请的具体实施例而已，并不用于限定本申请的保护范围，凡在本申请的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (15)

1.一种芯片的电磁干扰分析方法，其特征在于，所述方法包括：

对芯片设计验证时的仿真模块输入激励信号，使所述仿真模块基于所述芯片的电路结构生成输出信号；

对所述输出信号进行时频分析，得到所述输出信号的频谱信息；以及

根据所述频谱信息判断所述芯片是否满足预定的电磁干扰要求。

2.如权利要求1所述的方法，其特征在于，

在判断为所述芯片不满足预定的电磁干扰要求的情况下，该方法还包括：

从所述输出信号中提取出周期性码型。

3.如权利要求2所述的方法，其特征在于，

从所述输出信号中提取出周期性码型，包括：

对预定时间段内的所述输出信号的时域波形进行电平判断和码元提取，生成原始数据流；

将所述原始数据流进行L次移位，生成L条数据流，其中，L是大于1的自然数；

提取每条数据流中的周期性码型，并计算各周期性码型重复出现的次数；以及

基于从所述两条以上的数据流中提取出的周期性码型的重复出现的次数，确定从所述输出信号中提取出的周期性码型。

4.如权利要求3所述的方法，其特征在于，

提取每条数据流中的周期性码型，包括：

计算所述数据流中以间隔n个比特后循环周期出现且长度为L的相同码型的出现次数；以及

在所述相同码型的出现次数大于预定值时，判定所述相同码型为周期性码型，

其中，n是0或自然数。

5.如权利要求2所述的方法，其特征在于，所述方法还包括：

基于所述周期性码型，修改所述芯片的设计方案。

6.如权利要求5所述的方法，其特征在于，

修改所述芯片的设计方案，包括：

通过修改电路结构或接口的工作协议使得在检测到导致电磁干扰的该周期性码型出现时翻转信号中的比特位；和/或

对芯片的输出信号进行扰码处理；和/或

芯片的参考时钟进行频谱扩展处理。

7.如权利要求1所述的方法，其特征在于，

所述激励信号包括如下激励信号中的至少一种：

芯片的内建自我测试激励信号；

周期性比特流激励；

随机状态下的数据流的激励信号。

8.一种芯片的电磁干扰分析装置，其特征在于，所述装置包括：

激励信号输入单元，其对芯片设计验证时的仿真模块输入激励信号，使所述仿真模块基于所述芯片的电路结构生成输出信号；

时频分析单元，其对所述输出信号进行时频分析，得到所述输出信号的频谱信息；以及

判断单元，其根据所述频谱信息判断所述芯片是否满足预定的电磁干扰要求。

9.如权利要求8所述的装置，其特征在于，

所述装置还包括：

周期性码型提取单元，其从所述输出信号中提取出周期性码型。

10.如权利要求9所述的装置，其特征在于，

从所述输出信号中提取出周期性码型，包括：

对预定时间段内的所述输出信号的时域波形进行电平判断和码元提取，生成原始数据流；

将所述原始数据流进行L次移位，生成L条数据流，其中，L是大于1的自然数；

提取每条数据流中的周期性码型，并计算各周期性码型重复出现的次数；以及

基于从所述两条以上的数据流中提取出的周期性码型的重复出现的次数，确定从所述输出信号中提取出的周期性码型。

11.如权利要求10所述的装置，其特征在于，

提取每条数据流中的周期性码型，包括：

计算所述数据流中以间隔n个比特后循环周期出现且长度为L的相同码型的出现次数；以及

在所述相同码型的出现次数大于预定值时，判定所述相同码型为周期性码型，

其中，n是0或自然数。

12.如权利要求9所述的装置，其特征在于，

所述装置还包括：

方案修改单元，其基于所述周期性码型，修改所述芯片的设计方案。

13.一种电子设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，其特征在于，所述处理器执行所述计算机程序时实现权利要求1至7中的任一项所述的方法。

14.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质存储有计算机程序，所述计算机程序被处理器执行时实现权利要求1至7中的任一项所述的方法。

15.一种计算机程序产品，其特征在于，所述计算机程序产品包括计算机程序，所述计算机程序被处理器执行时实现权利要求1至7中的任一项所述的方法。

Images