CN115509288B - 芯片核心调压补偿系统 - Google Patents
芯片核心调压补偿系统 Download PDFInfo
- Publication number
- CN115509288B CN115509288B CN202211315171.4A CN202211315171A CN115509288B CN 115509288 B CN115509288 B CN 115509288B CN 202211315171 A CN202211315171 A CN 202211315171A CN 115509288 B CN115509288 B CN 115509288B
- Authority
- CN
- China
- Prior art keywords
- vdd
- chip core
- voltage
- digital delay
- clock signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Electrical Variables (AREA)
Abstract
本发明涉及一种芯片核心调压补偿系统,包括与芯片核心相连接的数字延迟变换器和目标工作曲线;数字延迟变换器包括N个串联的延迟单元Ln、第一端口和第二端口,第一端口用于输入VDD,第二端口用于输入第一时钟信号,并按照Ln的顺序传输;数字延迟变换器用于在Tx时刻采集每一Ln对应的时钟信号Cn x,获取C1 x当前上升沿在每一Cn x上对应的采样点,并依次标注在C1 x上,输出位于C1 x当前上升沿之后一下降沿之前的最近一个采样点的序号Ux,并传输给芯片核心;基于目标工作曲线确定U0和E,若U0‑Ux>R,则芯片核心用于基于U0‑Ux和E补偿VDD。本发明能够及时对芯片核心进行调压补偿,提高了芯片核心的性能。
Description
技术领域
本发明涉及芯片技术领域,尤其涉及一种芯片核心调压补偿系统。
背景技术
芯片核心通常维持在设定内部工作电压(VDD)下运行,但是当出现较大负载时,会造成芯片核心的内部工作电压下降,且负载越大,下降幅度越明显,当下降到一定程度时,会大大影响芯片核心的性能。由此可知,如何监控芯片核心内部工作电压变化,并及时准确地进行调压补偿,使得芯片核心尽可能维持在内部工作电压下运行,提高芯片核心的性能成为亟待解决的技术问题。
发明内容
本发明目的在于,提供一种芯片核心调压补偿系统,能够及时对芯片核心进行调压补偿,提高了芯片核心的性能。
本发明提供了一种芯片核心调压补偿系统,包括与芯片核心相连接的数字延迟变换器和预先生成的数字延迟变换器的目标工作曲线;
所述数字延迟变换器包括N个依次串联的延迟单元{L1,L2,…,Ln,…,LN},Ln为第n个延迟单元,n的取值范围为1到N,N为延迟单元的总数量,所述数字延迟变换器包括第一端口和第二端口,所述第一端口用于输入芯片核心的内部工作电压VDD,为每一Ln供电,所述第二端口用于输入第一时钟信号,并按照L1,L2,…,Ln,…,LN的顺序进行传输,Ln延迟的时间为tn, tn与VDD的大小成反比;所述数字延迟变换器用于在Tx时刻采集每一Ln对应的时钟信号Cn x,x=1,2,3…,获取C1 x当前上升沿在每一Cn x上对应的采样点,并依次标注在C1 x上,输出位于C1 x当前上升沿之后,且距离下降沿最近的采样点的序号Ux,并传输给所述芯片核心;
所述目标工作曲线的横坐标为VDD值,纵坐标为所述数字延迟变换器对应的目标输出采样点序号,基于所述目标工作曲线确定目标VDD值对应的目标序号U0,基于所述目标工作曲线确定采样点序号每减小一个单位所需补偿的电压值E;
所述芯片核心用于将Ux与目标序号U0比较,若U0-Ux>R,则基于U0-Ux和电压值E补偿VDD,其中,R为预设的序号差阈值。
本发明与现有技术相比具有明显的优点和有益效果。借由上述技术方案,本发明提供的一种芯片核心调压补偿系统可达到相当的技术进步性及实用性,并具有产业上的广泛利用价值,其至少具有下列优点:
本发明所述系统基于数字延迟变换器监测芯片核心的内部工作电压变化,基于目标工作曲线确定采样点序号每减小一个单位所需补偿的电压值,基于电压变化幅度和采样点序号每减小一个单位所需补偿的电压值实施补偿芯片核心的内部工作电压,提高了芯片核心调压补偿的准确性和效率,提高了芯片核心的性能。
上述说明仅是本发明技术方案的概述,为了能够更清楚了解本发明的技术手段,而可依照说明书的内容予以实施,并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂,以下特举较佳实施例,并配合附图,详细说明如下。
附图说明
图1为本发明实施例提供的芯片核心调压补偿系统示意图。
具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效,以下结合附图及较佳实施例,对依据本发明提出的一种芯片核心调压补偿系统的具体实施方式及其功效,详细说明如后。
本发明实施例提供了一种芯片核心调压补偿系统,如图1所示,包括与芯片核心相连接的数字延迟变换器和预先生成的数字延迟变换器的目标工作曲线(图中未示出),其中,所述目标工作曲线上的一点用于表示一内部工作电压VDD值和数字延迟变换器输出的一采样点序号之间的唯一对应关系。所述数字延迟变换器包括N个依次串联的延迟单元{L1,L2,…,Ln,…,LN},Ln为第n个延迟单元,n的取值范围为1到N。所述数字延迟变换器包括第一端口和第二端口,所述第一端口用于输入芯片核心的内部工作电压VDD,为每一Ln供电,所述第二端口用于输入第一时钟信号,并按照L1,L2,…,Ln,…,LN的顺序进行传输,Ln延迟的时间为tn, tn与VDD的大小成反比。
需要说明的是,芯片核心通常是需要维持在目标VDD值下工作,但突然有大负载或者受其他因素等影响时,会造成VDD值下降,所述数字延迟变换器的第一端口输入芯片核心的内部工作电压VDD,能够实时监测VDD的变化。所述第一时钟信号为高频信号。优选的,所述第一时钟信号的频率范围设置为2.4G至4G。作为一种实施,N=32、64或128等,可以理解的是,N值与调压补偿的精确度成正比。
所述数字延迟变换器用于在Tx时刻采集每一Ln对应的时钟信号Cn x,x=1,2,3…,获取C1 x当前上升沿在每一Cn x上对应的采样点,并依次标注在C1 x上,输出位于C1 x当前上升沿之后,且距离下降沿最近的采样点的序号Ux,Ux的取值范围为1到N,并传输给所述芯片核心。优选的,所述数字延迟变换器每间隔预设的时间间隔进行一次数据采集。
需要说明的是,VDD值的变化,会反映到所述数字延迟变换器的逻辑输出上,VDD值变小,会导致延迟单元之间的延时变大,进而导致输出的序号值变小。所述芯片核心具体可以为图形处理器(GPU)核心。
所述芯片核心用于将Ux与目标序号U0比较,若U0-Ux>R,则基于U0-Ux和电压值E补偿VDD,其中,R为预设的序号差阈值,目标序号U0基于所述目标工作曲线和目标VDD值确定,电压值E为基于所述目标工作曲线确定的当采样点序号每减小一个单位时所需补偿的电压,作为一种实施例,N=32,E=25mv。
需要说明的是,目标工作曲线仅是测试场景下预估的曲线,实际使用中,受温度等因素的影响,是可能出现漂移,因此,不能直接基于目标工作曲线和当前输出的序号值来确定对应的当前VDD值,而是仅通过目标工作曲线确定目标VDD值以及采样点序号每减小一个单位所需补偿的电压值E,再基于U0-Ux和电压值E实施调整芯片核心的内部工作电压,从而提高芯片核心调压的准确性和效率。
需要说明的是,当确定 U0-Ux和电压值E之后,即可确定当前需要补偿的电压(U0-Ux)*E,此时可以选则现有的任何一种调压方式来基于需要补偿的电压(U0-Ux)*E实时调整VDD。需要说明的是,R的值根据具体的芯片核心调压补偿精度需求等因素综合决定。
作为一种实施例,本发明也可以基于以下所提出的调整方式对芯片核心进行调压补偿,具体的:所述芯片核心还用于接收第二时钟信号,在所述第二时钟信号下接收负载进行工作,可以理解的是,负载越大,VDD值越小。需要说明的是通过对第二时钟信号进行控制,可以减小负载,从而间接调整VDD值。所述芯片核心设置了M个时钟门控{CK1,CK2,…,CKm,…,CKM}和M个电压调整范围{V1,V2,…,Vm,…,VM},CKm为第M个时钟门控,Vm为第M个电压调整范围,CKm和Vm一一对应。所述芯片核心用于判断在U0-Ux>R时,确定(U0-Ux)*E所属的Vm,基于(U0-Ux)*E所属的Vm确定对应的CKm,通过所述对应的CKm调整所述第二时钟信号,从而调整在所述第二时钟信号下接收负载,进而调整VDD,若U0-Ux≤R,所述芯片核心不对所述第二时钟信号设置时钟门控,需要说明的是,Ux是连续采集的,针对每一Ux均需判断U0-Ux是否大于R,并设置对应的时钟门控实时调整VDD,当U0-Ux≤R,如果当前没有设置时钟门控实时调整VDD,则保持不变,如果当前存在时钟门控实时调整VDD,则将对应的门控时钟去除。通过设置多个不同的门控时钟,按照电压调整范围能够准确及时地调整VDD,提高了芯片核心的内部工作电压的调整效率和准确率。
例如,目标VDD值为0.7V,N=32,对应的U0=7,R=2,当VDD下降,数字延迟变换器输出的Ux=6时,由于U0-Ux=1<2,因此此时无需调压,当数字延迟变换器输出的Ux=5时,U0-Ux=2,则需要启动对应的调压过程。
需要说明的是,M的具体取值可以根据芯片核心的内部工作电压的精确度等具体应用需求来设置,作为一种实施例,V1,V2,…,Vm,…,VM 依次变大,CK1,CK2,…,CKm,…,CKM的调整幅度也依次变大,M=2,CK1为1/2门控时钟,CK2为全门控时钟,也即当选择CK1调整芯片核心的内部工作电压时,将第二时钟信号中1/2的低电平变为高电平,从而会实现减少被拉高的1/2的电平对应的负载,当选择CK2调整芯片核心的内部工作电压时,将第二时钟信号中全部低电平拉高,从而会实现直接减少当前所有负载,使得VDD的值迅速回升。
作为一种实施例,所述数字延迟变换器还用于获取基于多个内部工作电压值VDDy进行测试,生成多组测试数值对(VDDy,Uy),Uy为VDDy对应的输出采样点的序号,以内部工作电压为横坐标,以输出采样点的序号为纵坐标构建坐标系,基于所有(VDDy,Uy)在所述坐标系统拟合生成所述目标工作曲线,y=1,2,3,…,Uy≤N。优选的,所述目标工作曲线为线性曲线,基于所述线性曲线获取采样点序号每减小一个单位所需补偿的电压值E=(VDDy+1-VDDy)/( Uy+1- Uy)。需要说明的是,当基于目标工作曲线和VDD值确定对应的输出采样点的序号时,如果得到的输出采样点的序号为非整数时,则向下取整即可。
所述系统在纳秒级别进行调压补偿。作为一种实施例,一个导致VDD压降从发生压降到回升的时间为50ns,若需保障芯片核心性能不受影响,则通常需要在10ns左右完整压降的检测和补偿,因此,所述系统是需要在纳秒级进行调压补偿的。
本发明所述系统基于数字延迟变换器监测芯片核心的内部工作电压变化,基于目标工作曲线确定采样点序号每减小一个单位所需补偿的电压值,基于电压变化幅度和采样点序号每减小一个单位所需补偿的电压值实施补偿芯片核心的内部工作电压,提高了芯片核心调压补偿的准确性和效率,提高了芯片核心的性能。
以上所述,仅是本发明的较佳实施例而已,并非对本发明作任何形式上的限制,虽然本发明已以较佳实施例揭露如上,然而并非用以限定本发明,任何熟悉本专业的技术人员,在不脱离本发明技术方案范围内,当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例,但凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰,均仍属于本发明技术方案的范围内。
Claims (8)
1.一种芯片核心调压补偿系统,其特征在于,
包括与芯片核心相连接的数字延迟变换器和预先生成的数字延迟变换器的目标工作曲线,其中,所述目标工作曲线上的一点用于表示一内部工作电压VDD值和数字延迟变换器输出的一采样点序号之间的唯一对应关系;
所述数字延迟变换器包括N个依次串联的延迟单元{L1,L2,…,Ln,…,LN},Ln为第n个延迟单元,n的取值范围为1到N,N为延迟单元的总数量,所述数字延迟变换器包括第一端口和第二端口,所述第一端口用于输入芯片核心的内部工作电压VDD,为每一Ln供电,所述第二端口用于输入第一时钟信号,并按照L1,L2,…,Ln,…,LN的顺序进行传输,Ln延迟的时间为tn, tn与VDD的大小成反比;所述数字延迟变换器用于在Tx时刻采集每一Ln对应的时钟信号Cn x,x=1,2,3…,获取C1 x当前上升沿在每一Cn x上对应的采样点,并依次标注在C1 x上,输出位于C1 x当前上升沿之后,且距离下降沿最近的采样点的序号Ux,并传输给所述芯片核心;
所述芯片核心用于将Ux与目标序号U0比较,若U0-Ux>R,则基于U0-Ux和电压值E补偿VDD,其中,R为预设的序号差阈值,目标序号U0基于所述目标工作曲线和目标VDD值确定,电压值E为基于所述目标工作曲线确定的当采样点序号每减小一个单位时所需补偿的电压。
2.根据权利要求1所述的系统,其特征在于,
所述数字延迟变换器还用于获取基于多个内部工作电压值VDDy进行测试,生成多组测试数值对(VDDy,Uy),Uy为VDDy对应的输出采样点的序号,以内部工作电压为横坐标,以输出采样点的序号为纵坐标构建坐标系,基于所有(VDDy,Uy)在所述坐标系中拟合生成所述目标工作曲线,y=1,2,3,…,Uy≤N。
3.根据权利要求2所述的系统,其特征在于,
所述目标工作曲线为线性曲线,基于所述线性曲线获取采样点序号每减小一个单位所需补偿的电压值E=(VDDy+1- VDDy)/( Uy+1- Uy)。
4.根据权利要求1所述的系统,其特征在于,
所述芯片核心还用于接收第二时钟信号,在所述第二时钟信号下接收负载进行工作,所述芯片核心设置了M个时钟门控{CK1,CK2,…,CKm,…,CKM}和M个电压调整范围{V1,V2,…,Vm,…,VM},CKm为第M个时钟门控,Vm为第M个电压调整范围,CKm和Vm一一对应,所述芯片核心用于判断在U0-Ux>R时,确定(U0-Ux)*E所属的Vm,基于 (U0-Ux)*E所属的Vm确定对应的CKm,通过所述对应的CKm调整所述第二时钟信号,从而使得所述核心在调整的第二时钟信号下接收负载,进而调整VDD,若U0-Ux≤R,所述芯片核心不对所述第二时钟信号设置时钟门控。
5.根据权利要求1所述的系统,其特征在于,
所述第一时钟信号的频率范围为2.4G至4G。
6.根据权利要求5所述的系统,其特征在于,
所述系统在纳秒级别进行调压补偿。
7.根据权利要求1所述的系统,其特征在于,
N=32、64或128。
8.根据权利要求4所述的系统,其特征在于,
V1,V2,…,Vm,…,VM 依次变大,CK1,CK2,…,CKm,…,CKM 的调整幅度也依次变大,M=2,CK1为1/2门控时钟,CK2为全门控时钟。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211315171.4A CN115509288B (zh) | 2022-10-26 | 2022-10-26 | 芯片核心调压补偿系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211315171.4A CN115509288B (zh) | 2022-10-26 | 2022-10-26 | 芯片核心调压补偿系统 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN115509288A CN115509288A (zh) | 2022-12-23 |
CN115509288B true CN115509288B (zh) | 2023-05-23 |
Family
ID=84512027
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211315171.4A Active CN115509288B (zh) | 2022-10-26 | 2022-10-26 | 芯片核心调压补偿系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115509288B (zh) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6229364B1 (en) * | 1999-03-23 | 2001-05-08 | Infineon Technologies North America Corp. | Frequency range trimming for a delay line |
CN1393993A (zh) * | 2001-07-02 | 2003-01-29 | 朗迅科技公司 | 延迟补偿电路 |
CN105071803A (zh) * | 2015-08-21 | 2015-11-18 | 东南大学 | 一种温度和工艺补偿型环形振荡器 |
US11355457B2 (en) * | 2019-06-19 | 2022-06-07 | Nxp B.V. | Fully digital glitch detection mechanism with process and temperature compensation |
-
2022
- 2022-10-26 CN CN202211315171.4A patent/CN115509288B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN115509288A (zh) | 2022-12-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5682305A (en) | Method and apparatus for controlling the power of a battery power source | |
CN102353836B (zh) | 宽范围电能表的电流通道增益动态调整方法 | |
EP2495576B1 (en) | Method for controlling secondary cell and power storage device | |
CN112947669B (zh) | 一种soc自适应电压调节系统 | |
CN113203894B (zh) | 阻抗测试方法及其测试装置 | |
CN115509288B (zh) | 芯片核心调压补偿系统 | |
US20140145745A1 (en) | Test system for testing a cmos image sensor and a driving method thereof | |
CN111819796B (zh) | 模数转换方法、装置、芯片、电子设备及存储介质 | |
CN109061543A (zh) | 一种自适应动态调整的智能电能表计量精度校准方法 | |
CN107402465B (zh) | 一种过驱动查找表的建立方法 | |
CN107851056A (zh) | 车载控制装置、车载集成电路 | |
CN101944722B (zh) | 一种调节电子设备输出功率的方法及装置 | |
CN106652940A (zh) | 一种栅极驱动电路和液晶面板 | |
CN105529982B (zh) | 一种用于风力发电机组中防变桨电机超温的控制方法 | |
CN104167660A (zh) | 一种激光器组的控制方法及其系统 | |
CN102200783B (zh) | 一种太阳能电池最大输出功率跟踪方法 | |
CN101938278B (zh) | 高性能数控转换电路及其方法 | |
JP2603043B2 (ja) | 燃料電池発電プラントとその運転制御方法 | |
CN102157744A (zh) | 一种燃料电池恒压放电调整装置及其调整方法 | |
CN205160502U (zh) | 金属振动陀螺差分信号高分辨率检测电路 | |
CN111342777B (zh) | 混频器有效供电电压计算方法 | |
CN104699154B (zh) | 可调电源及具有该可调电源的均流系统 | |
US20210336615A1 (en) | Pwm waveform generation device and method thereof | |
CN114200275A (zh) | 一种碳化硅mosfet器件高温栅偏试验方法及系统 | |
CN103684606A (zh) | 一种提升光纤放大器动态工作性能的系统及方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |