CN115494905A - 电压调节器电路系统和方法 - Google Patents

电压调节器电路系统和方法 Download PDF

Info

Publication number
CN115494905A
CN115494905A CN202210546858.2A CN202210546858A CN115494905A CN 115494905 A CN115494905 A CN 115494905A CN 202210546858 A CN202210546858 A CN 202210546858A CN 115494905 A CN115494905 A CN 115494905A
Authority
CN
China
Prior art keywords
voltage regulator
voltage
regulator circuit
integrated circuit
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210546858.2A
Other languages
English (en)
Inventor
A·斯里尼瓦桑
R·古塔拉
S·韦伯
A·达苏
M·伊耶
E·努尔维塔迪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN115494905A publication Critical patent/CN115494905A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/561—Voltage to current converters
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/577—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices for plural loads
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/18—Packaging or power distribution
    • G06F1/189—Power distribution
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/28—Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/30—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1701—Structure
    • H01L2224/1703—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1718—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/17181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0016—Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electromagnetism (AREA)
  • Automation & Control Theory (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Human Computer Interaction (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

一种电路系统包括第一电压调节器电路，所述第一电压调节器电路基于第一控制信号生成用于集成电路管芯的第一电源电压。所述第一电压调节器电路基于所述第一电源电压生成第一反馈信号。所述电路系统还包括第二电压调节器电路，其基于第二控制信号生成用于集成电路管芯的第二电源电压。所述第二电压调节器电路基于所述第二电源电压生成第二反馈信号。所述电路系统还包括第三电压调节器电路，其基于所述第一反馈信号生成所述第一控制信号，并基于所述第二反馈信号生成所述第二控制信号。所述电路系统可以包括完全集成的、板上和封装上电压调节器电路。

Description

电压调节器电路系统和方法
技术领域
本公开内容涉及电子电路系统和方法，并且更具体地说，本公开内容涉及用于集成电路的电压调节器电路系统和方法。
背景技术
许多集成电路(IC)封装包含多个集成电路管芯。例如，IC封装中的集成电路管芯可以通过中介层、互连桥或封装衬底耦合在一起。电压调节器可以向IC封装中的集成电路管芯提供电源电压和电源电流。电压调节器可以是管芯上、板上或封装上。
附图说明
图1示出了根据实施例的具有包括主集成电路(IC)管芯、5个基础IC管芯和封装衬底的三维(3D)电路系统的示例性集成电路(IC)封装的横截面。
图2示出了根据实施例的、为电路系统中的多个集成电路(IC)管芯生成电源电压的电压调节系统的示例。
图3示出了根据另一实施例的、为电路系统中的多个集成电路(IC)管芯生成电源电压的电压调节系统的另一示例。
图4示出了根据另一实施例的、为电路系统中的多个集成电路(IC)管芯生成电源电压的电压调节系统的另一示例。
图5示出了根据又一实施例的、为电路系统中的多个集成电路(IC)管芯生成电源电压的电压调节系统的另一示例。
图6示出了根据再一实施例的、为电路系统中的多个集成电路(IC)管芯生成电源电压的电压调节系统的另一示例。
具体实施方式
在IC封装中包含多个集成电路(IC)管芯的许多电路系统中，IC封装中的每个IC管芯的应用要求可以在不同时间以及在IC管芯之间变化。例如，IC封装中的不同IC管芯可以具有不同的性能目标、不同的频率目标和不同的功耗目标。此外，IC封装中每个IC管芯的工作负载、性能目标、频率目标和功耗目标可以在电路系统的操作期间在应用之间以及随时间而变化。因此，IC封装中的每个集成电路(IC)管芯可能需要不同的电源电压。
根据本文公开的各个实施例，向电路系统中的多个集成电路(IC)管芯提供电源电压。例如，IC管芯可以包含在IC封装或其他壳体中。在一些实施例中，第一电压调节器电路控制两个或更多个其他电压调节器电路，该两个或更多个其他电压调节器电路向电路系统中的两个或更多个集成电路管芯提供电源电压。第一电压调节器电路可以响应于来自其他电压调节器电路的反馈信号来调整由其他电压调节器电路生成的电源电压。例如，其他电压调节器电路可以是完全集成的电压调节器、封装上电压调节器或板上电压调节器。
在整个说明书和权利要求书中，术语“连接”意指连接的电路之间的直接电连接，没有任何中间设备。术语“耦合”是指电路之间的直接电连接或通过一个或多个无源或有源中间设备的间接连接。术语“电路”可以意指被布置成相互协作以提供期望的功能的一个或多个无源和/或有源电气部件。
在下文的描述中，讨论了大量细节以便提供对本公开内容的实施例的更透彻的理解。然而，对于本领域普通技术人员来说显而易见的是，可以在没有这些具体细节的情况下来实施本公开内容的实施例。在其他情况下，为了避免模糊本公开内容的实施例，以框图而非细节的形式示出了公知的结构和设备。
图(图)1示出了根据实施例的、具有三维(3D)电路系统的示例性集成电路(IC)封装100的横截面图，该电路系统包括主集成电路(IC)管芯101、5个基础IC管芯111-115和封装衬底120。主IC管芯101可以是任何类型的IC管芯，例如可编程逻辑IC(例如，现场可编程门阵列(FPGA))、微处理器IC、图形处理单元(GPU)IC、存储器IC等。基础IC管芯111-115也可以是任何类型的IC管芯，例如存储器IC、可编程逻辑IC(例如，FPGA)、微处理器IC、GPU IC、专用集成电路等。
如图1所示，主IC管芯101和基础IC管芯112-115垂直堆叠并耦合在一起以创建三维(3D)电路系统。主IC管芯101通过连接104耦合到基础IC管芯112-115中的每个。基础IC管芯112-115可以经由连接104与主IC管芯101通信。基础IC管芯111-115分别通过连接121-125耦合到封装衬底120。连接104和121-125可以是例如导电凸块、由热压制成的连接或由混合胶连接(hybrid bonding)制成的连接。基础IC管芯111可以与主IC管芯101通信，例如，经由连接121、封装衬底120中的导体、一组或多组连接122-125、通过基础IC管芯112-115中的一个或多个中的硅通孔(TSV)以及连接104。
图2示出了根据实施例的、为电路系统中的多个集成电路(IC)管芯生成电源电压的电压调节系统200的示例。电压调节系统200包括3个集成电路(IC)管芯201、202和203。包括三个IC管芯201-203的电压调节系统200可以例如在诸如图1的IC封装100的三维(3D)电路系统中。IC管芯201-203可以是图1的IC管芯101和/或111-115中的任何一个。IC管芯201-203例如可以是基础IC管芯111-115中的任意三个。在实施例中，IC管芯201-203之一可以是主IC管芯101。在其他实施例中，IC管芯201-203可以在另一IC封装或另一类型的电路系统中。IC管芯201-203中的每个可以是任何类型的IC管芯，例如可编程逻辑IC(例如，现场可编程门阵列)、微处理器IC、GPU IC、存储器IC、专用IC等。
电压调节系统200包括5个完全集成的电压调节器(FIVR)电路211-215。FIVR电路211-215中的每一个都完全集成在IC管芯201中。5个FIVR电路211-215在图2中仅作为示例示出。在其他实施例中，IC管芯201可以具有为系统200或100中的任何数量的IC管芯提供电源电压的任何数量的FIVR电路。FIVR电路211-215可以是任何类型的电压调节器，例如开关电压调节器或线性电压调节器。在一些实施例中，FIVR电路211-215可以位于主IC管芯101中或基础IC管芯111-115中的任何一个中。
电压调节器电路211、212、213、214和215分别生成5个经调节的电源电压VCC1、VCC2、VCC3、VCC4和VCC5。电源电压VCC1和VCC2分别通过电力输送网络(其包括电路系统中的导体)从电压调节器电路211和212被提供到IC管芯202。作为示例，电源电压VCC1-VCC2可以通过封装衬底120中的再分布层(RDL)和/或通过基础IC管芯111-115中的一个或多个中去往主IC管芯101的硅通孔从IC管芯201被提供给IC管芯202。电源电压VCC1和VCC2以及来自电压调节器电路211-212的电源电流通过IC管芯202中的电力输送网络被提供给IC管芯202内部的电路(例如，晶体管、电阻器、电容器和电感器)。
电源电压VCC3和VCC4分别通过电力输送网络(包括电路系统中的导体)从电压调节器电路213和214被提供到IC管芯203。作为示例，电源电压VCC3-VCC4可以通过封装衬底120中的再分布层(RDL)和/或通过基础IC管芯111-115中的一个或多个中去往主IC管芯101的硅通孔(TSV)从IC管芯201提供到IC管芯203。电源电压VCC3和VCC4以及来自电压调节器电路213-214的电源电流通过IC管芯203中的电力输送网络被提供给IC管芯203内部的电路(例如，晶体管、电阻器、电容器和电感器)。电压调节器电路215生成第五电源电压VCC5，第五电源电压VCC5通过IC管芯201中的电力输送网络被提供给IC管芯201内部的电路(例如，晶体管、电阻器、电容器和电感器)。
电压调节器电路215使用如图2中箭头所示的4个反馈回路来控制电压调节器电路211-214的操作。电压调节器电路215生成分别被提供给电压调节器电路211、212、213和214的控制信号CS1、CS2、CS3和CS4。控制信号CS1、CS2、CS3和CS4可以是例如作为输入电压分别提供给电压调节器电路211、212、213和214的模拟电压。电压调节器电路211、212、213和214可以使用分别来自模拟输入电压CS1、CS2、CS3和CS4的电流生成它们的输出电源电压VCC1、VCC2、VCC3和VCC4。作为另一示例，控制信号CS1、CS2、CS3和CS4可以是用于数字地设置和/或调整分别由电压调节器电路211、212、213和214生成的电源电压VCC1、VCC2、VCC3和VCC4的数字控制信号。
电压调节器电路211、212、213和214分别生成反馈信号FB1、FB2、FB3和FB4。反馈信号FB1、FB2、FB3和FB4被提供给电压调节器电路215的控制输入。反馈信号FB1、FB2、FB3和FB4可以分别指示电源电压VCC1、VCC2、VCC3和VCC4。作为替代或者除了指示电源电压VCC1-VCC4之外，反馈信号FB1、FB2、FB3和FB4可以分别指示由电压调节器电路211、212、213和214在提供电源电压VCC1-VCC4的其电源输出端而生成的电源电流。
电压调节器电路215可以分别基于反馈信号FB1、FB2、FB3和FB4来设置控制信号CS1、CS2、CS3和CS4，以使电压调节器电路211、212、213和214将电源电压VCC1、VCC2、VCC3和VCC4分别设置为预定电压。电压调节器电路215可以基于由电力输送网络上的电容性负载的变化引起的反馈信号FB1、FB2、FB3和FB4的值的变化来调整控制信号CS1、CS2、CS3和CS4的值，以便使电压调节器电路211、212、213和214分别将电源电压VCC1、VCC2、VCC3和VCC4保持在基本恒定的电压。因此，电压调节器电路215在提供电源电压VCC1-VCC4的电力输送网络上的电容性负载发生变化的情况下使用反馈控制系统将电源电压VCC1-VCC4维持在基本恒定和预定的电压。电压调节器电路215可以基于来自IC管芯201或其他IC管芯中其他电路的输入信号来另外设置和/或调整控制信号CS1、CS2、CS3和CS4以分别设置和/或调整电源电压VCC1-VCC4。
在一些示例性实施例中，电压调节器电路211-215是完全集成的电压调节器电路(FIVR)，电压调节器电路211-215位于单个现场可编程门阵列(FPGA)IC管芯(例如，IC管芯101或111-115中的任何一个)中以用于更加细粒度的电源电压控制。设计软件可以在FPGA优化期间了解用户逻辑每个部分的时序关键性，以最好地适合FPGA中的用户逻辑。当设计软件将逻辑封装到FPGA架构资源中时，设计软件可以考虑FPGA中细粒度FIVR的位置。如果设计软件将类似的时序关键逻辑封装在FPGA中，则可以调整相关联的FIVR的电源电压以满足FIVR所服务的逻辑的时序要求。基于来自设计软件的时序关键性信息，设计软件可以相应地调整FIVR的电源电压以降低功耗。具体而言，非关键逻辑可以用较低的电源电压驱动(在不使逻辑成为关键的情况下确定(在宽松的裕量之内))以降低功耗。这些特征提供了与工作负载相关的电压控制和功率降低。
图3示出了根据另一实施例的、为电路系统中的多个集成电路(IC)管芯生成电源电压的电压调节系统300的示例。电压调节系统300包括3个集成电路(IC)管芯301、302和303。包括三个IC管芯301-303的电压调节系统300可以例如在诸如图1的IC封装100的三维(3D)电路系统中。IC管芯301-303可以是图1的IC管芯101和/或111-115中的任何一个。IC管芯301-303例如可以是基础IC管芯111-115中的任意三个。在实施例中，IC管芯301-303之一可以是主IC管芯101。在其他实施例中，IC管芯301-303可以在另一IC封装或另一类型的电路系统中。IC管芯301-303中的每个可以是任何类型的IC管芯，例如可编程逻辑IC(例如，现场可编程门阵列)、微处理器IC、GPU IC、存储器IC、专用IC等。
电压调节系统300包括5个完全集成的电压调节器(FIVR)电路311-315。FIVR电路311-312完全集成在IC管芯302中。FIVR电路313-314完全集成在IC管芯303中。FIVR电路315完全集成在IC管芯301中。5个FIVR电路311-315在图3中仅作为示例示出。在其他实施例中，IC管芯301-303可以具有为系统300或100中的任何数量的IC管芯提供电源电压的任何数量的FIVR电路。电压调节器电路311-315可以是任何类型的电压调节器。在一些实施例中，电压调节电路311-315中的任何一个可以位于主IC管芯101中或基础IC管芯111-115中的任何一个中。
电压调节器电路311、312、313、314和315分别生成5个经调节的电源电压VCC1、VCC2、VCC3、VCC4和VCC5。电源电压VCC1和VCC2通过IC管芯302中的电力输送网络从电压调节器电路311和312被提供给IC管芯302内部的电路(例如，晶体管、电阻器、电容器和电感器)。电源电压VCC3和VCC4通过IC管芯303中的电力输送网络从电压调节器电路313和314被提供给IC管芯303内部的电路(例如，晶体管、电阻器、电容器和电感器)。电源电压VCC5通过IC管芯301中的电力输送网络从电压调节器电路315被提供给IC管芯301内部的电路。
电压调节器电路315使用如图3中箭头所示的4个反馈回路来控制电压调节器电路311-314的操作。电压调节器电路315生成分别被提供给电压调节器电路311、312、313和314的控制信号CS1、CS2、CS3和CS4。如上文针对图2所讨论的，控制信号CS1、CS2、CS3和CS4可以是例如由电压调节器电路311-314用来分别生成电源电压VCC1、VCC2、VCC3和VCC4的模拟输入电压或数字控制信号。
电压调节器电路311、312、313和314分别生成反馈信号FB1、FB2、FB3和FB4。反馈信号FB1、FB2、FB3和FB4被提供给电压调节器电路315的控制输入。反馈信号FB1、FB2、FB3和FB4可以分别指示电源电压VCC1、VCC2、VCC3和VCC4或由电压调节器电路311、312、313和314在它们的电源输出端生成的电源电流。
电压调节器电路315可以分别基于反馈信号FB1、FB2、FB3和FB4来设置控制信号CS1、CS2、CS3和CS4，以便使电压调节器电路311、312、313和314将电源电压VCC1、VCC2、VCC3和VCC4分别设置为预定电压。电压调节器电路315可以基于由电力输送网络上的电容性负载的变化引起的反馈信号FB1、FB2、FB3和FB4的值的变化来调整控制信号CS1、CS2、CS3和CS4的值，以便使电压调节器电路311、312、313和314分别将电源电压VCC1、VCC2、VCC3和VCC4保持在基本恒定的电压。因此，电压调节器电路315在提供电源电压VCC1-VCC4的电力输送网络上的电容性负载发生变化的情况下使用反馈控制系统将电源电压VCC1-VCC4维持在基本恒定和预定的电压。电压调节器电路315可以基于来自IC管芯301或其他IC管芯中其他电路的输入信号来另外设置和/或调整控制信号CS1、CS2、CS3和CS4以分别设置和/或调整电源电压VCC1-VCC4。
图4示出了根据另一实施例的、为电路系统中的多个集成电路(IC)管芯生成电源电压的电压调节系统400的示例。电压调节系统400包括3个集成电路(IC)管芯401、402和403。包括三个IC管芯401-403的电压调节系统400可以例如在诸如图1的IC封装100的三维(3D)电路系统中。IC管芯401-403可以例如是图1的集成电路管芯101和/或111-115中的任何一个。在其他实施例中，IC管芯401-403可以位于另一IC封装或另一类型的电路系统中。IC管芯401-403中的每个可以是任何类型的IC管芯，例如可编程逻辑IC(例如，现场可编程门阵列)、微处理器IC、GPU IC、存储器IC、专用IC等。
电压调节系统400包括4个完全集成的电压调节器(FIVR)电路411、413、414和415以及封装上电压调节器(OPVR)电路412。OPVR电路412在容纳电路系统400的IC封装(例如，IC封装100)中。OPVR 412例如可以耦合或嵌入封装衬底120或IC封装中的插入器或互连桥。FIVR电路411、413、414和415中的每一个都完全集成在IC管芯401中。OPVR电路412可以在单独的IC管芯中。
5个电压调节器电路411-415在图4中仅作为示例示出。在其他实施例中，电压调节系统400可以具有为系统400或100中的任何数量的IC管芯提供电源电压的任何数量的电压调节电路。电压调节器电路411-415可以是任何类型的电压调节器。在一些实施例中，电压调节电路411和413-415可以位于主IC管芯101中或基础IC管芯111-115中的任何一个中。
电压调节器电路411、412、413、414和415分别生成5个经调节的电源电压VCC1、VCC2、VCC3、VCC4和VCC5。电源电压VCC1和VCC2通过电力输送网络(其包括电路系统中的导体)从电压调节器电路411和412被提供到IC管芯402。作为示例，电源电压VCC1-VCC2可以通过封装衬底120中的再分布层(RDL)和/或通过基础IC管芯111-115中的一个中去往主IC管芯101的硅通孔(TSV)提供到IC管芯402。电源电压VCC1和VCC2以及来自电压调节器电路411-412的电源电流通过IC管芯402中的电力输送网络被提供给IC管芯402内部的电路(例如，晶体管、电阻器、电容器和电感器)。
电源电压VCC3和VCC4通过电力输送网络(其包括电路系统中的导体)从电压调节器电路413和414被提供到IC管芯403。作为示例，电源电压VCC3-VCC4可以通过封装衬底120中的RDL层和/或基础管芯111-115之一中的去往主IC管芯101的TSV从IC管芯401被提供到IC管芯403。电源电压VCC3和VCC4以及来自电压调节器电路413-414的电源电流通过IC管芯403中的电力输送网络被提供给IC管芯403内部的电路(例如，晶体管、电阻器、电容器和电感器)。电压调节器电路415生成第五电源电压VCC5，第五电源电压VCC5通过IC管芯401中的电力输送网络被提供给IC管芯401内部的电路(例如，晶体管、电阻器、电容器和电感器)。
电压调节器电路415使用如图4中箭头所示的4个反馈回路来控制电压调节器电路411-414的操作。电压调节器电路415生成分别被提供给电压调节器电路411、412、413和414的控制信号CS1、CS2、CS3和CS4。如上文针对图2所讨论的，控制信号CS1、CS2、CS3和CS4可以是例如由电压调节器电路411-414用来分别生成电源电压VCC1、VCC2、VCC3和VCC4的模拟输入电压或数字控制信号。
电压调节器电路411、412、413和414分别生成反馈信号FB1、FB2、FB3和FB4，反馈信号FB1、FB2、FB3和FB4被提供给电压调节器电路415的控制输入。反馈信号FB1、FB2、FB3和FB4可以分别指示电源电压VCC1、VCC2、VCC3和VCC4或由电压调节器电路411、412、413和414在它们的电源输出端生成的电源电流。
电压调节器电路415可基于反馈信号FB1、FB2、FB3和FB4来设置控制信号CS1、CS2、CS3和CS4，以便使电压调节器电路411、412、413和414将电源电压VCC1、VCC2、VCC3和VCC4分别设置为预定电压。电压调节器电路415可以基于由电力输送网络上的电容性负载的变化引起的反馈信号FB1、FB2、FB3和FB4的变化来调整控制信号CS1、CS2、CS3和CS4，以便使电压调节器电路411-414分别将电源电压VCC1、VCC2、VCC3和VCC4保持在基本恒定的电压。因此，电压调节器电路415在提供电源电压VCC1-VCC4的电力输送网络上的电容性负载发生变化的情况下使用反馈控制系统将电源电压VCC1-VCC4维持在基本恒定和预定的电压。电压调节器电路415可以基于其他输入信号另外设置和/或调整控制信号CS1、CS2、CS3和CS4以分别设置和/或调整电源电压VCC1-VCC4。
图5示出了根据又一实施例的、为电路系统中的多个集成电路(IC)管芯生成电源电压的电压调节系统500的示例。电压调节系统500包括3个集成电路(IC)管芯501、502和503。包括三个IC管芯501-503的电压调节系统500可以例如在诸如图1的IC封装100的三维(3D)电路系统中。IC管芯501-503可以是图1的集成电路101和/或111-115中的任何一个。在其他实施例中，IC管芯501-503可以位于另一IC封装或另一类型的电路系统中。IC管芯501-503中的每个可以是任何类型的IC管芯，例如可编程逻辑IC(例如，现场可编程门阵列)、微处理器IC、GPU IC、存储器IC、专用IC等。
电压调节系统500包括3个完全集成的电压调节器(FIVR)电路511、513和515以及封装上电压调节器(OPVR)电路512和514。OPVR电路512和514在容纳系统500的IC封装(例如，IC封装100)中。OPVR电路512和514例如可以耦合或嵌入封装衬底120或IC封装中的插入器或互连桥。OPVR电路512和514可以在单独的IC管芯中。FIVR电路511、513和515分别完全集成在IC管芯502、503和501中。
电压调节器电路511、512、513、514和515分别生成5个经调节的电源电压VCC1、VCC2、VCC3、VCC4和VCC5。电源电压VCC2和VCC4通过电力输送网络(其包括电路系统中的导体)分别从电压调节器电路512和514被提供到IC管芯502和503。电源电压VCC2和VCC4通过IC管芯502和503中的电力输送网络被分别提供给IC管芯502和503中的电路(例如，晶体管、电阻器、电容器和电感器)。电源电压VCC1、VCC3和VCC5通过IC管芯502、503和501中的电力输送网络被分别提供给IC管芯502、503和501内部的电路。
电压调节器电路515使用如图5中箭头所示的4个反馈回路来控制电压调节器电路511-514的操作。电压调节器电路515生成分别被提供给电压调节器电路511-514的控制信号CS1、CS2、CS3和CS4。如上文针对图2所讨论的，控制信号CS1、CS2、CS3和CS4可以是例如由电压调节器电路511-514用来分别生成电源电压VCC1、VCC2、VCC3和VCC4的模拟输入电压或数字控制信号。
电压调节器电路511、512、513和514分别生成被提供给电压调节器电路515的控制输入的反馈信号FB1、FB2、FB3和FB4。反馈信号FB1、FB2、FB3和FB4可以分别指示电源电压VCC1、VCC2、VCC3和VCC4或由电压调节器电路511、512、513和514在它们的电源输出端生成的电源电流。
电压调节器电路515可基于反馈信号FB1、FB2、FB3和FB4来设置控制信号CS1、CS2、CS3和CS4，以使电压调节器电路511、512、513和514将电源电压VCC1、VCC2、VCC3和VCC4分别设置为预定电压。电压调节器电路515可以基于由电力输送网络上的电容性负载的变化引起的反馈信号FB1、FB2、FB3和FB4的变化来调整控制信号CS1、CS2、CS3和CS4，以便使电压调节器电路511-514分别将电源电压VCC1、VCC2、VCC3和VCC4保持在基本恒定的电压。因此，电压调节器电路515在提供电源电压VCC1-VCC4的电力输送网络上的电容性负载发生变化的情况下使用反馈控制系统将电源电压VCC1-VCC4维持在基本恒定和预定的电压。电压调节器电路515可以基于其他输入信号另外设置和/或调整控制信号CS1、CS2、CS3和CS4以分别设置和/或调整电源电压VCC1-VCC4。
图6示出了根据再一实施例的、为电路系统中的多个集成电路(IC)管芯生成电源电压的电压调节系统600的示例。电压调节系统600包括3个集成电路(IC)管芯601、602和603。包括三个IC管芯601-603的电压调节系统600可以例如在诸如图1的IC封装100的三维(3D)电路系统中。IC管芯601-603可以是图1的IC管芯101和/或111-115中的任何一个。在其他实施例中，IC管芯601-603可以位于另一IC封装或另一类型的电路系统中。IC管芯601-603中的每一个可以是任何类型的IC管芯，例如可编程逻辑IC(例如，现场可编程门阵列)、微处理器IC、GPU IC、存储器IC等。根据各个实施例，IC管芯601-603可以是IC管芯201-203、301-303、401-403或501-503中的任何一个。
电压调节系统600包括5个板上电压调节器(OBVR)电路611、612、613、614和615。OBVR电路611-615可以在任何数量的IC管芯中。OBVR电路611-615耦合到电路板。例如，OBVR电路611-615可以耦合到支持IC封装100的印刷电路板。OBVR电路611-615可以通过印刷电路板上的导体耦合到IC封装100。电压调节器电路611-615分别生成5个电源电压VCC1、VCC2、VCC3、VCC4和VCC5。电源电压VCC1、VCC2和VCC3通过电力输送网络(其包括电路板上和IC封装中的导体)分别从电压调节器电路611-613被提供给IC管芯601。电源电压VCC4和VCC5通过电力输送网络(其包括电路板上和IC封装中的导体)分别从电压调节器电路614-615被提供给IC管芯602-603。电源电压VCC1-VCC3、VCC4和VCC5分别通过IC管芯601、602和603中的电力输送网络被提供给IC管芯601、602和603中的电路(例如，晶体管、电阻器、电容器和电感器)。
以下实施例涉及另外的实施例。示例1是一种电路系统，其包括：第一电压调节器电路，其基于第一控制信号生成用于第一集成电路管芯的第一电源电压，其中，所述第一电压调节器电路基于所述第一电源电压生成第一反馈信号；第二电压调节器电路，其基于第二控制信号生成用于第二集成电路管芯的第二电源电压，其中，所述第二电压调节器电路基于所述第二电源电压生成第二反馈信号；以及第三电压调节器电路，其基于所述第一反馈信号生成所述第一控制信号，并基于所述第二反馈信号生成所述第二控制信号。
在示例2中，根据示例1所述的电路系统还可以可选地包括：第四电压调节器电路，其基于第三控制信号生成用于所述第一集成电路管芯的第三电源电压，其中，所述第四电压调节器电路基于所述第三电源电压生成第三反馈信号，并且其中，所述第三电压调节器电路基于所述第三反馈信号生成所述第三控制信号。
在示例3中，根据示例2所述的电路系统还可以可选地包括：第五电压调节器电路，其基于第四控制信号生成用于所述第二集成电路管芯的第四电源电压，其中，所述第五电压调节器电路基于所述第四电源电压生成第四反馈信号，并且其中，所述第三电压调节器电路基于所述第四反馈信号生成所述第四控制信号。
在示例4中，根据示例3所述的电路系统可以可选地包括：其中，所述第一、第二、第三、第四和第五电压调节器电路是第三集成电路管芯中的完全集成的电压调节器电路。
在示例5中，根据示例3所述的电路系统可以可选地包括：其中，所述第一和第四电压调节器电路在所述第一集成电路管芯中；其中，所述第二和第五电压调节器电路在所述第二集成电路管芯中，其中，所述第三电压调节器电路在第三集成电路管芯中，并且其中，所述电路系统为三维电路系统。
在示例6中，根据示例3所述的电路系统可以可选地包括：其中，所述第一、第二、第三和第五电压调节器电路是第三集成电路管芯中的完全集成的电压调节器电路，并且其中，所述第四电压调节器电路是容纳所述第一、第二和第三集成电路管芯的集成电路封装中的封装上电压调节器电路。
在示例7中，根据示例3所述的电路系统可以可选地包括：其中，所述第一电压调节器电路在所述第一集成电路管芯中，其中，所述第二电压调节器电路在所述第二集成电路管芯中，其中，所述第三电压调节器电路在第三集成电路管芯中，其中，所述第四电压调节器电路是容纳所述第一、第二和第三集成电路管芯的集成电路封装中的第一封装上电压调节器电路，并且其中，所述第五电压调节器电路为所述集成电路封装中的第二封装上电压调节器电路。
在示例8中，根据示例1-7中任意示例所述的电路系统可以可选地包括：其中，所述第三电压调节器电路基于所述第一反馈信号并且基于所述第二反馈信号，独立地并且根据需要改变所述第一和第二控制信号，所述第一反馈信号指示接收所述第一电源电压的所述第一集成电路管芯中的电容性负载，所述第二反馈信号指示接收所述第二电源电压的所述第二集成电路管芯中的电容性负载。
示例9是一种电压调节系统，其包括：第一电压调节器电路，其基于第一控制信号生成用于第一集成电路管芯的第一电源电压，其中，所述第一电压调节器电路基于所述第一电源电压生成第一反馈信号；第二电压调节器电路，其基于第二控制信号生成用于所述第一集成电路管芯的第二电源电压，其中，所述第二电压调节器电路基于所述第二电源电压生成第二反馈信号；以及第三电压调节器电路，其基于所述第一反馈信号生成所述第一控制信号，并基于所述第二反馈信号生成所述第二控制信号。
在示例10中，根据示例9所述的电压调节系统还可以可选地包括：第四电压调节器电路，其基于第三控制信号生成用于第二集成电路管芯的第三电源电压，其中，所述第四电压调节器电路基于所述第三电源电压生成第三反馈信号，并且其中，所述第三电压调节器电路基于所述第三反馈信号生成所述第三控制信号。
在示例11中，根据示例10所述的电压调节系统还可以可选地包括：第五电压调节器电路，其基于第四控制信号生成用于所述第二集成电路管芯的第四电源电压，其中，所述第五电压调节器电路基于所述第四电源电压生成第四反馈信号，并且其中，所述第三电压调节器电路基于所述第四反馈信号生成所述第四控制信号。
在示例12中，根据示例11所述的电压调节系统可以可选地包括：其中，所述第一、第二、第三、第四和第五电压调节器电路是第三集成电路管芯中的完全集成的电压调节器电路。
在示例13中，根据示例11所述的电压调节系统可以可选地包括：其中，所述第一和第二电压调节器电路在所述第一集成电路管芯中，其中，所述第四和第五电压调节器电路在所述第二集成电路管芯中，并且其中，所述第三电压调节器电路在第三集成电路管芯中。
在示例14中，根据示例11所述的电压调节系统可以可选地包括：其中，所述第一、第三、第四和第五电压调节器电路是第三集成电路管芯中的完全集成的电压调节器电路，并且其中，所述第二电压调节器电路是容纳所述第一、第二和第三集成电路管芯的集成电路封装中的封装上电压调节器电路。
在示例15中，根据示例11所述的电压调节系统可以可选地包括：其中，所述第一电压调节器电路在所述第一集成电路管芯中，其中，所述第三电压调节器电路在第三集成电路管芯中，其中，所述第二电压调节器电路是容纳所述第一、第二和第三集成电路管芯的集成电路封装中的第一封装上电压调节器电路，其中，所述第四电压调节器电路在所述第二集成电路管芯中，并且其中，所述第五电压调节器电路为所述集成电路封装中的第二封装上电压调节器电路。
示例16是一种用于在电路系统中提供经调节的电源电压的方法，所述方法包括：使用第一电压调节器电路基于第一控制信号生成提供给第一集成电路管芯的第一电源电压；使用所述第一电压调节器电路基于所述第一电源电压生成第一反馈信号；使用第二电压调节器电路基于第二控制信号生成提供给第二集成电路管芯的第二电源电压；使用所述第二电压调节器电路基于所述第二电源电压生成第二反馈信号；使用第三电压调节器电路基于所述第一反馈信号生成所述第一控制信号；以及使用所述第三电压调节器电路基于所述第二反馈信号生成所述第二控制信号。
在示例17中，根据示例16所述的方法还可以可选地包括：使用第四电压调节器电路基于第三控制信号生成提供给所述第一集成电路管芯的第三电源电压；使用所述第四电压调节器电路基于所述第三电源电压生成第三反馈信号；以及使用所述第三电压调节器电路基于所述第三反馈信号生成所述第三控制信号。
在示例18中，根据示例17所述的方法还可以可选地包括：使用第五电压调节器电路基于第四控制信号生成提供给所述第二集成电路管芯的第四电源电压；使用所述第五电压调节器电路基于所述第四电源电压生成第四反馈信号；以及使用所述第三电压调节器电路基于所述第四反馈信号生成所述第四控制信号。
在示例19中，根据示例18所述的方法可以可选地包括：其中，所述第一、第二、第三、第四和第五电压调节器电路是第三集成电路管芯中的完全集成的电压调节器电路。
在示例20中，根据示例18所述的方法可以可选地包括：其中，所述第一和第四电压调节器电路在所述第一集成电路管芯中，其中，所述第二和第五电压调节器电路在所述第二集成电路管芯中，并且其中，所述第三电压调节器电路在第三集成电路管芯中。
在示例21中，根据示例16-20中的任意示例所述的方法可以可选地包括：其中，所述第一电压调节器电路和所述第二电压调节器电路为现场可编程门阵列中的完全集成的电压调节器，并且其中，所述方法还包括：使用时序关键性在所述现场可编程门阵列中物理地组织用户逻辑，以通过软逻辑控制完全集成的电压调节器以用于降低功耗。
在示例22中，根据示例16-21中的任意示例所述的方法还可以可选地包括：基于所述第一和第二集成电路管芯的电容性负载，确定向所述第一和第二集成电路管芯中的每个集成电路管芯提供电源电压的电压调节器的数量或大小。
示例性实施例的上述描述是为了说明的目的而给出的。前述描述并非旨在穷举或限制本文所公开的示例。在一些情况下，可以采用各种特征而无需相应地使用所阐述的其他特征。在不脱离本实施例的范围的情况下，根据上述教导，许多修改、替换和变化是可能的。

Claims (22)

1.一种电路系统，其包括：
第一电压调节器电路，其基于第一控制信号生成用于第一集成电路管芯的第一电源电压，其中，所述第一电压调节器电路基于所述第一电源电压生成第一反馈信号；
第二电压调节器电路，其基于第二控制信号生成用于第二集成电路管芯的第二电源电压，其中，所述第二电压调节器电路基于所述第二电源电压生成第二反馈信号；以及
第三电压调节器电路，其基于所述第一反馈信号生成所述第一控制信号，并且基于所述第二反馈信号生成所述第二控制信号。
2.根据权利要求1所述的电路系统，还包括：
第四电压调节器电路，其基于第三控制信号生成用于所述第一集成电路管芯的第三电源电压，其中，所述第四电压调节器电路基于所述第三电源电压生成第三反馈信号，并且其中，所述第三电压调节器电路基于所述第三反馈信号生成所述第三控制信号。
3.根据权利要求2所述的电路系统，还包括：
第五电压调节器电路，其基于第四控制信号生成用于所述第二集成电路管芯的第四电源电压，其中，所述第五电压调节器电路基于所述第四电源电压生成第四反馈信号，并且其中，所述第三电压调节器电路基于所述第四反馈信号生成所述第四控制信号。
4.根据权利要求3所述的电路系统，其中，所述第一电压调节器电路、所述第二电压调节器电路、所述第三电压调节器电路、所述第四电压调节器电路和所述第五电压调节器电路是第三集成电路管芯中的完全集成的电压调节器电路。
5.根据权利要求3所述的电路系统，其中，所述第一电压调节器电路和所述第四电压调节器电路在所述第一集成电路管芯中，其中，所述第二电压调节器电路和所述第五电压调节器电路在所述第二集成电路管芯中，其中，所述第三电压调节器电路在第三集成电路管芯中，并且其中，所述电路系统为三维电路系统。
6.根据权利要求3所述的电路系统，其中，所述第一电压调节器电路、所述第二电压调节器电路、所述第三电压调节器电路和所述第五电压调节器电路是第三集成电路管芯中的完全集成的电压调节器电路，并且其中，所述第四电压调节器电路是容纳所述第一集成电路管芯、所述第二集成电路管芯和所述第三集成电路管芯的集成电路封装中的封装上电压调节器电路。
7.根据权利要求3所述的电路系统，其中，所述第一电压调节器电路在所述第一集成电路管芯中，其中，所述第二电压调节器电路在所述第二集成电路管芯中，其中，所述第三电压调节器电路在第三集成电路管芯中，其中，所述第四电压调节器电路是容纳所述第一集成电路管芯、所述第二集成电路管芯和所述第三集成电路管芯的集成电路封装中的第一封装上电压调节器电路，并且其中，所述第五电压调节器电路是所述集成电路封装中的第二封装上电压调节器电路。
8.根据权利要求1-7中的任一项所述的电路系统，其中，所述第三电压调节器电路基于所述第一反馈信号并且基于所述第二反馈信号，独立地并且根据需要改变所述第一控制信号和所述第二控制信号，其中，所述第一反馈信号指示接收所述第一电源电压的所述第一集成电路管芯中的电容性负载，所述第二反馈信号指示接收所述第二电源电压的所述第二集成电路管芯中的电容性负载。
9.一种电压调节系统，其包括：
第一电压调节器电路，其基于第一控制信号生成用于第一集成电路管芯的第一电源电压，其中，所述第一电压调节器电路基于所述第一电源电压生成第一反馈信号；
第二电压调节器电路，其基于第二控制信号生成用于所述第一集成电路管芯的第二电源电压，其中，所述第二电压调节器电路基于所述第二电源电压生成第二反馈信号；以及
第三电压调节器电路，其基于所述第一反馈信号生成所述第一控制信号，并且基于所述第二反馈信号生成所述第二控制信号。
10.根据权利要求9所述的电压调节系统，还包括：
第四电压调节器电路，其基于第三控制信号生成用于第二集成电路管芯的第三电源电压，其中，所述第四电压调节器电路基于所述第三电源电压生成第三反馈信号，并且其中，所述第三电压调节器电路基于所述第三反馈信号生成所述第三控制信号。
11.根据权利要求10所述的电压调节系统，还包括：
第五电压调节器电路，其基于第四控制信号生成用于所述第二集成电路管芯的第四电源电压，其中，所述第五电压调节器电路基于所述第四电源电压生成第四反馈信号，并且其中，所述第三电压调节器电路基于所述第四反馈信号生成所述第四控制信号。
12.根据权利要求11所述的电压调节系统，其中，所述第一电压调节器电路、所述第二电压调节器电路、所述第三电压调节器电路、所述第四电压调节器电路和所述第五电压调节器电路是第三集成电路管芯中的完全集成的电压调节器电路。
13.根据权利要求11所述的电压调节系统，其中，所述第一电压调节器电路和所述第二电压调节器电路在所述第一集成电路管芯中，其中，所述第四电压调节器电路和所述第五电压调节器电路在所述第二集成电路管芯中，并且其中，所述第三电压调节器电路在第三集成电路管芯中。
14.根据权利要求11所述的电压调节系统，其中，所述第一电压调节器电路、所述第三电压调节器电路、所述第四电压调节器电路和所述第五电压调节器电路是第三集成电路管芯中的完全集成的电压调节器电路，并且其中，所述第二电压调节器电路是容纳所述第一集成电路管芯、所述第二集成电路管芯和所述第三集成电路管芯的集成电路封装中的封装上电压调节器电路。
15.根据权利要求11所述的电压调节系统，其中，所述第一电压调节器电路在所述第一集成电路管芯中，其中，所述第三电压调节器电路在第三集成电路管芯中，其中，所述第二电压调节器电路是容纳所述第一集成电路管芯、所述第二集成电路管芯和所述第三集成电路管芯的集成电路封装中的第一封装上电压调节器电路，其中，所述第四电压调节器电路在所述第二集成电路管芯中，并且其中，所述第五电压调节器电路是所述集成电路封装中的第二封装上电压调节器电路。
16.一种用于在电路系统中提供经调节的电源电压的方法，所述方法包括：
使用第一电压调节器电路基于第一控制信号生成提供给第一集成电路管芯的第一电源电压；
使用所述第一电压调节器电路基于所述第一电源电压生成第一反馈信号；
使用第二电压调节器电路基于第二控制信号生成提供给第二集成电路管芯的第二电源电压；
使用所述第二电压调节器电路基于所述第二电源电压生成第二反馈信号；
使用第三电压调节器电路基于所述第一反馈信号生成所述第一控制信号；以及
使用所述第三电压调节器电路基于所述第二反馈信号生成所述第二控制信号。
17.根据权利要求16所述的方法，还包括：
使用第四电压调节器电路基于第三控制信号生成提供给所述第一集成电路管芯的第三电源电压；
使用所述第四电压调节器电路基于所述第三电源电压生成第三反馈信号；以及
使用所述第三电压调节器电路基于所述第三反馈信号生成所述第三控制信号。
18.根据权利要求17所述的方法，还包括：
使用第五电压调节器电路基于第四控制信号生成提供给所述第二集成电路管芯的第四电源电压；
使用所述第五电压调节器电路基于所述第四电源电压生成第四反馈信号；以及
使用所述第三电压调节器电路基于所述第四反馈信号生成所述第四控制信号。
19.根据权利要求18所述的方法，其中，所述第一电压调节器电路、所述第二电压调节器电路、所述第三电压调节器电路、所述第四电压调节器电路和所述第五电压调节器电路是第三集成电路管芯中的完全集成的电压调节器电路。
20.根据权利要求18所述的方法，其中，所述第一电压调节器电路和所述第四电压调节器电路在所述第一集成电路管芯中，其中，所述第二电压调节器电路和所述第五电压调节器电路在所述第二集成电路管芯中，并且其中，所述第三电压调节器电路在第三集成电路管芯中。
21.根据权利要求16-20中的任一项所述的方法，其中，所述第一电压调节器电路和所述第二电压调节器电路为现场可编程门阵列中的完全集成的电压调节器，其中，所述方法还包括：
使用时序关键性在所述现场可编程门阵列中物理地组织用户逻辑，以通过软逻辑来控制所述完全集成的电压调节器以用于功耗降低。
22.根据权利要求16-20中的任一项所述的方法，还包括：
基于所述第一集成电路管芯的电容性负载和所述第二集成电路管芯的电容性负载，确定向所述第一集成电路管芯和所述第二集成电路管芯中的每个集成电路管芯提供电源电压的电压调节器的数量或大小。
CN202210546858.2A 2021-06-18 2022-05-18 电压调节器电路系统和方法 Pending CN115494905A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/352,194 US20210311517A1 (en) 2021-06-18 2021-06-18 Voltage Regulator Circuit Systems And Methods
US17/352,194 2021-06-18

Publications (1)

Publication Number Publication Date
CN115494905A true CN115494905A (zh) 2022-12-20

Family

ID=77921785

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210546858.2A Pending CN115494905A (zh) 2021-06-18 2022-05-18 电压调节器电路系统和方法

Country Status (3)

Country Link
US (1) US20210311517A1 (zh)
EP (1) EP4105763A1 (zh)
CN (1) CN115494905A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230170340A1 (en) * 2021-11-30 2023-06-01 Qorvo Us, Inc. Electronic package with interposer between integrated circuit dies

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7872454B2 (en) * 2003-08-21 2011-01-18 Marvell World Trade Ltd. Digital low dropout regulator
US9766678B2 (en) * 2013-02-04 2017-09-19 Intel Corporation Multiple voltage identification (VID) power architecture, a digital synthesizable low dropout regulator, and apparatus for improving reliability of power gates

Also Published As

Publication number Publication date
EP4105763A1 (en) 2022-12-21
US20210311517A1 (en) 2021-10-07

Similar Documents

Publication Publication Date Title
US20230343714A1 (en) Size and efficiency of dies
US20210120668A1 (en) Top-side connector interface for processor packaging
US20180352649A1 (en) Connector interface for processor packaging
US20120284541A1 (en) Power delivery in a heterogeneous 3-d stacked apparatus
US8982563B2 (en) Chip package to support high-frequency processors
US11004783B2 (en) Integrated circuit chip design for symmetric power delivery
US10529677B2 (en) Method and apparatus for power delivery to a die stack via a heat spreader
US20200411495A1 (en) Through-board decoupling capacitance arrangements for integrated circuit devices
WO2020263413A1 (en) Through-board power control arrangements for integrated circuit devices
CN105279124B (zh) 具有接口电路系统的集成电路及接口电路系统的接口单元
CN115494905A (zh) 电压调节器电路系统和方法
US20220199537A1 (en) Power-forwarding bridge for inter-chip data signal transfer
US20220200611A1 (en) Field programmable platform array
WO2020263446A1 (en) Predictive voltage transient reduction in integrated circuits
EP2965236B1 (en) Integrated circuit floorplan for compact clock distribution
WO2019066976A1 (en) MULTINIVE DISTRIBUTED CLAMPS
US11410981B2 (en) Graphics processing unit and high bandwidth memory integration using integrated interface and silicon interposer
CN110915305B (zh) 电路基板、芯片、串联电路、电路板以及电子设备
US20190333895A1 (en) Multi-stacked die package with flexible interconnect
CN112989744A (zh) 一种半导体芯片的封装设计方法以及装置
WO2019066870A1 (en) CAGE OF FARADAY COMPRISING INTERCONNECTION HOLES CROSSING THE SILICON
CN219800840U (zh) 一种面向集成化芯片系统的供电结构
EP4105762A1 (en) Supply voltage control systems and methods for integrated circuits
CN110636694B (zh) 一种多节点芯片连接系统
Crisp DIMM-in-a-PACKAGE memory device technology for mobile applications

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication