CN115485596A - 开关组合件 - Google Patents

开关组合件 Download PDF

Info

Publication number
CN115485596A
CN115485596A CN202180033112.5A CN202180033112A CN115485596A CN 115485596 A CN115485596 A CN 115485596A CN 202180033112 A CN202180033112 A CN 202180033112A CN 115485596 A CN115485596 A CN 115485596A
Authority
CN
China
Prior art keywords
pic
switch assembly
layer
integrated switch
asic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180033112.5A
Other languages
English (en)
Inventor
A·J·齐尔克
余国民
B·索耶
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rockley Photonics Ltd
Original Assignee
Rockley Photonics Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rockley Photonics Ltd filed Critical Rockley Photonics Ltd
Publication of CN115485596A publication Critical patent/CN115485596A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4246—Bidirectionally operating package structures
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4274—Electrical aspects
    • G02B6/4279—Radio frequency signal propagation aspects of the electrical connection, high frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4274—Electrical aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
  • Led Device Packages (AREA)

Abstract

一种具有堆叠配置的集成开关组合件，所述集成开关组合件包括：第一层，所述第一层包括光子集成电路PIC；第二层，所述第二层包括开关ASIC；其中所述第一层安置到衬底上并且所述第二层安置在所述第一层的顶部上。

Description

开关组合件
技术领域
根据本发明的实施方案的一个或多个方面涉及一种具有堆叠配置的集成开关组合件，并且更确切来说涉及一种具有堆叠配置的集成开关组合件，所述集成开关组合件包括光子集成电路、PIC和安置在所述PIC的顶部上的开关ASIC。
背景技术
集成光子平台很知名并且通常是光子产品大规模生产的关键。通常，集成或共同封装概念涉及围绕数字ASIC的周边布置的光子输入端/输出端。光子组件(诸如，调制器和光电二极管)通常也围绕ASIC的周边布置并且这些组件的任何驱动器位于数字ASIC内或集成到围绕ASIC的周边布置的光子集成芯片上。此类布置的问题在于通常需要非常长的高速迹线(mm或cm量级)来将数字ASIC内的组件与光学输入端/输出端连接。本发明的一些实施方案的目标是减小集成平台中对大长度高速迹线的需要。
发明内容
因此，本发明的一些实施方案旨在通过提供具有堆叠配置的集成开关组合件来解决以上问题，所述集成开关组合件包括：
第一层，所述第一层包括光子集成电路PIC；
第二层，所述第二层包括开关ASIC；
其中所述第一层安置到衬底上并且所述第二层安置在所述第一层的顶部上。
所得的堆叠组合件是3D组合件。通常所述衬底可包括以下各项中的一者：衬底、主板、有机衬底、下一个更高组合件。所述PIC的材料可以是绝缘体上硅材料并且将了解ASIC是任何相关的专用集成电路。
在将所述第二层安置到所述第一层上时，所述第二层直接位于所述第一层的顶部上并且某些组件可精确对准以将所述两个组件之间的任何电连接最小化，所述电连接是所述两个层之间的垂直连接。因此，待连接的组件可在x方向和y方向内对准并且仅沿着z轴相对于彼此移位，原因在于一个组件(例如，调制器驱动器)直接位于另一组件(例如，调制器)上方。
现在将陈述本发明的任选特征。这些可单独地或与本发明的任何方面以任何组合形式应用。
任选地，所述PIC包括一个或多个通孔以用于提供所述PIC上方的所述ASIC上的组件与所述衬底之间的电接触。
在一些实施方案中，所述PIC是硅光子PIC(例如，绝缘体上硅材料)，并且因此所述通孔是硅穿孔(TSV)。TSV是低速连接件。如此一来，本发明的一些实施方案的所述堆叠配置涉及将高速RF路径长度最小化。此总体上使得组合件的速度性能最大化并且能够提高可扩缩性。
任选地，所述PIC包括多个通孔，每个通孔提供所述PIC上方的所述ASIC上的组件与所述衬底之间的电接触。
任选地，所述第一层的所述PIC包括一个或多个调制器。每个调制器将未经调制的光学信号和经调制的电信号转换成经调制的光学信号。
ASIC通常是高密度ASIC并且因此可包括紧凑的光电调制器，诸如MTP EAM(微转印电吸收调制器)或环形谐振器(RR)。
任选地，所述ASIC包括一个或多个调制器驱动器，所述一个或多个调制器驱动器中的每一者被配置成驱动所述一个或多个调制器中的相应调制器，每个调制器将未经调制的光学信号和经调制的电信号转换成经调制的光学信号。
任选地，所述第一层的所述PIC包括一个或多个光电二极管。
任选地，所述ASIC包括一个或多个跨阻抗放大器TIA，所述一个或多个TIA中的每一者被配置成放大来自所述一个或多个光电二极管中的相应光电二极管的信号。
任选地，所述PIC包括彼此散置的调制器与光电二极管的布置。
任选地，所述ASIC包括彼此散置的调制器驱动器与TIA的布置，以使得PIC上的每个调制器与PIC上方的ASIC上的调制器驱动器对准并且每个光电二极管与PIC上方的ASIC上的TIA对准。在所述布置中，位于ASIC上的调制器驱动器与TIA的散置布置通常反映出PIC中的相应调制器与在所述调制器下方的光电二极管的对应散置布置。如此一来，每个调制器与其对应的调制器驱动器之间的连接得以最小化，并且每个光电二极管与其对应的TIA之间的每个电连接也得以最小化。
任选地，所述PIC包括至少一个串化器/解串化器SerDes。
任选地，所述PIC本身布置在两个层之上：光子组件层，所述光子组件层包括调制器和/或光电二极管；以及驱动器层，所述驱动器层包括调制器驱动器和/或用于相应的调制器和/或光电二极管的TIA。
任选地，所述驱动器层位于所述光子组件层与所述衬底之间。
任选地，所述驱动器层位于所述光子组件层与所述开关ASIC之间。
任选地，所述PIC包括一个或多个数据输入点，在所述一个或多个数据输入点处光纤连接到PIC上的组件以使光学信号进入所述PIC组件中。
任选地，所述一个或多个数据输入点包括光学解多路复用器。
任选地，所述PIC包括一个或多个数据输出点，在所述一个或多个数据输出点处光纤连接到所述PIC上的组件以从PIC组件取出光学信号。
任选地，所述一个或多个数据输出点包括光学多路复用器。
任选地，所述PIC还包括一组或多组激光器。通常，激光器组将是混合激光器组。也可存在功率分配器以将激光器输入分离在多个组件之上。
任选地，所述PIC与所述衬底之间的电连接包括以下各项中的一个或多个：Cu杆、焊料凸块、受控塌陷芯片连接C4、球栅阵列BGA和柱栅阵列CGA。
附图说明
参考说明书、权利要求书和附图，将了解并理解本发明的这些和其他特征以及优点，在附图中：
图1是示出根据本发明的实施方案的(a)第一相关技术设计、(b)第二相关技术设计和(c)集成解决方案的示意图；
图2示出本发明的一些实施方案的集成开关组合件的ASIC布局的两个实例；在图2A中，ASIC层包括单个开关逻辑，所述开关逻辑包括用于调制器的驱动器；并且也包括TIA，所述TIA放大来自光电二极管的信号；在图2B中，所述ASIC层由两个分离的开关逻辑区构成；
图3示出根据本发明的一些实施方案的集成开关组合件的PIC布局的两个实例，所述PIC布局适合于以3D堆叠配置安置在ASIC层的顶部上；图3A公开将与图2A的ASIC层兼容的PIC层的实例；图3B公开将与图2B的ASIC层兼容的PIC层的实例；
图4示出含有芯片上混合激光器的PIC布局的两个实例，图4A具有其中一组激光器位于芯片的远离数据输出端的一端处的第一配置；图4B具有邻近驱动器且沿着PIC的长度定位的一组激光器，所述PIC的长度横向于数据输出端所在的一侧延伸；
图5绘示根据本发明的一些实施方案的集成开关组合件的横截面的实例，其中图5A示出与图2A的ASIC层和图3A的PIC层兼容的实例，并且图5B示出与图2B的ASIC层和图3B的PIC层兼容的实例；
图6绘示根据本发明的一些实施方案的集成开关组合件的横截面的其他实例，此时展现出本身布置在两个层之上的PIC，两个PIC层的一个子层包括调制器驱动器和TIA；图6A示出与图2A的ASIC层和图3A的PIC层兼容的实例，并且图6B示出与图2B的ASIC层和图3B的PIC层兼容的实例；
图7绘示根据本发明的实施方案的集成开关组合件的ASIC层的实例，所述ASIC层包括调制器驱动器与TIA的散置布置；
图8绘示根据本发明的实施方案的集成开关组合件的PIC层的实例，所述PIC层包括调制器与光电二极管的散置布置，所述散置布置被配置成与图7中所示的ASIC的调制器驱动器和TIA的布置匹配；
图9绘示根据本发明的实施方案的集成开关组合件的PIC层的另一实例，所述PIC层包括调制器和光电二极管与集成混合激光器的散置布置，所述散置布置被配置成与调制器和图7中所示的ASIC的TIA的布置匹配；
图10绘示包括图7的ASIC层和图9或图10的PIC层的集成开关组合件的横截面；
图11绘示集成开关组合件的另一实施方案的横截面，其中PIC与衬底之间的连接包括柱栅阵列(CGA)；
图12绘示集成开关组合件的另一实施方案的横截面，其中PIC与衬底之间的连接包括球栅阵列(BGA)；
图13绘示根据本发明的一些实施方案的集成开关阵列的另外两个实施方案的横截面，其中3D开关组合件的各个层之间的连接包括受控塌陷芯片连接(C4)；在图13A的实施方案中，含有驱动器的子层位于PIC与衬底之间；在图13B的实施方案中，所述含有驱动器的子层位于PIC层与ASIC之间；并且
图14绘示图11、图12、图13A和图13B中所公开的实施方案的平面图。
具体实施方式
下文结合附图阐述的详细描述旨在作为对根据本发明提供的集成开关组合件的示范性实施方案的描述，并不旨在表示可构造或利用本发明的唯一形式。所述描述结合所图解说明的实施方案阐述本发明的特征。然而，应理解，相同或等效的功能和结构可由也旨在囊括在本发明的精神和范围内的不同实施方案来实现。如本文中在别处所指出，相似的元件编号旨在指示相似的元件或特征。
下文参考图2到图6描述集成开关组合件的第一组实施方案。集成开关组合件具有堆叠配置以使得组件布置成3D。所述堆叠布置包括：第一层，即含有光子集成电路(PIC)的PIC层；和第二层，即包括开关ASIC的ASIC层。所述开关ASIC包括：开关逻辑、包括多个调制器驱动器的多个驱动器和多个光跨阻抗放大器(TIA)。在图2A中所示的实施方案中，这些位于直接开关逻辑、位于开关逻辑的一侧处的调制器驱动器阵列和位于开关逻辑的另一侧处的TIA阵列上。在图2B的实施方案中，驱动器邻近开关逻辑定位，更具体来说，存在位于ASIC层上的两个开关逻辑区，其中TIA阵列位于两个开关逻辑区之间并且调制器驱动器阵列位于开关逻辑区的与TIA相对的两侧处。
如图3A和图3B中所示，PIC层包括调制器和光电二极管。图3A的实施方案被配置成安置在图2A的ASIC层的顶部上并且由第一部分构成，所述第一部分包括激光器输入、调制器阵列和光学多路复用器(MUX)。激光器输入呈多个(例如给定整数f个)激光器输入形式，所述激光器输入可以是光纤输入。所示的PIC层还包括多个功率分配器(在此种情形中，f*1到P功率分配器(即，f个功率分配器，每个功率分配器是1到P功率分配器))和光学多路复用器(在此种情形中，N到1或k*L到1MUX)。PIC层的第二部分包括光电二极管阵列和光学解多路复用器(DeMUX)(在此种情形中，1到N或k*1到L DeMUX)。图3B的实施方案被配置成安置在图2B的ASIC层的顶部上，并且因此与图3A的实施方案的不同在于包括：两个外区，每个外区包括调制器阵列、功率分配器和多路复用器；和一个内区，所述内区包括光电二极管阵列和DeMUX。PIC层的调制器和光电二极管被布置成使得当PIC层位于直接ASIC层的顶部上时，所述调制器和光电二极管与其位于ASIC层上的相应调制器驱动器和TIA对齐。图4A和图4B示出含有调制器的PIC的区并且与图3A和图3B中所示的PIC的区的不同之处在于其还包括一组激光器，通常是直接位于PIC上的混合激光器。从图5A和图5B的横截面可看到，所述PIC含有用于穿过所述PIC而提供衬底与开关ASIC之间的电连接的多个低速硅穿孔(TSV)。在图6A和图6B的实施方案中，PIC本身由两个层构成，第一子层含有光子组件并且第二子层含有用于所述这些组件的驱动器。在此实施方案中，ASIC层因此除了开关逻辑之外不再需要含有驱动器/TIA。
Cu杆或焊料凸块可形成PIC与任何下伏的衬底之间的电连接并且也形成PIC层与ASIC层之间的电连接。
下文参考图7到图10描述第二组实施方案。这些实施方案涉及一种集成开关组合件，所述集成开关组合件具有ASIC层(图7)，所述ASIC层具有调制器驱动器与TIA的散置布置；和对应的PIC层(图8)，所述PIC层包括调制器与光电二极管的散置布置，PIC的散置布置被配置成与图7中所示的ASIC的调制器驱动器与TIA的布置匹配。就先前实施方案来说，所述PIC层也包括功率分配器、MUX和DeMUX。然而，在此实施方案中，这些位于周边处，其中调制器和光电二极管位于PIC层的中心而呈散置阵列。散置阵列可呈交替的调制器行和光电二极管行形式。在一些实施方案(图9)中，所述PIC层也包括一组或多组激光器，所述激光器通常位于PIC的周边处。通常，激光器组靠近功率分配器定位，所述功率分配器从激光器组获取光学输入并输入到光学组件中。
下文参考图11到图13描述其他实施方案。在每种情形中，包括开关ASIC的ASIC层直接位于PIC层上方并且所述PIC层直接位于衬底(也被称为下一个更高的组合件)上方。包括调制器驱动器和/或TIA的至少一个驱动器层位于PIC与衬底之间。驱动器层小于PIC并且直接位于调制器和/或光电二极管所处的PIC区之下。在图11中所示的实施方案中，示出两个驱动器层，每个驱动器层位于PIC的邻近激光器输入光纤的相应侧处。此在图14中所示的平面图中可清楚地看到，从平面图可看到光纤输入端/输出端位于PIC的两个相对侧处。TSV位于整个PIC中，包括位于PIC的中心区内。在图11中所示的实施方案中，PIC与衬底之间的连接包括柱栅阵列(CGA)。
图12的实施方案与图11的实施方案的不同之处在于PIC与衬底之间的连接包括球栅阵列(BGA)。在图13A和图13B的实施方案中，3D开关组合件的各个层之间的连接包括受控塌陷芯片连接(C4)；在图13A的实施方案中，含有驱动器的子层位于PIC与衬底之间，而在图13B的实施方案中，驱动器子层位于PIC与开关ASIC之间。
如本文中所使用，“不可塌陷芯片连接”意指接脚或不可塌陷凸块。
尽管本文中已具体描述和图解说明了集成开关组合件的示范性实施方案，但本领域的技术人员将明白诸多修改和变化。因此，应理解，根据本发明的原理构造的集成开关组合件可具有除了本文中的具体描述之外的体现。本发明也由以下权利要求书及其等效形式中界定。

Claims (21)

1.一种具有堆叠配置的集成开关组合件，所述集成开关组合件包括：
第一层，所述第一层包括光子集成电路PIC；
第二层，所述第二层包括开关ASIC；
其中所述第一层安置到衬底上并且所述第二层安置在所述第一层的顶部上。
2.根据权利要求1所述的集成开关组合件，其中所述PIC包括一个或多个通孔以用于提供所述PIC上方的所述ASIC上的组件与所述衬底之间的电接触。
3.根据权利要求2所述的集成开关组合件，其中所述PIC包括多个通孔，每个通孔提供所述PIC上方的所述ASIC上的组件与所述衬底之间的电接触。
4.根据前述权利要求中任一项所述的集成开关组合件，其中所述第一层的所述PIC包括一个或多个调制器。
5.根据权利要求4所述的集成开关组合件，其中所述ASIC包括一个或多个调制器驱动器，所述一个或多个调制器驱动器中的每一者被配置成驱动所述一个或多个调制器中的相应调制器。
6.根据前述权利要求中任一项所述的集成开关组合件，其中所述第一层的所述PIC包括一个或多个光电二极管。
7.根据权利要求6所述的集成开关组合件，其中所述ASIC包括一个或跨阻抗放大器TIA，所述一个或多个TIA中的每一者被配置成放大来自所述一个或多个光电二极管中的相应光电二极管的信号。
8.根据权利要求6所述的集成开关组合件，当依附于权利要求4时，其中所述PIC包括彼此散置的调制器与光电二极管的布置。
9.根据权利要求8所述的集成开关组合件，其中所述ASIC包括彼此散置的调制器驱动器与TIA的布置，以使得所述PIC上的每个调制器与所述PIC上方的所述ASIC上的调制器驱动器对准并且每个光电二极管与所述PIC上方的所述ASIC上的TIA对准。
10.根据前述权利要求中任一项所述的集成开关组合件，其中所述PIC包括至少一个串化器/解串化器SerDes。
11.根据权利要求4至10中任一项所述的集成开关组合件，其中所述PIC本身布置在两个层之上：光子组件层，所述光子组件层包括调制器和/或光电二极管；以及驱动器层，所述驱动器层包括用于所述相应的调制器和/或光电二极管的调制器驱动器和/或TIA。
12.根据权利要求11所述的集成开关组合件，其中所述驱动器层位于所述光子组件层与所述衬底之间。
13.根据权利要求11所述的集成开关组合件，其中所述驱动器层位于所述光子组件层与所述开关ASIC之间。
14.根据前述权利要求中任一项所述的集成开关组合件，其中所述PIC包括一个或多个数据输入点，在所述一个或多个数据输入点处光纤连接到所述PIC上的组件以使光学信号进入所述PIC组件中。
15.根据权利要求14所述的集成开关组合件，其中所述一个或多个数据输入点包括光学解多路复用器。
16.根据前述权利要求中任一项所述的集成开关组合件，其中所述PIC包括一个或多个数据输出点，在所述一个或多个数据输出点处光纤连接到所述PIC上的组件以从PIC组件取出光学信号。
17.根据权利要求16所述的集成开关组合件，其中所述一个或多个数据输出点包括光学多路复用器。
18.根据前述权利要求中任一项所述的集成开关组合件，其中所述PIC还包括一组或多组激光器。
19.根据前述权利要求中任一项所述的集成开关组合件，其中所述PIC与所述衬底之间的电连接是导体阵列，所述导体阵列是球栅阵列(BGA)或柱栅阵列(CGA)，其中所述导体阵列的所述导体中的每一者选自由焊料凸块、铜杆、受控塌陷芯片连接(C4)和不可塌陷芯片连接组成的群组。
20.根据前述权利要求中任一项所述的集成开关组合件，所述集成开关组合件包括多个PIC，所述多个PIC包括所述第一层的所述PIC。
21.根据前述权利要求中任一项所述的集成开关组合件，所述集成开关组合件包括多个开关ASIC，所述多个开关ASIC包括所述第二层的所述开关ASIC。
CN202180033112.5A 2020-03-06 2021-03-05 开关组合件 Pending CN115485596A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US202062986529P 2020-03-06 2020-03-06
US62/986529 2020-03-06
PCT/EP2021/055680 WO2021176095A1 (en) 2020-03-06 2021-03-05 Switch assembly

Publications (1)

Publication Number Publication Date
CN115485596A true CN115485596A (zh) 2022-12-16

Family

ID=74867528

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180033112.5A Pending CN115485596A (zh) 2020-03-06 2021-03-05 开关组合件

Country Status (6)

Country Link
US (1) US20230089415A1 (zh)
EP (1) EP4115225A1 (zh)
JP (1) JP2023517306A (zh)
CN (1) CN115485596A (zh)
GB (1) GB2595550B (zh)
WO (1) WO2021176095A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11982853B2 (en) * 2021-10-01 2024-05-14 Advanced Semiconductor Engineering, Inc. Optoelectronic package and method of manufacturing the same
CN115632715B (zh) * 2022-12-19 2023-04-21 西安芯湾科技有限公司 一种光通信模块及光通信设备

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8831437B2 (en) * 2009-09-04 2014-09-09 Luxtera, Inc. Method and system for a photonic interposer
WO2013101184A1 (en) * 2011-12-30 2013-07-04 Intel Corporation Optical i/o system using planar light-wave integrated circuit
US20160274316A1 (en) * 2015-03-17 2016-09-22 Samtec, Inc. Active-optical ic-package socket
US9786641B2 (en) * 2015-08-13 2017-10-10 International Business Machines Corporation Packaging optoelectronic components and CMOS circuitry using silicon-on-insulator substrates for photonics applications

Also Published As

Publication number Publication date
GB2595550B (en) 2023-12-20
EP4115225A1 (en) 2023-01-11
US20230089415A1 (en) 2023-03-23
WO2021176095A1 (en) 2021-09-10
JP2023517306A (ja) 2023-04-25
GB2595550A (en) 2021-12-01
GB202103125D0 (en) 2021-04-21

Similar Documents

Publication Publication Date Title
US11424837B2 (en) Method and system for large silicon photonic interposers by stitching
US10962728B2 (en) Co-packaged optics and transceiver
US9391708B2 (en) Multi-substrate electro-optical interconnection system
US10168474B2 (en) Method of manufacturing optical input/output device
US20120207426A1 (en) Flip-chip packaging for dense hybrid integration of electrical and photonic integrated circuits
US20160274316A1 (en) Active-optical ic-package socket
CN115485596A (zh) 开关组合件
US20140270629A1 (en) Optical waveguide network of an interconnecting ic module
CN112368621A (zh) 电光封装及制造方法
US20140270621A1 (en) Photonic multi-chip module
US11886023B2 (en) Photonic optoelectronic module packaging
US10895682B1 (en) Efficient photonic circuits for liquid-cooled high-density datacenters
US20210296297A1 (en) Method for forming an electro-optical system
US9798088B2 (en) Barrier structures for underfill blockout regions
JP7259149B2 (ja) 高チャネルカウントフォトニクスのための光再分布層
US11177219B1 (en) Photonic integrated circuit with integrated optical transceiver front-end circuitry for photonic devices and methods of fabricating the same
US20060024067A1 (en) Optical I/O chip for use with distinct electronic chip
CN114063229B (zh) 半导体装置
CN113169234A (zh) 高密度光学互连组件
US20210375770A1 (en) Semiconductor package structure comprising rigid-flexible substrate and manufacturing method thereof
CN114994831A (zh) 硅光子结构及其制造方法及晶片级系统
CN220627808U (zh) 电子器件
JP2019110173A (ja) 光受信器
US20190056558A1 (en) Multiple laser system packaging
CN118091832A (zh) 包括具有玻璃芯的衬底的光子集成电路封装

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination