CN115472190A - 存储器读写验证方法 - Google Patents

存储器读写验证方法 Download PDF

Info

Publication number
CN115472190A
CN115472190A CN202211116973.2A CN202211116973A CN115472190A CN 115472190 A CN115472190 A CN 115472190A CN 202211116973 A CN202211116973 A CN 202211116973A CN 115472190 A CN115472190 A CN 115472190A
Authority
CN
China
Prior art keywords
write
verification
read
input data
margin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211116973.2A
Other languages
English (en)
Inventor
刘美冬
陈瑞隆
黄天辉
尹家宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiamen Semiconductor Industry Technology Research And Development Co ltd
Original Assignee
Xiamen Semiconductor Industry Technology Research And Development Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiamen Semiconductor Industry Technology Research And Development Co ltd filed Critical Xiamen Semiconductor Industry Technology Research And Development Co ltd
Priority to CN202211116973.2A priority Critical patent/CN115472190A/zh
Publication of CN115472190A publication Critical patent/CN115472190A/zh
Priority to PCT/CN2023/100678 priority patent/WO2024055655A1/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/24—Memory cell safety or protection circuits, e.g. arrangements for preventing inadvertent reading or writing; Status cells; Test cells

Landscapes

  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本发明公开了一种存储器读写验证方法，首先，根据输入数据对存储器所有IO进行裕量验证，并根据验证结果获取各个IO对应的读出数据，以便根据读出数据判断是否对读出数据对应的IO执行写操作；然后，对需要执行写操作的IO执行写操作；最后，在执行完写操作后，再次进行裕量验证，以便根据验证结果判断对应IO是否写入成功；由此，能够避免重复写入，从而提高验证效率。

Description

存储器读写验证方法
技术领域
本发明涉及电子技术领域，特别涉及一种存储器读写验证方法和一种计算机可读存储介质。
背景技术
相关技术中，存储器每写入一次数据均需要验证其写入的真实值是否与输入值相等，并且读电流是否满足一定的裕量，即言，每写一次需要验证一次；现有的读写验证方法在进行验证时需要整个系统分别进行Margin 0验证或者Margin 1验证，且当存在写入失败时，需要重新写入，即言，不论原先写入是否成功，均需要重新写，由此，不仅增加系统消耗而且容易出现超写现象。
发明内容
本发明旨在至少在一定程度上解决上述技术中的技术问题之一。为此，本发明的一个目的在于提出一种存储器读写验证方法，能够避免重复写入，从而提高验证效率。
本发明的第二个目的在于提出一种计算机可读存储介质。
为达到上述目的，本发明第一方面实施例提出的一种存储器读写验证方法，包括以下步骤：根据输入数据对存储器所有IO进行裕量验证，并根据验证结果获取各个IO对应的读出数据，以便根据所述读出数据判断是否对所述读出数据对应的IO执行写操作；对需要执行写操作的IO执行写操作；在执行完写操作后，再次进行裕量验证，以便根据验证结果判断对应IO是否写入成功。
根据本发明实施例提出的存储器读写验证方法，首先，根据输入数据对存储器所有IO进行裕量验证，并根据验证结果获取各个IO对应的读出数据，以便根据读出数据判断是否对读出数据对应的IO执行写操作；然后，对需要执行写操作的IO执行写操作；最后，在执行完写操作后，再次进行裕量验证，以便根据验证结果判断对应IO是否写入成功；由此，能够避免重复写入，从而提高验证效率。
另外，根据本发明实施例上述提出的存储器读写验证方法还可以具有如下附加的技术特征：
可选地，根据输入数据对存储器所有IO进行裕量验证，包括：当输入数据为0时，则对输入数据为0对应的IO进行Margin 0验证，当输入数据为1时，则对输入数据为1对应的IO进行Margin 1验证。
根据上述技术手段，使得所有IO可以根据对应的输入数据选择进行Margin 0验证或者Margin 1验证，从而减小系统消耗，进一步提高验证效率。
可选地，对输入数据为0对应的IO进行Margin 0验证，包括：将输入数据为0对应的IO的电流与Margin 0进行比较，其中，Margin 0表示写0需要满足的裕量。
可选地，对输入数据为1对应的IO进行Margin 1验证，包括：将输入数据为1对应的IO的电流与Margin 1进行比较，其中，Margin 1表示写1需要满足的裕量。
可选地，根据验证结果获取各个IO对应的读出数据，包括：如果输入数据为0对应的IO的电流小于Margin 0，则对应的读出数据为0，否则对应的读出数据为1。
可选地，如果输入数据为1对应的IO的电流大于Margin 1，则对应的读出数据为1，否则对应的读出数据为0。
可选地，根据所述读出数据判断是否对所述读出数据对应的IO执行写操作，包括：判断所述读出数据是否等于对应的输入数据，如果是，则所述读出数据对应的IO不执行写操作，如果否，则所述读出数据对应的IO执行写操作。
可选地，根据验证结果判断对应IO是否写入成功，包括：当输入数据为0对应的IO的电流小于Margin 0，则对应的读出数据为0，则认为写入成功，否则写入失败；当输入数据为1对应的IO的电流大于Margin 1，则对应的读出数据为1，则认为写入成功，否则写入失败。
可选地，如果根据验证结果判断对应IO写入失败，则继续对需要执行写操作的IO执行写操作，重复迭代，直至判断所有IO写入成功。
为达到上述目的，本发明第二方面实施例提出了一种计算机可读存储介质，其上存储有存储器读写验证程序，该存储器读写验证程序被处理器执行时实现如上述的存储器读写验证方法。
根据本发明实施例的计算机可读存储介质，通过存储存储器读写验证程序，以便处理器在执行该存储器读写验证程序时实现如上述的存储器读写验证方法，由此，能够避免重复写入，从而提高验证效率。
附图说明
图1为现有存储器读写验证方法的流程示意图；
图2为现有存储器读写验证方法对应的读写电路示意图，其中，(a)为读电路示意图，(b)为写电路示意图；
图3为根据本发明实施例的存储器读写验证方法的流程示意图；
图4为根据本发明一个实施例的存储器读写验证方法的流程示意图；
图5为根据本发明一个实施例的存储器读写验证方法对应的读写电路示意图，其中，(a)为读电路示意图，(b)为写电路示意图。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本发明，而不能理解为对本发明的限制。
相关技术中，如图1所示，现有的验证读入示意图在Verify 0时，M0_EN使能、M1_EN不使能，DOUT读出数据；Verify 1时，M0_EN不使能、M1_EN使能，DOUT读出数据，写驱动示意图在WE使能时执行写操作，当DIN＝0时，W1_EN不使能、W0_EN使能，执行写0操作；当DIN＝1时，W1_EN使能、W0_EN不使能，执行写1操作；其对应的流程图如图2所示，首先执行第一次写操作；然后控制M1_EN使能，所有IO执行Verify 1操作，读出指定地址的Cell数据，当指定DOUT与DIN＝1的IO不同时，则写1失败，继续写数据，直到满足一定条件停止写；当指定DOUT与DIN＝1的IO相同时，则写1成功；最后M0_EN使能，所有IO执行Verify 0，读出指定地址的Cell数据，当指定DOUT与DIN＝0的IO不同时，则写0失败，继续写数据，直到满足一定条件停止写；当指定DOUT与DIN＝0的IO相同时，则写0成功。由此可见，现有的读写验证方法需要操作如下步骤：Write—>Verify1(0)—>Verify0(1)。而每次verify是所有IO进行Verify，即Verify 0是整个系统验证该写0的地址是否写0，Verify 1是整个系统验证该写1的地址是否写1。这种分立操作明显增加系统消耗；并且在当有一次写不成功时，若考虑写distrub，则至少需要额外增加1次Verify，额外的Verify也增加系统消耗；再者在当有一次写不成功时，需要重新写，而这种重新写也是系统级的，即不论原先写入是否成功，都需要重新写一次；这种操作可能会出现over write现象。
针对上述问题，本发明提出了一种存储器读写验证方法，能够实现一下操作步骤，Write—>Verify，该Verify过程是Verify 0和Verify 1同时进行；具体Verify 0还是Verify1根据输入数据实现，这种同时Verify结构，减小系统消耗，增加Verify效率；再者，能够实现当写成功的Cell不再进行写，而只写没有通过Verify的Cell；每次写操作完成时，都对当前地址进行Verify，具体Verify操作根据DIN实现；因此本发明不会出现over write现象，且不会额外增加Verify。
为了更好的理解上述技术方案，下面将参照附图更详细地描述本发明的示例性实施例。虽然附图中显示了本发明的示例性实施例，然而应当理解，可以以各种形式实现本发明而不应被这里阐述的实施例所限制。相反，提供这些实施例是为了能够更透彻地理解本发明，并且能够将本发明的范围完整的传达给本领域的技术人员。
为了更好的理解上述技术方案，下面将结合说明书附图以及具体的实施方式对上述技术方案进行详细的说明。
下面就参照附图来描述本发明实施例的存储器读写验证方法。
具体而言，图3为本申请实施例所提供的一种存储器读写验证方法的流程示意图。如图3所示，该存储器读写验证方法包括以下步骤：
步骤101，根据输入数据对存储器所有IO进行裕量验证，并根据验证结果获取各个IO对应的读出数据，以便根据读出数据判断是否对读出数据对应的IO执行写操作。
也就是说，在进行写操作之前先进行裕量验证，以便避免对原先写成功的IO进行重复写入。
需要说明的是，根据验证结果可判断对应IO是否写入成功，判断方式可采用人为判定或者通过特定设备判定，本发明对此不作具体限定。
作为一个实施例，根据输入数据对存储器所有IO进行裕量验证，包括：当输入数据为0时，则对输入数据为0对应的IO进行Margin 0验证，当输入数据为1时，则对输入数据为1对应的IO进行Margin 1验证。
也就是说，在进行验证时，每个IO可根据输入数据进行Margin 0验证或者Margin1验证，即言，每个IO根据实际需要进行Margin 0验证或者Margin 1验证，从而实现所有IO同时进行一次验证。
作为一个实施例，对输入数据为0对应的IO进行Margin 0验证，包括：将输入数据为0对应的IO的电流与Margin 0进行比较，其中，Margin 0表示写0需要满足的裕量。
作为一个实施例，根据验证结果获取各个IO对应的读出数据，包括：如果输入数据为0对应的IO的电流小于Margin 0，则对应的读出数据为0，否则对应的读出数据为1。
也就是说，如果输入数据为0对应的读出数据为0，则表示写入成功，如果输入数据为0对应的读出数据为1，则表示写入失败。
作为一个实施例，对输入数据为1对应的IO进行Margin 1验证，包括：将输入数据为1对应的IO的电流与Margin 1进行比较，其中，Margin 1表示写1需要满足的裕量。
作为一个实施例，根据验证结果获取各个IO对应的读出数据，还包括：
如果输入数据为1对应的IO的电流大于Margin 1，则对应的读出数据为1，否则对应的读出数据为0。
也就是说，如果输入数据为1对应的读出数据为1，则表示写入成功，如果输入数据为1对应的读出数据为0，则表示写入失败。
作为一个实施例，根据读出数据判断是否对读出数据对应的IO执行写操作，包括：判断读出数据是否等于对应的输入数据，如果是，则读出数据对应的IO不执行写操作，如果否，则读出数据对应的IO执行写操作。
需要说明的是，如果读出数据等于对应的输入数据，代表写入成功，所以其对应的IO无需再执行写操作，此时，只需要对写入失败的IO重新执行写操作即可。
步骤102，对需要执行写操作的IO执行写操作。
需要说明的是，需要执行写操作的IO指的是被判定为写入失败的IO。
步骤103，在执行完写操作后，再次进行裕量验证，以便根据验证结果判断对应IO是否写入成功。
需要说明的是，根据验证结果判断对应IO是否写入成功，包括：当输入数据为0对应的IO的电流小于Margin 0，则对应的读出数据为0，则认为写入成功，否则写入失败；当输入数据为1对应的IO的电流大于Margin 1，则对应的读出数据为1，则认为写入成功，否则写入失败。
作为一个实施例，如图4所示，如果根据验证结果判断对应IO写入失败，则继续对需要执行写操作的IO执行写操作，重复迭代，直至判断所有IO写入成功。
即言，步骤1，先进行Verify一次，读出指定地址各个IO的DOUT；步骤2，当DIN＝DOUT时，则该IO不执行写操作，否则该IO执行写操作；步骤3，再次Verify，当写0的IO满足Margin 0，写1的IO满足Margin 1则所有IO写成功；否则再次返回步骤2重复对写失败的IO执行写操作。
也就是说，该流程步骤1的Verify，使得DIN＝DOUT的IO不进行写操作，防止overwrite、减小系统消耗；每次Verify都是各个IO根据DIN同时执行相应的Verify 0或者Verify 1操作，简化系统写、Verify流程。
作为一个具体实施例，图5为根据本发明一个实施例的存储器读写验证方法对应的读写电路示意图，其中，如图5(a)所示，该Verify结构包括第一非门、第一与门、第一验证单元、第二验证单元和第二与门；
第一非门用于对输入数据DIN进行非运算；
第一与门的第一输入端接收非运算后的输入数据，第一与门的第二输入端接收验证使能信号Verify_EN，第一与门的输出端连接第一验证单元Margin 0，以便给第一验证单元Margin0发送写0验证使能信号M0_EN；
第二与门的第一输入端接收输入数据DIN，第二与门的第二输入端接收验证使能信号Verify_EN，第二与门的输出端连接第二验证单元Margin 1，以便给第二验证单元Margin 1发送写1验证使能信号M1_EN；
第一验证单元Margin 0与第二验证单元Margin 1相连接，以便根据输入数据DIN对存储器所有IO进行裕量验证，并根据验证结果获取各个IO对应的读出数据DOUT；
需要说明的是，Verify结构还包括存储单元和采样模块，存储单元用于存储数据，采样单元用于采样读出数据DOUT。
也就是说，通过上述结构在需要验证时，Verify_EN使能，当DIN＝0，则进行Margin0验证；当DIN＝1，则进行Margin 1验证；使得每个IO可根据DIN进行Margin 0验证或者Margin 1验证，即所有IO可同时验证，整个系统可同时进行Verify 0和Verify 1验证，从而减小系统消耗，增加Verify效率。
其中，如图5(b)所示，写驱动结构包括第二非门、第三与门、第三非门、第四与门和写驱动单元；
第二非门用于对读出数据DOUT进行非运算；
第三与门的第一输入端接收写使能信号WE，第三与门的第二输入端接收输入数据DIN，第三与门的第三输入端接收非运算后的读出数据，第三与门的输出端连接写驱动单元，以便给写驱动单元发送写1使能信号W1_EN，并根据写1使能信号写入1；
第三非门用于对输入数据DIN进行非运算；
第四与门的第一输入端接收写使能信号WE，第四与门的第二输入端接收非运算后的输入数据，第四与门的第三输入端接收读出数据DOUT，第四与门的输出端连接写驱动单元，以便给写驱动单元发送写0使能信号W0_EN，并根据写0使能信号写入0。
也就是说，通过上述结构在执行写操作时，例如，DIN＝1时，当DOUT＝1则不需要进行写操作，当DOUT＝0时才进行写1操作；DIN＝0时，当DOUT＝1则进行写0操作，当DOUT＝0时则不需要进行写操作，该结构当输入DIN等于上一次Verify的DOUT时，不再进行Write，可防止over write，从而减小系统消耗。
综上所述，根据本发明实施例提出的存储器读写验证方法，首先，根据输入数据对存储器所有IO进行裕量验证，并根据验证结果获取各个IO对应的读出数据，以便根据读出数据判断是否对读出数据对应的IO执行写操作；然后，对需要执行写操作的IO执行写操作；最后，在执行完写操作后，再次进行裕量验证，以便根据验证结果判断对应IO是否写入成功；由此，能够避免重复写入，从而提高验证效率。
另外，本发明的实施例还提出了一种计算机可读存储介质，其上存储有存储器读写验证程序，该存储器读写验证程序被处理器执行时实现如上述的存储器读写验证方法。
根据本发明实施例的计算机可读存储介质，通过存储存储器读写验证程序，以便处理器在执行该存储器读写验证程序时实现如上述的存储器读写验证方法，由此，能够避免重复写入，从而提高验证效率。
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
在本发明中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不应理解为必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。此外，本领域的技术人员可以将本说明书中描述的不同实施例或示例进行接合和组合。
尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。

Claims (10)

1.一种存储器读写验证方法，其特征在于，所述方法包括：
根据输入数据对存储器所有IO进行裕量验证，并根据验证结果获取各个IO对应的读出数据，以便根据所述读出数据判断是否对所述读出数据对应的IO执行写操作；
对需要执行写操作的IO执行写操作；
在执行完写操作后，再次进行裕量验证，以便根据验证结果判断对应IO是否写入成功。
2.根据权利要求1所述的存储器读写验证方法，其特征在于，根据输入数据对存储器所有IO进行裕量验证，包括：
当输入数据为0时，则对输入数据为0对应的IO进行Margin 0验证，当输入数据为1时，则对输入数据为1对应的IO进行Margin 1验证。
3.根据权利要求2所述的存储器读写验证方法，其特征在于，对输入数据为0对应的IO进行Margin 0验证，包括：
将输入数据为0对应的IO的电流与Margin 0进行比较，其中，Margin 0表示写0需要满足的裕量。
4.根据权利要求3所述的存储器读写验证方法，其特征在于，对输入数据为1对应的IO进行Margin 1验证，包括：
将输入数据为1对应的IO的电流与Margin 1进行比较，其中，Margin 1表示写1需要满足的裕量。
5.根据权利要求4所述的存储器读写验证方法，其特征在于，根据验证结果获取各个IO对应的读出数据，包括：
如果输入数据为0对应的IO的电流小于Margin 0，则对应的读出数据为0，否则对应的读出数据为1。
6.根据权利要求5所述的存储器读写验证方法，其特征在于，根据验证结果获取各个IO对应的读出数据，还包括：
如果输入数据为1对应的IO的电流大于Margin 1，则对应的读出数据为1，否则对应的读出数据为0。
7.根据权利要求1所述的存储器读写验证方法，其特征在于，根据所述读出数据判断是否对所述读出数据对应的IO执行写操作，包括：
判断所述读出数据是否等于对应的输入数据，如果是，则所述读出数据对应的IO不执行写操作，如果否，则所述读出数据对应的IO执行写操作。
8.根据权利要求6所述的存储器读写验证方法，其特征在于，根据验证结果判断对应IO是否写入成功，包括：
当输入数据为0对应的IO的电流小于Margin 0，则对应的读出数据为0，则认为写入成功，否则写入失败；
当输入数据为1对应的IO的电流大于Margin 1，则对应的读出数据为1，则认为写入成功，否则写入失败。
9.根据权利要求1所述的存储器读写验证方法，其特征在于，如果根据验证结果判断对应IO写入失败，则继续对需要执行写操作的IO执行写操作，重复迭代，直至判断所有IO写入成功。
10.一种计算机可读存储介质，其特征在于，其上存储有存储器读写验证程序，该存储器读写验证程序被处理器执行时实现如权利要求1-9中任一项所述的存储器读写验证方法。
CN202211116973.2A 2022-09-14 2022-09-14 存储器读写验证方法 Pending CN115472190A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202211116973.2A CN115472190A (zh) 2022-09-14 2022-09-14 存储器读写验证方法
PCT/CN2023/100678 WO2024055655A1 (zh) 2022-09-14 2023-06-16 存储器读写验证方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211116973.2A CN115472190A (zh) 2022-09-14 2022-09-14 存储器读写验证方法

Publications (1)

Publication Number Publication Date
CN115472190A true CN115472190A (zh) 2022-12-13

Family

ID=84334058

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211116973.2A Pending CN115472190A (zh) 2022-09-14 2022-09-14 存储器读写验证方法

Country Status (2)

Country Link
CN (1) CN115472190A (zh)
WO (1) WO2024055655A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024055655A1 (zh) * 2022-09-14 2024-03-21 厦门半导体工业技术研发有限公司 存储器读写验证方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8605526B2 (en) * 2011-05-31 2013-12-10 Infineon Technologies Ag Memory reliability verification techniques
KR20130043469A (ko) * 2011-10-20 2013-04-30 에스케이하이닉스 주식회사 비휘발성 메모리 장치 및 그의 라이트 제어방법
JP6594712B2 (ja) * 2015-09-14 2019-10-23 ラピスセミコンダクタ株式会社 半導体メモリ及び半導体メモリのベリファイ方法
JP6642188B2 (ja) * 2016-03-29 2020-02-05 セイコーエプソン株式会社 不揮発性記憶装置、集積回路装置、電子機器及び不揮発性記憶装置の制御方法
CN115472190A (zh) * 2022-09-14 2022-12-13 厦门半导体工业技术研发有限公司 存储器读写验证方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024055655A1 (zh) * 2022-09-14 2024-03-21 厦门半导体工业技术研发有限公司 存储器读写验证方法

Also Published As

Publication number Publication date
WO2024055655A1 (zh) 2024-03-21

Similar Documents

Publication Publication Date Title
US6388919B2 (en) Memory controller for flash memory system and method for writing data to flash memory device
JP5740296B2 (ja) 半導体記憶装置、半導体記憶装置の制御方法、制御プログラム
US9257204B2 (en) Read voltage setting method, and control circuit, and memory storage apparatus using the same
EP2368186B1 (en) Data error recovery in non-volatile memory
CN109388518A (zh) 数据写入方法
KR20200091777A (ko) 불휘발성 메모리 장치의 최적 문턱값을 결정하기 위한 방법
US8214725B2 (en) Memory access system
TWI512462B (zh) 記憶體管理方法、記憶體控制電路單元及記憶體儲存裝置
CN104216791A (zh) 一种校验Flash存储数据的方法
US7471562B2 (en) Method and apparatus for accessing nonvolatile memory with read error by changing read reference
CN115472190A (zh) 存储器读写验证方法
JP2005332436A (ja) 半導体装置及びそのテスト方法
US20170103797A1 (en) Calibration method and device for dynamic random access memory
CN111045600B (zh) 向存储器写入数据的方法、装置及存储介质
JP6975296B1 (ja) 半導体記憶装置および動作方法
US10714197B1 (en) Memory device and program verification method thereof
CN101174472B (zh) 缺陷存储单元的筛选方法
TW202411991A (zh) 記憶體讀寫驗證方法及電腦可讀取記錄媒體
US7773421B2 (en) Method and apparatus for accessing memory with read error by changing comparison
CN113253913A (zh) 控制器以及操作该控制器的方法
CN113946469B (zh) 一种固态硬盘的数据纠错处理方法及装置
JPH06131886A (ja) 半導体ファイル装置
CN111863081A (zh) 一种控制NOR flash存储器编程验证的方法和装置
CN112540882A (zh) 闪存设备检测系统及闪存设备检测方法
CN107093458B (zh) 固态储存装置及其数据处理方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination