CN115470173A - 一种通信切换系统、方法、装置及可读存储介质 - Google Patents

一种通信切换系统、方法、装置及可读存储介质 Download PDF

Info

Publication number
CN115470173A
CN115470173A CN202211293033.0A CN202211293033A CN115470173A CN 115470173 A CN115470173 A CN 115470173A CN 202211293033 A CN202211293033 A CN 202211293033A CN 115470173 A CN115470173 A CN 115470173A
Authority
CN
China
Prior art keywords
selector
uart
signal
control terminal
bmc
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211293033.0A
Other languages
English (en)
Inventor
付冬颖
张跃文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Inspur Intelligent Technology Co Ltd
Original Assignee
Suzhou Inspur Intelligent Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Inspur Intelligent Technology Co Ltd filed Critical Suzhou Inspur Intelligent Technology Co Ltd
Priority to CN202211293033.0A priority Critical patent/CN115470173A/zh
Publication of CN115470173A publication Critical patent/CN115470173A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G06F15/17—Interprocessor communication using an input/output type connection, e.g. channel, I/O port
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Software Systems (AREA)
  • Communication Control (AREA)

Abstract

本申请公开一种通信切换系统、方法、装置及可读存储介质，涉及电子系统领域。本申请所提供的通信切换系统，包括可编程芯片以及CPU，与以往的在控制终端中设置多个UART插口的方式相比，本方案的通信切换系统通过可编程芯片的方式，从而通过两级选择器将UART信号转换为对应的电平信号，由二级选择器将该电平信号发送至控制终端，由于二级选择器中的电平信号时经过处理后的信号，因此控制终端可以直接通过该电平信号以及预先设置的电平信号对应的CPU状态从而实现对于CPU的状态监测以及通信，从而仅仅需要设置一个串口通信接口代替了以往的多个UART接口，使得运维更加便利。

Description

一种通信切换系统、方法、装置及可读存储介质
技术领域
本申请涉及电子系统领域，特别是涉及一种通信切换系统、方法、装置及可读存储介质。
背景技术
近年来，随着通信技术的进步，通用异步收发器(Universal AsynchronousReceiver Transmitter，UART)的应用越来越广泛，对于UART而言，不需要时钟，只通过数据线收和发即可完成两个设备之间的通信。发送UART将来自CPU等控制设备的并行数据转换为串行形式，并将其串行发送到接收UART，接收UART然后将串行数据转换回接收设备的并行数据。UART为设备提供了一种便捷的、廉价的通信通道，在信息与自动化等领域应用广泛。
对于现有的通信系统而言，通常在控制终端的内部板卡上放置多个UART插口，使用多个串口线连接这些UART插口，来获取相应的CPU状态信息。然而多个UART插口不仅仅会占据大量的板卡空间，而且需要测试和维修人员打开机箱，连接多个串口线才能收集相关串口信息，进行运维时较为麻烦。
鉴于上述技术，寻找一种运维较为简便的通信切换系统是本领域技术人员亟待解决的问题。
发明内容
本申请的目的是提供一种通信切换系统、方法、装置及可读存储介质，以便于解决对于现有的通信系统而言，通常在控制终端的内部板卡上放置多个UART插口，使用多个串口线连接这些UART插口，来获取相应的CPU状态信息。然而多个UART插口不仅仅会占据大量的板卡空间，而且需要测试和维修人员打开机箱，连接多个串口线才能收集相关串口信息，进行运维时较为麻烦的问题。
为解决上述技术问题，本申请提供一种通信切换系统，包括：可编程逻辑芯片，CPU；
所述可编程逻辑芯片包括多个一级选择器，一个二级选择器以及信号处理器，各所述一级选择器的输入端分别连接各所述CPU的各UART，各所述一级选择器的输出端连接所述二级选择器的输入端，且所述二级选择器的输出端连接所述控制终端的串口连接器，所述信号处理器连接各所述一级选择器以及所述二级选择器，用于接收所述控制终端的控制信号，并根据所述控制信号控制所述CPU输入的信号的通道选择。
优选地，还包括：BMC；
所述BMC的各UART分别连接各所述一级选择器，所述BMC的信号输出端口连接所述控制终端，所述CPU通过所述可编程逻辑芯片中的所述一级选择器连接到所述BMC，通过BMC实现串口重定向以及远程输出。
优选地，所述可编程逻辑芯片为CPLD或FPGA。
优选地，还包括：收发器；
所述收发器的接收端连接所述二级选择器的输出端，所述收发器的发送端连接所述控制终端的接收串口。
优选地，所述BMC的信号输出端口为IPMI。
为解决上述问题，本申请还提供一种通信切换方法，应用于包括可编程逻辑芯片，CPU，的通信切换系统，所述可编程逻辑芯片包括多个一级选择器，一个二级选择器以及信号处理器，各所述一级选择器的输入端连接各所述CPU的UART，所述一级选择器的个数与各所述CPU的各所述UART的个数相同，各所述一级选择器的输出端连接所述二级选择器的输入端，且所述二级选择器的输出端连接所述控制终端的串口连接器，所述信号处理器连接各所述一级选择器以及所述二级选择器，所述方法包括；
控制所述信号处理器接收所述控制终端发送的控制信号，并根据所述控制信号控制对应的所述一级选择器与对应的所述CPU的UART导通；
通过对应的所述一级选择器接收所述CPU发送的串口通信指令以及UART信号；
通过所述信号处理器控制所述二级选择器筛选对应的一级选择器发送的UART信号并转换为对应电平信号；
通过所述串口连接器将所述电平信号输出到控制终端，以便于所述控制终端通过所述电平信号与所述CPU进行通信。
优选地，所述通信切换系统还包括BMC，所述BMC的UART连接所述一级选择器，所述BMC的信号输出端口连接所述控制终端，在所述通过所述信号处理器控制所述二级选择器筛选对应的一级选择器发送的UART信号并转换为对应电平信号之前，所述通信切换方法还包括；
根据所述控制信号控制所述一级选择器的输出端连接BMC的UART或连接所述二级选择器；
若所述一级选择器的输出端连接所述二级选择器，则进入所述通过所述信号处理器控制所述二级选择器筛选对应的一级选择器发送的UART信号并转换为对应电平信号的步骤；
若所述一级选择器的输出端连接所述BMC的UART，则通过所述BMC的SOL功能，控制所述UART信号进行远程通信。
优选地，在所述通过对应的所述一级选择器接收所述CPU发送的串口通信指令以及UART信号之后，还包括：
若预设时间内未接收到所述串口通信指令以及所述UART信号，则反馈发送失败信号至所述CPU以及所述控制终端。
为解决上述问题，本申请还提供一种通信切换装置，包括存储器，用于存储计算机程序；
处理器，用于执行所述计算机程序时实现如上述的通信切换方法的步骤。
为解决上述问题，本申请还提供一种计算机可读存储介质，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如上述的通信切换方法的步骤。
本申请所提供的通信切换系统，包括可编程芯片以及CPU，通过可编程芯片中的一级选择器以及二级选择器从而连接CPU的不同的UART，从而通过上述两极选择器，将UART信号进行选择过滤后发送到控制终端的串口中。与以往的在控制终端中设置多个UART插口的方式相比，本方案的通信切换系统通过可编程芯片的方式，从而通过两级选择器将UART信号转换为对应的电平信号，由二级选择器将该电平信号发送至控制终端，由于二级选择器中的电平信号时经过处理后的信号，因此控制终端可以直接通过该电平信号以及预先设置的电平信号对应的CPU状态从而实现对于CPU的状态监测以及通信，从而仅仅需要设置一个串口通信接口代替了以往的多个UART接口，在进行维护时，只需要调取对应的可编程芯片中的通信信号即可实现对于UART信号的检测，使得运维更加便利。
本申请提供的通信切换方法、装置及计算机可读存储介质，与上述的通信切换系统对应，有益效果同上。
附图说明
为了更清楚地说明本申请实施例，下面将对实施例中所需要使用的附图做简单的介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请实施例提供的一种通信切换系统的结构图；
图2为本申请实施例提供的一种通信切换方法的流程图；
图3为本申请实施例提供的通信切换装置的结构图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下，所获得的所有其他实施例，都属于本申请保护范围。
本申请的核心是提供一种通信切换系统、方法、装置及可读存储介质，以便于解决对于现有的通信系统而言，通常在控制终端的内部板卡上放置多个UART插口，使用多个串口线连接这些UART插口，来获取相应的CPU状态信息。然而多个UART插口不仅仅会占据大量的板卡空间，而且需要测试和维修人员打开机箱，连接多个串口线才能收集相关串口信息，进行运维时较为麻烦的问题。
作为重要、常用的低速总线，在服务器、个人电脑(PC)、工控机等领域中CPU通常集成多个UART总线，通过它们分别传输开机状态、总线拆分、安全校验等等重要信息，这些信息往往被要求输出给相关测试、维护人员，方便对服务器状态进行判断和分析。在目前服务器中，特别是多路服务器，多个CPU集成多个UART总线，将会输出多组状态信息。网络串口(Serial Over Lan，SOL)是一个基于智能管理平台接口(Intelligent PlatformManagement Interface，IPMI)会话来重新定向系统中串口的一种机制，可以实现定向远程获取系统中各个串口信息的重要工具。但是在服务器调试过程中，特别是在服务器设计初期，BMC的SOL功能还没有开发，设计人员通常在服务器内部板卡上放置多个UART插针或UART接口，使用多个串口线连接这些UART接口来获取相关信息。这将会对服务器内部板卡空间造成巨大压力。而服务器上与外界交互的串口连接器有限，如何使用有限的串口，传输更多路的UART总线信息，对设计人员是一大挑战。
为了使本技术领域的人员更好地理解本申请方案，下面结合附图和具体实施方式对本申请作进一步的详细说明。
图1为本申请实施例提供的一种通信切换系统结构示意图，如图1所示，该系统，包括：可编程逻辑芯片1，CPU2；
可编程逻辑芯片1包括多个一级选择器3，一个二级选择器以及信号处理器，各一级选择器3的输入端连接各CPU2的UART，一般而言，一级选择器3的个数与各CPU2的各UART的个数相同，各一级选择器3的输出端连接二级选择器的输入端，且二级选择器的输出端连接控制终端的串口连接器，信号处理器连接各一级选择器3以及二级选择器，用于接收控制终端的控制信号，并根据控制信号控制CPU2输入的信号的通道选择。
中央处理器(Central Processing Unit/Processor，CPU)，是电子计算机的主要设备之一，电脑中的核心配件。其功能主要是解释计算机指令以及处理计算机软件中的数据。电脑中所有操作都由CPU2负责读取指令，对指令译码并执行指令的核心部件。
需要说明的是，在本实施例中对于可编程逻辑芯片1以及选择器的具体类型不进行具体限定，可以理解的是，选择器是通过多个CPU2主机集成多个UART总线，多路UART总线连接到逻辑芯片上，逻辑芯片内部对每一路从主机发送的UART做切换，每一路UART都既可以切换输出到CPLD与BMC相连的UART链路上，又可以切换输出到CPLD内部的第二级UART选择器上。所有主机经过第一级选择器3后，在CPLD内部都存在一条链路连接到第二级的UART选择器上，第二级UART选择器通过CPLD外部的UART收发器连接到UART串口连接器上，可以实现所有主机所有UART都可以通过串口连接器输出。一般而言，每一个UART对应一个一级选择器。
本实施例所提供的通信切换系统，包括可编程芯片以及CPU2，通过可编程芯片中的一级选择器3以及二级选择器从而连接CPU2的不同的UART，从而通过上述两极选择器，将UART信号进行选择过滤后发送到控制终端的串口中。与以往的在控制终端中设置多个UART插口的方式相比，本方案的通信切换系统通过可编程芯片的方式，从而通过两级选择器将UART信号转换为对应的电平信号，由二级选择器将该电平信号发送至控制终端，由于二级选择器中的电平信号时经过处理后的信号，因此控制终端可以直接通过该电平信号以及预先设置的电平信号对应的CPU2状态从而实现对于CPU2的状态监测以及通信，从而仅仅需要设置一个串口通信接口代替了以往的多个UART接口，在进行维护时，只需要调取对应的可编程芯片中的通信信号即可实现对于UART信号的检测，使得运维更加便利。
考虑到需要进行串口重定向以及远端传输问题，在此提供优选方案，该系统还包括：BMC；
BMC的各UART分别连接各一级选择器3，BMC的信号输出端口连接控制终端，CPU2通过可编程逻辑芯片1中的一级选择器3连接到BMC，通过BMC实现串口重定向以及远程输出。
需要说明的是，基板管理控制器(Baseboard Manager Controlle，BMC)提供IPMI架构中的智能特性。它是嵌入在计算机(通常是服务器)主板上的专用微控制器。BMC负责管理系统管理软件和平台硬件之间的接口。
上述实施例中对于可编程逻辑芯片1的具体类型未进行限定，在此提供优选方案，可编程逻辑芯片1为CPLD或FPGA。
复杂可编程逻辑器件(Complex Programmable Logic Device，CPLD)复杂可编程逻辑器件是从编程器件和逻辑器件发展出来的器件，相对而言规模大，结构复杂，属于大规模集成电路范围。是一种用户根据各自需要而自行构造逻辑功能的数字集成电路。其基本设计方法是借助集成开发软件平台，用原理图、硬件描述语言等方法，生成相应的目标文件，通过下载电缆("在系统"编程)将代码传送到目标芯片中，实现设计的数字系统。
现场可编程门阵列(Field-Programmable Gate Array，FPGA)，它是在可编程器件的基础上进一步发展的产物。它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。
需要说明的是，BMC的输出接口一般采取IPMI，IPMI通过嵌入到服务器主板上的BMC、相关传感器及相应固件，提供独立于服务器CPU2、固件、和操作系统等软硬件的服务器检测管理功能，既不需要服务器操作系统支持，也不占用服务器操作系统资源。IPMI接口提供的服务包括服务器物理健康状态检测，服务器软硬件信息和运行状态查询，开关机，察看和修改基本输入输出系统(Basic Input Output System，BIOS)配置，远程安装操作系统等。被监控的主机可以断电，但是必须保持电源和局域网连接。
考虑到最终的电平信号的转发以及发送稳定性，在此提供优选方案，该装置还包括：收发器；
收发器的接收端连接二级选择器的输出端，收发器的发送端连接控制终端的接收串口。在本实施例中对于收发器的具体类型不进行限定，本实施例中通过在二级选择器后添加一个收发器，从而保证了电平信号的稳定发送。
智能管理平台接口(Intelligent Platform Management Interface，IPMI)提供了一套基标准接口，通过嵌入到服务器主板上的BMC、相关传感器及相应固件，提供独立于服务器CPU2、固件、和操作系统等软硬件的服务器检测管理功能，既不需要服务器操作系统支持，也不占用服务器操作系统资源。IPMI接口提供的服务包括服务器物理健康状态检测，服务器软硬件信息和运行状态查询，开关机，察看和修改BIOS配置，远程安装操作系统等。被监控的主机可以断电，但是必须保持电源和局域网连接。
图2为本申请实施例提供的一种通信切换方法流程图，应用于包括可编程逻辑芯片，CPU的通信切换系统，可编程逻辑芯片包括多个一级选择器，一个二级选择器以及信号处理器，各一级选择器的输入端连接各CPU的UART，一级选择器的个数与各CPU的各UART的个数相同，各一级选择器的输出端连接二级选择器的输入端，且二级选择器的输出端连接控制终端的串口连接器，信号处理器连接各一级选择器以及二级选择器，如图2所示，该方法包括；
S10：控制信号处理器接收控制终端发送的控制信号，并根据控制信号控制对应的一级选择器与对应的CPU的UART导通；
S11：通过对应的一级选择器接收CPU发送的串口通信指令以及UART信号；
S12：通过信号处理器控制二级选择器筛选对应的一级选择器发送的UART信号并转换为对应电平信号；
S13：通过串口连接器将电平信号输出到控制终端，以便于控制终端通过电平信号与CPU进行通信。
需要说明的是，本实施例所提供的方法与上述的通信切换系统相对应，因此具体实施例参见系统部分的具体实施例在此不进行赘述。
本实施例所提供的通信切换方法，应用于包括可编程芯片以及CPU的通信切换系统，通过可编程芯片中的一级选择器以及二级选择器从而连接CPU的不同的UART，从而通过上述两极选择器，将UART信号进行选择过滤后发送到控制终端的串口中。与以往的在控制终端中设置多个UART插口的方式相比，本方案的通信切换系统通过可编程芯片的方式，从而通过两级选择器将UART信号转换为对应的电平信号，由二级选择器将该电平信号发送至控制终端，由于二级选择器中的电平信号时经过处理后的信号，因此控制终端可以直接通过该电平信号以及预先设置的电平信号对应的CPU状态从而实现对于CPU的状态监测以及通信，从而仅仅需要设置一个串口通信接口代替了以往的多个UART接口，在进行维护时，只需要调取对应的可编程芯片中的通信信号即可实现对于UART信号的检测，使得运维更加便利。
同上述实施例中的系统部分，考虑到远程通信，在此提供优选方案，通信切换系统还包括BMC，BMC的UART连接一级选择器，BMC的信号输出端口连接控制终端，在通过信号处理器控制二级选择器筛选对应的一级选择器发送的UART信号并转换为对应电平信号之前，通信切换方法还包括；
根据控制信号控制一级选择器的输出端连接BMC的UART或连接二级选择器；
若一级选择器的输出端连接二级选择器，则进入通过信号处理器控制二级选择器筛选对应的一级选择器发送的UART信号并转换为对应电平信号的步骤；
若一级选择器的输出端连接BMC的UART，则通过BMC的SOL功能，控制UART信号进行远程通信。
需要说明的是，网络串口(Serial Over Lan，SOL)顾名思义，就是通过网络访问的串口，我们知道到普通串口的线长最大到15米，而且需要一对一直接连接，有很大的局限性，而很多服务器电脑都是运行着UNIX/LINUX系统，几乎所有的管理都可以通过串口命令行实现，SOL由此应运而生。
本实施例的具体内容以及参见系统部分的实施例，在此不进行赘述。
本实施例中通过加入了BMC从而保证了远程发送的效果以及串口重定向的功能，从而能够在产品板卡面积、接口数量受限的情况下，通过对通道选择信号进行信号处理，实现既可以将多个CPU主机的多路UART的任意其一通过CPLD直连串口连接器输出、又可以实现IPMI SOL对主机所有串口重定向，通过IPMI远程输出的功能。该发明具有使用方便、适应性强，节省服务器板卡面积和优化成本等优势。
图3为本申请另一实施例提供的通信切换装置的结构图，如图3所示，通信切换装置包括：存储器20，用于存储计算机程序；
处理器21，用于执行计算机程序时实现如上述实施例中所提到的通信切换方法的步骤。
本实施例提供的通信切换装置可以包括但不限于智能手机、平板电脑、笔记本电脑或台式电脑等。
其中，处理器21可以包括一个或多个处理核心，比如4核心处理器、8核心处理器等。处理器21可以采用数字信号处理(Digital Signal Processor，DSP)、现场可编程门阵列(Field－Programmable Gate Array，FPGA)、可编程逻辑阵列(Programmable LogicArray，PLA)中的至少一种硬件形式来实现。处理器21也可以包括主处理器和协处理器，主处理器是用于对在唤醒状态下的数据进行处理的处理器，也称中央处理器(CentralProcessing Unit，CPU)；协处理器是用于对在待机状态下的数据进行处理的低功耗处理器。在一些实施例中，处理器21可以在集成有图像处理器(Graphics Processing Unit，GPU)，GPU用于负责显示屏所需要显示的内容的渲染和绘制。一些实施例中，处理器21还可以包括人工智能(Artificial Intelligence，AI)处理器，该AI处理器用于处理有关机器学习的计算操作。
存储器20可以包括一个或多个计算机可读存储介质，该计算机可读存储介质可以是非暂态的。存储器20还可包括高速随机存取存储器，以及非易失性存储器，比如一个或多个磁盘存储设备、闪存存储设备。本实施例中，存储器20至少用于存储以下计算机程序201，其中，该计算机程序被处理器21加载并执行之后，能够实现前述任一实施例公开的通信切换方法的相关步骤。另外，存储器20所存储的资源还可以包括操作系统202和数据203等，存储方式可以是短暂存储或者永久存储。其中，操作系统202可以包括Windows、Unix、Linux等。数据203可以包括但不限于通信切换方法中涉及的数据等。
在一些实施例中，通信切换装置还可包括有显示屏22、输入输出接口23、通信接口24、电源25以及通信总线26。
本领域技术人员可以理解，图3中示出的结构并不构成对通信切换装置的限定，可以包括比图示更多或更少的组件。
本申请实施例提供的通信切换装置，包括存储器和处理器，处理器在执行存储器存储的程序时，能够实现如下方法：上述实施例中涉及的通信切换方法。
由于装置部分的实施例与方法部分的实施例相互对应，因此装置部分的实施例请参见方法部分的实施例的描述，这里暂不赘述。
本申请所提供的通信切换装置，包括处理器，存储器，在存储器中的存储数据被处理器执行时可以实现通过可编程芯片中的一级选择器以及二级选择器从而连接CPU的不同的UART，从而通过上述两极选择器，将UART信号进行选择过滤后发送到控制终端的串口中。与以往的在控制终端中设置多个UART插口的方式相比，本方案的通信切换系统通过可编程芯片的方式，从而通过两级选择器将UART信号转换为对应的电平信号，由二级选择器将该电平信号发送至控制终端，由于二级选择器中的电平信号时经过处理后的信号，因此控制终端可以直接通过该电平信号以及预先设置的电平信号对应的CPU状态从而实现对于CPU的状态监测以及通信，从而仅仅需要设置一个串口通信接口代替了以往的多个UART接口，在进行维护时，只需要调取对应的可编程芯片中的通信信号即可实现对于UART信号的检测，使得运维更加便利。
最后，本申请还提供一种计算机可读存储介质对应的实施例。计算机可读存储介质上存储有计算机程序，计算机程序被处理器执行时实现如上述方法实施例中记载的步骤。
可以理解的是，如果上述实施例中的方法以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，执行本申请各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(Read-Only Memory，ROM)、随机存取存储器(Random Access Memory，RAM)、磁碟或者光盘等各种可以存储程序代码的介质。
由于可读存储介质部分的实施例与方法部分的实施例相互对应，因此装置部分的实施例请参见方法部分的实施例的描述，这里暂不赘述。
本申请所提供的计算机可读存储介质，在存储的数据被执行时可以实现通过可编程芯片中的一级选择器以及二级选择器从而连接CPU的不同的UART，从而通过上述两极选择器，将UART信号进行选择过滤后发送到控制终端的串口中。与以往的在控制终端中设置多个UART插口的方式相比，本方案的通信切换系统通过可编程芯片的方式，从而通过两级选择器将UART信号转换为对应的电平信号，由二级选择器将该电平信号发送至控制终端，由于二级选择器中的电平信号时经过处理后的信号，因此控制终端可以直接通过该电平信号以及预先设置的电平信号对应的CPU状态从而实现对于CPU的状态监测以及通信，从而仅仅需要设置一个串口通信接口代替了以往的多个UART接口，在进行维护时，只需要调取对应的可编程芯片中的通信信号即可实现对于UART信号的检测，使得运维更加便利。
以上对本申请所提供的一种通信切换系统、方法、装置及计算机可读存储介质进行了详细介绍。说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以对本申请进行若干改进和修饰，这些改进和修饰也落入本申请权利要求的保护范围内。
还需要说明的是，在本说明书中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

Claims (10)

1.一种通信切换系统，其特征在于，包括：可编程逻辑芯片，CPU；
所述可编程逻辑芯片包括多个一级选择器，一个二级选择器以及信号处理器，各所述一级选择器的输入端分别连接各所述CPU的各UART，各所述一级选择器的输出端连接所述二级选择器的输入端，且所述二级选择器的输出端连接控制终端的串口连接器，所述信号处理器连接各所述一级选择器以及所述二级选择器，用于接收所述控制终端的控制信号，并根据所述控制信号控制所述CPU输入的信号的通道选择。
2.根据权利要求1所述的通信切换系统，其特征在于，还包括：BMC；
所述BMC的各UART分别连接各所述一级选择器，所述BMC的信号输出端口连接所述控制终端，所述CPU通过所述可编程逻辑芯片中的所述一级选择器连接到所述BMC，通过BMC实现串口重定向以及远程输出。
3.根据权利要求1所述的通信切换系统，其特征在于，所述可编程逻辑芯片为CPLD或FPGA。
4.根据权利要求2所述的通信切换系统，其特征在于，还包括：收发器；
所述收发器的接收端连接所述二级选择器的输出端，所述收发器的发送端连接所述控制终端的接收串口。
5.根据权利要求3所述的通信切换系统，其特征在于，所述BMC的信号输出端口为IPMI。
6.一种通信切换方法，其特征在于，应用于包括可编程逻辑芯片，CPU，的通信切换系统，所述可编程逻辑芯片包括多个一级选择器，一个二级选择器以及信号处理器，各所述一级选择器的输入端连接各所述CPU的UART，所述一级选择器的个数与各所述CPU的各所述UART的个数相同，各所述一级选择器的输出端连接所述二级选择器的输入端，且所述二级选择器的输出端连接控制终端的串口连接器，所述信号处理器连接各所述一级选择器以及所述二级选择器，所述方法包括；
控制所述信号处理器接收所述控制终端发送的控制信号，并根据所述控制信号控制对应的所述一级选择器与对应的所述CPU的UART导通；
通过对应的所述一级选择器接收所述CPU发送的串口通信指令以及UART信号；
通过所述信号处理器控制所述二级选择器筛选对应的一级选择器发送的UART信号并转换为对应电平信号；
通过所述串口连接器将所述电平信号输出到所述控制终端，以便于所述控制终端通过所述电平信号与所述CPU进行通信。
7.根据权利要求6所述的通信切换方法，其特征在于，所述通信切换系统还包括BMC，所述BMC的UART连接所述一级选择器，所述BMC的信号输出端口连接所述控制终端，在所述通过所述信号处理器控制所述二级选择器筛选对应的一级选择器发送的UART信号并转换为对应电平信号之前，所述通信切换方法还包括；
根据所述控制信号控制所述一级选择器的输出端连接BMC的UART或连接所述二级选择器；
若所述一级选择器的输出端连接所述二级选择器，则进入所述通过所述信号处理器控制所述二级选择器筛选对应的一级选择器发送的UART信号并转换为对应电平信号的步骤；
若所述一级选择器的输出端连接所述BMC的UART，则通过所述BMC的SOL功能，控制所述UART信号进行远程通信。
8.根据权利要求6或7所述的通信切换方法，其特征在于，在所述通过对应的所述一级选择器接收所述CPU发送的串口通信指令以及UART信号之后，还包括：
若预设时间内未接收到所述串口通信指令以及所述UART信号，则反馈发送失败信号至所述CPU以及所述控制终端。
9.一种通信切换装置，其特征在于，包括存储器，用于存储计算机程序；
处理器，用于执行所述计算机程序时实现如权利要求6至8任意一项所述的通信切换方法的步骤。
10.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如权利要求6至8任意一项所述的通信切换方法的步骤。
CN202211293033.0A 2022-10-21 2022-10-21 一种通信切换系统、方法、装置及可读存储介质 Pending CN115470173A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211293033.0A CN115470173A (zh) 2022-10-21 2022-10-21 一种通信切换系统、方法、装置及可读存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211293033.0A CN115470173A (zh) 2022-10-21 2022-10-21 一种通信切换系统、方法、装置及可读存储介质

Publications (1)

Publication Number Publication Date
CN115470173A true CN115470173A (zh) 2022-12-13

Family

ID=84337630

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211293033.0A Pending CN115470173A (zh) 2022-10-21 2022-10-21 一种通信切换系统、方法、装置及可读存储介质

Country Status (1)

Country Link
CN (1) CN115470173A (zh)

Similar Documents

Publication Publication Date Title
US9858238B2 (en) Dual mode USB and serial console port
CN108459982B (zh) 通信设备和usb与串口的切换方法
CN100511171C (zh) 一种单板调试串口功能的测试方法及其系统
CN107908582A (zh) 串口切换装置和存储设备
CN104021060A (zh) Bmc串口调试系统及方法
US11703910B2 (en) Docking station, electrical device, and method for configuring basic input output system
CN114866424B (zh) 服务器管理方法、装置、系统、电子设备及可读存储介质
CN102768561B (zh) 一种双桥片主板冗余的设计方法
CN110990316B (zh) 用于输出热插拔设备状态的方法和可编程逻辑电路
CN115904835A (zh) 一种线缆检测方法及服务器
JP2024508592A (ja) Ｕｓｂインタフェースの多重化方法、回路、電子機器及び記憶媒体
CN115599191B (zh) 智能网卡的上电方法及上电装置
CN116955257A (zh) 一种网卡的热插拔设备及服务器
CN115129552B (zh) I2c总线的传输状态监测方法、装置、设备及存储介质
CN101377753A (zh) 配件测试装置及配件测试方法
CN114924998B (zh) 内存信息读取装置及方法、计算设备主板、设备和介质
CN115470173A (zh) 一种通信切换系统、方法、装置及可读存储介质
CN104035844A (zh) 一种故障测试方法及电子设备
CN211787062U (zh) Mctp设备测试装置
CN111338861B (zh) 基于rss的网卡性能测试方法、装置、设备及存储介质
CN204116881U (zh) 具有可扩展i/o接口的监控系统
CN113535213A (zh) 一种可编程逻辑器件的固件更新方法及系统
CN105068952A (zh) 一种sd接口复用装置、方法以及电子设备
CN111399871A (zh) 一种hba卡的系统更新方法、装置、设备及介质
CN117520234B (zh) Type-C接口外接设备自动识别电路及相关设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination