CN115462039A - C-phy接口中的单位间隔抖动改进 - Google Patents

C-phy接口中的单位间隔抖动改进 Download PDF

Info

Publication number
CN115462039A
CN115462039A CN202180031175.7A CN202180031175A CN115462039A CN 115462039 A CN115462039 A CN 115462039A CN 202180031175 A CN202180031175 A CN 202180031175A CN 115462039 A CN115462039 A CN 115462039A
Authority
CN
China
Prior art keywords
symbol
transmission
duration
current symbol
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180031175.7A
Other languages
English (en)
Inventor
李哲圭
G·A·威利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN115462039A publication Critical patent/CN115462039A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/0033—Correction by delay
    • H04L7/0041—Delay of data signal
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/028—Arrangements specific to the transmitter end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4917—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/493—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems by transition coding, i.e. the time-position or direction of a transition being encoded before transmission

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Dc Digital Transmission (AREA)

Abstract

公开了用于通过C‑PHY接口进行通信的方法、装置和系统。发送设备具有：驱动器电路(1416)，被配置成根据在驱动器电路的输入处接收的符号来驱动三线总线(1418)；模式检测器(1410)，在多个传输符号间隔中接收要在三线总线上发送的符号序列；以及选择电路(1412)，响应于由模式检测器提供的选择信号(1426)，并且被配置成：在当前符号的延迟版本和未延迟版本之间进行选择，以在对应的传输符号间隔期间驱动驱动器电路的输入。在当前符号与紧接在前的符号的组合使模式检测器指示模式匹配时，选择信号(1428)可以选择当前符号的延迟版本。

Description

C-PHY接口中的单位间隔抖动改进
相关申请的交叉引用
本申请要求于2021年05月04日在美国专利商标局提交的序列号为17/307770的非临时专利申请和于2020年05月21日在美国专利商标局提交的序列号为63/028326的临时申请的优先权和权益，其全部内容并入本文，就好像其整体在下文中完整阐述并且用于所有适用目的一样。
技术领域
本公开总体上涉及高速数据通信接口，并且更具体地，涉及通过在发送器处生成的信令来改进接收器中的时钟恢复。
背景技术
诸如蜂窝电话的移动设备的制造商可以从包括不同制造商在内的各种来源获得移动设备的组件。例如，蜂窝电话中的应用处理器可以从第一制造商获得，而成像设备或相机可以从第二制造商获得，并且显示器可以从第三制造商获得。应用处理器、成像设备、显示控制器或其他类型的设备可以使用基于标准或专有的物理接口进行互连。在一个示例中，可以使用由移动工业处理器接口(MIPI)联盟定义的相机串行接口(CSI)连接成像设备。在另一个示例中，显示器可以包括符合由移动工业处理器接口(MIPI)联盟指定的显示器串行接口(DSI)标准的接口。
C-PHY接口是由MIPI联盟定义的多相三线接口，该接口使用三路导体来在设备之间发送信息。三路中的每条线在符号的传输期间可以处于三种信令状态之一。时钟信息被编码在发送的符号序列中，并且接收器根据连续符号之间的转换生成时钟信号。时钟和数据恢复(CDR)电路恢复时钟信息的能力可能受到与在通信链路的不同线路上发送的信号的转换相关的最大时间变化的限制。C-PHY接收器中的CDR电路可以采用掩码，该掩码旨在阻止除连续发送符号之间的第一转换检测之外的所有转换检测。第一转换的时序上的变化会限制通过C-PHY接口的最大数据吞吐量，因为会引起接收时钟上的抖动，并且需要使用掩码，掩码将用于在接收器处捕获符号的采样窗口显著减小。由于这些和其他原因，一直需要可以在更高信令频率下可靠地工作的优化的时钟生成电路。
发明内容
本文公开的实施例提供了实现在多线和/或多相通信链路上改进的通信的系统、方法和装置。通信链路可以被部署在诸如具有多个集成电路(IC)设备的移动终端的装置中。本文公开的某些技术可以通过检测可以减少一个或多个符号的检测符号持续时间的某些符号模式来减少恢复的接收时钟中的抖动。
在本公开的各个方面，发送器具有：驱动器电路，被配置成：根据在驱动器电路的输入处接收的符号来驱动三线总线；模式检测器，被配置成：在多个传输符号间隔中，接收要在三线总线上发送的符号序列；以及选择电路，响应于由模式检测器提供的选择信号，并且被配置成：在从符号序列取得的当前符号的延迟版本和未延迟版本之间进行选择，以在对应的传输符号间隔期间驱动驱动器电路的输入。在模式检测器确定当前符号的未延迟版本与符号序列中紧接在前的符号之间的转换预期会在接收器处引起对转换的提前检测时，选择信号可以选择当前符号的延迟版本。在当前符号与紧接在前的符号的组合使模式检测器指示模式匹配时，选择信号可以选择当前符号的延迟版本。
在本公开的各个方面，用于在三线总线上发送信息的方法包括：在多个传输符号间隔中，接收要在三线总线上发送的符号序列；以及当在对应的传输符号间隔期间，启动符号序列中的当前符号的传输时：在当前符号与紧接在前的符号的组合使模式检测器指示没有模式匹配时，在对应的传输符号间隔期间无延迟地发送当前符号，和/或在当前符号与紧接在前的符号的组合使模式检测器指示模式匹配时，延迟当前符号在对应的传输符号间隔内的传输。
在本公开的各个方面，处理器可读存储介质具有一个或多个指令，一个或多个指令在由接收器中的处理电路的至少一个处理器执行时，使至少一个处理器：在多个传输符号间隔中，接收要在三线总线上发送的符号序列；以及当在对应的传输符号间隔期间，启动符号序列中的当前符号的传输时：在当前符号与紧接在前的符号的组合使模式检测器指示没有模式匹配时，在对应的传输符号间隔期间无延迟地发送当前符号；以及在当前符号与紧接在前的符号的组合使模式检测器指示模式匹配时，延迟当前符号在对应的传输符号间隔内的传输。
在本公开的各个方面，发送装置包括：用于在多个传输符号间隔中接收要在三线总线上发送的符号序列的部件；以及用于在三线总线上发送符号的部件。用于发送符号的部件可以被配置成在对应的传输符号期间，通过以下方式发送符号序列中的当前符号：在当前符号与紧接在前的符号的组合使模式检测器指示没有模式匹配时，在对应的传输符号间隔期间无延迟地发送当前符号；和/或在当前符号与紧接在前的符号的组合使模式检测器指示模式匹配时，延迟当前符号在对应的传输符号间隔内的传输。
在一个方面，在由当前符号定义的三线总线中的每条线的信令状态与由紧接在前的符号定义的对应线的信令状态不同时，预期在接收器处出现对转换的提前检测。在另一方面，根据C-PHY协议在三线总线上发送符号序列。
在某些方面，在紧接在前的符号在传输中跟随有当前符号的未延迟版本时，在接收器处接收当前符号的接收符号间隔的持续时间预期将小于发送当前符号的传输符号间隔的持续时间。在当前符号的延迟版本被选择以在对应的传输符号间隔期间驱动驱动器电路的输入时，接收符号间隔的持续时间可以增加。在当前符号的延迟版本被选择以在对应的传输符号间隔期间驱动驱动器电路的输入时，在接收器处恢复的时钟信号中的抖动可以减少。
在一些方面，延迟电路被配置成：通过将三个信号延迟一个延迟持续时间来生成表示当前符号的三个信号的延迟版本，延迟持续时间被计算为将接收器处的接收符号间隔的持续时间和对应于当前符号的传输符号间隔的持续时间之间的差异减小。延迟持续时间可以进一步被配置成将接收器中的信号转换区域减小。控制器可以被配置成修改延迟持续时间，以适应制造过程、电路供电电压和裸片温度状况的变化中的改变。
附图说明
图1描绘了在IC设备之间采用数据链路的装置，该装置根据多个可用标准或协议(可以包括C-PHY协议)之一选择性地操作。
图2图示了用于在IC设备之间采用数据链路的装置的系统架构，该装置根据多个可用标准之一选择性地操作。
图3图示了C-PHY 3相发送器。
图4图示了C-PHY 3相编码接口中的信令。
图5图示了C-PHY 3相接收器。
图6是图示了C-PHY 3相编码接口中的潜在状态转换的状态图。
图7是信号上升时间对C-PHY解码器中的转换检测的影响的示例。
图8图示了C-PHY解码器中的转换检测。
图9图示了在C-PHY接口上发送的连续符号对之间出现的信号转换的一个示例。
图10图示了用于C-PHY接口的眼图中的转换区和眼区域。
图11图示了对应于由C-PHY 3相接口中的三个差分接收器输出的标称或理想化信号的眼图。
图12图示了时钟偏斜、UI持续时间和C-PHY接口中连续发送符号的模式之间的关系的某些方面。
图13图示了符号间干扰对C-PHY接口中的UI持续时间的影响。
图14图示了根据本公开的某些方面提供的发送电路。
图15是图示采用可以根据本文公开的某些方面适配的处理电路的装置的一个示例的框图。
图16是根据本文公开的某些方面的第一校准方法的流程图。
图17是图示用于采用可以根据本文公开的某些方面适配的处理电路的装置的硬件实现的第一示例的图。
具体实施方式
下面结合附图阐述的详细描述旨在作为对各种配置的描述，而不旨在表示在其中可以实践本文描述的概念的唯一配置。为了提供对各种概念的透彻理解，详细描述包括特定细节。然而，对于本领域的技术人员来说明显的是，可以在没有这些具体细节的情况下实践这些概念。在一些情形中，为了避免混淆这种概念，众所周知的结构和组件以框图形式来示出。
如在本申请中使用的，术语“组件”、“模块”、“系统”等旨在包括计算机相关实体，诸如但不限于硬件、固件、硬件和软件的组合、软件或正在执行的软件。例如，组件可以是但不限于是在处理器上运行的进程、处理器、对象、可执行文件、执行线程、程序和/或计算机。作为说明，在计算设备上运行的应用和计算设备都可以是组件。一个或多个组件可以驻留在进程和/或执行线程中，并且组件可以位于一个计算机上和/或分布在两个以上计算机之间。此外，这些组件可以从其上存储有各种数据结构的各种计算机可读介质执行。组件可以通过本地和/或远程进程进行通信，诸如根据具有一个或多个数据分组的信号，诸如来自一个组件的数据与本地系统、分布式系统中的另一个组件交互，和/或通过诸如因特网之类的网络与其他系统通过信号的方式与其他系统交互。
此外，术语“或”旨在意指包含性的或”而不是排他性的“或”。也就是说，除非另有规定或从上下文中很清楚，否则短语“X采用A或B”旨在意指任何自然包含性排列。也就是说，短语“X采用A或B”满足下列任一情形：X采用A；X采用B；或X采用A和B。此外，除非另有规定或从上下文中清楚地表明单数形式，否则本申请和所附权利要求中使用的冠词“一”和“一个”通常应被解释为意指“一个或多个”。
概述
本发明的某些方面可以适用于由MIPI联盟指定的C-PHY接口，该接口可以被部署来连接作为移动装置的子组件的电子设备，移动装置诸如是电话、移动计算设备、电器、汽车电子、航空电子系统等。移动装置的示例包括移动计算设备、蜂窝电话、智能电话、会话发起协议(SIP)电话、膝上型电脑、笔记本电脑、上网本、智能本、个人数字助理(PDA)、卫星收音机、全球定位系统(GPS)设备、智能家居设备、智能照明、多媒体设备、视频设备、数字音频播放器(例如MP3播放器)、相机、游戏机、娱乐设备、车辆组件、航空电子系统、可穿戴计算设备(例如，智能手表、健康或健身跟踪器、眼镜等)、电器、传感器、安全设备、自动售货机、智能电表、无人机、多翼机或任何其他类似功能的设备。
C-PHY接口是高速串行接口，它可以在带宽受限的信道上提供高吞吐量。C-PHY接口可以被部署来将应用处理器连接到外围设备，包括显示器和相机。C-PHY接口将数据编码为符号，这些符号通过三条线的集合来进行发送，三条线的集合可以被称为三路或三路线。对于每个符号传输间隔，三相信号在三路的线上以不同相位被发送，其中每条线上的三相信号的相位由在符号传输间隔中发送的符号来定义。每个三路在通信链路上提供一个通道。符号传输间隔可以被定义为单个符号控制三路的信令状态的时间间隔。在每个符号传输间隔中，三路中的一条线未被驱动，而其余两条线被差分驱动，以使两条差分驱动线中的一条差分驱动线呈现第一电压水平，并且另一条差分驱动线呈现不同于第一电压水平的第二电压水平。未驱动的线可以浮动、被驱动和/或被终止，以使它呈现第三电压水平，该第三电压水平处于或接近于第一电压水平和第二电压水平之间的中间水平电压。在一个示例中，驱动电压水平可以是+V和-V，而未驱动电压是0V。在另一个示例中，驱动电压水平可以是+V和0V，而未驱动电压是+1/2V。在每个连续发送的符号对中发送不同的符号，并且不同的线对可以在不同的符号间隔中被差分驱动。
本文公开的某些方面提供了一种用于在三线总线上发送信息的方法。检测可以在接收器处引起UI持续时间减少的符号模式，并且可以延迟一个或多个符号的传输，使得可以避免或最小化UI持续时间的减少。方法可以包括在发送设备处接收符号序列，其中符号序列将在多个传输符号间隔中在三线总线上进行发送。传输符号间隔可以对应于传输时钟的周期。发送器可以接收符号序列中的当前符号，以在要用于发送当前符号的传输符号间隔期间进行传输。发送设备可以将每个符号依次提供给管线，从而获得至少两个符号的副本，包括正被发送的第一符号和接下来将被发送的第二符号。在符号间隔之间的转换中，第二符号成为当前符号，并且第一符号成为紧接在前的符号。当在对应的传输符号间隔期间发送符号序列中的当前符号时，发送设备可以确定当前符号的传输是否将在接收设备处引起对第一符号和第二符号之间的转换的提前检测。发送设备可以通过使用模式检测器来做出这种确定。在一个示例中，在当前符号与紧接在前的符号的组合使模式检测器指示没有模式匹配时，发送设备可以在对应的传输符号间隔期间无延迟地发送当前符号。在另一个示例中，在当前符号与紧接在前的符号的组合使模式检测器指示模式匹配时，发送设备可以延迟当前符号在对应的传输符号间隔内的传输。
采用C-PHY接口的装置的示例
图1描绘了可以根据本文公开的某些方面适配的装置100的示例。装置100可以采用C-PHY 3相协议来实现一个或多个通信链路。装置100可以包括具有多个电路或设备104、106和/或108的处理电路102，电路或设备104、106和/或108可以在一个或多个ASIC中或在SoC中进行实现。在一个示例中，装置100可以是通信设备，并且处理电路102可以包括在ASIC 104中提供的处理器112、一个或多个外围设备106，以及使得装置能够通过通信天线124来与无线电接入网络、核心接入网络、因特网和/或另一个网络进行通信的收发器108。
ASIC 104可以具有一个或多个处理器112、一个或多个调制解调器110、板载存储器114、总线接口电路116和/或其他逻辑电路或功能。处理电路102可以由操作系统控制，该操作系统可以提供应用编程接口(API)层，应用编程接口(API)层使得一个或多个处理器112能够执行驻留在板载存储器114或处理电路102上提供的处理器可读存储装置122中的软件模块。软件模块可以包括存储在板载存储器114或其他处理器可读存储装置122中的指令和数据。ASIC 104可以访问其板载存储器114、处理器可读存储装置122和/或处理电路102外部的存储装置。板载存储器114、处理器可读存储装置122可以包括只读存储器(ROM)或随机存取存储器(RAM)、电可擦除可编程ROM(EEPROM)、闪存卡或任何可以被用在处理系统和计算平台中的存储器设备。处理电路102可以包括、实现或有权访问本地数据库或其他参数存储，本地数据库或其他参数存储可以维护被用来对装置100和/或处理电路102进行配置和操作的操作参数和其他信息。可以使用寄存器、数据库模块、闪存、磁介质、EEPROM、软盘或硬盘等来实现本地数据库。处理电路102还可以可操作地被耦合到外部设备，诸如天线124、显示器126、操作者控件(诸如开关或按钮128、130)和/或集成或外部小键盘132以及其他组件。用户接口模块可以被配置成通过专用通信链路或通过一个或多个串行数据互连来与显示器126、外部小键盘132等一起操作。
处理电路102可以提供使得某些设备104、106和/或108能够进行通信的一个或多个总线118a、118b、120。在一个示例中，ASIC 104可以包括总线接口电路116，总线接口电路116包括电路、计数器、定时器、控制逻辑和其他可配置电路或模块的组合。在一个示例中，总线接口电路116可以被配置成根据通信规范或协议进行操作。处理电路102可以包括或控制对装置100的操作进行配置和管理的功率管理功能。
图2图示了包括多个IC设备202和230的装置200的某些方面，多个IC设备202和230可以通过通信链路220交换数据和控制信息。通信链路220可以被用于连接一对IC设备202和230，IC设备202和203彼此非常邻近，或者物理上位于装置200的不同部分。在一个示例中，通信链路220可以被提供在承载IC设备202和230的芯片载体、衬底或电路板上。在另一个示例中，第一IC设备202可以位于翻盖电话的键盘部分，而第二IC设备230可以位于翻盖手机的显示部分。在另一个示例中，通信链路220的一部分可以包括电缆或光学连接。
通信链路220可以包括多个信道222、224和226。一个或多个信道226可以是双向的，并且可以在半双工和/或全双工模式下操作。一个或多个信道222和224可以是单向的。通信链路220可以不对称，在一个方向上提供更高的带宽。在本文描述的一个示例中，第一信道222可以被称为正向信道222，而第二信道224可以被称为反向信道224。第一IC设备202可以被指定为主机系统或发送器，而第二IC设备230可以被指定为客户端系统或接收器，即使IC设备202和230都被配置成在信道222上发送和接收。在一个示例中，正向信道222在将数据从第一IC设备202传送到第二IC设备230时可以以较高的数据速率操作，而反向信道224在将数据从第二IC设备230传送到第一IC设备202时可以以较低的数据速率操作。
IC设备202和230可以均包括处理器206、236、控制器或其他处理和/或计算电路或设备。在一个示例中，第一IC设备202可以执行装置200的核心功能，包括通过无线收发器204和天线214建立和维持无线通信，而第二IC设备230可以支持管理或操作显示控制器232的用户接口，并且可以使用相机控制器234控制相机或视频输入设备的操作。由IC设备202和230中的一个或多个IC设备支持的其他特征可以包括键盘、语音识别组件和其他输入或输出设备。显示控制器232可以包括支持显示器(诸如液晶显示器(LCD)面板、触摸屏显示器、指示器等)的电路和软件驱动器。存储介质208和238可以包括暂态和/或非暂态存储设备，其适于保持由相应处理器206和236和/或IC设备202和230的其他组件使用的指令和数据。通过通信链路220的一个或多个内部总线212和242和/或信道222、224和/或226，可以促进每个处理器206、236及其对应的存储介质208和238以及其他模块和电路之间的通信。
反向信道224可以以与正向信道222相同的方式来操作，并且正向信道222和反向信道224可以能够以可比较的速度或以不同的速度进行发送，其中速度可以被表达为数据传送速率、符号传输速率和/或时钟速率。根据应用，正向数据速率和反向数据速率可以基本上相同或可以相差几个数量级。在一些应用中，单个双向信道226可以支持第一IC设备202和第二IC设备230之间的通信。正向信道222和/或反向信道224可以可配置成在例如正向信道和反向信道222和224共享相同物理连接并且以半双工方式操作时以双向模式操作。在一个示例中，可以操作通信链路220以根据工业或其他标准来在第一IC设备202和第二IC设备230之间传送控制、命令和其他信息。
图2的通信链路220可以根据针对C-PHY的MIPI联盟规范来实现，并且可以提供包括多条信号线(表示为M条线)的有线总线。M条线可以被配置成在诸如移动显示数字接口(MDDI)之类的高速数字接口中携带N相编码数据。M条线可以促进在信道222、224和226中的一个或多个上的N相极性编码。物理层驱动器210和240可以被配置或适配为生成N相极性编码数据以在通信链路220上传输。N相极性编码的使用提供了高速数据传送，并且可以消耗一半或更少的其他接口功率，因为较少的驱动器在N相极性编码数据链路中活动。
当被配置用于N相极性编码时，物理层驱动器210和240通常可以对通信链路220上的每个转换的多个比特进行编码。在一个示例中，三相编码和极性编码的组合可以用于支持宽视频图形阵列(WVGA)每秒80帧的LCD驱动器IC而无需帧缓冲器，从而以810Mbps的速度递送像素数据以进行显示刷新。
图3是图示了3线、3相极性编码器的图300，该编码器可以被用来实现图2中描绘的通信链路220的某些方面。选择3线、3相编码的示例仅仅是为了简化对本发明的某些方面的描述。公开的用于3线、3相编码器的原理和技术可以被应用于M线、N相极性编码器的其他配置。
在3线、3相极性编码方案中为3线中的每条线定义的信令状态可以包括未驱动状态、正驱动状态和负驱动状态。正驱动状态和负驱动状态可以通过如下方式来获得：通过在信号线318a、318b和/或318c中的两条信号线之间提供电压差，和/或通过驱动电流通过信号线318a、318b和/或318c中的串联连接的两条信号线以使电流在两条信号线318a、318b和/或318c中在不同方向上流动。可以通过将信号线318a、318b或318c的驱动器的输出置于高阻抗模式来实现非驱动状态。备选地或附加地，通过被动或主动地使“未驱动”信号线318a、318b或318c获得基本上位于在驱动信号线318a、318b和/或318c上提供的正电压水平和负电压水平之间基本上一半的电压水平，可以在信号线318a、318b或318c上获得未驱动状态。通常，没有显著的电流流过未驱动信号线318a、318b或318c。可以使用三个电压或电流状态(+1、-1和0)来表示为3线、3相极性编码方案定义的信令状态。
3线、3相极性编码器可以采用线路驱动器308来控制信号线318a、318b和318c的信令状态。线路驱动器308可以被实现为单元级电流模式或电压模式驱动器。在一些实现中，每个线路驱动器308可以接收确定对应的信号线318a、318b和318c的输出状态的信号316a、316b和316c的集合。在一个示例中，信号316a、316b和316c的集合中的每个集合可以包括两个以上信号，包括上拉信号(PU信号)和下拉信号(PD信号)，当它们为高时，激活分别驱动信号线318a、318b和318c朝向较高水平电压或较低水平电压的上拉电路和下拉电路。在该示例中，当PU信号和PD信号都为低时，信号线318a、318b和318c可以终止于中间水平电压。
对于M线、N相极性编码方案中的每个发送的符号传输间隔，至少一个信号线318a、318b或318c处于中间水平/未驱动(0)电压或电流状态，而正驱动(+1电压或电流状态)信号线318a、318b或318c的数目等于负驱动(-1电压或电流状态)信号线318a、318b或318c的数目，使得流向接收器的电流总和始终为零。针对每个符号，至少一个信号线318a、318b或318c的信令状态从先前传输间隔中发送的线状态改变。
在操作中，映射器302可以接收16位数据310并且将其映射到7个符号312。在3线示例中，7个符号中的每个符号针对一个符号间隔来定义信号线318a、318b和318c的状态。7个符号312可以使用为每条信号线318a、318b和318c提供符号314的定时序列的并串转换器304来串行化。通常使用传输时钟来对符号序列314进行定时。3线、3相编码器306接收由映射器一次一个符号所生成的7个符号序列314，并且针对每个符号间隔计算每条信号线318a、318b和318c的状态。3线、3相编码器306基于当前输入符号314和信号线318a、318b和318c的先前状态来选择信号线318a、318b和318c的状态。
M线、N相编码的使用允许在多个符号中编码多个比特，其中每个符号的比特不是整数。在3线通信链路的示例中，可以被同时驱动的2条线存在3种可用组合，并且被驱动的线对上存在2种可能极性组合，从而产生6种可能的状态。由于每次转换都是从当前状态出现，因此在每次转换可以有6种状态中的5种状态可用。在每次转换时需要改变至少一条线的状态。对于5种状态，每个符号可以编码
Figure BDA0003909657740000121
Figure BDA0003909657740000122
个比特。因此，映射器可以接受16位字并且将其转换为7个符号，因为每个符号携带2.32比特的7个符号可以编码16.24比特。换句话说，对5种状态进行编码的7个符号的组合具有57(78125)个排列。因此，7个符号可以被用来对16比特的216(65536)个排列进行编码。
图4包括针对使用基于环形状态图450的三相调制数据编码方案进行编码的信号的时序图400的示例。信息可以以信令状态序列来进行编码，其中例如，线或连接器处于由环形状态图450定义的三种相位状态S1、S2和S3中的一种相位状态。每种状态可以通过120°相移来与其他状态分开。在一个示例中，可以在线或连接器上的相位状态的旋转方向上对数据进行编码。信号中的相位状态可以在顺时针方向452和452’或逆时针方向454和454’上旋转。例如，在顺时针方向452和452’上，相位状态可以以包括从S1到S2、从S2到S3和从S3到S1的转换中的一个或多个的序列前进。在逆时针方向454和454’上，相位状态可以以包括从S1到S3、从S3到S2和从S2到S1的转换中的一个或多个的序列前进。三条信号线318a、318b和318c携带相同信号的不同版本，其中版本可以相对于彼此相移120°。每个信令状态可以被表示为线或连接器上的不同电压水平和/或流过线或连接器的电流方向。在3线系统中的每个信令状态序列期间，每条信号线318a、318b和318c处于与其他线不同的信令状态。当在三相编码系统中使用3条以上信号线318a、318b和318c时，两条以上信号线318a、318b和/或318c在每个信令间隔可以处于相同的信令状态，尽管每种状态在每个信令间隔中都存在于至少一个信号线318a、318b和/或318c上。
可以在每个相位转换410处在旋转方向上对信息进行编码，并且三相信号可以针对每个信令状态改变方向。可以通过考虑在相位转换之前和之后哪些信号线318a、318b和/或318c处于‘0’状态来确定旋转方向，因为未驱动的信号线318a、318b和/或318c在旋转的三相信号中的每个信令状态下都改变，而与旋转方向无关。
编码方案还可以在被主动驱动的两条信号线318a、318b和/或318c的极性408中编码信息。在3线实现中的任何时间处，信号线318a、318b、318c中的恰好两条信号线由相反方向的电流和/或由电压差来驱动。在一种实现中，可以使用两比特值412对数据进行编码，其中一比特在相位转换410的方向上被编码，并且第二比特在针对当前状态的极性408中被编码。
时序图400图示了使用相位旋转方向和极性两者的数据编码。曲线402、404和406分别与针对多相状态的三条信号线318a、318b和318c上携带的信号相关。最初，相位转换410在顺时针方向上并且最高有效位被设置为二进制‘1’，直到相位转换410的旋转在时间414切换到逆时针方向，如由二进制‘0’的最高有效位表示的。最低有效位反映每种状态中的信号的极性408。
根据本文公开的某些方面，一比特的数据可以在3线、三相编码系统中的相位改变或者旋转中被编码，并且附加比特可以在两条驱动线的极性中被编码。通过允许从当前状态到任何可能状态的转换，可以在3线、3相编码系统的每次转换中对附加信息进行编码。给定3个旋转相位和针对每个相位的两个极性，在3线、3相编码系统中有6种状态可用。因此，任何当前状态都有5种状态可用，并且每个符号(转换)可以有
Figure BDA0003909657740000141
比特被编码，这允许映射器302接受16比特字并且将其编码在7个符号中。
图5是图示了3线、3相解码器500的某些方面的图。差分接收器502a、502b、502c和线状态解码器504被配置成提供相对于彼此的三条传输线的状态的数字表示522(例如图3中图示的信号线318a、318b和318c)，并且检测三条传输线的状态与先前符号周期中发送的状态相比的改变。七个连续状态由串并转换器506组合以获得7个符号516的集合以由解映射器508处理。解映射器508产生16比特的数据518，数据518可以被缓冲在先进先出(FIFO)寄存器510以提供输出数据520。
线状态解码器504可以从在信号线318a、318b和318c上接收的相位编码信号中提取符号514的序列。符号514被编码为如本文公开的相位旋转和极性的组合。线状态解码器可以包括CDR电路524，CDR电路524提取时钟526，时钟526可以被用来从信号线318a、318b和318c中可靠地捕获线状态。在每个符号边界处，在信号线318a、318b和318c中的至少一条信号线上出现转换，并且CDR电路524可以被配置成基于一个转换或多个转换的出现来生成时钟526。时钟的边沿可以被延迟以允许使针对所有信号线318a、318b和318c的时间已经稳定，并且由此确保捕获当前线状态以用于解码目的。
图6是图示了三条线的可能的信令状态602、604、606、612、614、616的状态图600，其中图示了从每种状态的可能转换。在3线、3相通信链路的示例中，有6种状态和30种状态转换可用。状态图600中的可能的信令状态602、604、606、612、614和616包括并且扩展了图4的环形状态图450中所示的状态。如状态元素628的示例所示，状态图600中的每个信令状态602、604、606、612、614和616定义了信号线318a、318b、318c的电压信令状态，其分别被标记为A、B和C。例如，在信令状态602(+x)中，线A＝+1，线B＝-1，并且线C＝0，产生差分接收器502a的输出(A-B)＝+2，差分接收器502b的输出(B-C)＝-1，并且差分接收器502c的输出(C-A)＝-1。由接收器中的相位改变检测电路做出的转换决定是基于差分接收器502a、502b、502c产生的5种可能的水平，其包括-2、-1、0、+1和+2电压状态。
状态图600中的转换可以由翻转、旋转、极性符号(例如，FRP符号626)来表示，该符号在集合：{000，001，010，011，100}中具有3比特二进制值中的一个。FRP符号626的旋转比特622指示与到下一状态的转换相关联的相位旋转方向。当到下一状态的转换涉及极性中的改变时，FRP符号626的极性比特624被设置为二进制1。当FRP符号626的翻转比特620被设置为二进制1时，旋转值和极性值可以被忽略和/或置零。翻转表示仅涉及极性改变的状态转换。因此，三相信号的相位在出现翻转时不被认为是旋转的，并且在出现翻转时极性比特是冗余的。FRP符号626对应于每次转换的线状态改变。状态图600可以被分成包括正极性信令状态602、604、606的内圆608和包含负极性信令状态612、614、616的外圆618。
3相接口中的抖动
3相发送器包括将高、低和中水平电压提供到发送信道上的驱动器。这导致连续符号间隔之间的一些可变转换。低到高和高到低的电压转换可以被称为全摆幅转换，而低到中和高到中的电压转换可以被称为半摆幅转换。不同类型的转换可以具有不同的上升或下降时间，并且可以导致接收器处的不同过零。这些差异可能导致“编码抖动”，这可能影响链路信号完整性性能。
图7是图示了在C-PHY 3相发送器的输出处的转换可变性的某些方面的时序图700。信号转换时间的可变性可以归因于在3相信令中使用的不同电压和/或电流水平的存在。时序图700图示了在从单个信号线318a、318b或318c接收的信号中的转换时间。在第一符号间隔中发送第一符号Symn 702，第一符号间隔在时间722处结束，此时在第二符号间隔中发送第二符号Symn+1 704。第二符号间隔可以在时间724处结束，此时在第三符号间隔中发送第三符号Symn+2 706，第三符号间隔在时间726处结束，此时在第四符号间隔中发送第四符号Symn+3 708。在归因于信号线318a、318b或318c中的电压达到阈值电压718和/或720花费的时间的延迟712之后，从由第一符号702确定的状态到与第二符号704相对应的状态的转换可以是可检测的。阈值电压可以被用来确定信号线318a、318b或318c的状态。在归因于信号线318a、318b或318c中的电压达到阈值电压718和/或720之一花费的时间的延迟714之后，从由第二符号704确定的状态到针对第三符号706的状态的转换可以是可检测的。在归因于信号线318a、318b或318c中的电压达到阈值电压718和/或720花费的时间的延迟716之后，从由第三符号706确定的状态到针对第四符号708的状态的转换可以是可检测的。延迟712、714和716可以具有不同的持续时间，这可以部分地归因于设备制造过程和操作状况中的变化，这可以对与3种状态和/或不同的转换幅度相关联的不同电压或电流水平之间的转换产生不等的影响。这些差异可以贡献于C-PHY 3相接收器中的抖动和其他问题。
图8图示了可以在C-PHY接口800中的接收器中提供的CDR电路的某些方面。差分接收器802a、802b和802c被配置成通过比较三路中的信号线318a、318b和318c的每个不同对的信令状态，来生成差信号810a、810b、810c的集合。在图示的示例中，第一差分接收器802a提供表示A信号线和B信号线318a和318b的信令状态的差异的AB差信号810a，第二差分接收器802b提供表示B信号线和C信号线318b和318c的信令状态的差异的BC差信号810b，并且第三差分接收器802c提供表示C信号线和A信号线318c和318a的信令状态的差异的CA差信号810c。因此，转换检测电路804可以被配置成检测相位改变的出现，因为差分接收器802a、802b和802c中的至少一个的输出在每个符号间隔结束时改变。
一些连续发送的符号对之间的转换可以由单个差分接收器802a、802b或802c检测，而其他转换可以由差分接收器802a、802b和802c中的两个以上差分接收器检测。在一个示例中，两条线的状态或相对状态在转换之后可以不变，并且对应的差分接收器802a、802b或802c的输出也可以在相位转换之后不变。因此，时钟生成电路806可以包括转换检测电路804和/或其他逻辑，以监测所有差分接收器802a、802b和802c的输出以便确定相位转换何时已经出现。时钟生成电路可以基于检测的相位转换来生成接收时钟信号808。
可以在不同的时间处检测三路中的3条线的信令状态的变化，这可以导致差信号810a、810b、810c在不同时间呈现稳定状态。差信号810a、810b、810c的状态可以在每条信号线318a、318b和/或318c的信令状态在符号传输间隔内已经转换到其定义的状态之后在已经达到稳定性之前切换。这种可变性的结果在图8的时序图820中进行图示。
信令状态改变检测的时序可以根据已经出现的信令状态改变的类型而变化。标记822、824和826表示在提供给转换检测电路804的差信号810a、810b、810c中的转换的出现。仅为了说明清楚起见，在时序图820中为标记822、824和826指派了不同的高度，并且标记822、824和826的相对高度不旨在示出与用于时钟生成或数据解码的电压或电流水平、极性或加权值的特定关系。时序图820图示了与在三条信号线318a、318b和318c上以相位和极性发送的符号相关联的转换时序的影响。在时序图820中，一些符号之间的转换可以产生可变的捕获窗口830a、830b、830c、830d、830e、830f和/或830g(统称为符号捕获窗口830)，在可变的窗口期间可以可靠地捕获符号。检测到的状态改变的数目和它们的相对时序会导致时钟信号808上的抖动。
C-PHY通信链路的吞吐量可以受信号转换时间的可变性和持续时间的影响。CDR可以使用掩码来防止在差信号810a、810b、810c中的两个以上差信号中反映的符号之间的转换影响接收时钟的恢复。在一个示例中，可以实现掩码以在检测到差信号810a、810b、810c中的第一转换之后，阻止差信号810a、810b、810c中的多个转换。在另一个示例中，可以通过从第一转换生成脉冲来实现掩码，该脉冲具有超过符号之间的信号转换区域的持续时间的持续时间。掩码有效的持续时间可以限制用于C-PHY接口的信道带宽。掩码有效的持续时间通常被计算为适应转换检测电路操作的可变性。转换检测电路中的可变性可以由制造过程公差、电压和电流源的变化和稳定性和操作温度以及信号线318a、318b和318c的电特性引起。检测电路中的可变性还可以限制信道带宽。
图9包括表示某些连续符号之间从第一信令状态到第二信令状态的转换的某些示例的时序图900和920。时序图900和920中图示的信令状态转换是出于说明性目的而选择的，并且其他转换和转换组合可以出现在MIPI联盟C-PHY接口中。时序图900和920涉及3线、3相通信链路的示例，其中由于三路线上的信号水平之间的上升和下降时间的差异，多个接收器输出转换可能出现在每个符号间隔边界处。还参考图8，第一时序图900图示了三路的信号线318a、318b和318c(A、B和C)在转换之前和之后的信令状态，并且第二时序图920图示了差分接收器802a、802b和802c的输出，差分接收器提供表示信号线318a、318b和318c之间的差异的差信号810a、810b、810c。在许多实例中，差分接收器802a、802b和802c的集合可以被配置成通过比较两条信号线318a、318b和318c的不同组合来捕获转换。在一个示例中，这些差分接收器802a、802b和802c可以被配置成通过确定它们相应的输入电压的差异(例如通过减法)来产生输出。
在时序图900和920中所示的每个示例中，表示-z状态616(见图8)的初始符号转换为不同的符号。如时序图902、904和906中所示，信号A最初处于+1状态，信号B处于0状态并且信号C处于-1状态。因此，差分接收器802a、802b最初测量+1差异924并且差分接收器802c测量-2差异926，如用于差分接收器输出的时序图922、932、938中所示。
在对应于时序图902、922的第一示例中，出现从表示-z状态616的符号到表示-x信令状态612的符号的转换(见图6)，其中信号A转换到-1状态，信号B转换到+1状态并且信号C转换到0状态，其中差分接收器802a从+1差异924转换到-2差异930，差分接收器802b保持在+1差异924、928，并且差分接收器802c从-2差异926转换为+1差异928。
在对应于时序图904、932的第二示例中，出现从表示-z信令状态616的符号到表示+z信令状态606的符号的转换，其中信号A转换到-1状态，信号B保持在0状态并且信号C转换到+1状态，其中两个差分接收器802a和802b从+1差异924转换到-1差异936，并且差分接收器802c从-2差异926转换到+2差异934。
在对应于时序图906、938的第三示例中，出现从表示-z信令状态616的符号到表示+x信令状态602的符号的转换，其中信号A保持在+1状态，信号B转换到-1状态并且信号C转换到0状态，其中差分接收器802a从+1差异924转换到+2差异940，差分接收器802b从+1差异924转换到-1差异942，并且差分接收器802c从-2差异926转换为-1差异942。
这些示例图示了所测量的差异的转换，其中转换可以跨越0、1、2、3、4和5种水平。被用于通常差分或单端串行发送器的预加重技术是针对两种水平转换而开发的，并且如果被使用在MIPI联盟C-PHY三相信号上，则可能引入某些不利影响。特别地，在转换期间对信号过驱动的预加重电路在跨越1或2个水平的转换期间可能会导致过冲，并且可能使得在边沿敏感电路中出现错误触发。
M线N相编码系统，诸如3线、3相编码器，可以对在每个符号边界处具有至少一个转换的信号进行编码，并且接收器可以使用那些保证的转换来恢复时钟。在一些实现中，接收器要求数据信号在符号边界处的第一信号转换之前立即稳定，并且还必须能够可靠地掩蔽与相同符号边界相关的多个转换的任何出现。由于M条线(例如三路线)上携带的信号之间的上升时间和下降时间的微小差异以及由于接收的信号对的组合之间的信号传播时间的微小差异(例如，图6的差分接收器802a、802b和802c的AB、BC和CA输出)，可能出现多个接收器转换。
图10图示了为三个差分接收器的集合的输出生成的多级眼图1000的示例，每个差分接收器将通过C-PHY接口接收的三个信号中的两个信号进行比较。可以通过在C-PHY接收器电路(见图8)中叠加由差分接收器802a、802b、802c输出的信号来生成多级眼图1000。多级眼图1000跨越可以被称为单位间隔(UI 1002)的符号间隔。UI1002可以对应于用于控制每个符号的传输的传输时钟的周期或根据从C-PHY总线接收的信令恢复的接收时钟的周期。
在一个示例中，可以使用固定的、与符号无关的触发器1010来生成多级眼图1000。在多级眼图1000中，五个标称电压水平1020、1022、1024、1026、1028定义了差分接收器802a、802b、802c的输出的潜在状态。多级眼图1000图示了用于3线、3相位编码信号的差分接收器802a、802b、802c的输出处的可能转换。为3线、3相编码信号定义的三种电压水平可以使差分接收器802a、802b和802c生成输出，该输出在针对正极性和负极性的强电压水平1026、1028和弱电压水平1022、1024之间变化。通常，在任何符号中只有一条信号线318a、318b和318c未被驱动，并且差分接收器802a、802b和802c不产生对应于0伏电压水平1020的0状态输出。
对应于弱水平和强水平的电压水平1022、1024、1026、1028不需要相对于0伏电压水平1020均匀地间隔开。例如，弱电压水平1022、1024表示电压的比较，电压可以包括为信号线318a、318b和318c定义的中点电压，或由未驱动信号线318a、318b和318c达到的电压水平。多级眼图1000可以使用基准时间点(例如，基于传输时钟的触发)，来将由差分接收器802a、802b和802c产生的波形重叠。在接收器中，同时生成三对差信号，以使能接收设备处的数据捕获。图10中图示的波形表示由差分接收器802a、802b产生的差信号810a、810b、810c(A-B、B-C和C-A)。
C-PHY 3相解码器中使用的驱动器、接收器和其他设备可以表现出不同的切换特性，这可以表现为在从三条线接收的信号之间的相对延迟。由于三路信号线318a、318b、318c的三个信号之间的上升时间和下降时间的差异以及由于从信号线318a、318b、318c接收的信号对的组合之间的信号传播时间的差异，在每个符号间隔边界1008和/或1014处可以观察到多个接收器输出转换。多级眼图1000可以捕获上升时间和下降时间的变化作为靠近每个符号间隔边界1008和1014的转换中的相对延迟。在一些示例中，上升时间和下降时间的变化可能是由于3相驱动器的不同特性引起。对于任何给定符号，上升时间和下降时间的差异也可以导致接收器处的观察或有效符号间隔的持续时间的有效缩短或延长。
信号转换区域1004、1016表示不确定的时间或周期，其中可变的信号上升时间阻止了可靠解码。所示信号转换区域1004、1016可以在符号间隔边界1008、1014处开始，并且在对应于差信号810a、810b、810c最后跨越0伏电压水平1020的端点1012、1018处终止。可以在表示符号稳定并且可以可靠地接收和解码的时间段的“眼睛张开”或窗口1006中可靠地确定信令状态。在一个示例中，窗口1006可以被认为在信号转换区域1004的端点1012处开始，并且窗口1006可以被认为在符号间隔的下一个符号间隔边界1014处关闭，和/或当信令信号线318a、318b、318c的信令状态和/或三个差分接收器802a、802b和802c的输出已经开始改变以反映下一个符号时关闭。
与窗口1006相比，C-PHY接口的最大传输速度可以受信号转换区域1004、1016的持续时间限制。接收器可以使用掩码电路，掩码电路在信号转换区域1004、1016期间、在第一检测转换之后阻止转换检测。在第一检测转换之后，掩码电路可以针对对应于最长的预期的或测量的信号转换区域1004、1016的持续时间，忽略后续的转换。窗口1006的持续时间受掩码的持续时间影响。
图11图示了对应于由C-PHY 3相接口中的三个差分接收器输出的标称或理想化信号的眼图1100、1120、1140、1160。在一方面，图11图示了与在C-PHY接口上发送的可能符号序列相关联的差分输出信号的三种模式。所有三种模式覆盖在第一眼图1100中，由此图示了C-PHY接口针对示出的信令速率的有效窗口1102。有效窗口1102可以由高度(EH)和宽度(EW)来表征。高度表示将逻辑1与逻辑0分开的差分信号振幅范围。宽度表示可以可靠捕获符号的时间。
图11的第二眼图1120包括最不易受时序抖动影响的转换组合。四个信号1126、1128、1130、1132在每个符号转换1122、1124处改变状态。两个信号1126、1128在弱高压和弱低压之间转换，两个信号1130、1132在强高压和强低压之间转换。结果，针对所有四个信号1126、1128、1130、1132的过零点都非常接近地出现。
图11的第三眼图1140包括表现出适度时序抖动的转换组合。两个信号1146、1148在第一符号转换1142处具有过零点，并且其他两个信号1154、1156在第二符号转换1144处具有过零点。过零点出现在从弱低压转换到强高压或弱高压转换到强低压的信号中。在第一符号转换1142处，四个信号1150、1152、1154、1156从强电压状态转换到相同极性的弱电压状态。在第二符号转换1144处，两个信号1146、1148从强电压状态转换到相同极性的弱电压状态，并且两个信号1150、1152从弱电压状态转换到相同极性的强电压状态。
图11的第四眼图1160包括提供最坏情况时序抖动1174、1176以及某些振幅挑战的转换组合。所有四个信号在两个符号转换1162、1164处具有过零点。在第一符号转换1162处，两个信号1166、1168从一个极性的弱电压状态转换到其他极性的强电压状态，而两个信号1170、1172从一个极性的强电压状态转换到其他极性的弱电压状态。在第二符号转换1164处，两个信号1170、1172从一个极性的弱电压状态转换到其他极性的强电压状态，而两个信号1166、1168从一个极性的强电压状态转换到其他极性的弱电压状态。每个符号转换1142、1144处的起始电压的差异可以导致不同的过零点。在每个符号转换1142、1144处，所有四种信令状态可以出现在差分接收器的输出处。
第一检测转换可以用于生成接收时钟信号中的边沿，该边沿用于捕获差信号810a、810b、810c的信令状态。第一检测转换可以在连续的符号间隔之间变化。连续符号中第一检测转换的时序之间的差异可以导致接收时钟信号中的边沿之间的时序偏斜。接收时钟信号中的边沿之间的这种可变性可以引起接收器UI或C-PHY接收器中接收的符号流的符号间隔不恒定。接收器UI的持续时间可以受与连续接收符号相关联的第一检测转换的时序影响。在一个示例中，当具有较早第一检测转换的符号先于具有较晚第一检测转换的符号时，可以观察到较长的接收器UI或符号周期。在另一个示例中，当具有较晚第一检测转换的符号先于具有较早第一检测转换的符号时，可以观察到较短的接收器UI或符号周期。
图12包括图示时钟偏斜、UI持续时间和C-PHY接口中连续发送符号的模式之间的关系的某些方面的时序图1200。时序图1200图示了在C-PHY总线的A、B和C线上发送的三相信号1202、1204、1206。根据发送时钟1208发送符号，发送时钟1208通常定义恒定的发送器UI持续时间1240。符号中的每个比特定义三相信号1202、1204、1206中的一个信号的信令状态。在检测到差信号810a、810b、810c中的一个差信号中的第一转换时，接收器生成恢复时钟信号1210中的脉冲。
第一RxUI 1212可以由第一符号和第二符号之间的第一检测转换1222以及第二符号和第三符号之间的第一检测转换1224来定义。在差信号810b中检测到第一符号和第二符号之间的第一检测转换1222，差信号810b表示当B线和C线的相对极性切换时出现的差异。在差信号810c中检测到第二符号和第三符号之间的第一检测转换1224，差信号810c表示当C线和A线的相对极性切换时出现的差异。与这些转换1222、1224相关联的信令状态中的切换的时序是可比较的或相同的，并且第一RxUI 1212的所得持续时间可以紧密对应于RxUI的标称值，该标称值可以对应于由发送时钟1208定义的UI持续时间1240。
第二RxUI 1214可以由第二符号和第三符号之间的第一检测转换1224以及第三符号和第四符号之间的第一检测转换1226来定义。这里，在差信号810c中检测到第二符号和第三符号之间的第一检测转换1224，差信号810c表示当C线和A线的信令状态切换时出现的差异。在表示C线和A线的信令状态切换之间的差异的差信号810c中检测到第三符号和第四符号之间的第一检测转换1226，并且该转换相对较早地出现。在该情况下，在C线上发送的三相信号1206的信令状态在最大水平和最小水平之间改变，并且可以比在A线上发送的三相信号1202的信令状态改变得更快。因此，第二RxUI 1214的持续时间可以被缩短，并且可以对应于最小RxUI持续时间1242，最小RxUI持续时间1242可以小于由发送时钟1208定义的UI持续时间1240的持续时间。
第三RxUI 1216可以由第三符号和第四符号之间的第一检测转换1226以及第四符号和第五符号之间的第一检测转换1228来定义。在表示C线和A线切换之间的差异的差信号810c中检测到第三符号和第四符号之间的第一检测转换1226，该转换相对较早地出现。在表示C线和A线的信令状态切换之间的差异的差信号810c中检测到第四符号和第五符号之间的第一检测转换1228。在该情况下，在A线和C线上发送的三相信号1202和1206的信号状态在最大水平和最小水平之间改变，并且转换可以被延迟。因此，第二RxUI 1216的持续时间可以对应于最大RxUI持续时间1244，最大RxUI持续时间1244可以大于由发送时钟1208定义的UI持续时间1240的持续时间。恢复的时钟信号1210中的UI抖动1246的幅度可以对应于最小RxUI持续时间1242和最大RxUI持续时间1244之间的差异。
还图示了第四RxUI 1218和第五RxUI 1220的示例。RxUI 1212、1214、1216、1218、1220(即，接收符号的持续时间)中的可变性使得接收器中的恢复时钟的周期变化。在许多情况下，恢复的时钟可能经历频率上的较大变化(其中周期＝1/频率)。此外，由接收器用来在第一检测转换之后阻止转换检测的掩码电路可以影响可以从C-PHY接口获得的最大数据速率。掩码电路可以采用容易受到制造过程、电路供电电压和裸片温度(PVT)状况的变化影响的延迟元件。可以增加延迟以确保掩码电路在第一检测转换之后有效地阻止转换检测。掩码电路将用于捕获符号的窗口1006(见图10)的打开延迟。由掩码电路引入的延迟必须小于最小RxUI持续时间1242，以确保接收时钟被可靠地恢复。
在一个示例中，掩码电路可以被配置成屏蔽与第四符号的开始相关联的第二检测转换1230。在该示例中，由掩码电路引入的延迟必须足以包括信号转换区域1232(由在第一检测转换1226和第二检测转换1230之间经过的时间定义)以及其他符号的信号转换区域1234、1236。
图13是图示符号间干扰(ISI)对C-PHY接口中的UI持续时间的影响的时序图1300。ISI可以描述当第一发送符号与一个或多个后续发送符号干扰时可能出现的某些信号失真。在所示示例中，在某些符号期间，从C-PHY总线的导线1302、1304、1306接收失真信号1308、1310和1312。失真会加剧一个或多个符号中的第一检测转换的时序的差异，从而增加最小RxUI持续时间1318和最大RxUI持续时间1320之间的差异。可以增加掩码电路中的延迟，以适应针对标称接收时钟1314的最小RxUI持续时间1318和最大RxUI持续时间1320之间的差异、以及当ISI影响C-PHY总线时最小RxUI持续时间1322和最大RxUI持续时间1324之间的差异。适应ISI的掩码延迟1316增加。在最小RxUI持续时间1322超过掩码周期的情况下，接收器可以成功地接收和解码符号。
可以通过均衡在一定程度上将UI抖动减小。均衡可以改善失真信号1308、1310和1312的斜率。通常，均衡不能在不损害差信号810a、810b、810c的其他特性的情况下，适应转换时序中的所有差异。
本公开的某些方面提供了可以改进C-PHY接口中的单位间隔抖动的系统、装置、方法和技术。在一个方面，C-PHY发送电路被配置成选择性地延迟某些符号的传输。在另一方面，基于被呈现以用于传输的符号序列中的模式来选择用于延迟的符号。序列中的每个符号定义了符号传输间隔期间三路线的信令状态。在一个示例中，模式检测电路可以标识预期会在符号传输间隔之间产生短转换持续时间的符号对。C-PHY发送电路可以被配置成延迟符号对中的第二发送符号的传输，从而延长接收器可以捕获符号对中的第一发送符号的时间窗口。在其他示例中，C-PHY发送电路可以被配置成：在预期长转换持续时间时，将符号的传输提前。在另一方面，整个符号的延迟或提前通过维持C-PHY互连的三条线的转换之间的关系，来保留由C-PHY接口提供的共模益处。当三路中的线中的一条线上的转换被提前或延迟以改进符号转换时间的一致性时，可以预期共模操作的干扰。当三路上的电流和/或电压之和在转换时段上不为零和/或恒定时，可能出现共模干扰。
图14图示了根据本公开的某些方面提供的发送电路1400的一个示例。发送电路1400使用模式检测来调整在C-PHY总线上发送的三相信号1418的时序。发送电路1400可以被配置成将最小UI持续时间和最大UI持续时间之间的差异缩窄，从而最小化UI抖动。
发送电路1400可以根据由发送器时钟信号1402提供的时序来操作。发送器时钟信号1402可以用于通过一对预驱动器电路1406、1408对符号数据1404进行计时。在一个示例中，每个预驱动器电路1406、1408包括寄存器或其他设备，以在符号通过发送电路1400时保持符号。第一预驱动器电路1408的输出提供当前发送的符号(SymbolN 1422)，而第二预驱动器电路1406的输出提供要发送的下一个符号(SymbolN+1 1420)。当前发送的符号和要发送的下一个符号被提供给模式检测器1410，模式检测器1410确定要发送的下一个符号在启动传输之前是否要被延迟。
模式检测器1410可以根据由发送器时钟信号1402提供的时序来操作。在所示示例中，模式检测器1410提供选择信号1428，选择信号1428在多路复用器1412的输入之间进行选择，以提供到3线线路驱动器电路1416的输入1426。选择信号1428在当前符号1422的延迟版本和未延迟版本之间进行选择，当前符号1422是在符号数据1404中提供的符号序列中的一个符号。当前符号1422的未延迟版本由预驱动器电路1408提供给多路复用器1412的第一输入，并且当前符号1422的延迟版本由延迟电路1414提供给多路复用器1412的第二输入。多路复用器1412将输入1426驱动到3线线路驱动器电路1416。
在某些示例中，模式检测器1410被配置成确定要顺序发送的符号对何时由双符号模式表示，该双符号模式与预期在符号传输间隔之间产生短转换持续时间的模式相匹配。在当前符号与紧接在前的符号的组合指示没有模式匹配时，可以由模式检测器1410选择当前符号的未延迟版本。在当前符号与紧接在前的符号的组合指示模式匹配时，可以由模式检测器1410选择当前符号的延迟版本。
在一些示例中，选择信号1428中的转换由发送器时钟信号1402同步，发送器时钟信号1402被提供给模式检测器1410并且还控制预驱动器电路1406、1408的时序。在一个示例中，选择信号1428被同步到发送器时钟信号1402中的下降沿，而预驱动器电路1406、1408由发送器时钟信号1402中的上升沿计时。也就是说，在发送器时钟信号1402的下降沿处捕获每个模式检测判决，而预驱动器电路1406、1408中的每个预驱动器的输出在发送器时钟信号1402的每个上升沿捕获其对应的输入状态。在该示例中，到模式检测器1410的输入具有发送器时钟信号1402的半个周期来稳定，并且模式检测判决具有发送器时钟信号1402的半个周期来稳定。
在一个示例中，如果要发送的下一个符号的所有位与当前发送的符号的位不同，则模式检测器1410可以延迟启动要发送的下一个符号的传输。也就是说，如果满足以下条件，则将延迟应用于要发送的下一个符号：
[AN+1≠AN]&[BN+1≠BN]&[CN+1≠CN]
可以通过将预驱动器电路1408的输出提供给多路复用器1412的一个输入和延迟电路1414来应用延迟。延迟电路1414的输出被提供给多路复用器1412的第二输入。
延迟电路1414可以包括一个或多个可编程延迟元件。可编程延迟元件可以用于配置被应用于要发送的下一个符号的延迟。可以在发送电路1400的制造、系统集成期间和/或在上电初始化期间配置延迟电路1414。在一些实现中，延迟电路1414可以被动态配置。在一个示例中，可以在校准程序期间配置延迟电路1414。在另一个示例中，延迟电路1414可以被配置成适应PVT状况的改变。在另一个示例中，可以响应于从更高层协议或应用接收的请求或命令来配置延迟电路1414。
当UI抖动减小时，可以增加C-PHY总线的最大数据速率，并且可以改进接收器处的解码器的可靠性。UI抖动在接收器处表现为可变持续时间UI，包括最大UI和最小UI(见图12)。当第一发送符号对(例如，SN和SN+1)之间的转换以最小检测延迟传播到接收器处的差信号810a、810b、810c，而第二发送符号对(例如，SN+1和SN+2)之间的转换以最大检测延迟传播到接收器处的差信号810a、810b、810c时，引起最大UI。例如，当第一发送符号对(例如，SM和SM+1)之间的转换以最大检测延迟传播到接收器处的差信号810a、810b、810c，而第二发送符号对(例如，SM+1和SM+2)之间的第二转换以最小检测延迟传播到接收器处的差信号810a、810b、810c时，引起最小UI。
延迟电路1414可以被配置成将接收器处的UI抖动最小化。在一个示例中，延迟电路1414可以用于通过延迟当前符号的发射来减小最大UI的持续时间和最小UI的持续时间之间的差异，该当前符号预期会产生将以最小检测延迟传播到接收器处的差信号810a、810b、810c的转换。在一个示例中，由延迟电路1414引入的最佳延迟可以近似于与差分接收器802a、802b和802c相关联的最小检测延迟和最大检测延迟之间的差异。在当前符号的发射中引入延迟有效地在接收器处产生增加的最小检测延迟。
在接收器处的时钟恢复电路可以被配置成：当UI抖动减小时，提供更小的掩码延迟。掩码延迟被配置成适应最小检测延迟和最大检测延迟之间的差异。在一些实现中，模式检测器1410选择性地使延迟电路1414延迟当前符号的发射，该当前符号预期在接收器处产生最小转换时间和/或最小检测延迟，和/或基于对预期在接收器处引起最小UI持续时间的符号序列的检测。
处理电路和方法的示例
图15图示了用于采用处理电路1502的装置1500的硬件实现的示例，该处理电路1502可以被配置成执行本文公开的一个或多个功能。根据本公开的各个方面，如本文公开的元件或元件的任何部分或元件的任何组合可以使用处理电路1502来实现。处理电路1502可以包括支持本文公开的时钟恢复技术的某些设备、电路和/或逻辑。
处理电路1502可以包括由硬件和软件模块的某种组合所控制的一个或多个处理器1504。处理器1504的示例包括微处理器、微控制器、数字信号处理器(DSP)、现场可编程门阵列(FPGA)、可编程逻辑器件(PLD)、状态机、序列器、门控逻辑、分立硬件电路和其他被配置成执行在整个本公开中描述的各种功能性的适当硬件。一个或多个处理器1504可以包括执行特定功能并且可以由软件模块1516之一配置、增强或控制的专用处理器。一个或多个处理器1504可以通过在初始化期间加载的软件模块1516的组合来配置，并且进一步通过在操作期间加载或卸载一个或多个软件模块1516来配置。
在图示的示例中，处理电路1502可以利用总线架构来实现，总线架构通常由总线1510来表示。总线1510可以包括任何数目的互连总线和桥接，这取决于处理电路1502的具体应用和整体设计约束。在一个示例中，总线1510将包括一个或多个处理器1504和处理器可读存储介质1506的各种电路链接在一起。处理器可读存储介质1506可以包括存储器设备和大容量存储设备，并且可以在本文中被称为计算机可读介质和/或处理器可读介质。总线1510还可以链接各种其他电路，诸如定时源、定时器、外围设备、电压调节器和电源管理电路。总线接口1508可以在总线1510和一个或多个收发器1512之间提供接口。收发器1512可以被提供以用于由处理电路所支持的每种联网技术。在一些实例中，多种联网技术可以共享存在于收发器1512中的一些或全部电路系统或处理模块。每个收发器1512提供用于通过传输介质来与各种其他装置进行通信的部件。取决于装置1500的性质，还可以提供用户接口1518(例如，小键盘、显示器、扬声器、麦克风、操纵杆)，并且可以直接或通过总线接口1508可通信地被耦合到总线1510。
处理器1504可以负责管理总线1510并且用于一般处理，该一般处理可以包括存储在计算机可读介质中的软件的执行，该计算机可读介质可以包括处理器可读存储介质1506。在该方面，包括处理器1504的处理电路1502可以被用来实现本文公开的任何方法、功能和技术。处理器可读存储介质1506可以被用于存储由处理器1504在执行软件时操纵的数据，并且该软件可以被配置成实现本文公开的任何一种方法。
处理电路1502中的一个或多个处理器1504可以执行软件。软件应被广义地解释为意指指令、指令集、代码、代码段、程序代码、程序、子程序、软件模块、应用、软件应用、软件包、例程、子例程、对象、可执行程序、执行线程、过程、功能、算法等，无论是指软件、固件、中间件、微码、硬件描述语言还是其他。软件可以以计算机可读的形式驻留在处理器可读存储介质1506中或另一个外部处理器可读介质中。处理器可读存储介质1506可以包括非暂态计算机可读介质。作为示例，非暂态处理器可读介质包括磁存储设备(例如，硬盘、软盘、磁条)、光盘(例如，压缩盘(CD)或数字多功能盘(DVD))、智能卡、闪存设备(例如，“闪存驱动器”、卡、棒或密钥驱动器)、随机存取存储器(RAM)、ROM、PROM、可擦除PROM(EPROM)、EEPROM、寄存器、可移动磁盘以及用于存储可由计算机访问和读取的软件和/或指令的任何其他适当的介质。作为示例，处理器可读存储介质1506还可以包括载波、传输线以及用于发送可由计算机访问和读取的软件和/或指令的任何其他适当的介质。处理器可读存储介质1506可以驻留在处理电路1502中、处理器1504中、处理电路1502外部，或跨包括处理电路1502在内的多个实体分布。处理器可读存储介质1506可以被体现在计算机程序产品中。作为示例，计算机程序产品可以包括封装材料中的计算机可读介质。本领域技术人员将认识到如何取决于特定应用和强加于整个系统的整体设计约束来最好地实现贯穿本公开所描述的功能性。
处理器可读存储介质1506可以维持在可加载代码段、模块、应用、程序等中保持和/或组织的软件，该软件在本文中可以被称为软件模块1516。软件模块1516中的每个软件模块可以包括指令和数据，它们在被安装或加载到处理电路1502上并且由一个或多个处理器1504执行时，有助于控制一个或多个处理器1504的操作的运行时映像1514。当被执行时，某些指令可以使处理电路1502根据本文描述的某些方法、算法和过程来执行功能。
软件模块1516中的一些软件模块可以在处理电路1502的初始化期间被加载，并且这些软件模块1516可以配置处理电路1502以使能执行本文公开的各种功能。例如，一些软件模块1516可以配置处理器1504的内部设备和/或逻辑电路1522，并且可以管理对诸如收发器1512、总线接口1508、用户接口1518、定时器、数学协处理器等外部设备的访问。软件模块1516可以包括控制程序和/或操作系统，其与中断处理程序以及设备驱动程序交互，并且控制对由处理电路1502所提供的各种资源的访问。资源可以包括存储器、处理时间、对收发器1512的访问、用户接口1518等。
处理电路1502的一个或多个处理器1504可以是多功能的，由此一些软件模块1516被加载并且被配置成执行不同的功能或相同功能的不同实例。例如，一个或多个处理器1504可以另外被适配为管理响应于来自用户接口1518、收发器1512和设备驱动器的输入而发起的后台任务。为了支持多个功能的执行，一个或多个处理器1504可以被配置成提供多任务环境，由此多个功能中的每个功能根据需要或根据期望而被实现为由一个或多个处理器1504所服务的任务集合。在一个示例中，多任务环境可以使用分时程序1520来实现，分时程序1520在不同任务之间传递对处理器1504的控制，由此每个任务在完成任何未完成的操作时和/或响应于输入(诸如中断)而将一个或多个处理器1504的控制返回给分时程序1520。当任务具有对一个或多个处理器1504的控制时，处理电路有效地专门用于与控制任务相关联的功能所解决的目的。分时程序1520可以包括操作系统、在循环的基础上转移控制的主环路、根据功能的优先级分配一个或多个处理器1504的控制的功能，和/或通过将一个或多个处理器1504的控制提供给处理功能来响应外部事件的中断驱动主环路。
图16是用于在三线总线上发送信息的方法的流程图1600。在一个示例中，可以根据C-PHY协议来操作三线总线。在框1602处，发送设备可以在多个传输符号间隔中接收要在三线总线上发送的符号序列。传输符号间隔可以对应于传输时钟的周期。发送器可以从符号序列接收当前符号以在对应的传输符号间隔期间进行传输。
在框1604处，发送设备可以在对应的传输符号间隔期间启动符号序列中的当前符号的传输。发送设备可以将每个符号依次提供给包括多个预驱动器电路1406、1408(见图14)的管线，从而获得至少两个符号的副本，包括正被发送的第一符号和接下来将发送的第二符号。在符号间隔之间的转换中，第二符号变为当前符号，并且第一符号变为紧接在前的符号。当在框1604处、在对应的传输符号间隔期间启动符号序列中的当前符号的传输时，发送设备可以在框1606处确定当前符号的传输是否将在接收设备处引起对第一符号和第二符号之间的转换的提前检测。发送设备可以通过使用模式检测器来做出这种确定。在当前符号的每个比特与紧接在前的符号中的对应比特不同时，方法可以在框1610处继续。否则，方法在框1608处继续。
在框1608处，在当前符号与紧接在前的符号的组合使模式检测器指示没有模式匹配时，发送设备可以在对应的传输符号间隔期间无延迟地发送当前符号。
在框1610处，在当前符号与紧接在前的符号的组合使模式检测器指示模式匹配时，发送设备可以将当前符号在对应的传输符号间隔内的传输延迟。
在一个示例中，在由当前符号定义的三线总线中的每条线的信令状态与由紧接在前的符号定义的对应线的信令状态不同时，发送设备可以将当前符号在对应的传输符号间隔内的传输延迟。
在某些实施方式中，在紧接在前的符号在传输中跟随有当前符号的未延迟版本时，在接收器处接收当前符号的接收符号间隔的持续时间预期将小于发送当前符号的传输符号间隔的持续时间。将当前符号在对应的传输符号间隔内的传输延迟可以增加接收符号间隔的持续时间。将当前符号在对应的传输符号间隔内的传输延迟可以将在接收器处恢复的时钟信号中的抖动减小。
在一些实现中，将当前符号在对应的传输符号间隔内的传输延迟包括将表示当前符号的三个信号延迟一个延迟持续时间，该延迟持续时间被计算为将接收器处的接收符号间隔的持续时间和对应于当前符号的传输符号间隔的持续时间之间的差异减小。延迟持续时间可以进一步被配置成将接收器中的信号转换区域减小。发送设备可以修改延迟持续时间以适应制造过程、电路供电电压和裸片温度状况的变化中的改变。发送设备可以根据C-PHY协议在三线总线上发送符号序列。
图17是图示了采用处理电路1702的装置1700的硬件实现的一个示例的图。处理电路1702通常具有至少一个处理器1716，处理器1716可以包括微处理器、微控制器、数字信号处理器、序列器和状态机中的一个或多个。处理电路1702可以用通常由总线1720表示的总线架构来实现。总线1720可以包括任何数目的互连总线和桥接，这取决于处理电路1702的具体应用和整体设计约束。总线1720将包括一个或多个处理器和/或硬件模块的各种电路链接在一起，该各种电路由处理器1716、模块或电路1704、1706和1708、发送器电路1712(其生成表示不同对的连接器或线1714之间的信令状态的差异的差信号1722)和处理器可读存储介质1718来表示。总线1720还可以链接本领域公知的各种其他电路，诸如定时源、外围设备、电压调节器和电源管理电路，并且因此不再赘述。
处理器1716负责一般处理，包括存储在处理器可读存储介质1718上的软件的执行。软件在由处理器1716执行时，使处理电路1702执行上文针对任何特定装置所述的各种功能。处理器可读存储介质1718还可以用于存储由处理器1716在执行软件时操纵的数据，包括从在连接器或线1714(其可以被配置成C-PHY总线)上发送的符号中解码的数据。处理电路1702还包括模块1704、1706和1708中的至少一个。模块1704、1706和1708可以是在处理器1716中运行的软件模块、被驻留/存储在处理器可读存储介质1718中、耦合到处理器1716的一个或多个硬件模块或其某种组合。模块1704、1706和/或1708可以包括微控制器指令、状态机配置参数或其某种组合。
在一种配置中，装置1700可以被配置成用于根据C-PHY接口协议的数据通信。装置1700可以包括模块和/或电路1708，模块和/或电路1708被配置成选择用于在每个符号传输间隔中进行传输的符号，其中例如发送设备可以在当前符号的延迟版本和未延迟版本之间进行选择。可以以3比特信号、21比特(7符号)字等将所选择的符号提供给发送器电路1712。装置1700可以包括模块和/或电路1706，模块和/或电路1706被配置成检测在当前符号和紧接在前的符号之间的转换处创建的某些信令模式。装置1700可以包括用于配置和操作延迟电路的模块和/或电路1704，该延迟电路用于提供当前符号的延迟版本。
在一个示例中，装置1700具有：驱动器电路，被配置成：根据在驱动器电路的输入处接收的符号来驱动三线总线；模式检测器，被配置成：在多个传输符号间隔中，接收要在三线总线上发送的符号序列；以及选择电路，响应于由模式检测器提供的选择信号，并且被配置成：在从符号序列取得的当前符号的延迟版本和未延迟版本之间进行选择，以在对应的传输符号间隔期间驱动驱动器电路的输入。在模式检测器确定当前符号的未延迟版本与符号序列中紧接在前的符号之间的转换预期会在接收器处引起对转换的提前检测时，选择信号可以选择当前符号的延迟版本。
在一个示例中，在由当前符号定义的三线总线中的每条线的信令状态与由紧接在前的符号定义的对应线的信令状态不同时，预期在接收器处出现对转换的提前检测。
在某些实施方式中，在紧接在前的符号在传输中跟随有当前符号的未延迟版本时，在接收器处接收当前符号的接收符号间隔的持续时间预计将小于发送当前符号的传输符号间隔的持续时间。在当前符号的延迟版本被选择以在对应的传输符号间隔期间驱动驱动器电路的输入时，接收符号间隔的持续时间可以增加。在当前符号的延迟版本被选择以在对应的传输符号间隔期间驱动驱动器电路的输入时，在接收器处恢复的时钟信号中的抖动可以减小。
装置1700可以包括延迟电路，该延迟电路被配置成：通过将三个信号延迟一个延迟持续时间来生成表示当前符号的三个信号的延迟版本，延迟持续时间被计算为将接收器处的接收符号间隔的持续时间和对应于当前符号的传输符号间隔的持续时间之间的差异减小。延迟持续时间还可以被配置成将接收器中的信号转换区域减小。装置1700还可以具有控制器，该控制器被配置成修改延迟持续时间以适应制造过程、电路供电电压和裸片温度状况的变化中的改变。
可以根据C-PHY协议在三线总线上发送符号序列。
处理器可读存储介质1718可以是非暂态存储介质并且可以存储指令和/或代码，该指令和/或代码在由处理器1716执行时，使处理电路1702：在多个传输符号间隔中，接收要在三线总线上发送的符号序列；以及当在对应的传输符号间隔期间，启动符号序列中的当前符号的传输时：在当前符号与紧接在前的符号的组合使模式检测器指示没有模式匹配时，在对应的传输符号间隔期间无延迟地发送当前符号；和/或在当前符号与紧接在前的符号的组合使模式检测器指示模式匹配时，延迟当前符号在对应的传输符号间隔内的传输。
在一个示例中，指令和/或代码还可以使处理电路1702：在由当前符号定义的三线总线中的每条线的信令状态与由紧接在前的符号定义的对应线的信令状态不同时，延迟当前符号在对应的传输符号间隔内的传输。在紧接在前的符号在传输中跟随有当前符号的未延迟版本时，在接收器处接收当前符号的接收符号间隔的持续时间可以小于发送当前符号的传输符号间隔的持续时间。延迟当前符号在对应的传输符号间隔内的传输可以增加接收符号间隔的持续时间。
在一个示例中，指令和/或代码还可以使处理电路1702将表示当前符号的三个信号延迟一个延迟持续时间，该延迟持续时间被计算为将接收器处的接收符号间隔的持续时间和对应于当前符号的传输符号间隔的持续时间之间的差异减小。延迟持续时间可以进一步被配置成将接收器中的信号转换区域减小。
指令和/或代码还可以使处理电路1702根据C-PHY协议在三线总线上发送符号序列。
在以下编号的条款中描述了一些实现示例：
1.一种发送器，包括：
驱动器电路，被配置成：根据在所述驱动器电路的输入处接收的符号来驱动三线总线；
模式检测器，被配置成：在多个传输符号间隔中，接收要在所述三线总线上发送的符号序列；以及
选择电路，响应于由所述模式检测器提供的选择信号，并且被配置成：在从所述符号序列取得的当前符号的延迟版本和未延迟版本之间进行选择，以在对应的传输符号间隔期间驱动所述驱动器电路的所述输入，
其中在所述当前符号与紧接在前的符号的组合使所述模式检测器指示没有模式匹配时，所述选择信号选择所述当前符号的所述未延迟版本，并且
其中在所述当前符号与所述紧接在前的符号的所述组合使所述模式检测器指示模式匹配时，所述选择信号选择所述当前符号的所述延迟版本。
2.如条款1中所描述的发送器，其中在由所述当前符号定义的所述三线总线中的每条线的信令状态与由所述紧接在前的符号定义的对应线的信令状态不同时，预期在接收器处出现对转换的提前检测。
3.如条款1或条款2中所描述的发送器，其中在所述紧接在前的符号在传输中跟随有所述当前符号的所述未延迟版本时，在所述接收器处接收所述当前符号的接收符号间隔的持续时间预期将小于发送所述当前符号的传输符号间隔的持续时间。
4.如条款3中所描述的发送器，其中在所述当前符号的所述延迟版本被选择以在所述对应的传输符号间隔期间驱动所述驱动器电路的所述输入时，所述接收符号间隔的所述持续时间增加。
5.如条款3或条款4中所描述的发送器，其中在所述当前符号的所述延迟版本被选择以在所述对应的传输符号间隔期间驱动所述驱动器电路的所述输入时，在所述接收器处恢复的时钟信号中的抖动减小。
6.如条款1-5中的任一项所描述的发送器，还包括：
延迟电路，被配置成：通过将三个信号延迟一个延迟持续时间来生成表示所述当前符号的所述三个信号的延迟版本，所述延迟持续时间被计算为将接收器处的接收符号间隔的持续时间和对应于所述当前符号的传输符号间隔的持续时间之间的差异减小。
7.如条款6中所描述的发送器，其中所述延迟持续时间还被配置成将所述接收器中的信号转换区域减小。
8.如条款6或条款7中所描述的发送器，还包括：
控制器，被配置成修改所述延迟持续时间以适应制造过程、电路供电电压和裸片温度状况的变化中的改变。
9.如条款1-8中的任一项所描述的发送器，其中根据C-PHY协议，在所述三线总线上发送所述符号序列。
10.一种用于在三线总线上发送信息的方法，包括：
在多个传输符号间隔中，接收要在所述三线总线上发送的符号序列；以及
当在对应的传输符号间隔期间，启动所述符号序列中的当前符号的传输时：
在所述当前符号与紧接在前的符号的组合使模式检测器指示没有模式匹配时，在所述对应的传输符号间隔期间无延迟地发送所述当前符号；以及
在所述当前符号与所述紧接在前的符号的所述组合使所述模式检测器指示模式匹配时，延迟所述当前符号在所述对应的传输符号间隔内的传输。
11.如条款10中所描述的方法，还包括：
在由所述当前符号定义的所述三线总线中的每条线的信令状态与由所述紧接在前的符号定义的对应线的信令状态不同时，延迟所述当前符号在所述对应的传输符号间隔内的传输。
12.如条款10或条款11中所描述的方法，其中在所述紧接在前的符号在传输中跟随有所述当前符号的未延迟版本时，在所述接收器处接收所述当前符号的接收符号间隔的持续时间预期将小于发送所述当前符号的传输符号间隔的持续时间。
13.如条款12中所描述的方法，其中延迟所述当前符号在所述对应的传输符号间隔内的传输将所述接收符号间隔的所述持续时间增加。
14.如条款12或条款13中所描述的方法，其中延迟所述当前符号在所述对应的传输符号间隔内的传输将在所述接收器处恢复的时钟信号中的抖动减小。
15.如条款10-14中的任一项所描述的方法，其中延迟所述当前符号在所述对应的传输符号间隔内的传输包括：
将表示所述当前符号的三个信号延迟一个延迟持续时间，所述延迟持续时间被计算为将接收器处的接收符号间隔的持续时间和对应于所述当前符号的传输符号间隔的持续时间之间的差异减小。
16.如条款15中所描述的方法，其中所述延迟持续时间还被配置成将所述接收器中的信号转换区域减小。
17.如条款15或条款16中所描述的方法，还包括：
修改所述延迟持续时间以适应制造过程、电路供电电压和裸片温度状况的变化中的改变。
18.如条款10-17中的任一项所描述的方法，还包括：
根据C-PHY协议，在所述三线总线上发送所述符号序列。
19.一种处理器可读存储介质，具有一个或多个指令，所述一个或多个指令在由接收器中的处理电路的至少一个处理器执行时，使所述至少一个处理器：
在多个传输符号间隔中，接收要在三线总线上发送的符号序列；以及
当在对应的传输符号间隔期间，启动所述符号序列中的当前符号的传输时：
在所述当前符号与紧接在前的符号的组合使模式检测器指示没有模式匹配时，在所述对应的传输符号间隔期间无延迟地发送所述当前符号；以及
在所述当前符号与所述紧接在前的符号的所述组合使所述模式检测器指示模式匹配时，延迟所述当前符号在所述对应的传输符号间隔内的传输。
20.如条款19中所描述的存储介质，还包括使所述至少一个处理器执行以下操作的指令：
在由所述当前符号定义的所述三线总线中的每条线的信令状态与由所述紧接在前的符号定义的对应线的信令状态不同时，延迟所述当前符号在所述对应的传输符号间隔内的传输。
21.如条款19或条款20中所描述的存储介质，其中在所述紧接在前的符号在传输中跟随有所述当前符号的未延迟版本时，在所述接收器处接收所述当前符号的接收符号间隔的持续时间预期将小于发送所述当前符号的传输符号间隔的持续时间。
22.如条款21中所描述的存储介质，其中延迟所述当前符号在所述对应的传输符号间隔内的传输将所述接收符号间隔的所述持续时间增加。
23.如条款21或条款22中所描述的存储介质，其中延迟所述当前符号在所述对应的传输符号间隔内的传输包括：
将表示所述当前符号的三个信号延迟一个延迟持续时间，所述延迟持续时间被计算为将接收器处的接收符号间隔的持续时间和对应于所述当前符号的传输符号间隔的持续时间之间的差异减小，其中所述延迟持续时间还被配置成将所述接收器中的信号转换区域减小。
24.如条款19-23中的任一项所描述的存储介质，还包括：
根据C-PHY协议，在所述三线总线上发送所述符号序列。
25.一种发送装置，包括：
用于在多个传输符号间隔中接收要在三线总线上发送的符号序列的部件；以及
用于在所述三线总线上发送符号的部件，用于发送符号的所述部件被配置成在对应的传输符号期间，通过以下方式发送所述符号序列中的当前符号：
在所述当前符号与紧接在前的符号的组合使模式检测器指示没有模式匹配时，在对应的传输符号间隔期间无延迟地发送所述当前符号；以及
在所述当前符号与所述紧接在前的符号的所述组合使所述模式检测器指示模式匹配时，延迟所述当前符号在所述对应的传输符号间隔内的传输。
26.如条款25中所描述的发送装置，其中用于发送符号的所述部件还被配置成：
在由所述当前符号定义的所述三线总线中的每条线的信令状态与由所述紧接在前的符号定义的对应线的信令状态不同时，延迟所述当前符号在所述对应的传输符号间隔内的传输。
27.如条款25或条款26中所描述的发送装置，其中在所述紧接在前的符号在传输中跟随有所述当前符号的未延迟版本时，在所述接收器处接收所述当前符号的接收符号间隔的持续时间预期将小于发送所述当前符号的传输符号间隔的持续时间。
28.如条款27中所描述的发送装置，其中延迟所述当前符号在所述对应的传输符号间隔内的传输将所述接收符号间隔的所述持续时间增加。
29.如条款25-28中的任一项所描述的发送装置，其中用于发送符号的所述部件还被配置成：
将表示所述当前符号的三个信号延迟一个延迟持续时间，所述延迟持续时间被计算为将接收器处的接收符号间隔的持续时间和对应于所述当前符号的传输符号间隔的持续时间之间的差异减小，其中所述延迟持续时间还被配置成将所述接收器中的信号转换区域减小。
30.如条款25-29中的任一项所描述的发送装置，还包括：
根据C-PHY协议，在所述三线总线上发送所述符号序列。
应当理解，公开的过程中的步骤的特定顺序或层次结构是示例性方法的例示。基于设计偏好，应当理解可以重新布置过程中的步骤的特定顺序或层次结构。此外，可以组合或省略一些步骤。随附的方法权利要求以示例顺序呈现各个步骤的元素，并且不意味着局限于所呈现的特定顺序或层次结构。
提供前面的描述以使得本领域的任何技术人员能够实践本文描述的各个方面。对这些方面的各种修改对于本领域技术人员来说将是明显的，并且本文定义的一般原理可以被应用于其他方面。因此，权利要求不旨在局限于本文所示出的各方面，而是要符合与语言权利要求一致的全部范围，其中除非特别如此说明，否则以单数形式提及的元件不旨在意指“一个且仅一个”，而是“一个或多个”。除非另有明确说明，否则术语“一些”是指一个或多个。本公开中所描述的各个方面的元素的所有结构和功能等价物对于本领域的普通技术人员来说是已知的或以后将会知道的，其都通过引用被明确地并入本文并且旨在被权利要求涵盖。此外，本文公开的任何内容均不旨在奉献给公众，无论这种公开内容是否在权利要求中被明确记载。任何权利要求元素均不被解释为部件加功能，除非该元素使用短语“用于…部件”来明确记载。

Claims (30)

1.一种发送器，包括：
驱动器电路，被配置成：根据在所述驱动器电路的输入处接收的符号来驱动三线总线；
模式检测器，被配置成：在多个传输符号间隔中，接收要在所述三线总线上发送的符号序列；以及
选择电路，响应于由所述模式检测器提供的选择信号，并且被配置成：在从所述符号序列取得的当前符号的延迟版本和未延迟版本之间进行选择，以在对应的传输符号间隔期间驱动所述驱动器电路的所述输入，
其中在所述当前符号与紧接在前的符号的组合使所述模式检测器指示没有模式匹配时，所述选择信号选择所述当前符号的所述未延迟版本，并且
其中在所述当前符号与所述紧接在前的符号的所述组合使所述模式检测器指示模式匹配时，所述选择信号选择所述当前符号的所述延迟版本。
2.根据权利要求1所述的发送器，其中在由所述当前符号定义的所述三线总线中的每条线的信令状态与由所述紧接在前的符号定义的对应线的信令状态不同时，预期在接收器处出现对转换的提前检测。
3.根据权利要求1或2所述的发送器，其中在所述紧接在前的符号在传输中跟随有所述当前符号的所述未延迟版本时，在所述接收器处接收所述当前符号的接收符号间隔的持续时间预期将小于发送所述当前符号的传输符号间隔的持续时间。
4.根据权利要求3所述的发送器，其中在所述当前符号的所述延迟版本被选择以在所述对应的传输符号间隔期间驱动所述驱动器电路的所述输入时，所述接收符号间隔的所述持续时间增加。
5.根据权利要求3或4所述的发送器，其中在所述当前符号的所述延迟版本被选择以在所述对应的传输符号间隔期间驱动所述驱动器电路的所述输入时，在所述接收器处恢复的时钟信号中的抖动减小。
6.根据权利要求1-5中任一项所述的发送器，还包括：
延迟电路，被配置成：通过将三个信号延迟一个延迟持续时间来生成表示所述当前符号的所述三个信号的延迟版本，所述延迟持续时间被计算为将接收器处的接收符号间隔的持续时间和对应于所述当前符号的传输符号间隔的持续时间之间的差异减小。
7.根据权利要求6所述的发送器，其中所述延迟持续时间还被配置成将所述接收器中的信号转换区域减小。
8.根据权利要求6或7所述的发送器，还包括：
控制器，被配置成修改所述延迟持续时间以适应制造过程、电路供电电压和裸片温度状况的变化中的改变。
9.根据权利要求1-8中的任一项所述的发送器，其中根据C-PHY协议，在所述三线总线上发送所述符号序列。
10.一种用于在三线总线上发送信息的方法，包括：
在多个传输符号间隔中，接收要在所述三线总线上发送的符号序列；以及
当在对应的传输符号间隔期间，启动所述符号序列中的当前符号的传输时：
在所述当前符号与紧接在前的符号的组合使模式检测器指示没有模式匹配时，在所述对应的传输符号间隔期间无延迟地发送所述当前符号；以及
在所述当前符号与所述紧接在前的符号的所述组合使所述模式检测器指示模式匹配时，延迟所述当前符号在所述对应的传输符号间隔内的传输。
11.根据权利要求10所述的方法，还包括：
在由所述当前符号定义的所述三线总线中的每条线的信令状态与由所述紧接在前的符号定义的对应线的信令状态不同时，延迟所述当前符号在所述对应的传输符号间隔内的传输。
12.根据权利要求10或11所述的方法，其中在所述紧接在前的符号在传输中跟随有所述当前符号的未延迟版本时，在所述接收器处接收所述当前符号的接收符号间隔的持续时间预期将小于发送所述当前符号的传输符号间隔的持续时间。
13.根据权利要求12所述的方法，其中延迟所述当前符号在所述对应的传输符号间隔内的传输将所述接收符号间隔的所述持续时间增加。
14.根据权利要求12或13所述的方法，其中延迟所述当前符号在所述对应的传输符号间隔内的传输将在所述接收器处恢复的时钟信号中的抖动减小。
15.根据权利要求10-14中任一项所述的方法，其中延迟所述当前符号在所述对应的传输符号间隔内的传输包括：
将表示所述当前符号的三个信号延迟一个延迟持续时间，所述延迟持续时间被计算为将接收器处的接收符号间隔的持续时间和对应于所述当前符号的传输符号间隔的持续时间之间的差异减小。
16.根据权利要求15所述的方法，其中所述延迟持续时间还被配置成将所述接收器中的信号转换区域减小。
17.根据权利要求15或16所述的方法，还包括：
修改所述延迟持续时间以适应制造过程、电路供电电压和裸片温度状况的变化中的改变。
18.根据权利要求10-18中任一项所述的方法，还包括：
根据C-PHY协议，在所述三线总线上发送所述符号序列。
19.一种处理器可读存储介质，具有一个或多个指令，所述一个或多个指令在由接收器中的处理电路的至少一个处理器执行时，使所述至少一个处理器：
在多个传输符号间隔中，接收要在三线总线上发送的符号序列；以及
当在对应的传输符号间隔期间，启动所述符号序列中的当前符号的传输时：
在所述当前符号与紧接在前的符号的组合使模式检测器指示没有模式匹配时，在所述对应的传输符号间隔期间无延迟地发送所述当前符号；以及
在所述当前符号与所述紧接在前的符号的所述组合使所述模式检测器指示模式匹配时，延迟所述当前符号在所述对应的传输符号间隔内的传输。
20.根据权利要求19所述的存储介质，还包括使所述至少一个处理器执行以下操作的指令：
在由所述当前符号定义的所述三线总线中的每条线的信令状态与由所述紧接在前的符号定义的对应线的信令状态不同时，延迟所述当前符号在所述对应的传输符号间隔内的传输。
21.根据权利要求19或20所述的存储介质，其中在所述紧接在前的符号在传输中跟随有所述当前符号的未延迟版本时，在所述接收器处接收所述当前符号的接收符号间隔的持续时间预期将小于发送所述当前符号的传输符号间隔的持续时间。
22.根据权利要求21所述的存储介质，其中延迟所述当前符号在所述对应的传输符号间隔内的传输将所述接收符号间隔的所述持续时间增加。
23.根据权利要求19-22中任一项所述的存储介质，其中延迟所述当前符号在所述对应的传输符号间隔内的传输包括：
将表示所述当前符号的三个信号延迟一个延迟持续时间，所述延迟持续时间被计算为将接收器处的接收符号间隔的持续时间和对应于所述当前符号的传输符号间隔的持续时间之间的差异减小，其中所述延迟持续时间还被配置成将所述接收器中的信号转换区域减小。
24.根据权利要求19-23中任一项所述的存储介质，还包括：
根据C-PHY协议，在所述三线总线上发送所述符号序列。
25.一种发送装置，包括：
用于在多个传输符号间隔中接收要在三线总线上发送的符号序列的部件；以及
用于在所述三线总线上发送符号的部件，用于发送符号的所述部件被配置成在对应的传输符号期间，通过以下方式发送所述符号序列中的当前符号：
在所述当前符号与紧接在前的符号的组合使模式检测器指示没有模式匹配时，在对应的传输符号间隔期间无延迟地发送所述当前符号；以及
在所述当前符号与所述紧接在前的符号的所述组合使所述模式检测器指示模式匹配时，延迟所述当前符号在所述对应的传输符号间隔内的传输。
26.根据权利要求25所述的发送装置，其中用于发送符号的所述部件还被配置成：
在由所述当前符号定义的所述三线总线中的每条线的信令状态与由所述紧接在前的符号定义的对应线的信令状态不同时，延迟所述当前符号在所述对应的传输符号间隔内的传输。
27.根据权利要求25或26所述的发送装置，其中在所述紧接在前的符号在传输中跟随有所述当前符号的未延迟版本时，在所述接收器处接收所述当前符号的接收符号间隔的持续时间预期将小于发送所述当前符号的传输符号间隔的持续时间。
28.根据权利要求27所述的发送装置，其中延迟所述当前符号在所述对应的传输符号间隔内的传输将所述接收符号间隔的所述持续时间增加。
29.根据权利要求25-28中任一项所述的发送装置，其中用于发送符号的所述部件还被配置成：
将表示所述当前符号的三个信号延迟一个延迟持续时间，所述延迟持续时间被计算为将接收器处的接收符号间隔的持续时间和对应于所述当前符号的传输符号间隔的持续时间之间的差异减小，其中所述延迟持续时间还被配置成将所述接收器中的信号转换区域减小。
30.根据权利要求25-29中任一项所述的发送装置，还包括：根据C-PHY协议，在所述三线总线上发送所述符号序列。
CN202180031175.7A 2020-05-21 2021-05-05 C-phy接口中的单位间隔抖动改进 Pending CN115462039A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US202063028326P 2020-05-21 2020-05-21
US63/028,326 2020-05-21
US17/307,770 US11463233B2 (en) 2020-05-21 2021-05-04 Unit interval jitter improvement in a C-PHY interface
US17/307,770 2021-05-04
PCT/US2021/030933 WO2021236330A1 (en) 2020-05-21 2021-05-05 Unit interval jitter improvement in a c-phy interface

Publications (1)

Publication Number Publication Date
CN115462039A true CN115462039A (zh) 2022-12-09

Family

ID=78607982

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180031175.7A Pending CN115462039A (zh) 2020-05-21 2021-05-05 C-phy接口中的单位间隔抖动改进

Country Status (5)

Country Link
US (1) US11463233B2 (zh)
EP (1) EP4154484A1 (zh)
CN (1) CN115462039A (zh)
TW (1) TW202147138A (zh)
WO (1) WO2021236330A1 (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050068082A1 (en) * 2002-02-13 2005-03-31 Rambus Inc. Method and apparatus for accommodating delay variations among multiple signals
US20180062883A1 (en) * 2016-08-31 2018-03-01 Qualcomm Incorporated C-phy training pattern for adaptive equalization, adaptive edge tracking and delay calibration

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9276731B2 (en) * 2013-08-08 2016-03-01 Qualcomm Incorporated N-phase signal transition alignment
US9319218B2 (en) 2014-06-25 2016-04-19 Qualcomm Incorporated Multi-wire signaling with matched propagation delay among wire pairs
US9473291B2 (en) 2014-07-08 2016-10-18 Intel Corporation Apparatuses and methods for reducing switching jitter
US9553635B1 (en) 2015-07-24 2017-01-24 Qualcomm Incorporated Time based equalization for a C-PHY 3-phase transmitter

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050068082A1 (en) * 2002-02-13 2005-03-31 Rambus Inc. Method and apparatus for accommodating delay variations among multiple signals
US20180062883A1 (en) * 2016-08-31 2018-03-01 Qualcomm Incorporated C-phy training pattern for adaptive equalization, adaptive edge tracking and delay calibration
CN109644020A (zh) * 2016-08-31 2019-04-16 高通股份有限公司 用于自适应均衡、自适应边沿跟踪以及延迟校准的c-phy训练模式

Also Published As

Publication number Publication date
US20210367749A1 (en) 2021-11-25
EP4154484A1 (en) 2023-03-29
WO2021236330A1 (en) 2021-11-25
TW202147138A (zh) 2021-12-16
US11463233B2 (en) 2022-10-04

Similar Documents

Publication Publication Date Title
CN107852382B (zh) 用于c-phy 3相发射机的基于时间的均衡
TWI699974B (zh) 多相位時脈資料回復電路校正
TWI720008B (zh) 用於三相介面之多相位時脈資料回復
WO2018044608A1 (en) C-phy training pattern for adaptive equalization, adaptive edge tracking and delay calibration
EP3788740A1 (en) Calibration pattern and duty-cycle distortion correction for clock data recovery in a multi-wire, multi-phase interface
JP7157895B1 (ja) Ｃ－ｐｈｙハーフレートワイヤ状態のエンコーダおよびデコーダ
US11411711B2 (en) Small loop delay clock and data recovery block for high-speed next generation C-PHY
WO2019212629A1 (en) Multiphase clock data recovery with adaptive tracking for a multi-wire, multi-phase interface
WO2020068293A1 (en) C-phy receiver equalization
EP4226254B1 (en) C-phy data-triggered edge generation with intrinsic half-rate operation
TWI822732B (zh) 獨立配對的3相眼圖取樣電路
KR102420905B1 (ko) 차세대 c-phy 인터페이스들을 위한 개방-루프, 초고속, 하프-레이트 클록 및 데이터 복구
CN115462039A (zh) C-phy接口中的单位间隔抖动改进

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination