CN115461846A - 使用氟碳等离子体的工件的加工 - Google Patents

使用氟碳等离子体的工件的加工 Download PDF

Info

Publication number
CN115461846A
CN115461846A CN202180031744.8A CN202180031744A CN115461846A CN 115461846 A CN115461846 A CN 115461846A CN 202180031744 A CN202180031744 A CN 202180031744A CN 115461846 A CN115461846 A CN 115461846A
Authority
CN
China
Prior art keywords
workpiece
plasma
gas
processing chamber
chamber
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202180031744.8A
Other languages
English (en)
Other versions
CN115461846B (zh
Inventor
王善禹
C·闫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing E Town Semiconductor Technology Co Ltd
Mattson Technology Inc
Original Assignee
Beijing E Town Semiconductor Technology Co Ltd
Mattson Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing E Town Semiconductor Technology Co Ltd, Mattson Technology Inc filed Critical Beijing E Town Semiconductor Technology Co Ltd
Publication of CN115461846A publication Critical patent/CN115461846A/zh
Application granted granted Critical
Publication of CN115461846B publication Critical patent/CN115461846B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/321—Radio frequency generated discharge the radio frequency energy being inductively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32357—Generation remote from the workpiece, e.g. down-stream
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32733—Means for moving the material to be treated
    • H01J37/32788—Means for moving the material to be treated for extracting the material from the process chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02071—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a delineation, e.g. RIE, of conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

提供了用于加工工件的方法。提供了在工件上执行热处理。工件包含至少一层金属。该方法可以包括：从工艺气体生成一种或多种物质。工艺气体可以包括氢气或氘气。该方法可以包括过滤一种或多种物质，以产生经过滤的混合物，并将工件暴露于经过滤的混合物。提供了在工件上的氧化工艺。该方法可以在低于350℃的工艺温度下执行。

Description

使用氟碳等离子体的工件的加工
技术领域
本公开大体上涉及半导体加工。
背景技术
等离子体刻蚀工艺(例如，干法刻蚀工艺)可以作为在半导体制造期间用于去除在工件上图案化的氮化钛(titanium nitride，TiN)和/或其它材料的方法，用于半导体制造中。等离子体刻蚀工艺可以使用从由一种或多种工艺气体生成的等离子体中提取的反应性物质(例如，自由基)，以从工件的表面刻蚀和/或去除硅和其它层。例如，在一些等离子体刻蚀工艺中，来自在远程等离子体腔室中生成的等离子体的中性物质通过分离格栅进入处理腔室。中性物质可以暴露于工件(诸如半导体晶片)，以从工件的表面去除TiN。TiN的去除对于其它材料(诸如钨或硅)可以是选择性的，或者可以是具有在每个暴露的表面中相等的刻蚀速率的各向同性的，或者可以是具有与水平方向相比在竖直方向上的更高的刻蚀速率的各向异性的。
发明内容
本公开实施例的多个方面和优点将在以下描述中进行部分阐述，或者可以从描述中获知，或者可以通过实施例的实践来获知。
本公开的方面提供了用于加工工件的方法。该方法包括：将工件放置在处理腔室中的工件支撑件上，工件包括钨(tungsten，W)层和氮化钛(titanium nitride，TiN)层；在工件上进行突破工艺(breakthrough process)，以至少部分地去除在工件的氮化钛层上的氧化物层或聚合物层；对氮化钛层进行刻蚀工艺，以在刻蚀工艺的期间，以大于对钨层的刻蚀速率的刻蚀速率至少部分地去除工件的氮化钛层，其中刻蚀工艺包括将工件暴露于氮物质、氧物质、氟物质和氢物质；以及从处理腔室取出工件。
参考以下描述和所附权利要求将更好地理解各实施例的这些和其它特征、方面和优点。并入本说明书并构成本说明书一部分的附图示出了本公开的实施例，并且与描述一同用于解释相关原理。
附图说明
在参考附图的说明书中阐述了针对本领域普通技术人员的实施例的详细讨论，其中：
图1描绘了根据本公开的示例实施例的示例刻蚀工艺；
图2描绘了根据本公开的示例实施例的示例刻蚀工艺；
图3描绘了根据本公开的示例实施例的示例等离子体处理装置；
图4描绘了根据本公开的示例实施例的示例等离子体处理装置；
图5描绘了根据本公开的示例实施例的示例等离子体处理装置；
图6描绘了根据本公开的示例实施例的示例TiN去除工艺的示例流程图；
图7描绘了自由基驱动的各向同性刻蚀工艺的TiN对多晶硅、SiO2和W的示例刻蚀速率；
图8描绘了反应性离子各向异性刻蚀工艺的TiN对多晶硅、SiO2和W的示例刻蚀速率；
图9描绘了TiN的示例X射线光电发射光谱；以及
图10描绘了W的示例X射线光电发射光谱。
具体实施方式
现在将详细地参考实施例，该实施例的一个或多个示例如附图所示。每个示例都是作为对实施例的解释而提供的，而非对本公开的限制。事实上，对于本领域普通技术人员而言显而易见的是，在不脱离本公开的范围或精神的情况下，可以对实施例进行各种修改和变化。例如，作为一个实施例的一部分示出或描述的特征可以与另一实施例一起使用以产生又一实施例。因此，本公开的各个方面旨在涵盖这样的修改和变化。
本公开的示例方面涉及用于加工工件的方法，以从准备进一步加工的工件的表面相对于钨(tungsten，W)和SiO2选择性地去除氮化钛(titanium nitride，TiN)。更具体地，本公开的方面涉及在将工件暴露于刻蚀工艺之前，去除在工件上的氮化钛层上的某些氧化物层或氧化物残留物。例如，可以利用由远程等离子体生成的氢自由基或由直接等离子体生成的氟碳化合物物质，以至少部分地从在工件上存在的氮化钛层去除氧化物层。然后可以将工件暴露于刻蚀工艺，以相对于钨和SiO2层选择性地去除氮化钛层。
等离子体干法刻蚀在制造高性能半导体器件中发挥了相当大的作用，尤其是当器件尺寸继续缩小到10nm以下时。氮化钛(titanium nitride，TiN)作为在接触点、通孔和沟槽中的以及在互连堆栈中的扩散阻挡件，广泛用于集成电路加工中。氮化钛还用作用于钨的化学气相沉积(chemical vapor deposition，CVD)的“胶层”，以及用作用于CVD钨和CVD铝的成核层。此外，钛或TiN也作为硬掩模被广泛地应用在线到图案结构(例如，双镶嵌结构)的后端。然而，以对来自晶片表面的其它材料的最小侵蚀从高纵横比结构完全去除TiN薄膜或残留物，在过去被证明是困难的。在接触孔或沟槽中的TiN/TiSi2残留物的完全清除对降低接触电阻至关重要。因此，亟需不会腐蚀下层的金属导体层(诸如钨)或其它介电材料的TiN的选择性去除。
当半导体器件的临界尺寸继续缩小时，主要由等离子体干法刻蚀实现的图案转移工艺变得至关重要，这同时需要高选择性、良好的均匀性(晶片内和晶片间两者)、无残留、优秀的轮廓调整等。在这方面，通常采用具有良好的刻蚀量(在纳米精度中)控制的轻等离子体刻蚀，尤其是在工艺的前端或中端中。因此，被去除或被保留的材料的表面特性可以在刻蚀选择性、均匀性和粗糙度控制中发挥至关重要的作用。
用于去除TiN的已知的方法，包括使用热的水状的HF/HNO3/H2O2溶液的湿法刻蚀工艺，在该方法中TiN首先被HNO3/H2O2氧化，然后被HF刻蚀。然而，湿法工艺生成大量的化学废物，并且还使工艺集成变得困难。该湿法工艺还具有高成本。因此，优选用于去除TiN的干法刻蚀工艺。
用于TiN的已知的干法刻蚀工艺通常包括用氯基等离子体刻蚀。然而，氯基气体(例如，Cl2或BCl3)的高反应性对工艺工具和生产线提出了相当大的挑战。毒性也引起了很大的环境问题。因此，考虑到环境问题和操作用于氯基化学组分的工具的高成本，需要TiN的干法等离子体刻蚀，对于不包括氯基化学组分的钨，该刻蚀对TiN是选择性的。例如，将优选使用氟基化学组分。然而，对于氟基化学组分，实现相对于W的选择性TiN刻蚀可能是挑战，因为TiF4具有与WF6相比更高的沸点(284℃对比17℃)。
因此，本公开的示例方面提供了两段式等离子体干法刻蚀方法，该方法能够相对于W选择性地去除TiN。第一部分包括突破工艺，突破工艺具体地对准并选择性地去除在TiN上存在的表面氧化层或聚合物残留物。然而，在W层上存在的氧化物层不会被突破工艺去除。突破工艺可以利用远程等离子体或反应性离子等离子体(即直接等离子体)中的任一个。本文提供的工艺的第二部分包括刻蚀工艺，刻蚀工艺能够选择性地刻蚀TiN，同时保持W层和结构基本完整。刻蚀工艺可以在原位进行。附加地，结合本文公开的突破工艺可以提高相对于多晶硅或SiO2的TiN刻蚀速率和/或选择性。
本公开的方面提供了许多技术效果和益处。例如，本文提供的示例工艺允许TiN对W的选择性去除，而不会损坏在工件上的其它材料或材料层。进一步地，本文提供的方法可以在相同处理腔室中原位进行，从而节省处理时间和金钱。公开的方法还为TiN的氟基的干法等离子体刻蚀作准备，与氯基工艺相比，TiN的氟基的干法等离子体刻蚀减少了对工艺工具和生产线的损坏。附加地，本文提供的方法减少了毒性和环境问题。
出于说明和讨论的目的，参考“工件”“晶片”或半导体晶片来讨论本公开的方面。使用本文提供的公开的本领域普通技术人员应理解，本公开的示例方面可以与任何半导体衬底或其它合适衬底结合使用。此外，将术语“约”与数值结合使用意在指所述数值的百分之十(10％)以内。“基座”是指可以用于支撑工件的任何结构。“远程等离子体”是指远离工件生成的等离子体，诸如在通过分离格栅与工件分隔开的等离子体腔室中生成的。“直接等离子体”是指直接暴露于工件的等离子体，诸如在处理腔室中生成的等离子体，该处理腔室具有能够操作以支撑工件的基座。
图1描绘了根据本公开的示例实施例的两段式刻蚀工艺20的概述。如图所示，工件70包括基底72、栅氧化物层74、TiN层76、钨层78和光阻层80。将工件70暴露于刻蚀工艺20允许TiN层76的横向侧的去除，而不会对钨层78或下层的栅氧化物层74造成去除或损坏。在一些实施例中，两段式工艺20包括突破工艺和随后的刻蚀工艺。突破工艺能够在进行刻蚀工艺之前，从TiN层76去除氧化物层、氧化物残留物、聚合物层和/或有机残留物。在某些实施例中，两段式工艺20可以在相同的处理腔室中进行，而无需从处理腔室取出工件。此外，在某些实施例中，两段式工艺可以提供大于约200埃/分钟的TiN刻蚀速率和大于约10:1的TiN对W的选择性，以及大于20:1的TiN对多晶硅的选择性。
图2描绘了根据本公开的示例实施例的两段式刻蚀工艺20的概述。工件90可以作为接触孔存在于在高级逻辑或存储设备中的线的中端或后端。如图所示，工件90包括下层的SiO2层92、嵌入在S1O2中并部分地暴露在具有纵横比为10:1-30:1的接触孔中的W塞93、在W塞的顶部和通孔底部上的TiN/TiSi2残留物层96、决定底部临界尺寸的多晶Si侧壁98以及在决定顶部临界尺寸的顶部上的SiO2层99。将工件70暴露于刻蚀工艺20允许TiN/TiSi2残留物层96的去除，而不会对钨塞93、或决定了接触孔的临界尺寸的侧壁层多晶硅98和SiO2 99造成去除或损坏。在一些实施例中，两段式工艺20包括突破工艺和随后的刻蚀工艺。突破工艺能够在进行刻蚀工艺之前，从TiN层96去除氧化物层、氧化物残留物、聚合物层和/或有机残留物。在某些实施例中，两步式工艺20可以在相同的处理腔室中进行，而无需从处理腔室取出工件。此外，在某些实施例中，两段式工艺可以提供大于约200埃/分钟的TiN刻蚀速率、大于约10:1的TiN对W的选择性、大于100:1的TiN对SiO2的选择性，以及大于20:1的TiN对多晶硅的选择性。
其它示例可以包括SiO2层。在某些实施例中，两段式工艺可以提供大于约200埃/分钟的TiN刻蚀速率和大于约10:1的TiN对W的选择性，以及大于20:1的TiN对多晶硅的选择性。
图3描绘了可以用于执行根据本公开的示例实施例的工艺的示例等离子体处理装置100。如图所示，等离子体处理装置100包括处理腔室110和等离子体腔室120，等离子体腔室120与处理腔室110分隔开。处理腔室110包括工件支撑件或基座112，工件支撑件或基座112能够操作以保持待加工的工件114(诸如半导体晶片)。在这个示例说明中，通过感应耦合等离子体源135在等离子体腔室120(即等离子体生成区域)中生成等离子体，并且通过分离格栅组件200将期望的物质从等离子体腔室120引导至基底114的表面。
出于说明和讨论的目的，参考感应耦合等离子体源来讨论本公开的方面。使用本文提供的公开的本领域普通技术人员应理解，可以在不偏离本公开的范围的情况下，使用任何等离子体源(例如，感应耦合等离子体源、电容耦合等离子体源等)。
等离子体腔室120包括介电侧壁122和顶棚124。介电侧壁122、顶棚124和分离格栅200限定等离子体腔室内部125。介电侧壁122可以由介电材料(诸如石英和/或氧化铝)形成。介电侧壁122可以由陶瓷材料形成。感应耦合等离子体源135可以包括感应线圈130，围绕着等离子体腔室120设置感应线圈130邻近介电侧壁122。感应线圈130通过合适的匹配网络132耦合到射频(Radio Freqency，RF)功率发生器134。可以从气体供应150和环形气体分配通道151或其它合适的气体引入机构提供工艺气体(例如，含氟气体或含氢气体)至腔室内部。当用来自RF功率发生器134的RF功率为感应线圈130供能时，可以在等离子体腔室120中生成等离子体。在特定的实施例中，等离子体处理装置100可以包括可选的接地的法拉第屏蔽(Faraday shield)128，以减少感应线圈130与等离子体的电容耦合。
如图3所示，分离格栅200将等离子体腔室120与处理腔室110分隔开。分离格栅200可以用于从在等离子体腔室120中由等离子体生成的混合物中进行离子过滤，以生成经过滤的混合物。经过滤的混合物可以暴露于在处理腔室110中的工件114。
在一些实施例中，分离格栅200可以是多板式分离格栅。例如，分离格栅200可以包括第一格栅板210和第二格栅板220，第一格栅板210和第二格栅板220彼此以平行关系间隔开。第一格栅板210与第二格栅板220可以分隔开一定距离。
第一格栅板210可以具有第一格栅图案，第一格栅图案具有多个孔。第二格栅板220可以具有第二格栅图案，第二格栅图案具有多个孔。第一格栅图案可以与第二格栅图案相同或不同。带电粒子在它们的穿过在分离格栅中的每个格栅板210、220的孔的路径中，可以重新结合在壁上。中性物质(例如，自由基)可以相对自由地流过在第一格栅板210和第二格栅板220中的孔。孔的大小和每个格栅板210和220的厚度可以影响带电粒子和中性粒子二者的透过度。
在一些实施例中，第一格栅板210可以由金属(例如，铝)或其它导电材料制成，和/或第二格栅板220可以由导电材料或介电材料(例如，石英、陶瓷等)中的任一个制成。在一些实施例中，第一格栅板210和/或第二格栅板220可以由其它材料(诸如硅或碳化硅)制成。在格栅板由金属或其它导电材料制成的情况下，格栅板可以是接地的。在一些实施例中，格栅组件可以包括具有一个格栅板的单个格栅。
如图3所示，根据本公开的示例方面，装置100可以包括气体输送系统150，气体输送系统150被配置为，例如经由气体分配通道151或其它分配系统(例如，喷头)，将工艺气体输送到等离子体腔室120。气体输送系统可以包括多个进气管线159。可以使用阀158和/或质量流量控制器控制进气管线159，以将期望量的气体作为工艺气体输送到等离子体腔室中。如图3所示，气体输送系统150可以包括用于输送含氟气体(例如，CF4、CHF3、CH3F、C4F8、C4F6、NF3、SF6)的进气管线、用于输送含氢气体(例如，H2、CH4或NH3)的进气管线、用于输送含氧气体(例如，O2、NO、CO或CO2)的进气管线，以及用于输送含氮气体(例如，N2、NO或NO2)的进气管线。在一些实施例中，含氟气体、含氢气体和/或含氧气体可以与惰性气体混合，惰性气体可以称为“载”气，诸如He或Ar。控制阀和/或质量流量控制器158可以用于控制每个进气管线将工艺气体流入等离子体腔室120中的流速。图3的等离子体处理装置150可以使用远程等离子体实施突破工艺和刻蚀工艺。
图4描绘了可以用于实施根据本公开的示例实施例的工艺的示例等离子体处理装置500。该等离子体处理装置500与图3的等离子体处理装置100类似。
更特别地，等离子体处理装置500包括处理腔室110和等离子体腔室120，等离子体腔室120与处理腔室110分隔开。处理腔室110包括基底保持器或基座112，基底保持器或基座112能够操作以保持待加工的工件114(诸如半导体晶片)。在这个示例说明中，通过感应耦合等离子体源135在等离子体腔室120(即等离子体生成区域)中生成等离子体，并且通过分离格栅组件200将期望的物质从等离子体腔室120引导至基底114的表面。
等离子体腔室120包括介电侧壁122和顶棚124。介电侧壁122、顶棚124和分离格栅200限定等离子体腔室内部125。介电侧壁122可以由介电材料(诸如石英和/或氧化铝)形成。介电侧壁122可以由陶瓷材料形成。感应耦合等离子体源135可以包括感应线圈130，围绕着等离子体腔室120设置感应线圈130邻近介电侧壁122。感应线圈130通过合适的匹配网络132耦合到RF功率发生器134。可以从气体供应150和环形气体分配通道151或其它合适的气体引入机构提供工艺气体(例如，惰性气体)至腔室内部。当用来自RF功率发生器134的RF功率为感应线圈130供能时，可以在等离子体腔室120中生成等离子体。在特定的实施例中，等离子体处理装置100可以包括可选的接地的法拉第屏蔽128，以减少感应线圈130与等离子体的电容耦合。
如图4所示，分离格栅200将等离子体腔室120与处理腔室110分隔开。分离格栅200可以用于从在等离子体腔室120中由等离子体生成的混合物中进行离子过滤，以生成经过滤的混合物。经过滤的混合物可以暴露于在处理腔室中的工件114。
在一些实施例中，分离格栅200可以是多板式分离格栅。例如，分离格栅200可以包括第一格栅板210和第二格栅板220，第一格栅板210和第二格栅板220彼此以平行关系间隔开。第一格栅板210与第二格栅板220可以分隔开一定距离。
第一格栅板210可以具有第一格栅图案，第一格栅图案具有多个孔。第二格栅板220可以具有第二格栅图案，第二格栅图案具有多个孔。第一格栅图案可以与第二格栅图案相同或不同。带电粒子在它们的穿过在分离格栅中的每个格栅板210、220的孔的路径中，可以重新结合在壁上。中性物质(例如，自由基)可以相对自由地流过在第一格栅板210和第二格栅板220中的孔。孔的大小和每个格栅板210和220的厚度可以影响带电粒子和中性粒子二者的透过度。
在一些实施例中，第一格栅板210可以由金属(例如，铝)或其它导电材料制成，和/或第二格栅板220可以由导电材料或介电材料(例如，石英、陶瓷等)中的任一个制成。在一些实施例中，第一格栅板210和/或第二格栅板220可以由其它材料(诸如硅或碳化硅)制成。在格栅板由金属或其它导电材料制成的情况下，格栅板可以是接地的。
图4的示例等离子体处理装置500能够操作以在等离子体腔室120中生成第一等离子体502(例如，远程等离子体)，并在处理腔室110中生成第二等离子体504(例如，直接等离子体)。
更特别地，图4的等离子体处理装置500包括在基座112中的具有偏置电极510的偏置源。偏置电极510可以经由合适的匹配网络512耦合到RF功率发生器514。当偏置电极510被RF能量供能时，可以由在处理腔室110中的混合物生成第二等离子体504用于直接暴露于工件114。处理腔室110可以包括用于从处理腔室110排出气体的排气口516。可以使用第一等离子体502和/或第二等离子体504生成在根据本公开的示例方面的突破工艺或刻蚀工艺中使用的自由基或物质。
图5描绘了与图3和图4的处理腔室类似的处理腔室600。更特别地，等离子体处理装置600包括处理腔室110和等离子体腔室120，等离子体腔室120与处理腔室110分隔开。处理腔室110包括基底保持器或基座112，基底保持器或基座112能够操作以保持待加工的工件114(诸如半导体晶片)。在这个示例说明中，通过感应耦合等离子体源135在等离子体腔室120(即等离子体生成区域)中生成等离子体，并且通过分离格栅组件200将期望的物质从等离子体腔室120引导至基底114的表面。
等离子体腔室120包括介电侧壁122和顶棚124。介电侧壁122、顶棚124和分离格栅200限定等离子体腔室内部125。介电侧壁122可以由介电材料(诸如石英和/或氧化铝)形成。介电侧壁122可以由陶瓷材料形成。感应耦合等离子体源135可以包括感应线圈130，围绕着等离子体腔室120设置感应线圈130邻近介电侧壁122。感应线圈130通过合适的匹配网络132耦合到RF功率发生器134。可以从气体供应150和环形气体分配通道151或其它合适的气体引入机构提供工艺气体(例如，惰性气体)至腔室内部。当用来自RF功率发生器134的RF功率对感应线圈130供能时，可以在等离子体腔室120中生成等离子体。在特定的实施例中，等离子体处理装置100可以包括可选的接地的法拉第屏蔽128，以减少感应线圈130与等离子体的电容耦合。
如图5所示，分离格栅200将等离子体腔室120与处理腔室110分隔开。分离格栅200可以用于从在等离子体腔室120中由等离子体生成的混合物中进行离子过滤，以生成经过滤的混合物。经过滤的混合物可以暴露于在处理腔室中的工件114。
在一些实施例中，分离格栅200可以是多板式分离格栅。例如，分离格栅200可以包括第一格栅板210和第二格栅板220，第一格栅板210和第二格栅板220彼此以平行关系间隔开。第一格栅板210与第二格栅板220可以分隔开一定距离。
第一格栅板210可以具有第一格栅图案，第一格栅图案具有多个孔。第二格栅板220可以具有第二格栅图案，第二格栅图案具有多个孔。第一格栅图案可以与第二格栅图案相同或不同。带电粒子在它们的穿过在分离格栅中的每个格栅板210、220的孔的路径中，可以重新结合在壁上。中性物质(例如，自由基)可以相对自由地流过在第一格栅板210和第二格栅板220中的孔。孔的大小和每个格栅板210和220的厚度可以影响带电粒子和中性粒子二者的透过度。
在一些实施例中，第一格栅板210可以由金属(例如，铝)或其它导电材料制成，和/或第二格栅板220可以由导电材料或介电材料(例如，石英、陶瓷等)中的任一个制成。在一些实施例中，第一格栅板210和/或第二格栅板220可以由其它材料(诸如硅或碳化硅)制成。在格栅板由金属或其它导电材料制成的情况下，格栅板可以是接地的。
图5的示例等离子体处理装置600能够操作以在等离子体腔室120中生成第一等离子体602(例如，远程等离子体)，并在处理腔室110中生成第二等离子体604(例如，直接等离子体)。如图所示，等离子体处理装置600可以包括有角度的介电侧壁622，有角度的介电侧壁622从与远程等离子体腔室120相关联的竖直侧壁122延伸。有角度的介电侧壁622可以形成处理腔室110的一部分。
第二感应等离子体源635可以位于介电侧壁622附近。第二感应等离子体源635可以包括感应线圈610，感应线圈610经由合适的匹配网络612耦合到RF发生器614。当用RF能量供能时，感应线圈610可以从在处理腔室110中的混合物中引起直接等离子体604。法拉第屏蔽628可以被设置在感应线圈610和侧壁622之间。
基座112可以在竖直方向V上移动。例如，基座112可以包括竖直提升器616，竖直提升器可以被配置为调节在基座112和分离格栅组件200之间的距离。作为一个示例，基座112可以位于第一竖直位置，第一竖直位置用于使用远程等离子体602进行加工。基座112可以在第二竖直位置中，第二竖直位置用于使用直接等离子体604进行加工。第一竖直位置可以相对于第二竖直位置更靠近分离格栅组件200。
图5的等离子体处理装置600包括在基座112中的具有偏置电极510的偏置源。偏置电极510可以经由合适的匹配网络512耦合到RF功率发生器514。处理腔室110可以包括用于从处理腔室110排出气体的排气口516。可以使用第一等离子体602和/或第二等离子体604生成在根据本公开的示例方面的光刻胶刻蚀工艺中使用的氢自由基。
图6描绘了根据本公开的示例方面的一种示例方法(700)的流程图。将参考图4的等离子体处理装置500通过示例的方式讨论方法(700)。方法(700)可以在任何合适的等离子体处理装置中实施。出于说明和讨论的目的，图6描绘了以特定顺序执行的步骤。使用本文提供的公开的本领域普通技术人员应理解，可以在不偏离本公开的范围的情况下，省略、扩展、同时进行、重新布置和/或以各种方式修改本文描述的任何方法的各种步骤。此外，可以在不偏离本公开的范围的情况下，执行各种步骤(未示出)。
在(702)处，该方法可以包括：将工件114放置在等离子体处理装置500的处理腔室110中。处理腔室110可以与等离子体腔室120分隔开(例如，通过分离格栅组件分隔开)。例如，该方法可以包括：将工件114放置在处理腔室110中的工件支撑件112上。
在(704)处，该方法可以包括：进行突破工艺(诸如氧化物突破工艺)，以至少部分地去除在工件114的氮化钛层上存在的氧化物层或其它残留物。突破工艺可以包括：允许工艺气体进入等离子体腔室120。例如，可以允许工艺气体经由环形气体分配通道151或其它合适的气体引入机构从气体源150进入等离子体腔室内部125。在一些实施例中，工艺气体可以包括含氢气体。在一些实施例中，含氢气体可以包括氢气(hydrogen，H2)、甲烷(methane，CH4)及它们的组合。在一些实施例中，工艺气体可以包括另一种惰性气体，诸如氦气(helium，He)或氩气(argon，Ar)。
经由感应耦合等离子体源激励工艺气体，以在等离子体腔室120中生成等离子体。例如，可以用来自RF功率发生器134的RF能量对感应线圈130供能，以在等离子体腔室内部125中生成等离子体。在一些实施例中，可以用脉冲功率对感应耦合等离子体源供能，以获得期望的带有降低的等离子体能量的自由基。等离子体可以用于从含氢工艺气体生成一种或多种氢自由基。
突破工艺(704)可以包括：过滤由等离子体生成的一种或多种离子，以产生经过滤的混合物。经过滤的混合物可以包括中性氢自由基。在一些实施例中，可以使用分离格栅组件200过滤一种或多种离子，分离格栅组件200将等离子体腔室120与工件位于的处理腔室110分隔开。例如，分离格栅组件200可以用于过滤由等离子体生成的离子。分离格栅200可以具有多个孔。带电粒子(例如，离子)在它们的穿过多个孔的路径中，可以重新结合在壁上。中性物质(例如，自由基)可以通过孔。
在一些实施例中，分离格栅200可以被配置为以大于或等于约90％(诸如大于或等于约95％)的效率过滤离子。离子过滤的效率百分比是指相对于在混合物中的离子的总数，从混合物中去除的离子的量。例如，约90％的效率表示在过滤期间去除了约90％的离子。约95％的效率表示在过滤期间去除了约95％的离子。
在一些实施例中，分离格栅200可以是多板式分离格栅。多板式分离格栅可以具有平行的多个分离格栅板。可以选择在格栅板中的孔的布置和对准，以提供用于离子过滤的期望的效率，诸如大于或等于约95％。
例如，分离格栅200可以具有彼此平行的第一格栅板210和第二格栅板220。第一格栅板210可以具有第一格栅图案，第一格栅图案具有多个孔。第二格栅板220可以具有第二格栅图案，第二格栅图案具有多个孔。第一格栅图案可以与第二格栅图案相同或不同。带电粒子(例如，离子)在它们的穿过在分离格栅200中的每个格栅板210、220的孔的路径中，可以重新结合在壁上。中性物质(例如，自由基)可以相对自由地流过在第一格栅板210和第二格栅板220中的孔。
突破工艺(704)可以包括：将工件暴露于氢自由基。更特别地，工件可以暴露于在等离子体中生成并通过分离格栅组件的氢自由基。作为示例，氢自由基可以通过分离格栅200，并被暴露于在处理腔室110中的工件114。将工件暴露于氢自由基可以导致去除在工件的氮化钛层上存在的氧化物层或氧化物残留物的至少一部分。
在其它实施例中，可以通过将工件114暴露于由含氟气体使用直接等离子体生成的一种或多种物质，来实施突破工艺(704)，以在氧化物层上实施反应性离子刻蚀。突破工艺可以包括：允许工艺气体进入处理腔室110。例如，可以允许工艺气体经由环形气体分配通道151或其它合适的气体引入机构从气体源150进入等离子体腔室内部125。然后，工艺气体可以从等离子体腔室内部125流入处理腔室110。在某些实施例中，可以允许工艺气体经由位于处理腔室内的气体注入口直接进入处理腔室110(未示出)。在一些实施例中，工艺气体可以包括含氟气体。在一些实施例中，含氟气体可以包括四氟甲烷(tetrafluoromethane，CF4)、六氟乙烷(hexafluoroethane，C2F6)、四氟乙烯(tetrafluoroethylene，C2F4)、三氟甲烷(fluoroform，CHF3)、二氟甲烷(difluoromethane，CH2F2)或氟甲烷(fluoromethane，CH3F)及它们的组合。在一些实施例中，工艺气体可以包括另一种惰性气体，诸如氦气(helium，He)或氩气(argon，Ar)。
经由位于基座112中的偏置电极510对工艺气体供能。当偏置电极510被RF能量供能时，可以由在处理腔室110中的工艺气体生成直接等离子体504，以直接暴露于工件114。可以从工艺气体(诸如含氟气体)生成直接等离子体504，以生成用于暴露于工件114的氟物质。
突破工艺(704)可以包括：将工件暴露于在直接等离子体中生成的氟物质。更特别地，工件可以暴露于氟物质，氟物质在处理腔室110中生成并暴露于在处理腔室中的工件114。将工件暴露于氟物质可以导致去除在工件的氮化钛层上存在的氧化物层或聚合物层的至少一部分。
在(706)处，该方法(700)可以包括：进行刻蚀工艺，以至少部分地从工件114去除氮化钛层。刻蚀工艺可以包括：允许工艺气体进入等离子体腔室120。例如，可以允许工艺气体经由环形气体分配通道151或其它合适的气体引入机构从气体源150进入等离子体腔室内部125。在一些实施例中，工艺气体可以包括含氟气体、含氧气体、含氮气体和含氢气体。在一些实施例中，含氟气体可以包括四氟甲烷(tetrafluoromethane，CF4)、六氟乙烷(hexafluoroethane，C2F6)、四氟乙烯(tetrafluoroethylene，C2F4)、三氟甲烷(fluoroform，CHF3)、二氟甲烷(difluoromethane，CH2F2)、氟甲烷(fluoromethane，CH3F)、三氟化氮(nitrogen trifluoride，NF3)及它们的组合。在一些实施例中，工艺气体可以包括含氧气体，诸如氧气(oxygen，O2)、一氧化碳(carbon monoxide，CO)、二氧化碳(carbondioxide，CO2)、一氧化氮(nitric oxide，NO)及它们的组合。在一些实施例中，工艺气体可以包括含氢气体，诸如氢气(hydrogen，H2)、甲烷(methane，CH4)、氨气(ammonia，NH3)及它们的组合。在一些实施例中，工艺气体可以包括含氮气体，诸如一氧化氮(nitric oxide，NO)、氮气(nitrogen，N2)、氨气(ammonia，NH3)及它们的组合。在一些实施例中，工艺气体可以包括另一种惰性气体，诸如氦气(helium，He)或氩气(argon，Ar)。在一些实施例中，工艺气体包括四氟甲烷(tetrafluoromethane，CF4)和氧气(oxygen，O2)的组合。在这种实施例中，四氟甲烷(tetrafluoromethane，CF4)与氧气(oxygen，O2)的体积比从约1:10到约2:1。
经由感应耦合等离子体源激励工艺气体，以在等离子体腔室120中生成等离子体。例如，可以用来自RF功率发生器134的RF能量对感应线圈130供能，以在等离子体腔室内部125中生成等离子体。在一些实施例中，可以用脉冲功率对感应耦合等离子体源供能，以获得期望的带有降低的等离子体能量的自由基。等离子体可以用于从工艺气体生成一种或多种自由基。
刻蚀工艺(706)可以包括：过滤由等离子体生成的一种或多种离子，以产生经过滤的混合物。经过滤的混合物可以包括中性氢自由基、氮自由基、氟自由基、氧自由基及它们组合。在一些实施例中，可以使用分离格栅组件200过滤一种或多种离子，分离格栅组件200将等离子体腔室120与工件位于的处理腔室110分隔开。例如，分离格栅组件200可以用于过滤由等离子体生成的离子。分离格栅200可以具有多个孔。带电粒子(例如，离子)在它们的穿过多个孔的路径中，可以重新结合在壁上。中性物质(例如，自由基)可以通过孔。
在一些实施例中，分离格栅200可以被配置为以大于或等于约90％(诸如大于或等于约95％)的效率过滤离子。离子过滤的效率百分比是指相对于在混合物中的离子的总数，从混合物中去除的离子的量。例如，约90％的效率表示在过滤期间去除了约90％的离子。约95％的效率表示在过滤期间去除了约95％的离子。
在一些实施例中，分离格栅200可以是多板式分离格栅。多板式分离格栅可以具有平行的多个分离格栅板。可以选择在格栅板中的孔的布置和对准，以提供用于离子过滤的期望的效率，诸如大于或等于约95％。
例如，分离格栅200可以具有彼此平行的第一格栅板210和第二格栅板220。第一格栅板210可以具有第一格栅图案，第一格栅图案具有多个孔。第二格栅板220可以具有第二格栅图案，第二格栅图案具有多个孔。第一格栅图案可以与第二格栅图案相同或不同。带电粒子(例如，离子)在它们的穿过在分离格栅200中的每个格栅板210、220的孔的路径中，可以重新结合在壁上。中性物质(例如，自由基)可以相对自由地流过在第一格栅板210和第二格栅板220中的孔。
刻蚀工艺(704)可以包括：将工件暴露于经过滤的混合物。经过滤的混合物可以包含自由基(诸如氢自由基、氧自由基、氮自由基和/或氟自由基)的混合物。将工件暴露于经过滤的混合物可以导致去除在工件114上存在的氮化钛层的至少一部分。在某些实施例中，将工件暴露于经过滤的混合物可以导致在刻蚀工艺期间，以大于对钨层的刻蚀速率的刻蚀速率去除氮化钛层的至少一部分。在某些实施例中，氮化钛的刻蚀速率大于约100埃/分钟且小于约300埃/分钟。在一些实施例中，将工件暴露于从工艺气体生成的自由基可以导致TiN对W的刻蚀选择性大于1:1且小于约10:1。附加地，将工件暴露于从工艺气体生成的自由基可以导致TiN对多晶硅的刻蚀选择性大于3:1但小于约10:1，以及TiN对SiO2的刻蚀选择性大于20:1但小于约200:1。
在其它实施例中，可以通过将工件114暴露于由工艺气体使用直接等离子体生成的一种或多种物质，来实施刻蚀工艺(704)。刻蚀工艺可以包括：允许工艺气体进入处理腔室110。例如，可以允许工艺气体经由环形气体分配通道151或其它合适的气体引入机构从气体源150进入等离子体腔室内部125。然后，引入在等离子体腔室内部125中的气体可以流入处理腔室110。在某些实施例中，可以允许工艺气体经由位于处理腔室内的气体注入口直接进入处理腔室110(未示出)。在一些实施例中，工艺气体可以包括含氟气体、含氧气体、含氮气体和含氢气体。在一些实施例中，含氟气体可以包括四氟甲烷(tetrafluoromethane，CF4)、六氟乙烷(hexafluoroethane，C2F6)、四氟乙烯(tetrafluoroethylene，C2F4)、三氟甲烷(fluoroform，CHF3)、二氟甲烷(difluoromethane，CH2F2)、氟甲烷(fluoromethane，CH3F)、三氟化氮(nitrogen trifluoride，NF3)及它们的组合。在一些实施例中，工艺气体可以包括含氧气体，诸如氧气(oxygen，O2)、一氧化碳(carbon monoxide，CO)、二氧化碳(carbon dioxide，CO2)、一氧化氮(nitric oxide，NO)及它们的组合。在一些实施例中，工艺气体可以包括含氢气体，诸如氢气(hydrogen，H2)、甲烷(methane，CH4)、氨气(ammonia，NH3)及它们的组合。在一些实施例中，工艺气体可以包括含氮气体，诸如一氧化氮(nitricoxide，NO)、氮气(nitrogen，N2)、氨气(ammonia，NH3)及它们的组合。在一些实施例中，工艺气体可以包括另一种惰性气体，诸如氦气(helium，He)或氩气(argon，Ar)。
在某些实施例中，工艺气体包括含氟气体和氩气，含氟气体和氩气的体积比从约1:5到约1:1。
经由位于基座112中的偏置电极510激励工艺气体。当偏置电极510被RF能量供能时，可以从在处理腔室110中的工艺气体或混合物生成直接等离子体504，以直接暴露于工件114。例如，可以从工艺气体的混合物生成直接等离子体，以生成一种或多种氢物质、氧物质、氮物质、氟物质及它们的组合，以暴露于工件。
刻蚀工艺(704)可以包括：将工件暴露于在直接等离子体中生成的物质。更特别地，工件可以暴露于氟物质、氢物质、氧物质和氮物质，这些物质在处理腔室110中生成并暴露于在处理腔室中的工件114。将工件暴露于从工艺气体生成的物质可以导致去除在工件上存在的氮化钛层的至少一部分。在某些实施例中，将工件暴露于从工艺气体生成的物质可以导致在刻蚀工艺期间以大于对钨层的刻蚀速率的刻蚀速率去除氮化钛层的至少一部分。在某些实施例中，氮化钛的刻蚀速率大于约100埃/分钟且小于约500埃/分钟。在一些实施例中，将工件暴露于从工艺气体生成的物质可以导致TiN对W的刻蚀选择性大于5:1且小于约20:1。附加地，将工件暴露于从工艺气体生成的自由基可以导致TiN对多晶硅的刻蚀选择性大于1:1但小于约10:1，以及TiN对或SiO2的刻蚀选择性大于2:1但小于约10:1。在(708)处，该方法可以包括：从处理腔室取出工件。例如，工件114可以从在处理腔室110中的工件支撑件112上取出。然后，可以调节等离子体处理装置，以进一步地加工附加的工件。
现在将阐述用于突破工艺的示例工艺参数。
示例1：
工艺气体：H2
稀释气体：He、Ar
工艺压力：100-900mTorr
感应耦合等离子体源功率：1000-2500Watt
工件温度：20-80℃
工艺周期(时间)：10-60s
工艺气体的气体流速：
气体1：100-1000sccm H2
稀释气体：500-2000sccm He
现在将阐述用于突破工艺的示例工艺参数。
示例2：
工艺气体：CF4和Ar
稀释气体：无
工艺压力：4至100mTorr
电源功率：600-2500W
偏置功率：20至200W
工件温度：20-80℃
工艺周期(时间)：10-60s
工艺气体的气体流速：
气体1：100-500sccm CF4
气体2：100-1000sccm Ar
现在将阐述用于突破工艺的示例工艺参数。
示例3：
工艺气体：CF4/O2/N2/H2
稀释气体：He
工艺压力：50-600mTorr
感应耦合等离子体源功率：1000-2500W
工件温度：20-80℃
工艺周期(时间)：30-200s
工艺气体的气体流速：
气体1：50-200sccm CF4
气体2：200-2000sccm O2
气体3：200-1000sccm N2
气体4：0-200sccm H2
稀释气体：500-2000sccm He
现在将阐述用于突破工艺的示例工艺参数。
示例4：
工艺气体：CF4/Ar
稀释气体：He
工艺压力：4-100mTorr
电源功率：600-2500W
偏置功率：20-200W
工件温度：20-80℃
工艺周期(时间)：30-200s
工艺气体的气体流速：
气体1：50-500CF4
气体2：50-1000Ar
稀释气体：200-1000He
图7和8示出了TiN刻蚀速率及TiN对多晶硅、SiO2和W的选择性。如图7所示，仅接通电源功率时，F/O/N/H自由基流入到晶片表面上，并且几乎90％以上的离子被接地的金属格栅过滤。该工艺开始于20秒的H2/He远程等离子体突破，随后是120秒的CF4/O2/N2/H2/He远程等离子体。可以实现180A/min的TiN刻蚀速率以及对多晶硅、SiO2和W分别为32、120和12的选择性。
图8示出了刻蚀速率为～240A/min的另一示例TiN刻蚀。该工艺包括由偏置功率驱动的各向异性刻蚀工艺，其是典型的反应性离子刻蚀工艺。采用各向异性刻蚀工艺，在竖直方向上对多晶硅、SiO2和W的TiN刻蚀选择性分别达到4、2和130。特别地，在水平方向上对多晶硅和SiO2的刻蚀(例如，对侧壁的刻蚀)可以忽略不计，并且对多晶硅和SiO2的TiN刻蚀选择性分别为40和150。
图9和图10示出了在工件上的TiN和W层的表面特性。表面特性经由X射线光电发射光谱显示。如图所示，对于TiN和W表面两者，都可以观察到显著的表面氧化。例如，TiN表面具有约5-10nm的氧化深度。
图9示出了在TiN上存在的氧化物层的组成。如图所示，该表面层由以下原子百分比组成：氧(33.6％)、钛(29.5％)、氮(24.6％)和碳(10.2％)。Ti 2p光谱的反卷积表示TiO2和TiON占主导地位，通常在该表面区域为约65％。
图10示出了在W上存在的氧化物层的组成。在W上存在的氧化物层由以下原子百分比组成：O(60％)、W(25.6％)、C(7.6％)和N(5.3％)。
因此，图9和图10示出了TiN和W层二者的表面成分都可以包括显著的表面氧化，并具有表面有机残留物。因此，本文提供的两段式方法可以突破在TiN层上存在的氧化物层和残留物，同时允许氧化物层保留在W层上。这允许了与W层相比的对TiN的更具选择性的刻蚀。
尽管已经参考其特定示例实施例详细地描述了本主题，但是应明白，本领域普通技术人员在获得对前述内容的理解后，可以容易地产生对这些实施例的改变、变化和等效物。因此，本公开的范围是示例性的而非限制性的，并且题述公开不排除包括对于本领域普通技术人员来说是显而易见的对本主题的这些修改、变化和/或添加。

Claims (22)

1.一种用于加工工件的方法，所述方法包括：
将工件放置在处理腔室中的工件支撑件上，所述工件包括钨层和氮化钛TiN层；
在所述工件上进行突破工艺，以至少部分地去除在所述工件的所述氮化钛层上的氧化物层或聚合物层；
在所述氮化钛层上进行刻蚀工艺，以在所述刻蚀工艺的期间，以大于对所述钨层的刻蚀速率的刻蚀速率至少部分地去除所述工件的所述氮化钛层，其中所述刻蚀工艺包括将所述工件暴露于氮物质、氧物质、氟物质和氢物质；以及
从所述处理腔室取出所述工件。
2.根据权利要求1所述的方法，其中，所述刻蚀工艺使用远程等离子体实施。
3.根据权利要求2所述的方法，其中，所述刻蚀工艺包括：
允许工艺气体进入等离子体腔室；
对感应线圈供能，以从所述工艺气体生成所述远程等离子体；
使用分离格栅过滤在所述远程等离子体中生成的一种或多种刻蚀物质，以产生经过滤的混合物，所述分离格栅将所述等离子体腔室与所述处理腔室分隔开；以及
将所述工件暴露于在所述处理腔室中的所述经过滤的混合物，使得所述经过滤的混合物至少部分地刻蚀所述氮化钛层。
4.根据权利要求3所述的方法，其中，所述工艺气体包括含氟气体、含氧气体、含氮气体和含氢气体。
5.根据权利要求4所述的方法，其中，所述含氟气体包括四氟甲烷CF4、六氟乙烷C2F6、四氟乙烯C2F4、三氟甲烷CHF3、二氟甲烷CH2F2，或氟甲烷CH3F。
6.根据权利要求4所述的方法，其中，所述含氧气体包括氧气O2、一氧化碳CO、二氧化碳CO2，或一氧化氮NO。
7.根据权利要求4所述的方法，其中，所述含氢气体包括氢气H2、甲烷CH4，或氨气NH3。
8.根据权利要求1所述的方法，其中，所述氮化钛的所述刻蚀速率大于约100埃/分钟且小于约300埃/分钟。
9.根据权利要求1所述的方法，其中，所述刻蚀工艺使用直接等离子体实施。
10.根据权利要求9所述的方法，其中，所述刻蚀工艺包括：
允许工艺气体进入处理腔室；
对设置在所述工件支撑件中的电极供能，以从所述工艺气体生成直接等离子体；以及
将所述工件暴露于在所述处理腔室中的所述直接等离子体，以至少部分地刻蚀所述氮化钛层。
11.根据权利要求10所述的方法，其中，所述工艺气体包括含氟气体、含氧气体、含氮气体和含氢气体。
12.根据权利要求11所述的方法，其中，所述含氟气体包括四氟甲烷CF4、六氟乙烷C2F6、四氟乙烯C2F4、三氟甲烷CHF3、二氟甲烷CH2F2，或氟甲烷CH3F。
13.根据权利要求11所述的方法，其中，所述含氧气体包括氧气O2、一氧化碳CO、二氧化碳CO2，或一氧化氮NO。
14.根据权利要求11所述的方法，其中，所述含氢气体包括氢气H2、甲烷CH4，或氨气NH3。
15.根据权利要求1所述的方法，其中，所述突破工艺包括：
将所述工件暴露于使用远程等离子体生成的氢自由基。
16.根据权利要求1所述的方法，其中，所述突破工艺包括：
暴露一种或多种物质，以在所述氧化物层上实施反应性离子刻蚀，所述一种或多种物质是由含氟气体使用直接等离子体生成的。
17.一种用于加工工件的方法，所述方法包括：
将工件放置在处理腔室中的工件支撑件上，所述工件包括钨层和氮化钛TiN层；
在所述工件上进行突破工艺，以至少部分地去除在所述工件的所述氮化钛层上的氧化物层；
允许工艺气体进入等离子体腔室；
对感应线圈供能，以从所述工艺气体生成远程等离子体；
使用分离格栅过滤在所述远程等离子体中生成的一种或多种刻蚀物质，以产生经过滤的混合物，所述分离格栅将所述等离子体腔室与所述处理腔室分隔开，其中，所述一种或多种刻蚀物质包括氮物质、氧物质、氟物质和氢物质；
将所述工件暴露于在所述处理腔室中的所述经过滤的混合物，使得所述经过滤的混合物以大于对所述钨层的刻蚀速率的刻蚀速率至少部分地刻蚀所述氮化钛层；以及
从所述处理腔室取出所述工件。
18.根据权利要求17所述的方法，其中，所述突破工艺包括：
允许工艺气体进入等离子体腔室，其中，所述工艺气体包括含氢气体；
对感应线圈供能，以从所述工艺气体生成所述远程等离子体；
使用分离格栅过滤在所述远程等离子体中生成的一种或多种物质，以产生经过滤的混合物，所述分离格栅将所述等离子体腔室与所述处理腔室分隔开；以及
将所述工件暴露于在所述处理腔室中的所述经过滤的混合物，使得所述经过滤的混合物至少部分地去除所述氧化物层。
19.根据权利要求17所述的方法，其中，所述突破工艺包括：
允许工艺气体进入处理腔室，其中所述工艺气体包括含氟气体；
对设置在所述工件支撑件中的电极供能，以从所述工艺气体生成直接等离子体；以及
将所述工件暴露于在所述处理腔室中的所述直接等离子体，以至少部分地去除所述氧化物层。
20.一种用于加工工件的方法，所述方法包括：
将工件放置在处理腔室中的工件支撑件上，所述工件包括钨层和氮化钛TiN层；
在所述工件上进行突破工艺，以至少部分地去除在所述工件的所述氮化钛层上的氧化物层；
允许工艺气体进入所述处理腔室；
对设置在所述工件支撑件中的电极供能，以从所述工艺气体生成直接等离子体；
将所述工件暴露于在所述处理腔室中的所述直接等离子体，以至少部分地刻蚀所述氮化钛层；以及
从所述处理腔室取出所述工件。
21.根据权利要求20所述的方法，其中，所述突破工艺包括：
允许工艺气体进入等离子体腔室，其中，所述工艺气体包括含氢气体；
对感应线圈供能，以从所述工艺气体生成远程等离子体；
使用分离格栅过滤在所述远程等离子体中生成的一种或多种物质，以产生经过滤的混合物，所述分离格栅将所述等离子体腔室与所述处理腔室分隔开；以及
将所述工件暴露于在所述处理腔室中的所述经过滤的混合物，使得所述经过滤的混合物至少部分地去除所述氧化物层。
22.根据权利要求20所述的方法，其中，所述突破工艺包括：
允许工艺气体进入处理腔室，其中，所述工艺气体包括含氟气体；
对设置在所述工件支撑件中的电极供能，以从所述工艺气体生成直接等离子体；以及
将所述工件暴露于在所述处理腔室中的所述直接等离子体，以至少部分地去除所述氧化物层。
CN202180031744.8A 2020-03-31 2021-03-25 使用氟碳等离子体的工件的加工 Active CN115461846B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US202063002571P 2020-03-31 2020-03-31
US63/002,571 2020-03-31
PCT/US2021/024094 WO2021202229A1 (en) 2020-03-31 2021-03-25 Processing of workpieces using fluorocarbon plasma

Publications (2)

Publication Number Publication Date
CN115461846A true CN115461846A (zh) 2022-12-09
CN115461846B CN115461846B (zh) 2023-07-25

Family

ID=77856538

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180031744.8A Active CN115461846B (zh) 2020-03-31 2021-03-25 使用氟碳等离子体的工件的加工

Country Status (4)

Country Link
US (1) US11651977B2 (zh)
CN (1) CN115461846B (zh)
TW (1) TW202141623A (zh)
WO (1) WO2021202229A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI829156B (zh) * 2021-05-25 2024-01-11 大陸商北京屹唐半導體科技股份有限公司 電漿源陣列、電漿處理設備、電漿處理系統以及用於在電漿處理設備中加工工件的方法

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5552341A (en) * 1992-12-10 1996-09-03 Samsung Electronics Co., Ltd. Semiconductor device and method for manufacturing the same
US20040072430A1 (en) * 2002-10-11 2004-04-15 Zhisong Huang Method for forming a dual damascene structure
KR20070015632A (ko) * 1999-08-10 2007-02-05 가부시키가이샤 히타치세이사쿠쇼 반도체 집적 회로 장치의 제조 방법
US20120276740A1 (en) * 2011-04-28 2012-11-01 Applied Materials, Inc. Methods for precleaning a substrate prior to metal silicide fabrication process
US20130295768A1 (en) * 2010-12-22 2013-11-07 Hitachi Kokusai Electric Inc. Substrate processing apparatus and method of manufacturing semiconductor device
US20150206764A1 (en) * 2014-01-17 2015-07-23 Applied Materials, Inc. Titanium oxide etch
US9275834B1 (en) * 2015-02-20 2016-03-01 Applied Materials, Inc. Selective titanium nitride etch
US20170062269A1 (en) * 2015-08-31 2017-03-02 Tokyo Electron Limited Semiconductor device manufacturing method and storage medium
US20180076051A1 (en) * 2016-09-09 2018-03-15 Hitachi High-Technologies Corporation Etching method and etching apparatus
US20180144949A1 (en) * 2016-11-18 2018-05-24 Taiwan Semiconductor Manufacturing Company, Ltd. System and Method For Selective Nitride Etch
CN108074801A (zh) * 2016-11-08 2018-05-25 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
US20190093232A1 (en) * 2017-09-22 2019-03-28 Applied Materials, Inc. Native or uncontrolled oxide reduction by hwcvd h* using specific metal chamber liner
US20200075313A1 (en) * 2018-08-31 2020-03-05 Mattson Technology, Inc. Oxide Removal From Titanium Nitride Surfaces

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5399237A (en) 1994-01-27 1995-03-21 Applied Materials, Inc. Etching titanium nitride using carbon-fluoride and carbon-oxide gas
US5948702A (en) 1996-12-19 1999-09-07 Texas Instruments Incorporated Selective removal of TixNy
US6531404B1 (en) 2000-08-04 2003-03-11 Applied Materials Inc. Method of etching titanium nitride
US20070117396A1 (en) 2005-11-22 2007-05-24 Dingjun Wu Selective etching of titanium nitride with xenon difluoride
US9064815B2 (en) 2011-03-14 2015-06-23 Applied Materials, Inc. Methods for etch of metal and metal-oxide films
US8883637B2 (en) * 2011-06-30 2014-11-11 Novellus Systems, Inc. Systems and methods for controlling etch selectivity of various materials
WO2013101907A1 (en) 2011-12-28 2013-07-04 Advanced Technology Materials, Inc. Compositions and methods for selectively etching titanium nitride
US8921234B2 (en) 2012-12-21 2014-12-30 Applied Materials, Inc. Selective titanium nitride etching
WO2019199922A1 (en) 2018-04-13 2019-10-17 Mattson Technology, Inc. Processing of workpieces with reactive species generated using alkyl halide
CN112424913A (zh) 2018-10-26 2021-02-26 玛特森技术公司 用于去除硬掩模的基于水蒸气的含氟等离子体
CN114207787A (zh) 2019-08-23 2022-03-18 东京毅力科创株式会社 对交替的金属和电介质具有可调选择性的含钛材料层非等离子体刻蚀
US11183397B2 (en) 2019-10-18 2021-11-23 Beijing E-Town Semiconductor Technology, Co., Ltd Selective etch process using hydrofluoric acid and ozone gases

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5552341A (en) * 1992-12-10 1996-09-03 Samsung Electronics Co., Ltd. Semiconductor device and method for manufacturing the same
KR20070015632A (ko) * 1999-08-10 2007-02-05 가부시키가이샤 히타치세이사쿠쇼 반도체 집적 회로 장치의 제조 방법
US20040072430A1 (en) * 2002-10-11 2004-04-15 Zhisong Huang Method for forming a dual damascene structure
US20130295768A1 (en) * 2010-12-22 2013-11-07 Hitachi Kokusai Electric Inc. Substrate processing apparatus and method of manufacturing semiconductor device
US20120276740A1 (en) * 2011-04-28 2012-11-01 Applied Materials, Inc. Methods for precleaning a substrate prior to metal silicide fabrication process
US20150206764A1 (en) * 2014-01-17 2015-07-23 Applied Materials, Inc. Titanium oxide etch
US9275834B1 (en) * 2015-02-20 2016-03-01 Applied Materials, Inc. Selective titanium nitride etch
US20170062269A1 (en) * 2015-08-31 2017-03-02 Tokyo Electron Limited Semiconductor device manufacturing method and storage medium
US20180076051A1 (en) * 2016-09-09 2018-03-15 Hitachi High-Technologies Corporation Etching method and etching apparatus
CN108074801A (zh) * 2016-11-08 2018-05-25 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
US20180144949A1 (en) * 2016-11-18 2018-05-24 Taiwan Semiconductor Manufacturing Company, Ltd. System and Method For Selective Nitride Etch
US20190093232A1 (en) * 2017-09-22 2019-03-28 Applied Materials, Inc. Native or uncontrolled oxide reduction by hwcvd h* using specific metal chamber liner
US20200075313A1 (en) * 2018-08-31 2020-03-05 Mattson Technology, Inc. Oxide Removal From Titanium Nitride Surfaces

Also Published As

Publication number Publication date
US11651977B2 (en) 2023-05-16
TW202141623A (zh) 2021-11-01
US20210305071A1 (en) 2021-09-30
WO2021202229A1 (en) 2021-10-07
CN115461846B (zh) 2023-07-25

Similar Documents

Publication Publication Date Title
US10354888B2 (en) Method and apparatus for anisotropic tungsten etching
KR102653066B1 (ko) 반도체 제조시 금속 도핑된 탄소계 하드마스크 제거
US9287124B2 (en) Method of etching a boron doped carbon hardmask
US9543163B2 (en) Methods for forming features in a material layer utilizing a combination of a main etching and a cyclical etching process
EP3038142A1 (en) Selective nitride etch
TW201826386A (zh) 用於高深寬比結構之移除方法
KR20170093718A (ko) 연속적인 플라즈마의 원자층 에칭
US9960049B2 (en) Two-step fluorine radical etch of hafnium oxide
KR20160055877A (ko) 주기적 에칭 프로세스를 이용하여 에칭 스톱 층을 에칭하기 위한 방법들
TW201730966A (zh) 具有高產能之超高選擇性多晶矽蝕刻
US11335565B2 (en) Systems and methods to form airgaps
CN113488368A (zh) 工件的加工
KR20150043978A (ko) 플라즈마 처리 방법
CN115461846B (zh) 使用氟碳等离子体的工件的加工
CN112771650B (zh) 间隔物刻蚀工艺
US11387115B2 (en) Silicon mandrel etch after native oxide punch-through
TWI768564B (zh) 用於蝕刻硬體之基於氫電漿清洗處理
US11527414B2 (en) Methods for etching structures with oxygen pulsing
TW202139258A (zh) 硬遮罩移除的系統與方法
WO2022039849A1 (en) Methods for etching structures and smoothing sidewalls

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant