CN115458021A - 存储器装置及其略过不良区块的操作方法 - Google Patents

存储器装置及其略过不良区块的操作方法 Download PDF

Info

Publication number
CN115458021A
CN115458021A CN202110855376.0A CN202110855376A CN115458021A CN 115458021 A CN115458021 A CN 115458021A CN 202110855376 A CN202110855376 A CN 202110855376A CN 115458021 A CN115458021 A CN 115458021A
Authority
CN
China
Prior art keywords
block
bad
blocks
bad block
read operation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110855376.0A
Other languages
English (en)
Inventor
洪硕男
苏俊联
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Macronix International Co Ltd
Original Assignee
Macronix International Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix International Co Ltd filed Critical Macronix International Co Ltd
Publication of CN115458021A publication Critical patent/CN115458021A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/88—Masking faults in memories by using spares or by reconfiguring with partially good memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G11C29/4401—Indication or identification of errors, e.g. for repair for self repair
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/88—Masking faults in memories by using spares or by reconfiguring with partially good memories
    • G11C29/886—Masking faults in memories by using spares or by reconfiguring with partially good memories combining plural defective memory devices to provide a contiguous address range, e.g. one device supplies working blocks to replace defective blocks in another device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C2029/1802—Address decoder
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/4402—Internal storage of test result, quality data, chip identification, repair information
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本发明提供一种存储器装置及其略过不良区块的操作方法，在包含NAND闪存的存储器装置中的连续读取或在依序读取操作中自动略过不良区块。通过在一次一个地寻址区块期间分析区块完整性，或通过经存储的不良区块信息略过不良区块集合中的连续不良区块集合，使不良区块可被略过。连续不良区块的多个集合亦可被分析与略过。良好区块的清单可被维持，且当执行连续快取读取或依序读取操作时仅良好区块被使用。清单可被维持在非易失性存储器中，从而使得装置能够在通电启动后加载区块地址。另外，在添加额外区块的命令被接收时可实施将新区块添加至清单。

Description

存储器装置及其略过不良区块的操作方法
技术领域
本发明是关于在存储器操作期间处置不良区块，且具体言之，是关于用于自动略过包含NAND闪存存储器的存储器装置中的连续读取或依序读取操作中的不良区块的机制。
背景技术
包含大规模NAND闪存的大规模存储器阵列可能不完美，其具有在装置的使用寿命期间允许阵列中的约2％或大于2％不良区块的规格。不良区块可在一些情形中引起针对使用者的问题。
不良区块传统上通过使系统“略过不良区块”来被处置然而，处置某些存储器操作中(诸如依序快取读取或连续读取操作中)的不良区块对系统造成困难，此是因为需要在依序或连续操作期间改变区块。在良好区块上执行读取操作且接着重新开始下一良好区块的操作可在降低系统效能的代价下发生。或者，在主机控制下的随机读取为接口引入较大复杂度。这些技术在闪存装置的启动程序码区域中的不良区块的情况下并非充分稳固的。因此，传统操作并不足以用于在这些类型的操作期间遇到(诸如可在大规模NAND闪存装置上遇到)的不良区块。
因此，需要提供用于在包含NAND闪存的存储器装置中的连续读取或依序读取操作中自动略过不良区块的技术。
公开内容
本公开提供用于在包含NAND闪存的存储器装置中略过不良区块的操作方法。一般而言，藉助于概述及在实施方案中，通过在一次一个地寻址区块期间分析区块完整性，或通过经存储的不良区块信息略过不良区块集合中的连续不良区块集合，不良区块可被略过。连续不良区块的多个集合亦可被分析与略过。良好区块的清单可被维持，且当执行连续快取读取或依序读取操作时仅良好区块被使用。清单可维持在非易失性存储器中，从而使得装置能够在通电启动后加载区块地址。另外，添加额外区块的命令被接收时可实施将新区块添加至清单。
在代表性实施方案中，存储器装置包括存储器阵列。数据暂存器可操作地被耦接至存储器阵列。快取可操作地被耦接至数据暂存器。输入/输出接口可操作地被耦接至快取。其可促进与至少一主机交换数据。不良区块电路识别存储器阵列中的不良区块。亦包含控制器，所述控制器根据在输入/输出接口处接收到的命令及地址。包含用以控制存储器操作的逻辑电路，所述存储器操作包含：(i)将数据片段流自存储器阵列输出至数据暂存器及将数据片段流自数据暂存器输出至快取的阵列读取操作，及(ii)自阵列读取操作解耦以将数据自快取输出至输入/输出接口的快取读取操作。阵列读取操作亦可包含产生片段地址的序列以自阵列存取数据片段流，且可根据不良区块电路以在地址序列的产生中略过由不良区块电路识别的不良区块。
在一些实施方案中，逻辑电路检查阵列读取操作中的区块，且每当此检查阵列读取操作中区块的结果指示阵列读取操作中的区块为不良区块时，使地址经递增至下一区块；由此一次一个地略过不良区块。
在一些实施方案中，逻辑电路将阵列读取操作中的区块与连续不良区块集合的第一不良区块的不良区块信息进行比较，且每当将阵列读取操作中区块与连续不良区块集合的第一不良区块的不良区块信息进行比较的结果指示阵列读取操作中的区块为连续区块的第一不良区块时，下一良好区块的地址被获得；由此略过连续不良区块集合中的剩余不良区块。
在一些实施方案中，下一良好区块的地址由数据影像设置配置中的不良区块清单条目被获得。
在一些实施方案中，逻辑电路将数据影像设置配置存储在阵列中。
在一些实施方案中，不良区块电路实施一或多个不良区块暂存器，所述一或多个不良区块暂存器自存储数据影像设置配置的存储器区块接收表示不良区块的一或多个条目。
在一些实施方案中，逻辑电路进一步实施在通电操作期间分析不良区块信息且添加由分析产生的任何不良区块信息作为数据影像设置配置中的新不良区块清单条目。
在一些实施方案中，逻辑电路进一步实施自主机接收经指派的不良区块命令且添加不良区块信息作为数据影像设置配置中的新良区块清单条目。
在一些实施方案中，逻辑电路同时将阵列读取操作中的区块与N个连续区块的群组的第一不良区块的不良区块信息进行比较，且每当同时将阵列读取操作中的区块与N个连续区块的群组的第一不良区块的不良区块信息进行比较的结果指示阵列读取操作中的区块为连续区块的第一不良区块时，下一良好区块的地址被获得；另外使计数器被递增，下一群组被选则且比较可在N个连续区块的下一群组上被执行。不同地，N通过2m来被判定；其中m为可选择设计准则。
在一些实施方案中，逻辑电路检查阵列读取操作中的区块是否来自先前阵列读取操作中的不同区块，且每当检查的结果指示阵列读取操作中的区块来自不同区块时，逻辑电路检查区块是否为不良区块。
在一些实施方案中，存储于非易失性存储器中的不良区块信息在通电期间经读取至不良区块暂存器中。
在一些实施方案中，不良区块暂存器将不良区块信息存储在控制逻辑电路或列译码器中。
在另一实施例中，一种在非易失性存储器中的略过不良区块的操作方法被提供，包含根据在非易失性存储器的输入/输出接口处接收到的命令及地址，执行以下操作：(i)阵列读取操作，及(ii)自阵列读取操作解耦的快取读取操作。阵列读取操作可包括执行：(a)将数据片段流自存储器阵列输出至数据暂存器，及(b)将数据片段流自数据暂存器输出至快取。快取读取操作可包括执行：将数据自快取输出至输入/输出接口。阵列读取操作更包含：产生片段地址的序列以存取自存储器阵列输出的数据片段流；以及根据来自不良区块电路的指示，在地址序列的产生中略过由不良区块电路识别的不良区块。
在一些实施方案中，方法更包含在通电操作期间分析不良区块信息；以及回应性地添加由分析产生的任何不良区块信息作为不良区块清单中的新不良区块清单条目。
在一些实施方案中，方法更包含自主机接收经指派的不良区块命令；以及回应性地添加不良区块信息作为不良区块清单中的新不良区块清单条目。
本公开提供的实施方案可在与连续读取或依序读取操作一起使用时提供经改良半导体装置效能。在审阅接下来的图式、详细描述以及权利要求之后可见本发明的其他情况及优势。
附图说明
图1为用以实现自动略过连续读取或依序读取操作中的不良区块的机制的存储器装置的简化方块图。
图2为说明将区块指派给存储器装置(如图1存储器装置)的可配置不良区块清单的不良区块指派操作的流程图。
图3A为说明其中自动略过存储器装置(如图1的存储器装置)的不良区块的读取操作的流程图。
图3B为用以与图3A的流程图300A一起使用的实例地址定义300B。
图4A为说明由存储器装置(如图1的存储器装置)的不良区块略过操作引起的存储器装置连续或依序读取事务的实例的状态图。
图4B为如本文中所描述的页连续读取的一个实施例的数据流程图式。
图4C为如本文中所描述的页连续读取的一个实施例的第二数据流程图式。
图5A为说明其中自动略过存储器装置(如图1的存储器装置)的连续不良区块的群组的读取操作的流程图。
图5B为说明其中自动略过存储器装置(如图1的存储器装置)的连续不良区块的群组的替代读取操作的流程图。
图6A为说明实施连续或依序读取事务(如图5A的连续或依序读取事务)的存储器装置的实例连续不良区块信息的图式。
图6B为说明实施连续或依序读取事务(如图5B的连续或依序读取事务)的存储器装置的实例连续不良区块信息的图式。
图7为说明存储器装置(如图1的存储器装置)的代表性“指派区块跳转”操作的命令结构的图式。
图8A为说明其中自动略过存储器装置(如图1的存储器装置)的连续不良区块的群组的读取操作的流程图。
图8B为说明在其中自动略过存储器装置(如图1的存储器装置)的连续不良区块的群组的读取操作期间区块的群组中的检查不良区块的流程图。
图9为说明侦测存储器装置(如图1的存储器装置)的连续或依序读取事务的N个连续区块中的不良区块信息的实例的图式。
附图标记说明
100：存储器装置
102：主机
108：命令译码器
110：控制逻辑电路
114：地址/数据总线
115、185：数据线
116、175：位线
118：输入/输出接口
120：方块
122：不良区块暂存器电路
126：区块译码器
130：总线
140：列译码器
145：字线
160：存储器阵列
161：配置设定数据存储区块
164、165：箭头
170：快取数据控制电路/行译码器
179：不良区块清单
180：页缓冲器电路
190：快取电路
200、300A、500A、500B、800、800A：流程图
202、204、206、304、306、308、310、312、504、504B、506、506B、508、508B、510、510B、512、512B、804、806、808、812、824、826、828、830、832：动作
300B：地址定义
400B：流程图
400C：流程图
401、402、403、404、411：区间
420：状态图
422：状态
424：快取状态
428、429：状态
430、440：流程
600、900：图式
620A、620B、920：连续不良区块信息
622、622B、724：不良区块地址
624、726：下一良好区块地址
624B：下一良好区块地址位移
720：命令格式
722：命令
922、924、926、928、930、932、934、936：区块
C1：页读取命令
C2：快取命令/串流内页读取命令
具体实施方式
参考图1至图9提供本发明技术的实施例的详细描述。
现代存储器系统的存储阵列(例如NAND闪存)可含有不良区块，亦即，有缺陷存储位置的一或多个区块，且处置不良区块的义务落在使用者上。系统处置不良区块的传统方式为“略过不良区块”。然而，在依序快取读取操作或连续读取操作中处置不良区块对于系统尤其困难，此是因为需要在依序或连续操作期间改变区块。
一般而言，藉助于概述及在实施方案中，向非易失性存储器装置提供在执行连续快取读取或依序读取操作时略过不良区块的能力。装置通过采用本文中的技术以在一次一个区块地寻址区块期间分析区块完整性，或通过使用存储的不良区块信息略过不良区块集合中的连续不良区块集合，来略过不良区块。连续不良区块的多个集合亦可被分析及略过。良好区块的清单可被维持，且仅良好区块被使用。清单可被维持在非易失性存储器中，从而使得装置能够在通电启动后加载区块地址。另外，添加额外区块的命令在被接收时可实施将新区块添加至清单。
图1为包含经实施于适合实现用以在如本文中所描述的连续读取或依序读取操作中自动略过不良区块的机制的NAND闪存存储器装置的存储器系统的简化方块图。
在各种实施例中，存储器装置可被实施于单一集成电路芯片上、多芯片模块上或经配置为适用特定需要的多个芯片上。在本文中考虑的其他实施例中，存储器装置可具有其他类型的非易失性存储器单元，包含可编程化电阻存储器单元，诸如金属氧化物存储器单元、磁阻式存储器单元或相变类存储器单元等等。此图仅为实例，其不应不恰当地限制本文中的权利要求的范畴。于本领域技术人员将认识到其他改变、修改以及替代。
集成电路中的存储器装置100上具有命令译码器108的控制逻辑电路110包含逻辑，诸如状态机，所述逻辑根据接收到的命令以执行连续读取操作，包含本文中参考图1至图9所描述的操作中的一或多者。控制逻辑电路110输出由图式上的箭头表示的控制信号及总线130上的地址。经应用于总线130上的地址可包含例如控制逻辑电路110中的地址计数器的输出或接收到的命令中所携载的地址。
存储器阵列160可为本文中考虑使用二维或三维阵列技术实施的实施例中的NAND闪存存储器。存储器阵列160被配置于包含存储器单元的多个区块的阵列中。存储器单元的区块包含落入存储器阵列中的地址的指定范围内的存储器单元的集合，且可具有区块地址。在闪存存储器的一些实施例中，擦除操作执行于存储器阵列中的分区(sector)上，所述分区可在擦除操作期间与其他分区电性分割(partitioned electrically)。存储器单元的区块可涵盖单一分区，且因此可称作擦除区块。在其他实施例中，出于本发明技术的目的实施的存储器单元的区块可包含超过一个分区，或存储器单元的其他配置。
输入/输出接口118可被包含在内，其中地址及数据可设置于地址/数据总线114中的共用线上。此外，可部署串行接口(serial interface)。
列译码器140被耦接至沿着存储器阵列160中的列所配置的多个字线145。字线译码器包含于列译码器140中。快取数据控制电路/行译码器170通过多个位线116被耦接至快取电路190以选择快取电路190中的目标数据，以输出自存储器阵列160读取的数据或输入写入至存储器阵列160的数据。地址在线130上自实施命令译码器108及控制器模块的控制逻辑电路110供应至快取数据控制电路/行译码器170及通过字线145耦接至存储器阵列160的列译码器140。
页缓冲器电路180被耦接至沿着存储器阵列160中的行配置的多个位线175以用于自存储器阵列160读取数据及将数据写入至存储器阵列160。页缓冲器电路180通过数据线185被耦接至快取电路190，且可存储数据页。位线175被耦接至页缓冲器电路180，且被耦接至存储器阵列，且可包括全局位线(global bit line；GBL)及本端位线。位线大体上包括较高图案化层(patterned layer)中的导体，其可横穿阵列中的存储器单元的多个区块或分区，且经由选择晶体管连接至区块中的本端位线(local bit lines)。本端位线连接至存储器单元以用于流至位线及来自位线的电流，所述存储器单元转而连接至位线175及页缓冲器电路180中的数据暂存器。在一个实施方案中，页缓冲器可为与存储器阵列相同的宽度。
在读取操作中，数据来自由阵列供应至页缓冲器电路180中的数据暂存器，及经由第二数据线185自数据暂存器至快取电路190，在此实例中，所述快取电路190转而经由数据路径线116而被耦接至输入/输出接口118。此外，输入数据在此实例中自输入/输出接口118而被施加于线116上的快取电路128，且施加于数据线185上的页缓冲器电路180，以用于支持编程操作(program operations)。
输入/输出接口118为数据提供用于存储器装置100外部目的地的通信路径。输入/输出数据及控制信号经由存储器装置100上的输入/输出接口118与控制逻辑电路110之间的数据线115而被移动。在一些实施例中，在存储器装置100内部或外部的其他数据源可被包含，诸如通用处理器或专用应用程序电路，或提供由存储器阵列160支持的芯片上系统功能性的模块的组合。
在图1中所绘示的实例中，控制逻辑电路110包含实施一或多个偏压配置状态机的控制模块，所述一或多个偏压配置状态机控制经由方块120(偏压配置供应电压)中的一或多个电压供应产生或提供的供应电压(诸如包含预充电电压的读取、擦除、验证以及编程电压)的施加，以用于可选编程及读取操作的集合。供应电压被施加至存储器装置100，如由箭头165所绘示。控制电路信号经分布至存储器装置100中的电路，如由箭头164所绘示。
控制逻辑电路110视需要被耦接至快取电路190及存储器阵列160以及集成电路的其他元件。
如习知技术，控制逻辑电路110可包含使用包含状态机的专用逻辑电路实施的模块。在替代性实施例中，控制逻辑电路110可包含使用通用处理器实施的模块，所述模块可实施于相同集成电路上，所述集成电路执行电脑程序以控制存储器装置100的操作。在其他实施例中，可利用专用逻辑电路与通用处理器的组合来实施控制逻辑电路110中的模块。
控制逻辑电路110实施控制器，所述控制器根据在输入/输出接口处接收到的命令及地址，包含用以控制存储器操作的逻辑电路，所述存储器操作包含i)将数据片段流自存储器阵列输出至数据暂存器及将数据片段流自数据暂存器输出至快取的阵列读取操作，及ii)自阵列读取操作解耦以将数据自快取输出至输入/输出接口的快取读取操作。在数据在快取中变得可用时，在主机中的资源变得可用以接收数据时，快取读取操作可通过发出快取命令及控制读取时钟来由主机控制，同时阵列读取操作可在其由连续或依序读取命令初始化之后在内部逻辑的控制下自主地执行。参见2020年1月10日提交的名称为具多个读取命令的连续读取(CONTINUOUS READ WITH MULTIPLE READ COMMANDS)的同在申请中及共同拥有的美国专利申请案第17/061,451号，所述美国专利申请案如同本文中所完全阐述一般以引用的方式并入。
自主阵列读取操作包含产生片段(例如页)地址的序列以自阵列存取数据片段流。如本文中所描述的自主阵列读取在地址的序列的产生中根据不良区块暂存器电路122以在地址的序列的产生中略过由不良区块电路识别的不良区块。
如本文中所述，控制逻辑电路110及/或列译码器140的区块译码器126包含场域可配置之不良区块暂存器电路122。场域可配置之不良区块暂存器电路122可包含识别存储器阵列160中的配置设定数据存储区块(例如，161)中的不良区块(例如，区块1、区块2、区块3)清单179的电路或存储器。场域可配置的不良区块暂存器电路122可包括电路元件，诸如查找表、配置配置暂存器、内容可寻址存储器、比较器以及启用及停用电路以及类似者。场域可配置之不良区块暂存器电路122可通过将数据自配置区块写入至查找表、配置暂存器或内容可寻址存储器来配置。
不良区块清单179可被用于在存储器装置100通电或通过存储器装置100接收经指派不良区块功能命令后，通过将信息传递至电路来使不良区块暂存器电路被配置为具有清单或映射或两者皆是。此外，不良区块清单179可为不良区块暂存器电路的部分。不良区块清单179可存储于装置上的非易失性存储器中，诸如闪存存储器阵列160的预定区内。在其他实施例中，不良区块清单179可存储于定位于存储器装置100的其他部分上的可写入至少一次的配置暂存器中。此配置暂存器可包括闪存存储器单元，或适合特定实施例的其他类型的非易失性存储器单元。
场域可配置之不良区块暂存器电路122可对不良区块清单179作出回应或根据区块暂存器事件而读取不良区块清单179。区块暂存器事件可为复位事件，诸如可发生于芯片通电初始化操作上，接收复位命令，以及自使用者接收经指派不良区块功能命令以识别额外保留区块或额外不良区块以供包含至清单中，或在完成不良区块侦测以便写入不良区块的识别符(identifier)的操作后由控制逻辑电路110进行初始化，或其他类型的事件，诸如计时器或来自主机的复位信号到期(expiration)。在一些实施中，区块暂存器事件可在由装置上的控制器执行操作时自动发生，而无使用者干预。来自不良区块清单179的信息可被应用于对电路进行配置以将略过不良区块的连续读取或依序快取命令映射至由不良区块清单179中的信息所识别的下一可用良好区块。
闪存存储器阵列160可包括浮动栅极(Floating Gate)存储器单元或介电电荷捕获(Dielectric Charge Trapping)存储器单元，所述存储器单元经配置以通过建立对应于所存储电荷的量的多个程序位准而存储多个位每单元(multiple bits per cell)，此又建立存储器单元临限电压VT。本技术可与单位每单元(single-bit-per-cell)闪存及与其他多位每单元(multiple-bit-per-cell)(存储超过一个位每单元的多层单元(例如，MLC、TLC或XLC))及单位每单元(single-bit-per-cell memory)存储器技术(单层单元(SLC))一起使用。在其他实例中，存储器单元可包括可编程化电阻存储器单元、相变存储器单元以及其他类型的非易失性及易失性存储器单元技术。
在所说明实例中，主机102被耦接至存储器装置100上的数据及地址线114，以及未绘示的其他控制端子，诸如芯片选择端子等等，且可将命令或指令提供至场域中的存储器装置100。在一些实例中，主机102可使用串列总线技术、使用共用地址及数据线来耦接至存储器装置。主机102可包括通用处理器、特殊用途处理器、经配置为存储器控制器的处理器或使用存储器装置100的其他处理器。主机102的全部或部分可实施于与存储器相同的集成电路上。
主机102可包含基于来自一或多个应用程序的请求而存储、采集以及更新存储于存储器中的数据的一或多个档案系统。一般而言，主机102亦可包含执行存储器管理功能及可产生存储于存储器中的数据的状态信息(包含作为此类功能的结果而标记数据无效的信息)的其他功能的程序。此类功能可包含例如耗损均衡(wear leveling)、不良区块恢复(bad block recovery)、功率损耗恢复(power loss recovery)、废料收集(garbagecollection)、错误校正等等。此外，主机102可包含应用程序、档案系统、闪存转换层程序(flash translation layer program)及其他组件，其可产生存储于存储器中的数据的状态信息(包含作为此类功能的结果而标记数据无效的信息)。
出于本说明书的目的，电路“可在场域中配置”或“根据场域中的命令”，此是因为其被设计成在由芯片上的逻辑或由客户或使用者制造之后而经配置。场域中配置的实例包含根据通过错误侦测逻辑侦测不良区块而将不良区块数据写入至不良区块信息表，根据起源于识别不良区块的主机系统中的使用者命令而将数据写入至不良区块信息表，根据起源于识别保留区块的主机系统中的使用者命令而将数据写入至不良区块清单179，以及在控制逻辑110中复位及再创建不良区块清单。
在描述用于实施自动略过存储存储器中的连续读取或依序读取操作中的不良区块的实例架构后，在连续读取或依序读取操作后使用配置逻辑机制(如图1的配置逻辑机制)进行的更新/改变不良区块信息及略过区块操作的下一实例将参考图2至图9的状态图及流程图加以描述。
现参考图2的流程图200，将描述用于将区块指派给可配置不良区块清单的不良区块指派操作的实例。在一个实施方案中，区块在运送之前通过使用者在接收装置或其组合之后初始地被指派且被存储于存储器阵列160的非易失性区块中。图2为说明将区块指派给存储器装置(如图1的存储器装置)的可配置不良区块清单的不良区块指派操作的流程图。
在动作202中，区块经指派给不良区块清单。在实施方案中，区块可由构建不良区块清单的存储器装置100的供应商指派。初始不良区块清单可在装置的运送之前被构建。举例而言，额外区块可在测试期间在写入(程序化或擦除)操作失败的情况下被添加至不良区块清单。在一些实施方案中，存储器装置100为使用者提供指派不良区块功能以将区块指派给不良区块清单。在一些实施方案中，供应商及使用者两者可将区块指派给不良区块清单(例如在通过供应商运送之前的初始不良区块清单)且将由使用者指派的额外区块指派给不良区块清单(例如在操作期间的运行不良区块清单)。
在动作204中，不良区块清单信息写入至存储器装置100的存储器阵列160中的不良区块清单179。
在动作206中，不良区块信息自不良区块清单179下载至不良区块暂存器电路122。在写入操作之后，主机可确认不良区块信息成功地写入至不良区块清单配置。
部分中描述的方法的其他实施方案可包含存储可由处理器执行以执行上文所描述的方法中的任一者的指令的非暂时性电脑可读存储媒体。此部分中描述的方法的又另一实施方案可包含包含存储器及可操作以执行存储于存储器中的指令以执行上文所描述的方法中的任一者的一或多个处理器的系统。
现参考图3A的流程图300A及图4A的状态图420以及分别图4B及图4C的流程图400B及流程图400C，将描述处理实施自动略过读取操作中的不良区块的实例。图3A为说明其中在内部操作期间自动略过不良区块以读取存储器装置(如图1的存储器装置)的下一页的读取操作的流程图，且图4A为说明由不良区块略过操作(如图3A的不良区块略过操作)引起的存储器装置的实例连续或依序读取事务(read transaction)的状态图。现将描述在依序或连续数据读取期间略过不良区块的代表性过程。
在图3A中，初始化读取(在本文中亦称为阵列读取)操作以自存储器获得下一依序页Y至页缓冲器电路180中。流程图300A的读取操作可被初始化以作为处理图4A的页读取命令(C1)422或来自快取命令(C2)读取的部分，而图4A的页读取命令(C1)422或来自快取命令(C2)读取的部分作为由主机102发出至存储器装置100的依序读取或连续读取命令的一部分。参考图4A、图4B以及图4C，不良区块可在状态422、状态424的任一者或两者中被略过，在所述状态中，页读取命令(C1)或来自快取命令(C2)的读取分别开始读取区块A的页Y。
在动作304中，列地址被递增。准备以使存储器装置100在后续页读取中自存储器阵列160读取下一依序页Y+1至页缓冲器电路180中。
在动作306中，存储器装置100检查以查看是否区块边界被越过。存在用于判定区块边界是否被越过的许多不同种类的设计实施方案。举例而言，通过将区块地址与先前地址进行比较以查看区块是否不同。参考图3B中所绘示的地址定义300B，另一方式为检查页地址是否为0；若页地址＝0，则此将为新区块。若新页的区块不同于最后一个页的区块，则控制传送至动作308，否则，控制传送至动作312。
在动作308及动作310中，一起实施用于逐步通过区块以搜寻下一良好区块的机制，新区块通过相对于不良区块清单179检查新区块的地址而经检查新区块是否为不良区块。若新区块为不良区块，则在动作310中，区块地址被递增，且控制再次传送至动作310以检查下一新区块是否为不良区块。动作308及动作310因此递增通过不良区块清单179中的不良区块直至找到良好下一区块(B+N)。接着控制传送至动作312。参考图4A、图4B以及图4C，图4A及图4B绘示其中已通过动作308及动作310的操作略过N个区块的状态424，从而使得读取操作能够在状态428中继续读取自区块B+N的页0(由动作308侦测的第一非不良区块)持续地开始的数据。继续参看图4A及参考图4C，亦可在读取操作的状态422中略过不良区块。一些实施方案将在状态422及状态424的一个状态中略过不良区块，一些实施方案将在状态422、状态424中的另一者中略过不良区块，且一些实施方案将在两个状态422、状态424中略过不良区块。
在动作312中，读取操作前进至自下一良好区块B+N读取数据。在第一实例中，其中在在图4A的状态424中处理来自快取命令C2的读取时区块被略过，通过图4B中所描绘的流程430来说明动作312中的读取的继续处理。图4B说明用于在连续或依序读取的上下文中实施略过不良区块的处理的数据流。在图式中，水平轴线表示时间，每一竖直层级对应于如下的特定数据移动：
0-1：接收新页的页读取命令C1。
0-2：接收快取命令C2以读取数据。
1：将页数据及ECC自存储器阵列移动至页缓冲器(两半)。
2-1：将数据自页缓冲器的第一半移动至缓冲器BUF_A。
2-2将数据自页缓冲器的第二半移动至缓冲器BUF_B。
3-1：在缓冲器BUF_A中针对错误侦测及校正应用ECC逻辑。
3-2：在缓冲器BUF_B中针对错误侦测及校正施加ECC逻辑。
4-1：在I/O接口中将数据自缓冲器BUF_A移动至数据路径。
4-2：在I/O接口中将数据自缓冲器BUF_B移动至数据路径。
在开始时在层级0-1处页读取命令C1被接收，从而提供页Y的开始地址。如针对页Y由区间400B内的元件所指示的沿对角线降至层级4-2，在层级1页Y的数据被加载至页缓冲器中(422)。在层级2-1处页的第一半自页缓冲器被加载至缓冲器BUF_A中。此外，在稍后时间(或同时)在层级2-2处页的第二半被加载至缓冲器BUF_B中。在层级3-1处，在页Y的第一半在缓冲器BUF_A中时，ECC电路在页的第一半中的一或多个ECC块上被执行。稍后，在层级3-2处，在页Y的第二半在缓冲器BUF_B中时，ECC在页的第二半中的一或多个ECC块上被执行。最后，在层级4-1处，在层级0-2处快取命令C2被接收时页Y的第一半被提供至I/O接口以作为输出提供。在层级4-2处，页的与第一半连续的第二半经被提供至I/O接口。如本文中所描述，动作302至动作310可在快取命令C2处理(图4A的424)(来自快取的读取)期间略过可携载连续读取序列中的下一页的地址的任何不良区块。连续读取(区间401、区间402、区间403、区间404…)的序列可以在此序列中被执行，从而对一连串命令作出回应以输出其中自动略过不良区块的页串流。重新参考图3A，在图4A及图4B的状态424中，动作308、动作310略过N个不良区块，从而使得能够在状态428中读取自下一良好区块B+N的页0开始的数据(且在状态429中继续下一良好区块B+N的后续页1)。图4B中所绘示的程序为控制器对一连串命令作出回应以输出页串流的实例。控制器根据第一命令以初始化连续页读取操作，以将串流中的第一经寻址页自存储器阵列传递至页缓冲器，且将第一经寻址页经由数据路径电路移动至接口。控制器根据在读取延迟之后接收到且包含下一页地址的第一串流内命令以(启用)输出来自I/O数据单元中的接口的第一经寻址页。
在第二实例中，通过图4C中所描绘的流程440来说明继续动作312中的读取的处理。图4C说明用于在连续或依序读取的上下文中实施略过不良区块的处理的数据流。在图式中，水平轴线表示时间，每一竖直层级对应于如下的特定数据移动：
0-1：接收第一页的第一页读取命令C1。
0-2：接收第二页的第一串流内页读取命令C2。
1：将页数据及ECC自存储器阵列移动至页缓冲器(两半)。
2：将页数据自页缓冲器移动至缓冲器2_BUF_A及缓冲器2_BUF_B。
3-1：将数据自缓冲器2_BUF_A中的页的第一半移动至缓冲器3_BUF_A。
3-2将数据自缓冲器2_BUF_B中的页的第二半移动至缓冲器3_BUF_B。
4-1：在缓冲器3_BUF_A中针对错误侦测及校正应用ECC逻辑。
4-2：在缓冲器3_BUF_B中针对错误侦测及校正应用ECC逻辑。
5-1：在I/O接口中将数据自缓冲器3_BUF_A移动至数据路径。
5-2：在I/O接口中将数据自缓冲器3_BUF_B移动至数据路径。
出于清楚起见，图4C中序列命令的结束不被说名。参见2019年8月6日提交的名称为快速页连续读取(FAST PAGE CONTINUOUS READ)的同在申请中及共同拥有的美国专利申请案第16/533,463号，所述美国专利申请案如同本文中所完全阐述一般以引用的方式而被并入。
在图4C中，第一页读取命令C1在区间400C中在层级0-1处被接收，从而识别序列的第一页(页Y)。针对页Y沿对角线降至层级5-2，页Y的数据在层级1处被加载至页缓冲器中。页Y的数据自页缓冲器在来自下一页Y+1的数据被加载至页缓冲器之前在此实施例中的图式的层级2处的单一传递中被加载至第一缓冲器层级中，所述第一缓冲器层级包含缓冲器2_BUF_A及缓冲器2_BUF_B。在将页Y的数据被移出页缓冲器、移动至数据路径电路中之后，页Y+1的数据被移动至页缓冲器中。
随后，在层级3-1处，来自缓冲器2_BUF_A的数据被传递至第二缓冲器层级中的缓冲器3_BUF_A。其后或同时，在层级3-2处，来自缓冲器2_BUF_B的数据被传递至第三缓冲器层级中的缓冲器3_BUF_B。
在层级4-1中，ECC电路在缓冲器3_BUF_A中的页Y的ECC块上操作。在层级4-2处，ECC电路在缓冲器3_BUF_B中的页Y的ECC块上操作。
其后，在层级5-1处，可在接口处获得缓冲器3_BUF_A中的页Y的数据。
在层级5-2处，可在接口处获得缓冲器3_BUF_B中的页Y的数据。
在区间400C中的第一页读取命令C1之后，在tR之后在区间411中第一串流内页读取命令C2被接收，同时在与C2对准的接口处页Y的数据被输出(层级5-1)。
如图4C中所说明，页Y+1的数据穿过数据路径电路，因此可在ECC电路的操作之后在I/O接口处以与页Y的末端相连的方式获得所述数据。程序如图4C中所说明以管线化方式经由数据路径电路继续，直至连续读取操作被终止为止。
重新参考图3A，在图4A及图4C的状态422中，动作308、动作310略过N个不良区块以开始使得能够在状态428中读取自下一良好区块B+N的页0开始的数据(且在状态429中继续下一良好区块B+N的后续页1)。
此部分中描述的方法的其他实施方案可包含存储可由处理器执行以执行上文所描述的方法中的任一者的指令的非暂时性电脑可读存储媒体。此部分中描述的方法的又另一实施方案可包含包含存储器及可操作以执行存储于存储器中的指令以执行上文所描述的方法中的任一者的一或多个处理器的系统。
值得注意的是，在某些实施方案中存储器芯片的读取效能可在阵列中存在许多连续不良区块的例子中被降低。此可发生，此是因为若存在过多连续不良区块，则存储器芯片将花费额外时间来定位下一良好区块。随后，转向参考图4A及图4B、图5A及图5B以及图6A及图6B解决此问题的另一实施方案。
有时可出现连续的不良区块。随后，描述本发明的技术的实施解决此情境，其中芯片首先检查新区块是否为连续不良区块的集合中的第一不良区块且若新区块为连续不良区块的集合中的第一不良区块，则继续下一良好区块。现参考图5A的流程图500A及图4A的状态图420、分别图4B及图4C的流程图400B及流程图400C以及图6A的连续不良区块信息620A的图式600，将描述处理实施自动略过读取操作中的连续不良区块的群组的实例。图5A为说明其中自动略过存储器装置(如图1的存储器装置)的连续不良区块的群组的读取操作的流程图，且图6A为说明存储器装置(如图1的存储器装置)的连续或依序读取事务中的实例不良区块信息的图式。现将描述在依序或连续数据读取期间略过连续不良区块的代表性过程。
在图5A中，初始化读取操作以自存储器获得下一依序页至页缓冲器电路180中。流程图500A的读取操作可经初始化作为处理作为由主机102发出至存储器装置100的依序读取或连续读取命令的一部分的图4A的页读取命令(C1)422或来自快取命令(C2)的读取424的部分。返回参考图4A、图4B以及图4C，可在状态422、状态424的任一者或两者中略过不良区块，其中页读取命令(C1)或来自快取命令(C2)的读取分别开始读取区块A的页Y。
在动作504中，列地址被递增。准备使以存储器装置100在后续页读取中自存储器阵列160读取下一依序页Y+1至页缓冲器电路180中。
在动作506中，存储器装置100被检查以查看是否越过区块边界。存在用于判定是否越过区块边界的许多不同种类的设计实施方案。举例而言，通过将区块地址与先前地址进行比较以查看区块是否不同。参考图3B中所绘示的地址定义300B，另一方式为检查页地址是否为0；若页地址＝0，则此将为新区块。若新页的区块不同于最后一个页的区块，则控制传送至动作508，否则，控制传送至动作512。
在动作508中，存储器装置100基于图6A的所存储连续不良区块信息620A而判定区块为连续不良区块的群组的由连续不良区块信息620A的不良区块地址622所指示的第一不良区块。若区块为连续不良区块的集合的第一不良区块，则控制传送至动作510。
在动作510中，下一区块地址经设置为连续不良区块信息620A的下一良好区块地址624。读取流程接着传送至动作512，其中若区块为连续不良区块中的第一不良区块，则存储器装置100将去往下一良好区块。
重新参考图4A、图4B以及图4C，图4A及图4B绘示状态424，其中N个区块已通过动作508及动作510的操作而被略过，从而使得读取操作能够在状态428中继续读取自区块B+N的页0(由动作508侦测的第一非不良区块)持续开始的数据。继续参看图4A及参考图4C，不良区块亦可在读取操作的状态422中被略过。一些实施方案将在状态422及状态424的一个状态中略过不良区块，一些实施方案将在状态422、状态424中的另一者中略过不良区块，且一些实施方案将在两个状态422、状态424中略过不良区块。
在动作512中，读取操作前进至以类似于上文参考图4A、图4B以及图4C所描述的动作的方式自下一良好区块B+N读取数据。
在替代方法中，存储不良区块信息所需的暂存器的数目可被减小。现参考图5B的流程图500B及图6B的连续不良区块信息620B的图式600，随后描述其中不良区块暂存器包含不良区块地址622B及至下一良好区块地址位移624B的实施方案。因为相较于表示下一良好区块地址所需的数目的大小，表示至下一良好区块地址位移624B所需的数目的大小将显着更小，故存储位移代替存储下一地址需要更少暂存器空间。现将描述通过图5B中说明的流程图500B描绘处理实施使用下一良好区块地址位移624B自动略过读取操作中的连续不良区块的群组的实例。
在图5B中，动作504B、动作506B、动作508B以及动作512B基本上映射图5A中的其相似编号对应物。在动作510B中，然而，通过添加不良区块地址622B及下一良好区块地址位移624B，读取自的下一区块的区块地址被获得。
连续不良区块信息620A、连续不良区块信息620B可在各种存储器装置实施方案中以一或多种方式被创建。在一个实施方案中，连续不良区块信息来源于在通电操作及指派不良区块操作期间通过存储器芯片对不良区块信息的分析。替代地，且参考图7，在主机102协助下经由“指派区块跳转”(assign block jump)功能来建构连续不良区块信息。在此实施方案中，主机102发出将不良区块信息提供至装置的命令。命令可具有由图7说明的命令格式720，例如，其中命令722将不良区块地址724及下一良好区块地址726提供至存储器装置100。此信息将在通电操作期间通过指派不良区块操作及指派区块跳转操作分别被写入至配置没定数据存储区块161的不良区块清单179且被下载至控制逻辑电路110。
此部分中描述的方法的其他实施方案可包含存储可由处理器执行以执行上文所描述的方法中的任一者的指令的非暂时性电脑可读存储媒体。此部分中描述的方法的又另一实施方案可包含包含存储器及可操作以执行存储于存储器中的指令以执行上文所描述的方法中的任一者的一或多个处理器的系统。
在查看实施略过连续区块的存储器装置后，随后转向另一芯片实施方案，所述另一芯片实施方案体现用以执行多个连续不良区块侦测的技术，由此减少区块侦测时间且使得实施方案能够提供参考图4A及图4B、图8A及图8B以及图9的经改良读取效能。
在另一实施例中，芯片首先同时检查新区块是否为连续不良区块的N个集合中的第一不良区块。传统上N个连续区块情况为2m区块。对于2m区块，较高区块地址相同且较低m个区块地址不同。实施细节判定N或m的适当值(基本上为设计点)。其为裸晶大小(diesize)与效能之间的权衡；m越大将耗费更多裸晶大小(die size)以用于同时不良区块检查，因此在当前较佳实施方案中，采用m≤3。在一些实施方案中，区块修复方案可用于视需要或视希望避免过多连续不良区块。参考图9的以下实例说明具有图9中的八个连续区块922、区块924、区块926、区块928、区块930、区块932、区块934以及区块936的连续不良区块信息920的实例。
现参考图8A的流程图800及图4A的状态图420以及分别图4B及图4C的流程图400B及流程图400C以及图9的连续不良区块信息920的图式900，将描述处理实施自动略过读取操作中的连续不良区块的群组的实例。图8A为说明其中自动略过存储器装置(如图1的存储器装置)的连续不良区块的群组的读取操作的流程图，且图9为说明侦测存储器装置(如图1的存储器装置)的连续或依序读取事务的N个连续区块中的不良区块信息的实例的图式。现将描述在依序或连续数据读取期间略过连续不良区块的代表性过程。
在图8A中，初始化读取操作以自存储器获得下一依序页至页缓冲器电路180中。流程图800A的读取操作可经初始化作为处理作图4A的页读取命令(C1)或来自快取命令(C2)读取的部分，而图4A的页读取命令(C1)或来自快取命令(C2)读取的部分作为由主机102发出至存储器装置100的依序读取或连续读取命令的一部分。重新参考图4A、图4B以及图4C，可在状态422、状态424的任一者或两者中略过不良区块，其中页读取命令(C1)或来自快取命令(C2)的读取分别开始读取区块A的页Y。
在动作804中，列地址被递增。准备以使存储器装置100在后续页读取中自存储器160读取下一依序页Y+1至页缓冲器180中。
在动作806中，存储器装置100检查以查看是否区块边界被越过。存在用于判定区块边界是否被越过的许多不同种类的设计实施方案。举例而言，通过将区块地址与先前地址进行比较以查看区块是否不同。参考图3B中所绘示的地址定义300B，另一方式为检查页地址是否为0；若页地址＝0，则此将为新区块。若新页的区块不同于最后一个页的区块，则控制传送至动作808以执行群组不良区块检查；否则，控制传送至动作812。
现参考图8B及图9，通过图8B中所绘示的流程图更详细地描绘用于执行动作808的群组区块检查的处理，其中存储器装置100基于存储图9的连续不良区块信息920的不良区块清单179而同时侦测N个连续区块(922、924、926、928、930、932、934以及936)。在图9中，若区块地址为BA[11：0]且连续不良区块信息920的每一群组为8个区块，区块(例如，922、924、926、928、930、932、934以及936)，则每一群组将为具有相同BA[11：3]的8个区块。以此方式，对N个连续区块的不良区块检查仅使用处理(诸如图8B中所绘示的流程图的处理)来检查具有相同群组BA[11：3]的所有不良区块。
在图8B中，执行对代表性群组BA[11：3]的不良区块检查。
在动作824中，检查通过设置新区块的起始区块BA[2：0]＝BA[2：0]而开始。
在动作826中，检查具有相同群组区块地址BA[11：3]的所有不良区块。
在动作828中，控制逻辑判定是否任何良好区块＞＝起始区块BA[2：0]？若答案为否，则控制流动至动作830以复位及选取下一群组。否则，控制流动至动作832。
在动作830中，通过以下来检查区块的下一群组：设置起始区块BA[2∶0]＝000b，使群组区块地址BA[11∶3]递增，以及将控制传送回至动作826以再次检查具有相同(下一)群组区块地址BA[11：3]的所有不良区块。
在动作832中，下一良好区块地址被发现为BA[11：3]且下一良好区块被发现为BA[2：0]。
重新参考图4A、图4B以及图4C，图4A及图4B绘示状态424，其中N个区块已通过动作808的操作而被略过，从而使得读取操作能够在状态428中继续读取自区块B+N的页0(由动作808侦测的第一非不良区块)持续开始的数据。继续参看图4A及参考图4C，亦可在读取操作的状态422中略过不良区块。一些实施方案将在状态422及状态424的一个状态中略过不良区块，一些实施方案将在状态422、状态424中的另一者中略过不良区块，且一些实施方案将在两个状态422、状态424中略过不良区块。
在动作812中，读取操作前进至以类似于上文参考图4A、图4B以及图4C所描述的动作的方式自下一良好区块B+N读取数据。
此部分中描述的方法的其他实施方案可包含存储可由处理器执行以执行上文所描述的方法中的任一者的指令的非暂时性电脑可读存储媒体。此部分中描述的方法的又另一实施方案可包含包含存储器及可操作以执行存储于存储器中的指令以执行上文所描述的方法中的任一者的一或多个处理器的系统。
上文描述或所提及的任何数据结构及程序码根据电脑可读存储媒体上的许多实施而被存储，所述电脑可读存储媒体可为可存储由电脑系统使用的程序码及/或数据的任何装置或媒体。此包含但不限于易失性存储器、非易失性存储器、特殊应用集成电路(application-specific integrated circuit；ASIC)、场域可编程化栅极阵列(field-programmable gate array；FPGA)、磁性及光学存储装置或现已知或之后开发的能够存储电脑可读媒体的其他媒体，所述磁性及光学存储装置诸如磁碟机、磁带、光盘(compactdisc；CD)、数字通用光盘或数字视频光盘(digital versatile disc/digital videodisc；DVD)。
位组(byte)为许多集成电路逻辑及存储器电路中使用的基础存储单元，且包括八个位。基础存储单元可具有其他大小，包含例如一个位、两个位、四个位、16个位等等。因此，上文阐述及在其他实例中本文中利用术语位组所描述的的存储器装置的描述大体上应用于具有存储单元或存储单元的集合的使用不同大小的存储单元的电路，如将通过替换术语位组或位组的集合所描述。此外，在一些实施例中，不同大小的存储单元可用于单一命令序列，诸如与八位存储单元组合的一或多个四位存储单元。
本文中描述一种具有控制器逻辑电路的装置及一种方法，所述方法根据(i)将数据片段流自存储器阵列输出至数据暂存器及将数据片段流自数据暂存器输出至快取的阵列读取操作，及(ii)自阵列读取操作解耦以自快取输出数据的快取读取操作。
描述一种具有控制器逻辑电路的装置及一种方法，所述方法根据(i)将数据片段流自存储器阵列输出至数据暂存器及将数据片段流自数据暂存器输出至快取的阵列读取操作，及(ii)自阵列读取操作解耦以自快取输出数据的快取读取操作，包含回应性地检查在阵列读取操作中读取的区块集合中的区块的完整性。
描述一种具有控制器逻辑电路的装置及一种方法，所述方法根据(i)将数据片段流自存储器阵列输出至数据暂存器及将数据片段流自数据暂存器输出至快取的阵列读取操作，及(ii)自阵列读取操作解耦以自快取输出数据的快取读取操作，包含回应性地检查在阵列读取操作中读取的区块集合中区块的完整性，由此实现略过指示为不良的区块。
描述一种具有控制器逻辑电路的装置及一种方法，所述方法根据(i)将数据片段流自存储器阵列输出至数据暂存器及将数据片段流自数据暂存器输出至快取的阵列读取操作，及(ii)自阵列读取操作解耦以自快取输出数据的快取读取操作，包含回应性地检查在阵列读取操作中读取的区块集合的区块的完整性，由此实现在来自快取操作的读取期间略过指示为不良的区块。
描述一种具有控制器逻辑电路的装置及一种方法，所述方法根据(i)将数据片段流自存储器阵列输出至数据暂存器及将数据片段流自数据暂存器输出至快取的阵列读取操作，及(ii)自阵列读取操作解耦以自快取输出数据的快取读取操作，包含通过逻辑电路检查阵列读取操作中的区块来回应性地检查在阵列读取操作中读取的区块集合中的区块的完整性，且每当检查的结果指示阵列读取操作中的区块为不良区块时，使地址被递增至下一区块，由此实现在来自快取操作的读取期间略过指示为不良的区块。
描述一种具有控制器逻辑电路的装置及一种方法，所述方法根据(i)将数据片段流自存储器阵列输出至数据暂存器及将数据片段流自数据暂存器输出至快取的阵列读取操作，及(ii)自阵列读取操作解耦以自快取输出数据的快取读取操作，包含通过逻辑电路将阵列读取操作中的区块与连续不良区块的集合的第一不良区块的不良区块信息进行比较来回应性地检查在阵列读取操作中读取的区块集合中区块的完整性，且每当比较的结果指示阵列读取操作中的区块为连续不良区块集合的第一不良区块时，获得下一良好区块的地址，由此实现在来自快取操作的读取期间略过指示为不良的区块。
描述一种具有控制器逻辑电路的装置及一种方法，所述方法根据(i)将数据片段流自存储器阵列输出至数据暂存器及将数据片段流自数据暂存器输出至快取的阵列读取操作，及(ii)自阵列读取操作解耦以自快取输出数据的快取读取操作，包含通过逻辑电路将阵列读取操作中的区块与连续不良区块的集合的第一不良区块的不良区块信息进行比较来回应性地检查在阵列读取操作中读取的区块集合中区块的完整性，且每当比较的结果指示阵列读取操作中的区块为连续不良区块集合的第一不良区块时，获得下一良好区块的地址，由此实现在来自快取操作的读取期间略过指示为不良的区块，且逻辑电路进一步实施在通电操作期间分析不良区块信息及回应性地添加由分析产生的任何不良区块信息作为数据影像设置配置中的新不良区块清单条目。
描述一种具有控制器逻辑电路的装置及一种方法，所述方法根据(i)将数据片段流自存储器阵列输出至数据暂存器及将数据片段流自数据暂存器输出至快取的阵列读取操作，及(ii)自阵列读取操作解耦以自快取输出数据的快取读取操作，包含通过逻辑电路将阵列读取操作中的区块与连续不良区块集合中的第一不良区块的不良区块信息进行比较来回应性地检查在阵列读取操作中读取的区块集合中区块的完整性，且每当比较的结果指示阵列读取操作中的区块为连续不良区块集合的第一不良区块时，获得下一良好区块的地址，由此实现在来自快取操作的读取期间略过指示为不良的区块，且逻辑电路进一步实施自主机接收经指派的不良区块命令及回应性地添加不良区块信息作为数据影像设置配置中的新不良区块清单条目。
描述一种具有控制器逻辑电路的装置及一种方法，所述方法根据(i)将数据片段流自存储器阵列输出至数据暂存器及将数据片段流自数据暂存器输出至快取的阵列读取操作，及(ii)自阵列读取操作解耦以自快取输出数据的快取读取操作，包含回应性地检查在阵列读取操作中读取的区块的集合中的区块的完整性，逻辑电路实质上同时将阵列读取操作中的区块与N个连续区块的群组的第一不良区块的不良区块信息进行比较，且每当比较的结果指示阵列读取操作中的区块为连续不良区块集合的第一不良区块时，获得下一良好区块的地址；另外使群组递增且与N个连续区块的下一群组进行比较，由此实现在来自快取操作的读取期间略过指示为不良的区块。
描述一种具有控制器逻辑电路的装置及一种方法，所述方法根据(i)将数据片段流自存储器阵列输出至数据暂存器及将数据片段流自数据暂存器输出至快取的阵列读取操作，及(ii)自阵列读取操作解耦以自快取输出数据的快取读取操作，包含回应性地检查在阵列读取操作中读取的区块集合中的区块的完整性，逻辑电路实质上同时将阵列读取操作中的区块与N个连续区块的群组的第一不良区块的不良区块信息进行比较，且每当比较的结果指示阵列读取操作中的区块为连续不良区块集合的第一不良区块时，获得下一良好区块的地址；另外使群组递增且与N个连续区块的下一群组进行比较，其中N通过2m来判定；其中m为整数，诸如1、2、3等等，由此实现在来自快取操作的读取期间略过指示为不良的区块。
描述一种具有控制器逻辑电路的装置及一种方法，所述方法根据(i)将数据片段流自存储器阵列输出至数据暂存器及将数据片段流自数据暂存器输出至快取的阵列读取操作，及(ii)自阵列读取操作解耦以自快取输出数据的快取读取操作，包含回应性地检查在阵列读取操作中读取的区块的集合中区块的完整性，逻辑电路检查阵列读取操作中的区块是否来自先前阵列读取操作的不同区块，且每当检查的结果指示阵列读取操作中的区块来自不同区块时，逻辑电路检查区块是否为不良区块，由此实现在来自快取操作的读取期间略过指示为不良的区块。
本文中描述说明通过存储器控制器或通过存储器装置执行的逻辑的多个流程图。逻辑可使用存储于电脑系统可存取存储器中的电脑程序程序化的处理器来实施，且可由处理器、由专用逻辑硬件(包含场域可编程化集成电路)以及由专用逻辑硬件及电脑程序的组合执行。利用本文中的所有流程图，应了解可组合、并行执行或以不同序列执行许多步骤而不影响所实现功能。在一些情况下，如读者将了解，只要亦进行某些其他改变，步骤的重新配置将实现相同结果。在其他情况下，如读者将了解，只要满足某些条件，步骤的重新配置将实现相同结果。此外，将了解，本文中的流程图仅绘示相关于理解本发明的步骤，且将理解，可在所绘示的那些步骤之前、之后以及之间执行用于实现其他功能的大量额外步骤。
尽管参考上文详述的较佳实施例及实例公开本发明，但应理解，这些实例意欲为说明性而非限制性意义。经考虑在所属领域的技术人员将容易地想到修改及组合，所述修改及组合将在本发明的精神及随附的权利要求的范畴内。

Claims (20)

1.一种存储器装置，其特征在于，包括：
存储器阵列；
数据暂存器，可操作地耦接至所述存储器阵列；
快取，可操作地耦接至所述数据暂存器；
输入输出接口，可操作地耦接至所述快取；
不良区块电路，用以识别所述存储器阵列中的不良区块；以及
控制器，根据在所述输入输出接口处接收到的命令及地址，包含用以控制存储器操作的逻辑电路，所述存储器操作包含将数据片段流自所述存储器阵列输出至所述数据暂存器及将数据片段流自所述数据暂存器输出至所述快取的阵列读取操作，以及自所述阵列读取操作解耦以将数据自所述快取输出至所述输入输出接口的快取读取操作，
其中所述阵列读取操作包含产生片段地址的序列以自所述阵列存取所述数据片段流，且根据所述不良区块电路而在产生所述片段地址的所述序列中略过由所述不良区块电路识别的不良区块。
2.根据权利要求1所述的存储器装置，其特征在于，还包含用以控制以下操作的逻辑电路：
检查所述阵列读取操作中的区块，且每当所述检查的结果指示所述阵列读取操作中的所述区块为不良区块时，使地址递增至下一区块，由此一次一个地略过不良区块。
3.根据权利要求1所述的存储器装置，其特征在于，还包含用以控制以下操作的逻辑电路：
将所述阵列读取操作中的区块与连续不良区块集合的第一不良区块的不良区块信息进行比较，以及
每当比较的结果指示所述阵列读取操作中的所述区块为所述连续不良区块集合的所述第一不良区块时，获得下一良好区块的地址；由此略过所述连续不良区块的所述集合中的剩余不良区块。
4.根据权利要求3所述的存储器装置，其特征在于，获得下一良好区块的地址包含：
自数据影像设置配置中的不良区块清单条目获得下一良好区块的地址。
5.根据权利要求4所述的存储器装置，其特征在于，还包含将所述数据影像设置配置存储在所述阵列中的逻辑电路。
6.根据权利要求5所述的存储器装置，其特征在于，所述不良区块电路实施一或多个不良区块暂存器，所述不良区块暂存器接收表示不良区块的一或多个条目。
7.根据权利要求1所述的存储器装置，其特征在于，还包含用以控制以下操作的逻辑电路：
在通电操作期间分析不良区块信息且回应性地添加由所述分析产生的任何不良区块信息作为数据影像设置配置中的新不良区块清单条目。
8.根据权利要求1所述的存储器装置，其特征在于，还包含用以控制以下操作的逻辑电路：
根据来自主机的经指派的不良区块命令，添加不良区块信息作为数据影像设置配置中的新不良区块清单条目。
9.根据权利要求1所述的存储器装置，其特征在于，还包含用以控制以下操作的逻辑电路：
同时将所述阵列读取操作中的区块与N个连续区块群组中的第一不良区块的不良区块信息进行比较；以及
每当比较的结果指示所述阵列读取操作中的所述区块为所述N个连续不良区块群组中的所述第一不良区块时，获得下一良好区块的地址；另外使所述群组递增且与所述N个连续区块的下一群组进行比较。
10.根据权利要求9所述的存储器装置，其特征在于，N通过2m来判定，其中m为整数值。
11.根据权利要求1所述的存储器装置，其特征在于，还包含用以控制以下操作的逻辑电路：
检查所述阵列读取操作中的区块是否来自先前阵列读取操作的不同区块；以及
每当所述检查的结果指示所述阵列读取操作中的所述区块来自不同区块时，检查所述区块是否为不良区块。
12.根据权利要求1所述的存储器装置，其特征在于，存储于非易失性存储器中的不良区块信息在通电期间经读取至不良区块暂存器中。
13.根据权利要求1所述的存储器装置，其特征在于，不良区块暂存器将不良区块信息存储在由控制逻辑电路及列译码器中选出的一者中。
14.一种在非易失性存储器中略过不良区块的操作方法，其特征在于，所述方法包括：
根据在所述非易失性存储器的输入输出接口处接收到的命令及地址，执行以下操作：
阵列读取操作，包括：
将数据片段流自存储器阵列输出至数据暂存器，以及
将数据片段流自所述数据暂存器输出至快取，以及
自所述阵列读取操作解耦的快取读取操作，包括：
将数据自所述快取输出至所述输入输出接口；以及
其中所述阵列读取操作更包含：
产生片段地址的序列以存取自所述存储器阵列输出的所述数据片段流；以及
根据来自不良区块电路的指示，在产生所述片段地址的所述序列中略过由所述不良区块电路识别的不良区块。
15.根据权利要求14所述的略过不良区块的操作方法，其特征在于，还包含：
在通电操作期间分析不良区块信息；以及
回应性地添加由所述分析产生的任何不良区块信息作为不良区块清单中的新不良区块清单条目。
16.根据权利要求15所述的略过不良区块的操作方法，其特征在于，还包含：
自主机接收经指派的不良区块命令；以及
回应性地添加不良区块信息作为不良区块清单中的新不良区块清单条目。
17.根据权利要求14所述的略过不良区块的操作方法，其特征在于，略过由所述不良区块电路识别的不良区块还包括：
检查所述阵列读取操作中的区块，且每当所述检查的结果指示所述阵列读取操作中的所述区块为不良区块时，使地址递增至下一区块，由此一次一个地略过不良区块。
18.根据权利要求14所述的略过不良区块的操作方法，其特征在于，略过由所述不良区块电路识别的不良区块还包括：
将所述阵列读取操作中的区块与连续不良区块集合的第一不良区块的不良区块信息进行比较，以及
每当比较的结果指示所述阵列读取操作中的所述区块为所述连续不良区块集合的所述第一不良区块时，获得下一良好区块的地址；由此略过所述连续不良区块的所述集合中的剩余不良区块。
19.根据权利要求18所述的略过不良区块的操作方法，其特征在于，获得地址还包括：
自数据影像设置配置中的不良区块清单条目获得下一良好区块的地址。
20.根据权利要求14所述的略过不良区块的操作方法，其特征在于，略过由所述不良区块电路识别的不良区块还包括：
同时将所述阵列读取操作中的区块与N个连续区块群组中的第一不良区块的不良区块信息进行比较；以及
每当比较的结果指示所述阵列读取操作中的所述区块为所述N个连续不良区块群组中的所述第一不良区块时，获得下一良好区块的地址；另外使所述群组递增且与N个连续区块的下一群组进行比较。
CN202110855376.0A 2021-06-08 2021-07-28 存储器装置及其略过不良区块的操作方法 Pending CN115458021A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/341,821 US20220392562A1 (en) 2021-06-08 2021-06-08 Automatically skip bad block in continuous read or sequential cache read operation
US17/341,821 2021-06-08

Publications (1)

Publication Number Publication Date
CN115458021A true CN115458021A (zh) 2022-12-09

Family

ID=84285336

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110855376.0A Pending CN115458021A (zh) 2021-06-08 2021-07-28 存储器装置及其略过不良区块的操作方法

Country Status (3)

Country Link
US (1) US20220392562A1 (zh)
CN (1) CN115458021A (zh)
TW (1) TW202248861A (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8446787B2 (en) * 2008-11-20 2013-05-21 Micron Technology, Inc. Replacing defective memory blocks in response to external addresses
US9128822B2 (en) * 2012-06-22 2015-09-08 Winbond Electronics Corporation On-chip bad block management for NAND flash memory
US9971647B2 (en) * 2014-07-31 2018-05-15 Winbond Electronics Corporation Apparatus and method for programming ECC-enabled NAND flash memory
KR20220001222A (ko) * 2020-06-29 2022-01-05 에스케이하이닉스 주식회사 베드 블록을 처리하는 메모리 시스템 및 동작 방법

Also Published As

Publication number Publication date
TW202248861A (zh) 2022-12-16
US20220392562A1 (en) 2022-12-08

Similar Documents

Publication Publication Date Title
US6788575B2 (en) Nonvolatile memory
US6798696B2 (en) Method of controlling the operation of non-volatile semiconductor memory chips
US8001356B2 (en) Methods and apparatus for reallocating addressable spaces within memory devices
CN109003641B (zh) 存储设备及其操作方法
US11288019B2 (en) Memory management method and storage controller
US10747660B2 (en) Method and system for forming and using memory superblocks based on performance grades
CN114694740A (zh) 存储器设备和存储器控制器以及包括其的存储设备
US11049585B1 (en) On chip block repair scheme
US11036493B2 (en) Memory system and operating method thereof
CN115458021A (zh) 存储器装置及其略过不良区块的操作方法
US11437113B2 (en) Memory system
US10706936B1 (en) System and method for avoiding back to back program failure
US9966148B1 (en) Data storage device and operating method thereof
US20030103392A1 (en) Method of controlling the operation of non-volatile semiconductor memory chips
JP3934659B1 (ja) メモリコントローラ及びフラッシュメモリシステム
US12056367B2 (en) Memory system and operating method thereof for performing urgent fine program operation
KR20240079763A (ko) 메모리 장치, 그 동작 방법 및 검증 결과 생성기
KR20240123628A (ko) 메모리 컨트롤러, 메모리 컨트롤러 및 메모리 장치를 포함하는 메모리 시스템

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination