CN115458011A - 应用于存储器的损耗均衡电路和存储器 - Google Patents

Abstract

本公开实施例公开了一种应用于存储器的损耗均衡电路和存储器，其中，电路包括：控制模块，用于读取存储器中的数据写信息，并根据数据写信息控制均衡模块和地址映射模块执行相应操作；所述均衡模块，用于响应于数据写信息达到预设条件，根据控制模块的控制对存储器中的第一参数和第二参数进行更新，并将更新后的第一参数和第二参数通过控制模块返回存储器；所述地址映射模块，用于在每次所述均衡模块对所述第一参数和所述第二参数更新后，确定所述存储器中的逻辑存储地址与物理存储地址之间的映射关系；本实施例均衡了读写地址分布的不一致性，提高了存储器中每个物理存储地址的使用率，提高了存储器的使用时间，增强了存储器的耐久性。

Description

应用于存储器的损耗均衡电路和存储器

技术领域

本公开涉及数据存储技术领域，尤其是一种应用于存储器的损耗均衡电路和存储器。

背景技术

阻变随机存储器是目前最有前途的存储器技术之一。阻变随机存储器的优势主要包括：易于制造、简单的金属-绝缘体-金属(MIM)结构、优异的可扩展性、纳秒速度、长数据保留以及与当前CMOS技术的兼容性。阻变随机存储器是基于忆阻器的存储器，其存储过程大致是：外部刺激(如电压)驱动离子并改变存储介质的局部结构，从而导致随后用于存储数据的电阻发生变化。由于涉及到存储介质局部结构的频繁改变，其耐久性就会成为面临的主要问题，尽管据报道，阻变随机存储器的耐久性高达1012，但仍不足以取代动态随机存取存储器(DRAM)。阻变随机存储器具有足够快的开关速度，可以替换DRAM，并且用于制造阻变随机存储器的材料与DRAM非常相似，因此提高阻变随机存储器的耐久性成为一个关键挑战。

发明内容

为了解决上述技术问题，提出了本公开。本公开的实施例提供了一种应用于存储器的损耗均衡电路和存储器。

根据本公开实施例的一个方面，提供了一种应用于存储器的损耗均衡电路，包括：

控制模块，用于读取存储器中的数据写信息，并根据所述数据写信息控制均衡模块和地址映射模块执行相应操作；

所述均衡模块，用于响应于所述数据写信息达到预设条件，根据所述控制模块的控制对所述存储器中的第一参数和第二参数进行更新，并将更新后的第一参数和第二参数通过所述控制模块返回所述存储器；其中，所述第一参数用于表征所述存储器中所有存储块均完成搬移操作的完整搬移次数，所述第二参数用于表征在一次完整搬移操作中所述存储器中完成搬移操作的物理存储地址；

所述地址映射模块，用于在每次所述均衡模块对所述第一参数和所述第二参数更新后，确定所述存储器中的逻辑存储地址与物理存储地址之间的映射关系。

可选地，所述数据写信息包括数据写入次数，所述控制模块包括：

参数传输单元，用于根据接收的复位信号控制所述均衡模块和所述地址映射模块执行复位，读取所述存储器中的第一参数和第二参数传输给所述均衡模块和所述地址映射模块；

计数单元，用于获取所述存储器的数据读写信号，对所述数据读写信号的数据写入次数进行记录，响应于所述数据写入次数达到所述预设条件，启动所述均衡模块；

表头读写单元，用于将接收到的所述均衡模块更新后的第一参数和第二参数写入所述存储器的表头。

可选地，所述表头读写单元，还用于将所述更新后的第一参数和第二参数传输给所述地址映射模块。

可选地，所述均衡模块，包括：

第一更新单元，用于根据所述存储器中的地址空间大小与所述存储器中存储块的大小之间的商值，对所述第一参数进行更新；

第二更新单元，用于响应于根据所述存储器对应的每个数据读写信号，对所述第二参数进行更新。

可选地，所述第二更新单元，具体用于响应于所述第二参数不为0，每次接收到所述数据读写信号，存储块向前搬移，使所述第二参数的数值减小块数值；响应于所述第二参数为0，根据接收到的所述数据读写信号，将所述第二参数变更为最大值；其中，所述块数值为所述存储块包括的物理存储地址的数量，所述最大值为所述存储器中所有可访问的存储块中最大的物理存储地址。

可选地，所述控制模块，还用于在所述均衡模块对所述第一参数和第二参数进行更新时，向外部发送忙信号，控制所述存储器不接收数据读写信号。

可选地，所述电路还包括：

缓存器，用于在接收到数据写入信号时，缓存每个写入的数据，当所述缓存器中缓存的数据量达到所述存储块的大小时，将所述缓存器中的所有数据写入所述存储器根据所述第二参数确定的一个存储块中。

可选地，所述地址映射模块，包括：

随机映射单元，用于响应于所述均衡模块对所述第一参数和所述第二参数更新后，通过一个随机可逆二元矩阵对所述逻辑存储地址进行处理，得到更新逻辑存储地址，确定所述更新逻辑存储地址与所述物理存储地址之间的更新映射关系；

地址中转单元，用于接收数据读写信号，根据所述更新映射关系为所述数据读写信号对应的所述更新逻辑存储地址确定对应的所述物理存储地址，对所述存储器中的所述物理存储地址执行相应的读写操作。

根据本公开实施例的另一方面，提供了一种存储器，包括：至少一个存储块和如上述任一实施例提供的应用于存储器的损耗均衡电路；

所述至少一个存储块，用于根据数据写入信号，接收写入的数据，并根据数据读取信号，对多个物理存储地址中的数据逐一读取；其中，每个所述存储块中包括多个所述物理存储地址；

所述损耗均衡电路，用于均衡每个所述存储块读写数据的次数。

可选地，所述存储器为阻变随机存储器。

基于本公开上述实施例提供的一种应用于存储器的损耗均衡电路和存储器，包括：控制模块，用于读取存储器中的数据写信息，并根据所述数据写信息控制均衡模块和地址映射模块执行相应操作；所述均衡模块，用于响应于所述数据写信息达到预设条件，根据所述控制模块的控制对所述存储器中的第一参数和第二参数进行更新，并将更新后的第一参数和第二参数通过所述控制模块返回所述存储器；其中，所述第一参数用于表征所述存储器中所有存储块均完成搬移操作的完整搬移次数，所述第二参数用于表征在一次完整搬移操作中所述存储器中执行搬移操作的物理存储地址；所述地址映射模块，用于在每次所述均衡模块对所述第一参数和所述第二参数更新后，确定所述存储器中的逻辑存储地址与物理存储地址之间的映射关系；本实施例通过均衡模块和地址映射模块，均衡了读写地址分布的不一致性，提高了存储器中每个物理存储地址的使用率，避免由于读写地址的不一致性导致存储器提前损坏的问题，提高了存储器的使用时间，增强了存储器的耐久性。

下面通过附图和实施例，对本公开的技术方案做进一步的详细描述。

附图说明

通过结合附图对本公开实施例进行更详细的描述，本公开的上述以及其他目的、特征和优势将变得更加明显。附图用来提供对本公开实施例的进一步理解，并且构成说明书的一部分，与本公开实施例一起用于解释本公开，并不构成对本公开的限制。在附图中，相同的参考标号通常代表相同部件或步骤。

图1是本公开一示例性实施例提供的应用于存储器的损耗均衡电路的结构示意图。

图2是本公开一示例性实施例提供的对逻辑存储地址进行更新的示意图。

图3是本公开一示例性实施例提供的存储器的结构示意图。

具体实施方式

下面，将参考附图详细地描述根据本公开的示例实施例。显然，所描述的实施例仅仅是本公开的一部分实施例，而不是本公开的全部实施例，应理解，本公开不受这里描述的示例实施例的限制。

应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本公开的范围。

本领域技术人员可以理解，本公开实施例中的“第一”、“第二”等术语仅用于区别不同步骤、设备或模块等，既不代表任何特定技术含义，也不表示它们之间的必然逻辑顺序。

还应理解，在本公开实施例中，“多个”可以指两个或两个以上，“至少一个”可以指一个、两个或两个以上。

还应理解，对于本公开实施例中提及的任一部件、数据或结构，在没有明确限定或者在前后文给出相反启示的情况下，一般可以理解为一个或多个。

另外，本公开中术语“和/或”，仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本公开中字符“/”，一般表示前后关联对象是一种“或”的关系。本公开中所指数据可以包括文本、图像、视频等非结构化数据，也可以是结构化数据。

还应理解，本公开对各个实施例的描述着重强调各个实施例之间的不同之处，其相同或相似之处可以相互参考，为了简洁，不再一一赘述。

同时，应当明白，为了便于描述，附图中所示出的各个部分的尺寸并不是按照实际的比例关系绘制的。

以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本公开及其应用或使用的任何限制。

对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为说明书的一部分。

应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。

图1是本公开一示例性实施例提供的应用于存储器的损耗均衡电路的结构示意图。如图1所示，本实施例提供的损耗均衡电路可以集成在存储器中，或为独立电路，通过存储器提供的插接接口接入存储器，本实施例提供的电路包括：

控制模块101，用于读取存储器中的数据写信息，并根据数据写信息控制均衡模块和地址映射模块执行相应操作。

其中，数据写信息可以包括但不限于数据读取信息和数据写入信息中的至少之一，数据读取信息表示存储器中的数据被外部获取，数据写入信息表示存储器根据指令接收外部写入信息。

可选地，存储器可以为阻变随机存储器(包括阵列分布的物理存储地址)，阻变随机存储器读出数据的工作流程为：一位一位读出，选中对应行，对应列的加读取电压，感应放大器感知读取电流的大小(对应HRS，LRS)，完成读取；阻变随机存储器写入数据的工作流程为：按行写入，选中对应行，将写电压作用与对应列，完成写入过程。

控制模块101的功能是实现将存储相关信息在存储器和损耗均衡模块102之间传输，还有控制均衡模块102和地址映射模块103的启动与停止。

均衡模块102，用于响应于数据写信息达到预设条件，根据控制模块的控制对存储器中的第一参数和第二参数进行更新，并将更新后的第一参数和第二参数通过控制模块返回存储器。

其中，第一参数用于表征存储器中所有存储块均完成搬移操作的完整搬移次数，第二参数用于表征在一次完整搬移操作中存储器中完成搬移操作的物理存储地址。

通过均衡模块102对第一参数和第二参数进行更新，使得存储器基于更新后的第一参数和第二参数执行读写操作，通过更新第一参数和第二参数，实现了对物理存储地址被写入的均衡操作，避免了物理存储地址的读写分布不均匀的问题，提高了存储器各个地址的使用率。

地址映射模块103，用于在每次均衡模块对第一参数和第二参数更新后，确定存储器中的逻辑存储地址与物理存储地址之间的映射关系。

未经处理的存储器的逻辑存储地址和物理存储地址具有固定的映射关系，因此，会导致每次重复的对某些物理存储地址进行读写，导致读写分布不均匀；本实施例通过地址映射模块103在每次均衡后重新确定逻辑存储地址与物理存储地址之间的映射关系，避免了对某些地址的重复读写，避免了读写不均匀的问题。

本公开上述实施例提供的一种应用于存储器的损耗均衡电路，包括：控制模块，用于读取存储器中的数据写信息，并根据所述数据写信息控制均衡模块和地址映射模块执行相应操作；所述均衡模块，用于响应于所述数据写信息达到预设条件，根据所述控制模块的控制对所述存储器中的第一参数和第二参数进行更新，并将更新后的第一参数和第二参数通过所述控制模块返回所述存储器；其中，所述第一参数用于表征所述存储器中所有存储块均完成搬移操作的完整搬移次数，所述第二参数执行搬移操作的物理存储地址；所述地址映射模块，用于在每次所述均衡模块对所述第一参数和所述第二参数更新后，确定所述存储器中的逻辑存储地址与物理存储地址之间的映射关系；本实施例通过均衡模块和地址映射模块，均衡了读写地址分布的不一致性，提高了存储器中每个物理存储地址的使用率，避免由于读写地址的不一致性导致存储器提前损坏的问题，提高了存储器的使用时间，增强了存储器的耐久性。

在一些可选的实施例中，数据写信息包括数据写入次数，控制模块101包括：

参数传输单元，用于根据接收的复位信号控制均衡模块和地址映射模块执行复位，读取存储器中的第一参数和第二参数传输给均衡模块102和地址映射模块103。

可选地，第一参数和第二参数存储在存储器的表头中，读取时，可从存储器的表头中读取到第一参数和第二参数，得到更新后的第一参数和第二参数后，再写入存储器的表头中。

计数单元，用于获取存储器的数据读写信号，对数据读写信号的数据写入次数进行记录，响应于数据写入次数达到预设条件，启动均衡模块。

其中，预设条件可以为预设的数据写入次数，具体次数可以根据实际应用场景设置。

表头读写单元，用于将接收到的均衡模块102更新后的第一参数和第二参数写入存储器的表头。

本实施例中，在接收到外部复位信号后，整体电路开始复位，其他部分复位完成后需要给控制模块101复位完成信号，控制模块101会发出读信号，把需要的第一参数(start)和第二参数(gap)从存储器中读出，等收到这些参数后，将第一参数和第二参数输出给均衡模块102和地址映射模块103，均衡模块102的复位才完成；计数单元用于统计外部输入的写信号的次数，计数外部写操作的次数，达到所设定的更新阈值(例如，1000次等)后，向外部输出busy信号，此时向均衡模块102发送启动信号；表头读写单元每次均衡完成后，收到均衡模块102的完成信号，将改变后的第一参数和第二参数写入到存储器的表头中去，目的是防止意外断电后，再次启动复位后可以从非易失存储器中读取断电前的参数值，继续之前的操作。

可选地，表头读写单元，还用于将更新后的第一参数和第二参数传输给地址映射模块。

本实施例中，当均衡模块102对第一参数和第二参数进行更新后，通过控制模块中的表头读写单元将该更新后的第一参数和第二参数同步到存储器和地址映射模块103中，避免由于参数不同导致的数据读写错误。

在一些可选的实施例中，均衡模块102，包括：

第一更新单元，用于根据存储器中的地址空间大小与存储器中存储块的大小之间的商值，对第一参数进行更新；

第二更新单元，用于响应于根据存储器对应的每个数据读写信号，对第二参数进行更新。

本实施例中，第二参数在每次执行数据读写后进行更新，而第一参数在存储器中所有物理存储地址均被读写过一次后才进行更新，可选地，第一参数的更新可通过以下公式(1)实现：

start′＝mod(start+1，addr_space/block_space-1) 公式(1)

其中，start表示第一参数，start′表示更新后的第一参数；mod表示第一项和第二项执行除法后得到的余数；addr_space表示存储器中包括的物理存储地址的数量(即，存储器的存储空间大小)；block_space表示存储器中存储块的大小；该公式中的addr_space/block_space-1表示存储器中并不是所有存储块都可以应用于数据存储，存在一个用于间隔缓存的存储块，该存储块实际应用时不用于读写数据。

可选地，第二更新单元，具体用于响应于第二参数不为0，每次接收到数据读写信号，存储块向前搬移，使第二参数的数值减小块数值；响应于第二参数为0，根据接收到的数据读写信号，将第二参数变更为最大值。

其中，块数值为存储块包括的物理存储地址的数量，最大值为存储器中所有可访问的存储块中最大的物理存储地址。

本实施例中，第二更新单元对第二参数(gap)进行更新时，可包括但不限于两种情况：一种情况：gap＝0时，第一个存储块与最后一个存储块交换位置，例如，当存储器包括的物理存储地址为0-3059时，第一个存储块与最后一个存储块交换位置后，gap变为3030，之后将变换后的第二参数gap和第一参数start传回控制模块；另一种情况：gap不等于0时，存储块向前搬移，gap′＝gap-30，其中，gap′表示更新后的第二参数；start不变。

可选地，控制模块101，还用于在均衡模块102对第一参数和第二参数进行更新时，向外部发送忙信号，控制存储器不接收数据读写信号。

在本实施例中，在均衡模块102启动后，由于输出了busy信号，不接收外部的数据读写信号，避免由于均衡模块102调整参数时，导致数据读写错误。

在一些可选的实施例中，电路还包括：

缓存器，用于在接收到数据写入信号时，缓存每个写入的数据，当缓存器中缓存的数据量达到存储块的大小时，将缓存器中的所有数据写入存储器根据第二参数确定的一个存储块中。

可选地，具体的搬移过程为：xadr为存储器中物理存储地址中的一行，yadr为存储器中物理存储地址中的一列，先xadr不变，yadr遍历所有列(例如，当存储包括30行32列时，yadr遍历0-31)，将每个物理存储地址中的数据读出到静态随机存储器(SRAM)中，完成后再一次性写入存储器搬移后对应的地址中(实现存储器的按行写入)，完成存储块中一行的搬移，依次循环，直到完成块中所有行的搬移，本实施例通过静态随机存储器作为缓存区实现写入数据的缓存，完成存储中的数据按行写入。

在一些可选的实施例中，地址映射模块103，包括：

随机映射单元，用于响应于均衡模块102对第一参数和第二参数更新后，通过一个随机可逆二元矩阵对逻辑存储地址进行处理，得到更新逻辑存储地址，确定更新逻辑存储地址与物理存储地址之间的更新映射关系。

可选地，本实施例通过一个随机可逆二元矩阵(Random Invertible BinaryMatrix)对逻辑存储地址向量(所有逻辑存储地址构成的阵列向量)进行处理，例如，通过随机可逆二元矩阵与逻辑存储地址向量执行矩阵乘法得到更新逻辑存储地址，例如，如图2所示，使原本连续的物理存储地址分散开，将逻辑存储地址与物理存储地址的一一映射关系打散，变为随机映射，但仍然是可逆的，克服了更新前逻辑存储地址与物理存储地址完全相同并且相同位置一一对应而导致的重复对相同地址进行读写的问题，减小写入地址的空间相关性对于均衡效果的影响。其中，要求随机可逆二元矩阵内部元素由0、1构成的随机序列，并且，大小与逻辑存储地址的数量相对应，保证可与逻辑存储地址向量执行矩阵乘法；随机映射单元将产生的随机的更新逻辑存储地址，传给地址中转单元。

地址中转单元，用于接收数据读写信号，根据更新映射关系为数据读写信号对应的更新逻辑存储地址确定对应的物理存储地址，对存储器中的物理存储地址执行相应的读写操作。

可选地，基于数据读写信号确定对应的逻辑存储地址，基于逻辑存储地址确定更新逻辑存储地址，基于该更新逻辑存储地址与物理存储地址的映射关系，确定该数据读写信号对应的物理存储地址。

本实施例中，地址中转单元用于在均衡模块未启动时，中转外部的读写命令，还有就是调节由于静态地址随机映射产生的时序延误(在计算物理存储地址时产生的两个周期的延误)；具体的读写地址判断机制如下：借助两个寄存器以及一个缓存区，周期性将每一存储块(每个存储块中包括很多个物理存储地址，具体包括的物理存储地址的数量根据实际应用场景确定)通过均衡模块移动到其相邻的位置来实现损耗均衡。实质上就是建立了一个代数关系，完成逻辑存储地址到物理存储地址的映射。gap记录缓存区的物理存储地址，start记录的是所有块均移动一次的次数，也就是周期数。

可选地，逻辑存储地址(LA，logical address)与物理存储地址(PA，physicaladdress)间的代数关系可表达为以下公式(2)：

PA＝(IA+Start)mod N PA<gap

PA＝PA+1 PA≥gap 公式(2)

其中，N等于存储中不包括内存中不包含间隔缓冲区的块数；IA表示更新逻辑存储地址；Start表示第一参数；PA表示物理存储地址；gap表示第二参数。

本申请上述任一实施例提供的损耗均衡电路，在物理存储地址不均衡时，记录写操作的数量，读写操作的命令经过地址映射模块中转；在物理存储地址均衡时，达到写入阈值，由均衡模块控制存储器内部数据的搬移，保证读写对应的参数改变，传回控制模块，控制模块将读写地址对应参数写入存储器中的表头，等待下一次均衡操作，并且，在均衡模型执行均衡操作时，外部不能执行数据操作。

图3是本公开一示例性实施例提供的存储器的结构示意图。如图3所示，本实施例提供的存储器为应用了损耗均衡电路的任意一种存储器，包括：多个存储块301和上述任一实施例提供的应用于存储器的损耗均衡电路302；

多个存储块301，用于根据数据写入信号，接收写入的数据，并根据数据读取信号，对多个物理存储地址中的数据逐一读取。

其中，每个存储块301中包括多个物理存储地址。

损耗均衡电路302，用于均衡每个存储块读写数据的次数。

可选地，存储器为阻变随机存储器。

现有的损耗均衡技术主要是针对Flash和PCM的，并不适用于新兴的具有巨大潜力的阻变随机存储器。现在尚没有针对阻变随机存储器的损耗均衡算法，本实施例通过在存储器中增加损耗均衡电路302，在不改变阻变随机存储器器件的前提下，降低了由于读写地址的不一致性导致的阻变随机存储器使用时间的缩短，尽可能接近阻变随机存储器的最大使用寿命，增强阻变随机存储器的耐久性。

以下提供一个可选示例，一种应用于了损耗均衡电路的阻变随机存储器，包括以下部分：物理存储地址的范围(addr_space)为0-3059，存储块的大小(block_space)为30，预设更新阈值(write_time)为1000次为例：

控制模块：复位时从表头中读取的参数start＝0，start范围是0-100，参数gap＝3030，gap取值为0、30、60等30的倍数，范围是0-3030。计数模块的阈值是1000，写操作达到阈值后，启动均衡模块，计数依据是指令完成信号。正常工作时，将均衡模块传回的改变过得参数start和参数gap写入阻变随机存储器中，同时将参数传到地址映射模块。

均衡模块：搬移时分两种情况：gap＝0时，第一块与最后一块交换位置，gap变为3030，之后将变换后的参数gap，start传回控制模块；gap不等于0时，块向前搬移，gap＝gap-30，start不变。具体的搬移过程为：xadr为一行，yadr为一列，先xadr不变，yadr遍历0-31，读出到SRAM中，完成后再一次性写入阻变随机存储器搬移后对应的地址中，完成块中一行的搬移，依次循环，直到完成块中30行的搬移。

地址映射模块：静态地址随机化模块是静态地址随机映射：实现静态随机化处理可以借助随机可逆的二进制矩阵(Random Invertible Binary Matrix)，RIB内部的元素由0，1随机序列，当逻辑存储地址与该矩阵相乘后，可以使得原本连续的LA值分散开，得到地址IA，IA在依照上述公式(2)的对应关系访问的物理存储地址PA。

以上结合具体实施例描述了本公开的基本原理，但是，需要指出的是，在本公开中提及的优点、优势、效果等仅是示例而非限制，不能认为这些优点、优势、效果等是本公开的各个实施例必须具备的。另外，上述公开的具体细节仅是为了示例的作用和便于理解的作用，而非限制，上述细节并不限制本公开为必须采用上述具体的细节来实现。

本说明书中各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其它实施例的不同之处，各个实施例之间相同或相似的部分相互参见即可。对于系统实施例而言，由于其与方法实施例基本对应，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。

本公开中涉及的器件、装置、设备、系统的方框图仅作为例示性的例子并且不意图要求或暗示必须按照方框图示出的方式进行连接、布置、配置。如本领域技术人员将认识到的，可以按任意方式连接、布置、配置这些器件、装置、设备、系统。诸如“包括”、“包含”、“具有”等等的词语是开放性词汇，指“包括但不限于”，且可与其互换使用。这里所使用的词汇“或”和“和”指词汇“和/或”，且可与其互换使用，除非上下文明确指示不是如此。这里所使用的词汇“诸如”指词组“诸如但不限于”，且可与其互换使用。

可能以许多方式来实现本公开的方法和装置。例如，可通过软件、硬件、固件或者软件、硬件、固件的任何组合来实现本公开的方法和装置。用于所述方法的步骤的上述顺序仅是为了进行说明，本公开的方法的步骤不限于以上具体描述的顺序，除非以其它方式特别说明。此外，在一些实施例中，还可将本公开实施为记录在记录介质中的程序，这些程序包括用于实现根据本公开的方法的机器可读指令。因而，本公开还覆盖存储用于执行根据本公开的方法的程序的记录介质。

还需要指出的是，在本公开的装置、设备和方法中，各部件或各步骤是可以分解和/或重新组合的。这些分解和/或重新组合应视为本公开的等效方案。

提供所公开的方面的以上描述以使本领域的任何技术人员能够做出或者使用本公开。对这些方面的各种修改对于本领域技术人员而言是非常显而易见的，并且在此定义的一般原理可以应用于其他方面而不脱离本公开的范围。因此，本公开不意图被限制到在此示出的方面，而是按照与在此公开的原理和新颖的特征一致的最宽范围。

为了例示和描述的目的已经给出了以上描述。此外，此描述不意图将本公开的实施例限制到在此公开的形式。尽管以上已经讨论了多个示例方面和实施例，但是本领域技术人员将认识到其某些变型、修改、改变、添加和子组合。

Claims (10)

1.一种应用于存储器的损耗均衡电路，其特征在于，包括：

控制模块，用于读取存储器中的数据写信息，并根据所述数据写信息控制均衡模块和地址映射模块执行相应操作；

所述均衡模块，用于响应于所述数据写信息达到预设条件，根据所述控制模块的控制对所述存储器中的第一参数和第二参数进行更新，并将更新后的第一参数和第二参数通过所述控制模块返回所述存储器；其中，所述第一参数用于表征所述存储器中所有存储块均完成搬移操作的完整搬移次数，所述第二参数用于表征在一次完整搬移操作中所述存储器中完成搬移操作的物理存储地址；

所述地址映射模块，用于在每次所述均衡模块对所述第一参数和所述第二参数更新后，确定所述存储器中的逻辑存储地址与物理存储地址之间的映射关系。

2.根据权利要求1所述的电路，其特征在于，所述数据写信息包括数据写入次数，所述控制模块包括：

参数传输单元，用于根据接收的复位信号控制所述均衡模块和所述地址映射模块执行复位，读取所述存储器中的第一参数和第二参数传输给所述均衡模块和所述地址映射模块；

计数单元，用于获取所述存储器的数据读写信号，对所述数据读写信号的数据写入次数进行记录，响应于所述数据写入次数达到所述预设条件，启动所述均衡模块；

表头读写单元，用于将接收到的所述均衡模块更新后的第一参数和第二参数写入所述存储器的表头。

3.根据权利要求2所述的电路，其特征在于，所述表头读写单元，还用于将所述更新后的第一参数和第二参数传输给所述地址映射模块。

4.根据权利要求1-3任一所述的电路，其特征在于，所述均衡模块，包括：

第一更新单元，用于根据所述存储器中的地址空间大小与所述存储器中存储块的大小之间的商值，对所述第一参数进行更新；

第二更新单元，用于响应于根据所述存储器对应的每个数据读写信号，对所述第二参数进行更新。

5.根据权利要求4所述的电路，其特征在于，所述第二更新单元，具体用于响应于所述第二参数不为0，每次接收到所述数据读写信号，存储块向前搬移，使所述第二参数的数值减小块数值；响应于所述第二参数为0，根据接收到的所述数据读写信号，将所述第二参数变更为最大值；其中，所述块数值为所述存储块包括的物理存储地址的数量，所述最大值为所述存储器中所有可访问的存储块中最大的物理存储地址。

6.根据权利要求4或5所述的电路，其特征在于，所述控制模块，还用于在所述均衡模块对所述第一参数和第二参数进行更新时，向外部发送忙信号，控制所述存储器不接收数据读写信号。

7.根据权利要求3-6任一所述的电路，其特征在于，所述电路还包括：

缓存器，用于在接收到数据写入信号时，缓存每个写入的数据，当所述缓存器中缓存的数据量达到所述存储块的大小时，将所述缓存器中的所有数据写入所述存储器根据所述第二参数确定的一个存储块中。

8.根据权利要求1-7任一所述的电路，其特征在于，所述地址映射模块，包括：

随机映射单元，用于响应于所述均衡模块对所述第一参数和所述第二参数更新后，通过一个随机可逆二元矩阵对所述逻辑存储地址进行处理，得到更新逻辑存储地址，确定所述更新逻辑存储地址与所述物理存储地址之间的更新映射关系；

地址中转单元，用于接收数据读写信号，根据所述更新映射关系为所述数据读写信号对应的所述更新逻辑存储地址确定对应的所述物理存储地址，对所述存储器中的所述物理存储地址执行相应的读写操作。

9.一种存储器，其特征在于，包括：多个存储块和如权利要求1-8任一项提供的应用于存储器的损耗均衡电路；

所述多个存储块，用于根据数据写入信号，接收写入的数据，并根据数据读取信号，对多个物理存储地址中的数据逐一读取；其中，每个所述存储块中包括多个所述物理存储地址；

所述损耗均衡电路，用于均衡每个所述存储块读写数据的次数。

10.根据权利要求9所述的存储器，其特征在于，所述存储器为阻变随机存储器。

Images