CN115428083A - 使用可变预读取电压电平来管理非易失性存储器装置中的写入操作 - Google Patents

使用可变预读取电压电平来管理非易失性存储器装置中的写入操作 Download PDF

Info

Publication number
CN115428083A
CN115428083A CN202180015410.1A CN202180015410A CN115428083A CN 115428083 A CN115428083 A CN 115428083A CN 202180015410 A CN202180015410 A CN 202180015410A CN 115428083 A CN115428083 A CN 115428083A
Authority
CN
China
Prior art keywords
write
segment
data
memory device
read voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN202180015410.1A
Other languages
English (en)
Inventor
戴颖煜
J·朱
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN115428083A publication Critical patent/CN115428083A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0653—Monitoring storage devices or systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2263—Write conditionally, e.g. only if new data and old data differ

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Memory System (AREA)

Abstract

以操作方式与存储器装置耦合的处理装置被配置成接收识别要存储在所述存储器装置的片段中的数据的写入请求。所述处理装置确定所述片段的写入‑写入(W2W)时间间隔且确定所述W2W时间间隔是否在第一W2W时间间隔范围内，所述第一W2W时间间隔范围对应于第一预读取电压电平。响应于所述片段的所述W2W时间间隔在所述第一W2W间隔范围内，所述处理装置使用所述第一预读取电压电平对所述片段执行预读取操作。所述处理装置识别要存储在所述片段中的所述数据的子集，所述子集包括与存储在所述片段中的所述数据的对应位不同的数据的位。所述处理装置进一步执行写入操作以将所述数据的所述子集存储在所述片段中。

Description

使用可变预读取电压电平来管理非易失性存储器装置中的写 入操作
技术领域
本公开大体上涉及存储器子系统，且更具体地说，涉及使用可变预读取电压电平来管理非易失性存储器装置中的写入操作。
背景技术
一种存储器子系统可包含存储数据的一或多个存储器装置。所述存储器装置可以是例如非易失性存储器装置和易失性存储器装置。一般来说，主机系统可以利用存储器子系统以在存储器装置处存储数据且从存储器装置检索数据。
附图说明
根据下文给出的详细描述且根据本公开的各种实施例的随附图式将更加充分地理解本公开。
图1说明根据本公开的一些实施例的用于使用可变预读取电压电平来支持非易失性存储器装置中的写入操作的实例计算系统。
图2为说明根据本公开的一些实施例的随两个预读取电压电平的写入-写入(W2W)时间间隔而变的位错误率(BER)的曲线图。
图3为说明根据本公开的一些实施例的基于数据最后一次写入到存储器装置的数据单元的时间而管理数据块的时间戳的过程的框图。
图4为根据本公开的一些实施例的使用存储器子系统中的可变预读取电压电平来管理预读取操作的实例方法的流程图。
图5为根据本公开的一些实施例的使用存储器子系统中的可变预读取电压电平来执行预读取操作的实例方法的流程图。
图6为其中可操作本公开的实施例的实例计算机系统的框图。
具体实施方式
本公开的各方面涉及在执行预读取操作时管理可变预读取电压电平，所述预读取操作在存储器子系统的存储器装置中的数据的写入操作之前。存储器子系统可为存储装置、存储器模块，或存储装置和存储器模块的混合。下文结合图1描述存储装置和存储器模块的实例。一般来说，主机系统可利用包含存储数据的一或多个存储器装置的存储器子系统。主机系统可提供要存储在存储器子系统处的数据且可请求要从存储器子系统检索的数据。
存储器子系统可包含可存储来自主机系统的数据的多个存储器装置。存储器装置可为非易失性存储器装置。非易失性存储器装置为一或多个裸片的封装。存储器装置可以是非易失性存储器装置，例如作为非易失性存储器的交叉点阵列的三维交叉点(“3D交叉点”)存储器装置，其可结合可堆叠交叉网格化数据存取阵列基于体电阻的变化而执行位存储。非易失性存储器装置的另一实例为与非(NAND)存储器装置。下文结合图1描述非易失性存储器装置的其它实例。封装中的裸片可指派到一或多个信道以用于与存储器子系统控制器通信。每一裸片可由一或多个平面组成。平面可分组为逻辑单元(LUN)。对于一些类型的非易失性存储器装置(例如，NAND存储器装置)，每一平面由一组物理块组成，所述物理块是用于存储数据的存储器单元的群组。单元为存储信息的电子电路。
非易失性存储器(NVM)装置由于其改进的读取/写入性能和最小时延而被普遍使用。由于其读取/写入时延性能，它们也非常受存储器和存储系统的欢迎。一种类型的NVM装置执行就地数据替换，例如相变存储器(PCM)，其可允许在不执行擦除操作的情况下用新数据替换现有数据。在NVM装置中实现提高性能的一种方式为仅写入不同于已经存储在同一存储器单元中的数据的新数据的子集。为了确定当前存储在存储器单元处的数据，存储器子系统可在写入操作之前执行预读取操作。存储器子系统可将在预读取操作期间获得的数据与要在写入操作期间存储的新数据进行比较。因此，预读取操作的准确性对于写入操作的准确性和整个存储器装置的可靠性至关重要。
正如读取操作，使用预读取电压电平来执行预读取操作，所述预读取电压电平可能会影响通过预读取操作获得的数据的错误率。对于某些存储器类型(即，对于采用某些类型的存储媒体的存储器子系统)，错误率可随时间变化。确切地说，一些非易失性存储器具有随时间移动的阈值电压(Vt)分布。在给定预读取电平(即，作为预读取操作的部分施加到存储器单元的电压)下，如果Vt分布移动，那么某些可靠性统计数据也可能会受影响。可靠性统计数据的一个实例是原始位错误率(RBER)。RBER可定义为错误位的数目与存储在存储器子系统的数据单元中的所有数据位的数目的比率，其中数据单元可为整个存储器子系统、存储器装置的裸片、码字的集合、存储器装置页的集合、存储器装置块的集合或存储器子系统的任何其它有意义部分。对于在一时间例项处的任何Vt分布，可存在最小化预期RBER的最优预读取电压电平(或预读取电平范围)。确切地说，Vt分布和RBER可为自数据单元被编程以来的时间(即，自数据被写入到数据单元以来经过的时间段)的函数。由于RBER的此时变性质，以及存储器中的其它噪声机制，单个预读取电压电平可能不足以实现满足某些系统可靠性目标的错误率。
常规地，使用固定的预读取电压电平来执行预读取操作。举例来说，当在被编程到数据单元的数据的数毫秒内读取数据时，预读取电压电平可产生恰当数据。然而，因为预读取电压电平未被更新，所以当预读取操作在数据在数据单元中编程后几分钟或几小时内发生时，预读取电压电平可能不会产生可接受的读取结果。在此情况下，常规解决方案是从存储器装置读取数据且将其传送到存储器子系统的控制器。控制器接着可使用错误处置机制来对通过预读取操作获得的数据中的错误进行解码和校正。控制器可接着将解码数据与新数据进行比较，且可确定不同的数据位。虽然此方法可校正由于将不适用的预读取电压电平用于预读取操作而可能含有错误的数据，但由于控制器进行的额外处理，此方法可能会在存储器子系统控制器上引入开销。另外，由于将数据传送到控制器的额外步骤可能会增加存储器装置的时延，这会进一步消耗控制器的带宽，从而导致控制器吞吐量下降。
本公开的各方面通过基于用于预读取操作的可变预读取电压电平支持非易失性存储器装置中的数据单元的写入操作来解决以上和其它缺陷。在实施方案中，当存储器子系统接收将新数据存储在存储器装置的片段中的写入请求时，存储器子系统可在执行写入操作之前执行预读取操作。存储器子系统可执行预读取操作以获得当前存储在片段处的数据，将当前存储的数据同与写入请求一起接收的数据进行比较，且接着仅写入与已经存储在片段中的数据不同的数据的位。片段可指代存储器装置的一或多个数据单元，且每一数据单元可表示可对其执行写入操作的最小量的存储器。
在实施方案中，可使用预读取电压电平来执行预读取操作，所述预读取电压电平可基于数据最后一次编程或存储在片段中的时间而确定。在此情况下，存储器子系统可确定片段的写入-写入时间间隔，且可确定在执行预读取操作时要使用的对应预读取电压电平。写入-写入时间间隔可指代数据最后一次写入到片段(例如，通过读取与片段相关联的时间戳)的时间与接收到对片段的写入请求的时间之间的时间间隔。
当确定片段的写入-写入(W2W)时间间隔时，存储器子系统可通过确定W2W时间间隔是否在具有存储器装置的对应第一预读取电压电平的第一W2W时间间隔范围内来确定预读取电压电平。在实施方案中，存储器装置可具有多个W2W时间间隔范围，每一范围与对应预读取电压电平相关联。如果片段的W2W时间间隔在第一W2W时间间隔范围内，那么第一预读取电压可用于执行预读取操作。
当基于片段的W2W时间间隔确定预读取电压电平时，存储器子系统可使用所确定的预读取电压执行预读取操作，以便获得当前存储在片段中的数据。存储器子系统可接着将所获得的数据同与要存储在片段处的写入请求一起接收的新数据进行比较。存储器子系统可接着继续在片段中写入与当前存储在片段中的现有数据的对应位不同的新数据位。
本文中所描述的在执行写入操作之前执行预读取操作时支持可变预读取电压电平的技术能够提高NVM装置的整体性能。在存储器单元的电压分布频繁移位的存储器装置中，通过的预读取电压电平可基于数据单元被编程的时间而显著变化。因此，通过使用于数据单元的预读取操作的可变预读取电压电平基于自数据单元被编程以来经过的时间，预读取操作的可靠性和准确性可显著提高，而不必触发耗时的读取错误处置模块以经常校正预读取电压电平。另外，因为此方法可实施于存储器装置中，所以不需要将数据传送到存储器子系统的控制器以便执行错误校正机制。消除数据传送步骤去除了控制器所进行的处理的额外开销且减少了控制器带宽消耗，这可能是由于在每次写入操作时在控制器与存储器装置之间来回传送数据造成的。因此，本文中所描述的在执行数据单元的预读取操作时基于数据单元的最后一次编程时间而支持可变预读取电压电平的技术减少了控制器所进行的处理的额外开销，同时提高了非易失性存储器装置中的差分写入操作的可靠性，这提高了存储器子系统的整体性能。
图1说明根据本公开的一些实施例的包含存储器子系统110的实例计算系统100。存储器子系统110可包含媒体，例如一或多个易失性存储器装置(例如，存储器装置140)、一或多个非易失性存储器装置(例如，存储器装置130)或此类媒体的组合。
存储器子系统110可以是存储装置、存储器模块，或存储装置与存储器模块的混合。存储装置的实例包含固态驱动器(SSD)、快闪驱动器、通用串行总线(USB)快闪驱动器、嵌入式多媒体控制器(eMMC)驱动器、通用快闪存储(UFS)驱动器、安全数字(SD)卡和硬盘驱动器(HDD)。存储器模块的实例包含双列直插式存储器模块(DIMM)、小外形DIMM(SO-DIMM)，以及各种类型的非易失性双列直插式存储器模块(NVDIMM)。
计算系统100可以是计算装置，例如台式计算机、笔记本计算机、网络服务器、移动装置、运载工具(例如，飞机、无人机、火车、汽车或其它运输工具)、支持物联网(IoT)的装置、嵌入式计算机(例如，包含在运载工具、工业设备或联网市售装置中的计算机)，或包含存储器和处理装置的此类计算装置。
计算系统100可包含耦合到一或多个存储器子系统110的主机系统120。在一些实施例中，主机系统120耦合到不同类型的存储器子系统110。图1说明耦合到一个存储器子系统110的主机系统120的一个实例。如本文中所使用，“耦合到”通常指代组件之间的连接，其可以是间接通信连接或直接通信连接(例如，不具有介入组件)，无论有线或无线，包含例如电连接、光学连接、磁性连接等连接。
主机系统120可包含处理器芯片组及由处理器芯片组执行的软件堆栈。处理器芯片组可包含一或多个核心、一或多个高速缓存器、存储器控制器(例如，NVDIMM控制器)，和存储协议控制器(例如，PCIe控制器、SATA控制器)。主机系统120使用存储器子系统110例如将数据写入到存储器子系统110以及从存储器子系统110读取数据。
主机系统120可经由物理主机接口耦合到存储器子系统110。物理主机接口的实例包含但不限于串行高级技术附件(SATA)接口、外围组件互连高速(PCIe)接口、通用串行总线(USB)接口、光纤信道、串行附接的SCSI(SAS)、双数据速率(DDR)存储器总线、小型计算机系统接口(SCSI)、双列直插式存储器模块(DIMM)接口(例如，支持双数据速率(DDR)的DIMM套接接口)等。物理主机接口可用于在主机系统120与存储器子系统110之间传输数据。当存储器子系统110通过PCIe接口与主机系统120耦合时，主机系统120可进一步利用NVM高速(NVMe)接口来存取组件(例如，存储器装置130)。物理主机接口可提供用于在存储器子系统110与主机系统120之间传递控制、地址、数据和其它信号的接口。图1说明存储器子系统110作为实例。一般来说，主机系统120可经由同一通信连接、多个分开的通信连接和/或通信连接的组合存取多个存储器子系统。
存储器装置130、140可包含不同类型的非易失性存储器装置和/或易失性存储器装置的任何组合。易失性存储器装置(例如，存储器装置140)可为但不限于随机存取存储器(RAM)，例如动态随机存取存储器(DRAM)和同步动态随机存取存储器(SDRAM)。
非易失性存储器装置(例如，存储器装置130)的一些实例包含与非(NAND)型快闪存储器和就地写入(write-in-place)存储器，例如三维交叉点(“3D交叉点”)存储器。3D交叉点存储器装置是可结合可堆叠交叉网格化数据存取阵列基于体电阻的变化而执行位存储的非易失性存储器单元的交叉点阵列。另外，与许多基于快闪的存储器相比，交叉点非易失性存储器可执行就地写入操作，其中可在不预先擦除非易失性存储器单元的情况下对非易失性存储器单元进行编程。NAND型快闪存储器包含例如二维NAND(2DNAND)和三维NAND(3D NAND)。
存储器装置130中的每一个可包含一或多个存储器单元阵列。一种类型的存储器单元，例如单层级单元(SLC)可每单元存储一个位。其它类型的存储器单元，例如多层级单元(MLC)、三层级单元(TLC)和四层级单元(QLC)可每单元存储多个位。在一些实施例中，存储器装置130中的每一个可包含一或多个存储器单元阵列，例如SLC、MLC、TLC、QLC或这些的任何组合。在一些实施例中，特定存储器装置可包含存储器单元的SLC部分，以及MLC部分、TLC部分或QLC部分。存储器装置130的存储器单元可分组为可指代用于存储数据的存储器装置的逻辑单元的页。在一些类型的存储器(例如，NAND)的情况下，页可分组以形成块。一些类型的存储器(例如3D交叉点)可将跨裸片和信道的页分组以形成管理单元(MU)。
虽然描述了例如非易失性存储器单元3D交叉点阵列和NAND型快闪存储器(例如，2D NAND、3D NAND)等非易失性存储器组件，但存储器装置130可基于任何其它类型的非易失性存储器，例如只读存储器(ROM)、相变存储器(PCM)、自选存储器、其它基于硫族化物的存储器、铁电随机存取存储器(FeRAM)、铁电晶体管随机存取存储器(FeTRAM)、自旋转移力矩(STT)-MRAM、导电桥接RAM(CBRAM)、电阻性随机存取存储器(RRAM)、基于氧化物的RRAM(OxRAM)、或非(NOR)快闪存储器和电可擦除可编程只读存储器(EEPROM)。
存储器子系统控制器115(或为简单起见，控制器115)可与存储器装置130通信以执行例如在存储器装置130处读取数据、写入数据或擦除数据的操作以及其它此类操作。存储器子系统控制器115可以包含硬件，例如一或多个集成电路和/或离散组件、缓冲存储器或其组合。硬件可包含具有专用(即，硬译码)逻辑的数字电路系统以执行本文中所描述的操作。存储器子系统控制器115可以是微控制器、专用逻辑电路系统(例如，现场可编程门阵列(FPGA)、专用集成电路(ASIC)等)或其它合适的处理器。
存储器子系统控制器115可包含被配置成执行存储在本地存储器119中的指令的处理器117(例如，处理装置)。在所说明实例中，存储器子系统控制器115的本地存储器119包含被配置成存储指令的嵌入式存储器，所述指令用于执行控制存储器子系统110的操作(包含处置存储器子系统110与主机系统120之间的通信)的各种过程、操作、逻辑流和例程。
在一些实施例中，本地存储器119可包含存储器寄存器，其存储存储器指针、所获取数据等。本地存储器119还可包含用于存储微码的只读存储器(ROM)。虽然图1中的实例存储器子系统110已说明为包含存储器子系统控制器115，但在本公开的另一实施例中，存储器子系统110不包含存储器子系统控制器115，且可改为依靠外部控制(例如，由外部主机或由与存储器子系统分离的处理器或控制器提供)。
通常，存储器子系统控制器115可从主机系统120接收命令或操作，且可将所述命令或操作转换成指令或适当命令以实现对存储器装置130的所要存取。存储器子系统控制器115可负责其它操作，例如耗损均衡操作、垃圾收集操作、错误检测和错误校正码(ECC)操作、加密操作、高速缓存操作，以及与存储器装置130相关联的逻辑地址(例如，逻辑块地址(LBA)、名字空间)与物理地址(例如，物理MU地址、物理块地址)之间的地址转译。存储器子系统控制器115可进一步包含主机接口电路系统以经由物理主机接口与主机系统120通信。主机接口电路系统可将从主机系统接收到的命令转换成命令指令以存取存储器装置130以及将与存储器装置130相关联的响应转换成用于主机系统120的信息。
存储器子系统110还可以包含未说明的额外电路系统或组件。在一些实施例中，存储器子系统110可以包含高速缓存或缓冲器(例如，DRAM)和地址电路系统(例如，行解码器和列解码器)，所述地址电路系统可从存储器子系统控制器115接收地址且对地址进行解码以存取存储器装置130。
在一些实施例中，存储器装置130包含本地媒体控制器135，其结合存储器子系统控制器115进行操作以对存储器装置130的一或多个存储器单元执行操作。外部控制器(例如，存储器子系统控制器115)可在外部管理存储器装置130(例如，对存储器装置130执行媒体管理操作)。在一些实施例中，存储器装置130是受管理存储器装置，其为与在同一存储器装置封装内进行媒体管理的本地控制器(例如，本地控制器135)组合的原始存储器装置。受管理存储器装置的实例是受管理NAND(MNAND)装置。
存储器子系统110包含预读取操作管理组件113，其可用于基于用于预读取操作的可变预读取电压电平而支持非易失性存储器装置中的数据单元的写入操作。在实施方案中，当主机系统120向存储器子系统110发送将某些数据存储在存储器装置130到140的片段中的写入请求时，存储器子系统110可在执行所请求的写入操作之前执行预读取操作。片段可为存储器装置的任何物理或逻辑部分，例如码字的集合或管理单元。片段可进一步指代存储器装置的一或多个数据单元，且每一数据单元可表示可对其执行写入操作的最小量的存储器。
在某些实施方案中，预读取操作可用于获得当前存储在片段中的数据，使得当前数据可与请求存储的新数据进行比较，以确定与当前存储数据的对应位不同的新数据的位。在此情况下，存储器子系统110可仅写入与片段中的当前存储数据不同的数据位。在确定与已经存储在片段中的数据不同的新数据的位之后，存储器子系统110可继续执行写入操作以将新数据的所确定位存储在片段中。
在实施方案中，可使用某一预读取电压电平来执行预读取操作，所述预读取电压电平可由预读取操作管理组件113基于数据最后一次编程或存储在片段中的时间而确定。举例来说，预读取操作管理组件113可确定片段的写入-写入时间间隔，且可确定在执行预读取操作时要使用的对应预读取电压电平。在某些实施方案中，写入-写入时间间隔可指代数据最后一次写入到片段的时间与接收到对片段的写入请求的时间之间的时间间隔。举例来说，预读取操作管理组件113可存储表示数据最后一次写入到片段或一组片段的时间的时间戳值，以便确定片段的W2W时间间隔。
当确定片段的写入-写入(W2W)时间间隔时，预读取操作管理组件113可通过确定W2W时间间隔是否在具有存储器装置130到140的对应第一预读取电压电平的第一W2W时间间隔范围内而确定预读取电压电平。在实施方案中，存储器装置130可具有两个W2W时间间隔范围，每一范围表示在对应预读取电压电平用于读取操作时产生最小错误率的电压分布。在此情况下，如果片段的W2W时间间隔在第一W2W时间间隔范围内，那么第一预读取电压可用于执行预读取操作。另一方面，如果片段的W2W时间间隔在第二W2W时间间隔范围内，那么第二预读取电压可用于执行预读取操作。
当基于片段的W2W时间间隔确定预读取电压电平时，预读取操作管理组件113可使用所确定的预读取电压执行预读取操作，以便获得当前存储在片段中的数据。预读取操作管理组件113可接着将所获得的数据同与要存储在片段处的写入请求一起接收的新数据进行比较。在某些非易失性存储器装置(例如，3D交叉点存储器装置)中，可执行写入操作，使得仅可写入与当前存储在存储器的片段处的数据不同的数据。在实例中，预读取操作管理组件113可将当前存储在片段中的数据的每一位与要存储在片段处的新数据的对应位进行比较，且如果所述两个位不同，那么新数据的对应位可被标记为不同的。如果两个位相同，那么可将新数据的对应位标记为相同的。当比较所有位并将其标记为相关时，仅标记为不同的新数据的位可写入到片段。
图2为说明根据本公开的一些实施例的随两个预读取电压电平的写入-写入(W2W)时间间隔而变的位错误率(BER)的曲线图200。如本文中所描述，Vt分布可随时间移位。举例来说，对于给定预读取电压电平，例如预读取电平1，由于Vt分布的本征移动，在使用此预读取电压电平执行预读取操作时经历的位错误率可随时间变化。类似地，预读取电平2的对应位错误率也可随时间变化。在这些或其它情况下，Vt分布和位错误率可为表示自最后一次编程给定数据单元以来经过的时间的W2W时间间隔的函数。曲线图200展示对应于W2W时间的不同范围的两个预读取电压电平中的每一个，所述范围例如W2W范围210和W2W范围220，其可为存储器子系统规范的设计目标。在其它实施例中，可存在任何其它数目的W2W时间间隔范围和相关联预读取电压电平。
在曲线图200中，针对使用指定预读取电压电平执行的预读取操作显示所测量的BER。举例来说，BER曲线212表示针对使用预读取电平1对不同W2W时间间隔的片段执行的预读取操作测量的BER，BER曲线222表示针对使用预读取电平2对不同W2W时间间隔的片段执行的预读取操作测量的BER。从曲线图200显而易见，对于对W2W时间间隔在W2W范围210内的存储器组件的片段执行的预读取操作，使用预读取电平1会产生较低BER，且对于对W2W时间间隔在W2W范围220内的存储器装置的片段执行的预读取操作，使用预读取电平2会产生较低BER。在说明性实例中，W2W范围210可包含T1L(例如，1毫秒)与T1R(例如，1分钟)之间的时间间隔。在此情况下，在1毫秒到1分钟之前编程的片段可使用预读取电压电平1来执行预读取操作。另一方面，W2W范围220可包含T2L(例如，1秒)与T1R(例如，10小时)之间的时间间隔。在此情况下，在1秒到10小时之前编程的片段可使用预读取电压电平2来执行预读取操作。在此实例中，存储器子系统110可被配置成每10小时触发对片段的写入请求，使得每一片段可具有10小时的最大W2W时间间隔。另外，如果片段的给定W2W时间间隔为在W2W范围内的时间(例如，W2W时间间隔大于1秒且小于1分钟)，那么存储器子系统110可确定预读取电压电平1或预读取电压电平2可用于片段的预读取操作，因为预读取电压电平可产生可接受BER。举例来说，可接受BER可指在存储器装置的错误控制译码(ECC)能力内的错误率。存储器子系统110可接着使用预读取电压电平1或预读取电压电平2对片段执行预读取操作。
曲线图200还说明对于单个预读取电平(例如，预读取电压电平2)，BER以较低W2W时间间隔(即，W2W时间<T2L)和以较高W2W时间间隔(即，W2W时间>T2R)增加。在一个实施方案中，预读取电压电平1为最低电压，且预读取电压电平2具有比预读取电压电平1高的电压。预读取电压电平1和预读取电压电平2的值可在存储器装置的产生期间设置，但可任选地在存储器装置的寿命期间调整。
图3为说明根据本公开的一些实施例的基于数据最后一次写入到存储器装置的数据单元的时间而管理数据块的时间戳的过程的框图300。在一个实施方案中，存储器装置130可包含数据块310、350。数据块可指代存储器装置130内的一组数据单元。举例来说，数据块可表示包括4000个数据单元的存储器的区。在此实例中，数据单元可表示4000字节的存储器块。在其它实施方案中，数据单元可指代用于存储数据的存储器装置的单元，且可包含一或多个存储器页、一或多个存储器单元或一或多个字线。每一数据单元可在不同时间编程。
数据块310包括数据单元311、313，且数据块350包括数据单元351、353。存储器装置130可进一步包含可用于跟踪对数据块310的数据单元执行的最近写入操作的时间的时间戳340。存储器装置130还可包含可用于跟踪对数据块350的数据单元执行的最近写入操作的时间的时间戳360。
在操作331处，处理逻辑可接收识别数据单元311的写入请求。写入请求可包含要写入到数据单元311的新数据。处理逻辑可接着执行写入操作且可确定数据单元311与数据块310相关联，所述数据块又与时间戳340相关联。在操作332处，处理逻辑可更新时间戳340以指示在存储器装置130处接收到写入操作331的时间。因此，当准备好对数据块310的任何数据单元执行预读取操作时，处理逻辑可读取时间戳340以将数据单元的W2W时间间隔确定为自记录在时间戳340处的时间以来经过的时间(例如，W2W时间间隔＝当前时间-存储在时间戳340处的时间)。
在操作333处，处理逻辑可接收识别数据单元313且包含要写入到数据单元313的新数据的写入请求。处理逻辑可接着执行写入操作且可确定数据单元313与数据块310相关联。类似于在操作332处执行的步骤，操作334处的处理逻辑可更新时间戳340以指示在存储器装置130处接收到写入操作333的时间，因此指示时间戳340可反映对数据块310的数据单元执行的最近写入操作。
在操作335处，处理逻辑可接收识别数据块350的数据单元351的写入请求。写入请求可包含要写入到数据单元351的新数据。处理逻辑可接着执行写入操作且可确定数据单元351与数据块350相关联，所述数据块又与时间戳360相关联。在操作336处，处理逻辑可更新时间戳360以指示在存储器装置130处接收到写入操作335的时间。因此，当准备好对数据块350的任何数据单元执行预读取操作时，处理逻辑可读取时间戳360以将数据单元的W2W时间间隔确定为自记录在时间戳360处的时间以来经过的时间(例如，W2W时间间隔＝当前时间-存储在时间戳360处的时间)。
在操作337处，处理逻辑可接收识别数据单元353且包含要写入到数据单元353的新数据的写入请求。处理逻辑可接着执行写入操作且可确定数据单元353与数据块350相关联。类似于在操作335处执行的步骤，在操作338处所执行的处理逻辑可更新时间戳360以指示在存储器装置130处接收到写入操作337的时间，因此指示时间戳360可反映对对应数据块350的数据单元执行的最近写入操作。在实施方案中，当擦除数据块310时，处理逻辑可将时间戳340的值复位到默认值，指示当前未在数据块310上编程数据，因此指示数据块310内的单元的W2W时间间隔应为最小值。类似地，当擦除数据块350时，处理逻辑可将时间戳360的值复位到默认值，指示当前未在数据块350上编程数据。
图4为根据本公开的一些实施例的使用存储器子系统中的可变预读取电压电平来管理预读取操作的实例方法的流程图。方法400可由处理逻辑执行，所述处理逻辑可包含硬件(例如，处理装置、电路系统、专用逻辑、可编程逻辑、微码、装置的硬件、集成电路等)、软件(例如，在处理装置上运行或执行的指令)或其组合。在一些实施例中，方法400由图1的预读取操作管理组件113执行。虽然以特定序列或次序展示，但除非另外规定，否则可修改过程的次序。因此，所说明实施例应仅作为实例理解，并且所说明过程可以不同次序执行，并且一些过程可并行执行。另外，可以在各种实施例中省略一或多个过程。因此，并非每一实施例中都需要所有过程。其它过程流程是可能的。
在操作410处，处理逻辑从主机系统接收写入请求，所述写入请求识别要存储在存储器装置的片段中的数据。在实施方案中，处理逻辑可在执行写入操作之前执行预读取操作，以便识别要存储的与当前存储在片段处的数据不同的数据的子集，如本文中更详细地解释。为了执行预读取操作，处理逻辑可确定对应于数据最后一次写入到片段的时间的预读取电压电平。
在操作420处，处理逻辑确定片段的写入-写入(W2W)时间间隔。在实施方案中，W2W时间间隔可指代数据最后一次写入到片段的时间与接收到对片段的写入请求的时间之间的时间间隔。在一实例中，可根据存储在存储器装置处的表示数据最后一次写入到片段的时间的时间戳值确定数据最后一次写入的时间。在其它实施方案中，W2W时间间隔可指代数据最后一次写入到一组数据单元中的任何数据单元(例如，与数据单元相关联的数据块)的时间与接收到对数据单元的写入请求的时间之间的时间间隔。在实施方案中，存储器装置可包含多个数据块，且每一数据块可包含多个数据单元。对于每一数据块，处理逻辑可存储表示数据最后一次写入到数据块内的数据单元的时间的对应时间戳值。
在操作430处，处理装置通过确定片段的W2W时间间隔是否在具有对应第一预读取电压电平的第一W2W时间间隔范围内来确定预读取电压电平。在实施方案中，存储器装置可具有多个W2W时间间隔范围，每一范围表示当对应预读取电压电平用于预读取操作时产生最小错误率的电压分布，如上文详细描述。
在操作440处，在确定片段的W2W时间间隔在第一W2W时间间隔范围内后，处理逻辑使用第一W2W间隔范围的第一预读取电压来执行预读取操作以获得当前存储在片段中的数据，如上文上更详细地解释。在某些实施方案中，处理逻辑可利用从预读取操作获得的数据执行错误处置模块，以便校正在预读取操作期间读取的数据中可能存在的错误。举例来说，错误处置模块可使用由错误处置模块确定的不同的预读取电压电平再次执行预读取操作以产生用于预读取操作的更好错误率。处理逻辑可接着更新第一W2W间隔范围的预读取电压电平以反映由错误处置模块确定的预读取电压电平。
在操作450处，处理装置识别要存储在片段处的新数据的子集，且仅将所述子集写入到片段。数据的子集表示与当前存储在片段中的数据不同的新数据的部分。在实例中，处理逻辑可将当前存储在片段中的数据的每一位与要存储在片段处的新数据的对应位进行比较，且仅将与当前存储在片段中的数据的对应位不同的新数据的那些位写入到片段，如本文中更详细解释。
在操作460处，处理逻辑基于上文所描述的比较执行写入操作以将与当前存储在片段中的数据不同的新数据的子集存储在片段中，如本文中更详细地解释。
图5为根据本公开的一些实施例的使用存储器子系统中的可变预读取电压电平来执行预读取操作的实例方法的流程图。方法500可由处理逻辑执行，所述处理逻辑可包含硬件(例如，处理装置、电路系统、专用逻辑、可编程逻辑、微码、装置的硬件、集成电路等)、软件(例如，在处理装置上运行或执行的指令)或其组合。在一些实施例中，方法500由图1的预读取操作管理组件113执行。虽然以特定序列或次序展示，但除非另外规定，否则可修改过程的次序。因此，所说明实施例应仅作为实例理解，并且所说明过程可以不同次序执行，并且一些过程可并行执行。另外，可以在各种实施例中省略一或多个过程。因此，并非每一实施例中都需要所有过程。其它过程流程是可能的。
在操作510处，处理逻辑确定存储器装置的片段的写入-写入(W2W)时间间隔，例如以便执行预读取操作以在执行写入操作之前获得存储在片段处的数据，如本文中详细解释。在实施方案中，W2W时间间隔可用于确定要用于执行预读取操作的预读取电压电平。在其它实施方案中，为了对片段执行预读取操作，处理逻辑可确定满足预读取电压电平准则的预读取电压电平。预读取电压电平准则可为片段的W2W时间间隔是否在与预读取电压电平相关联的W2W间隔范围内。
在操作515处，处理逻辑确定W2W间隔是否在第一W2W间隔范围内。在一个实施方案中，存储器装置可含有多个W2W间隔范围，每一范围对应于相应的预读取电压电平，如本文中详细解释。在操作530处，当处理逻辑确定W2W间隔在第一W2W间隔范围内时，处理逻辑可使用第一W2W间隔范围的第一预读取电压来执行预读取操作。处理逻辑接着使用第一预读取电压电平执行预读取操作以获得当前存储在片段处的数据，如上文详细解释。
在操作535处，如果处理逻辑确定片段的W2W间隔不在第一W2W间隔范围内，那么处理逻辑可前进到存储器装置的多个W2W间隔范围中的下一范围，且可在操作540处确定W2W间隔是否在下一W2W间隔范围内。在操作550处，如果处理逻辑确定片段的W2W间隔在下一W2W间隔范围内，那么处理逻辑可使用下一W2W间隔范围的预读取电压电平执行预读取操作以获得当前存储在片段处的数据，如上文详细解释。
如果处理逻辑确定片段的W2W间隔不在下一W2W间隔范围内，那么在操作535处，处理逻辑可前进到存储器装置的多个W2W间隔范围中的下一(例如，第三)W2W间隔范围。处理逻辑可继续循环通过多个W2W间隔范围，直到发现含有片段的W2W间隔的W2W间隔范围。处理逻辑可接着继续使用所发现的W2W间隔范围的预读取电压来执行预读取操作。
图6说明计算机系统600的实例机器，在所述实例机器内可执行用于使机器执行本文中所论述的方法中的任何一或多种的一组指令。在一些实施例中，计算机系统600可以对应于主机系统(例如，图1的主机系统120)，其包含、耦合到或利用存储器子系统(例如，图1的存储器子系统110)或者可以用于执行控制器的操作(例如，以执行操作系统来执行对应于图1的预读取操作管理组件113的操作)。在替代实施例中，机器可连接(例如联网)到LAN、内联网、外联网和/或因特网中的其它机器。机器可作为对等(或分布式)网络环境中的对等机器或作为云计算基础设施或环境中的服务器或客户端机器而在客户端-服务器网络环境中的服务器或客户端机器的容量中操作。
机器可以是个人计算机(PC)、平板PC、机顶盒(STB)、个人数字助理(PDA)、蜂窝电话、网络器具、服务器、网络路由器、交换机或桥接器，或能够(按顺序或以其它方式)执行指定将由所述机器采取的动作的指令集的任何机器。此外，虽然说明单个机器，但应认为术语“机器”还包含机器的任何集合，所述机器单独地或共同地执行指令集(或多个指令集)以执行本文中所论述的方法中的任何一或多种。
实例计算机系统600包含处理装置602、主存储器604(例如，只读存储器(ROM)、快闪存储器、动态随机存取存储器(DRAM)，例如同步DRAM(SDRAM)或Rambus DRAM(RDRAM)等)、静态存储器606(例如，快闪存储器、静态随机存取存储器(SRAM)等)，以及数据存储系统618，其经由总线630彼此通信。
处理装置602表示一或多个通用处理装置，例如微处理器、中央处理单元等。更确切地说，处理装置可以是复杂指令集计算(CISC)微处理器、精简指令集计算(RISC)微处理器、超长指令字(VLIW)微处理器，或实施其它指令集的处理器，或实施指令集的组合的处理器。处理装置602还可为一或多个专用处理装置，例如专用集成电路(ASIC)、现场可编程门阵列(FPGA)、数字信号处理器(DSP)、网络处理器等。处理装置602被配置成执行指令626以用于执行本文中所论述的操作及步骤。计算机系统600可以进一步包含网络接口装置608以经由网络620进行通信。
数据存储系统618可以包含机器可读存储媒体624(也称为计算机可读媒体)，其上存储有一或多组指令626或体现本文中所描述的方法或功能中的任何一或多种的软件。指令626还可在其由计算机系统600执行期间完全或至少部分地驻留在主存储器604内和/或处理装置602内，主存储器604和处理装置602也构成机器可读存储媒体。机器可读存储媒体624、数据存储系统618和/或主存储器604可对应于图1的存储器子系统110。
在一个实施例中，指令626包含用于实施对应于图1的预读取操作管理组件113的功能性的指令。尽管在实例实施例中将机器可读存储媒体624展示为单个媒体，但是应认为术语“机器可读存储媒体”包含存储一或多组指令的单个媒体或多个媒体。还应认为术语“机器可读存储媒体”包含能够存储或编码供机器执行的一组指令且使机器执行本公开的方法中的任何一或多种的任何媒体。因此，应认为术语“机器可读存储媒体”包含但不限于固态存储器、光学媒体和磁性媒体。
已依据计算机存储器内的数据位的操作的算法和符号表示呈现了先前详细描述的一些部分。数据处理领域的技术人员使用这些算法描述和表示将其工作的主旨最有效地传达给所属领域的其它技术人员。算法在这里并且通常被认为是产生所要结果的操作的自洽序列。所述操作为需要对物理量进行物理操控的操作。这些量通常但未必呈能够被存储、组合、比较和以其它方式操控的电气或磁信号的形式。已证明，有时，主要出于普遍使用的原因，将这些信号称为位、值、要素、符号、字符、项、数字等是方便的。
然而，应牢记，所有这些和类似术语应与适当物理量相关联，且仅是应用于这些量的方便标记。本公开可涉及将计算机系统的寄存器及存储器内的表示为物理(电子)量的数据操纵和变换为计算机系统存储器或寄存器或其它此类信息存储系统内的类似地表示为物理量的其它数据的计算机系统或类似电子计算装置的动作及过程。
本公开还涉及用于执行本文中的操作的设备。此设备可出于预期目的而专门构造，或其可包含由存储在计算机中的计算机程序选择性地激活或重新配置的通用计算机。此类计算机程序可存储在计算机可读存储媒体中，所述计算机可读存储媒体例如但不限于任何类型的盘(包含软盘、光盘、CD-ROM和磁性光盘)、只读存储器(ROM)、随机存取存储器(RAM)、EPROM、EEPROM、磁卡或光卡或适合于存储电子指令且各自耦合到计算机系统总线的任何类型的媒体。
本文中呈现的算法和显示本质上不与任何特定计算机或其它设备相关。各种通用系统可与根据本文中的教示的程序一起使用，或其可证明构造用以执行所述方法更加专用的设备是方便的。将如下文描述中所示呈现用于这些各种系统的结构。另外，不参考任何特定编程语言描述本公开。将了解，可使用多种编程语言来实施如本文中所描述的本公开的教示。
本公开可提供为计算机程序产品或软件，所述计算机程序产品或软件可包含上面存储有可用以对计算机系统(或其它电子装置)进行编程以执行根据本公开的过程的指令的机器可读媒体。机器可读媒体包含用于以机器(例如，计算机)可读的形式存储信息的任何机制。在一些实施例中，机器可读(例如计算机可读)媒体包含机器(例如计算机)可读存储媒体，例如只读存储器(“ROM”)、随机存取存储器(“RAM”)、磁盘存储媒体、光学存储媒体、快闪存储器组件等。
在前述说明书中，本公开的实施例已经参考其具体实例实施例进行描述。将显而易见的是，可以在不脱离如所附权利要求书中阐述的本公开的实施例的更广泛精神和范围的情况下对本公开进行各种修改。因此，说明书和图式应被视为说明性的而非限制性的。

Claims (20)

1.一种系统，其包括：
存储器装置；以及
处理装置，其以操作方式与所述存储器装置耦合以执行包括以下各项的操作：
从主机系统接收写入请求，所述写入请求识别要存储在所述存储器装置的片段中的数据；
确定所述存储器装置的所述片段的写入-写入时间间隔；
确定所述片段的所述写入-写入时间间隔是否在所述存储器装置的多个写入-写入时间间隔范围中的第一写入-写入时间间隔范围内，其中所述第一写入-写入时间间隔范围表示对应于第一预读取电压电平的第一多个写入-写入时间间隔；
响应于所述片段的所述写入-写入时间间隔在所述第一写入-写入时间间隔范围内，使用所述第一预读取电压电平对所述存储器装置的所述片段执行预读取操作以确定当前存储在所述片段中的数据；
识别在所述写入请求中识别为要存储在所述存储器装置的所述片段中的所述数据的子集，其中所述数据的所述子集表示与当前存储在所述片段中且在所述预读取操作期间读取的所述数据的对应位不同的数据的位；以及
执行写入操作以将所述数据的所述子集存储在所述存储器装置的所述片段中。
2.根据权利要求1所述的系统，其中确定所述存储器装置的所述片段的所述写入-写入时间间隔包括：
读取与所述存储器装置的所述片段中的所述数据相关联的时间戳，所述时间戳指示数据最后一次写入所述片段中的时间；以及
将所述写入-写入时间间隔确定为自所述时间戳以来经过的时间。
3.根据权利要求1所述的系统，其中所述存储器装置的所述片段包括多个数据单元，其中数据单元包括对其执行写入操作的最小量的存储器。
4.根据权利要求3所述的系统，其中基于与所述片段的所述多个数据单元中的数据单元相关联的时间戳而确定所述片段的所述写入-写入时间间隔，其中所述数据单元是所述多个数据单元中的最近写入数据单元。
5.根据权利要求1所述的系统，其中所述处理装置进一步用以执行包括以下各项的操作：
响应于所述片段的所述写入-写入时间间隔不在所述第一写入-写入时间间隔范围内，使用与第二写入-写入时间间隔范围相关联的第二预读取电压电平对所述存储器装置的所述片段执行所述预读取操作，其中所述第二写入-写入时间间隔范围表示对应于所述第二预读取电压电平的第二多个写入-写入时间间隔。
6.根据权利要求1所述的系统，其中所述第一预读取电压电平为与所述存储器装置相关联的多个预读取电压电平中的最低预读取电压电平。
7.根据权利要求1所述的系统，其中识别要存储在所述存储器装置的所述片段处的所述数据的所述子集包括：
将当前存储在所述片段中且在所述预读取操作期间读取的所述数据的第一组位与在所述写入请求中识别为要存储在所述存储器装置的所述片段中的所述数据的第二组位进行比较；以及
将与所述第一组位中的对应位不匹配的所述第二组位中的位标记为要存储在所述片段处的所述数据的所述子集。
8.一种方法，其包括：
从主机系统接收写入请求，所述写入请求识别要存储在存储器装置的片段中的数据；
确定所述存储器装置的所述片段的写入-写入时间间隔；
确定所述片段的所述写入-写入时间间隔是否在所述存储器装置的多个写入-写入时间间隔范围中的第一写入-写入时间间隔范围内，其中所述第一写入-写入时间间隔范围表示对应于第一预读取电压电平的第一多个写入-写入时间间隔；
响应于所述片段的所述写入-写入时间间隔在所述第一写入-写入时间间隔范围内，使用所述第一预读取电压电平对所述存储器装置的所述片段执行预读取操作以确定当前存储在所述片段中的数据；
识别在所述写入请求中识别为要存储在所述存储器装置的所述片段中的所述数据的子集，其中所述数据的所述子集表示与当前存储在所述片段中且在所述预读取操作期间读取的所述数据的对应位不同的数据的位；以及
执行写入操作以将所述数据的所述子集存储在所述存储器装置的所述片段中。
9.根据权利要求8所述的方法，其中确定所述存储器装置的所述片段的所述写入-写入时间间隔进一步包括：
读取与所述存储器装置的所述片段中的所述数据相关联的时间戳，所述时间戳指示数据最后一次写入所述片段中的时间；以及
将所述写入-写入时间间隔确定为自所述时间戳以来经过的时间。
10.根据权利要求8所述的方法，其中所述存储器装置的所述片段包括多个数据单元，其中数据单元包括对其执行写入操作的最小量的存储器。
11.根据权利要求10所述的方法，其中基于与所述片段的所述多个数据单元中的数据单元相关联的时间戳而确定所述片段的所述写入-写入时间间隔，其中所述数据单元是所述多个数据单元中的最近写入数据单元。
12.根据权利要求8所述的方法，其进一步包括：
响应于所述片段的所述写入-写入时间间隔不在所述第一写入-写入时间间隔范围内，使用与第二写入-写入时间间隔范围相关联的第二预读取电压电平对所述存储器装置的所述片段执行所述预读取操作，其中所述第二写入-写入时间间隔范围表示对应于所述第二预读取电压电平的第二多个写入-写入时间间隔。
13.根据权利要求8所述的方法，其中所述第一预读取电压电平为与所述存储器装置相关联的多个预读取电压电平中的最低预读取电压电平。
14.根据权利要求8所述的方法，其中识别要存储在所述存储器装置的所述片段处的所述数据的所述子集进一步包括：
将当前存储在所述片段中且在所述预读取操作期间读取的所述数据的第一组位与在所述写入请求中识别为要存储在所述存储器装置的所述片段中的所述数据的第二组位进行比较；以及
将与所述第一组位中的对应位不匹配的所述第二组位中的位标记为要存储在所述片段处的所述数据的所述子集。
15.一种非暂时性计算机可读存储媒体，其包括指令，所述指令在由处理装置执行时，使所述处理装置进行以下操作：
使用第一预读取电压电平对存储器装置的片段执行预读取操作以识别存储在所述存储器装置的所述片段中的第一数据，其中所述预读取电压电平满足预读取电压电平准则；
将存储在所述存储器装置的所述片段中且在所述预读取操作期间读取的所述第一数据与要对所述存储器装置的所述片段执行的写入操作相关联的第二数据进行比较以识别不同于所述第一数据的所述第二数据的至少一部分；以及
将与所述写入操作相关联的所述第二数据的至少所述部分写入到所述存储器装置的所述片段。
16.根据权利要求15所述的非暂时性计算机可读存储媒体，其中所述预读取电压电平准则与所述存储器装置的所述片段的写入-写入时间间隔有关，且其中确定所述预读取电压电平满足所述预读取电压电平准则包括确定所述片段的所述写入-写入时间间隔在所述存储器装置的多个写入-写入间隔范围中的第一写入-写入间隔范围内，其中所述第一写入-写入间隔范围表示对应于所述第一预读取电压电平的第一多个写入-写入时间间隔。
17.根据权利要求16所述的非暂时性计算机可读存储媒体，其中为了确定所述存储器装置的所述片段的所述写入-写入时间间隔，所述处理装置进一步进行以下操作：
读取与所述存储器装置的所述片段中的所述数据相关联的时间戳，所述时间戳指示数据最后一次写入所述片段中的时间；以及
将所述写入-写入时间间隔确定为自所述时间戳以来经过的时间。
18.根据权利要求15所述的非暂时性计算机可读存储媒体，其中所述存储器装置的所述片段包括多个数据单元，其中数据单元包括对其执行写入操作的最小量的存储器。
19.根据权利要求15所述的非暂时性计算机可读存储媒体，其中所述第一写入-写入时间间隔范围与所述第二写入-写入时间间隔范围重叠。
20.根据权利要求17所述的非暂时性计算机可读存储媒体，其中为了识别要存储在所述存储器装置的所述片段处的所述数据的所述子集，所述处理装置进一步进行以下操作：
将当前存储在所述片段中且在所述预读取操作期间读取的所述数据的第一组位与在所述写入请求中识别为要存储在所述存储器装置的所述片段中的所述数据的第二组位进行比较；以及
将与所述第一组位中的对应位不匹配的所述第二组位中的位标记为要存储在所述片段处的所述数据的所述子集。
CN202180015410.1A 2020-01-30 2021-01-29 使用可变预读取电压电平来管理非易失性存储器装置中的写入操作 Withdrawn CN115428083A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/777,766 US11199999B2 (en) 2020-01-30 2020-01-30 Management of write operations in a non-volatile memory device using a variable pre-read voltage level
US16/777,766 2020-01-30
PCT/US2021/015889 WO2021155275A1 (en) 2020-01-30 2021-01-29 Management of write operations in a non-volatile memory device using a variable pre-read voltage level

Publications (1)

Publication Number Publication Date
CN115428083A true CN115428083A (zh) 2022-12-02

Family

ID=77062045

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180015410.1A Withdrawn CN115428083A (zh) 2020-01-30 2021-01-29 使用可变预读取电压电平来管理非易失性存储器装置中的写入操作

Country Status (6)

Country Link
US (2) US11199999B2 (zh)
JP (1) JP2023512246A (zh)
KR (1) KR20220129626A (zh)
CN (1) CN115428083A (zh)
DE (1) DE112021000776T5 (zh)
WO (1) WO2021155275A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI696074B (zh) * 2019-01-24 2020-06-11 慧榮科技股份有限公司 管理快閃記憶體模組的方法及相關的快閃記憶體控制器與電子裝置
CN113496719B (zh) * 2020-04-08 2023-06-23 长鑫存储技术有限公司 半导体存储器的训练方法及相关设备
CN115485776A (zh) 2020-05-13 2022-12-16 美光科技公司 用于存取存储器单元的基于计数器的方法和系统
US11367484B1 (en) * 2021-01-21 2022-06-21 Micron Technology, Inc. Multi-step pre-read for write operations in memory devices

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8171380B2 (en) 2006-10-10 2012-05-01 Marvell World Trade Ltd. Adaptive systems and methods for storing and retrieving data to and from memory cells
WO2013105414A1 (ja) * 2012-01-12 2013-07-18 ソニー株式会社 記憶制御装置、記憶装置、情報処理システム、および、それらにおける処理方法
JP5853899B2 (ja) * 2012-03-23 2016-02-09 ソニー株式会社 記憶制御装置、記憶装置、情報処理システム、および、それらにおける処理方法
US9384831B2 (en) 2014-05-29 2016-07-05 Intel Corporation Cross-point memory single-selection write technique
US10446210B2 (en) 2016-09-27 2019-10-15 Spin Memory, Inc. Memory instruction pipeline with a pre-read stage for a write operation for reducing power consumption in a memory device that uses dynamic redundancy registers
KR102648785B1 (ko) 2017-01-11 2024-03-19 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 동작 방법
US10026486B1 (en) 2017-03-06 2018-07-17 Sandisk Technologies Llc First read countermeasures in memory
TWI623878B (zh) * 2017-07-07 2018-05-11 大心電子（英屬維京群島）股份有限公司 資料讀取方法以及儲存控制器
JP2019149219A (ja) * 2018-02-28 2019-09-05 東芝メモリ株式会社 メモリシステム
KR102671736B1 (ko) * 2019-05-31 2024-06-04 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작방법

Also Published As

Publication number Publication date
KR20220129626A (ko) 2022-09-23
US11199999B2 (en) 2021-12-14
JP2023512246A (ja) 2023-03-24
DE112021000776T5 (de) 2022-12-01
US11620085B2 (en) 2023-04-04
US20210240385A1 (en) 2021-08-05
WO2021155275A1 (en) 2021-08-05
US20220035572A1 (en) 2022-02-03

Similar Documents

Publication Publication Date Title
US11620085B2 (en) Management of write operations in a non-volatile memory device using a variable pre-read voltage level
US11404124B2 (en) Voltage bin boundary calibration at memory device power up
US11500588B2 (en) Adjusting read voltage levels based on a temperature-dependent slope of the threshold voltage drift of a memory sub-system
US11676664B2 (en) Voltage bin selection for blocks of a memory device after power up of the memory device
US20220137815A1 (en) Managing bin placement for block families of a memory device based on trigger metric values
US11836392B2 (en) Relocating data to low latency memory
US11941277B2 (en) Combination scan management for block families of a memory device
US11853556B2 (en) Combining sets of memory blocks in a memory device
US11675509B2 (en) Multiple open block families supporting multiple cursors of a memory device
US11726671B2 (en) Memory access mode selection
US11587627B2 (en) Determining voltage offsets for memory read operations
US11886712B2 (en) Die family management on a memory device using block family error avoidance
US11983067B2 (en) Adjustment of code rate as function of memory endurance state metric
US20230207028A1 (en) Managing an adaptive data path selection threshold for a memory sub-system
CN115132255A (zh) 使用存储电荷损失裕度检查进行开放块管理

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication
WW01 Invention patent application withdrawn after publication

Application publication date: 20221202