CN115423108A - 量子线路切割处理方法、装置及量子计算机操作系统 - Google Patents

量子线路切割处理方法、装置及量子计算机操作系统 Download PDF

Info

Publication number
CN115423108A
CN115423108A CN202110599876.2A CN202110599876A CN115423108A CN 115423108 A CN115423108 A CN 115423108A CN 202110599876 A CN202110599876 A CN 202110599876A CN 115423108 A CN115423108 A CN 115423108A
Authority
CN
China
Prior art keywords
quantum
sub
connected graph
cutting
vertex
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110599876.2A
Other languages
English (en)
Inventor
窦猛汉
方圆
赵东一
俞磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Origin Quantum Computing Technology Co Ltd
Original Assignee
Origin Quantum Computing Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Origin Quantum Computing Technology Co Ltd filed Critical Origin Quantum Computing Technology Co Ltd
Priority to CN202110599876.2A priority Critical patent/CN115423108A/zh
Publication of CN115423108A publication Critical patent/CN115423108A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F16/00—Information retrieval; Database structures therefor; File system structures therefor
    • G06F16/90—Details of database functions independent of the retrieved data types
    • G06F16/901—Indexing; Data structures therefor; Storage structures
    • G06F16/9024—Graphs; Linked lists

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Databases & Information Systems (AREA)
  • Data Mining & Analysis (AREA)
  • General Engineering & Computer Science (AREA)
  • Artificial Intelligence (AREA)
  • Computational Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Evolutionary Computation (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)

Abstract

本申请公开了一种量子线路切割处理方法、装置及量子计算机操作系统，该方法包括：获取量子线路的连通图，所述连通图的顶点用于表示所述量子线路中的量子逻辑门，所述连通图的有向边用于表示所述量子逻辑门按量子比特的量子态演化时序的依赖关系；确定所述连通图的子连通图的顶点，以及基于所述子连通图的顶点确定所述连通图的第一切割点；确定所述第一切割点在所述量子线路上对应的切割位置，以及基于所述切割位置对所述量子线路进行切割。采用本申请实施例可在将量子比特多的量子线路切割成量子比特少的子量子线路时，确定量子线路中的切割位置。

Description

量子线路切割处理方法、装置及量子计算机操作系统
技术领域
本申请涉及量子计算技术领域，尤其涉及一种量子线路切割处理方法、装置及量子计算机操作系统。
背景技术
人类目前处于量子技术发展的关键时代——含噪声的中型量子(NoisyIntermediate Scale Quantum，NISQ)器件。有限的相干时间、单个量子位的频率选择、量子位之间的串扰和有限的控制带宽等噪声随着量子比特数量的增加而增加，从而限制了NISQ技术的发展。建立一个可靠的量子计算设备越来越难。
目前常用的做法是，将量子比特多的量子线路切割成多个量子比特少的子量子线路，然后将子量子线路在量子计算设备上运行，将运行得到的结果进行合成从而得到切割前的量子线路的模拟结果。该种方法比直接在量子计算设备上运行量子比特多的量子线路得到的结果更加可靠。该做法的核心问题之一在于量子线路中切割位置的确定。
发明内容
本申请实施例提供一种量子线路切割处理方法、装置及量子计算机操作系统，用于在将量子比特多的量子线路切割成量子比特少的子量子线路时，确定量子线路中的切割位置。
第一方面，本申请实施例提供一种量子线路切割处理方法，包括：
获取量子线路的连通图，所述连通图的顶点用于表示所述量子线路中的量子逻辑门，所述连通图的有向边用于表示所述量子逻辑门按量子比特的量子态演化时序的依赖关系；
确定所述连通图的子连通图的顶点，以及基于所述子连通图的顶点确定所述连通图的第一切割点；
确定所述第一切割点在所述量子线路上对应的切割位置，以及基于所述切割位置对所述量子线路进行切割。
可选地，所述确定所述连通图的子连通图的顶点，以及基于所述子连通图的顶点确定所述连通图的第一切割点，包括：
确定所述连通图包括的顶点个数N是否小于所述量子线路的子量子线路允许使用的最大量子比特个数n；
若所述N不小于所述n，则从所述N个顶点中获取M个连续的顶点，以及将所述M个连续的顶点作为子连通图的顶点；
确定所述子连通图所使用的量子比特个数m是否等于所述n；
若所述m等于所述n，则将所述子连通图确定为最大子连通图，以及将所述最大子连通图包括的顶点与所述连通图中除所述最大子连通图包括的顶点之外的顶点之间的有向边上的任一点作为所述连通图的第一切割点。
可选地，所述方法还包括：
若所述m小于所述n，则从所述N个顶点中获取所述M个连续的顶点的下一顶点，以及将所述下一顶点加入所述子连通图的顶点中；
执行步骤所述确定所述子连通图所使用的量子比特个数m是否等于所述n。
可选地，所述将所述最大子连通图包括的顶点与所述连通图中除所述最大子连通图包括的顶点之外的顶点之间的有向边上的任一点作为所述连通图的第一切割点之后，所述方法还包括：
从所述连通图中删除所述最大子连通图，得到新的所述连通图；
执行步骤所述确定所述连通图包括的顶点个数N是否小于n。
可选地，所述方法还包括：
在所述从所述N个顶点中获取M个连续的顶点的方式不止一种时，或者，在所述从所述N个顶点中获取所述M个连续的顶点的下一顶点的方式不止一种时，确定通过每种方式确定的所述量子线路的切割位置的个数和所述量子线路的子量子线路的个数；
基于所述量子线路的切割位置的个数和所述量子线路的子量子线路的个数确定目标切割位置和目标子量子线路。
可选地，所述确定所述第一切割点在所述量子线路上对应的切割位置，包括：
确定所述第一切割点所在的有向边的两个顶点；
确定所述两个顶点在所述量子线路中对应的两个量子逻辑门；
将所述两个量子逻辑门作用的相同的量子比特在一个量子逻辑门作用对应的量子态演化向另外一个量子逻辑门作用对应的量子态演化的变化作为切割位置。
第二方面，本申请实施例提供一种量子线路切割处理装置，包括：
获取单元，用于获取量子线路的连通图，所述连通图的顶点用于表示所述量子线路中的量子逻辑门，所述连通图的有向边用于表示所述量子逻辑门按量子比特的量子态演化时序的依赖关系；
确定单元，用于确定所述连通图的子连通图的顶点，以及基于所述子连通图的顶点确定所述连通图的第一切割点；确定所述第一切割点在所述量子线路上对应的切割位置；
切割单元，用于基于所述切割位置对所述量子线路进行切割。
第三方面，本申请实施例提供一种电子设备，包括处理器、存储器、通信接口以及一个或多个程序，其中，上述一个或多个程序被存储在上述存储器中，并且被配置由上述处理器执行，上述程序包括用于执行本申请实施例第一方面所述的方法中的步骤的指令。
第四方面，本申请实施例提供了一种计算机可读存储介质，其中，上述计算机可读存储介质存储用于电子数据交换的计算机程序，其中，上述计算机程序使得计算机执行如本申请实施例第一方面所述的方法中所描述的部分或全部步骤。
第五方面，本申请实施例提供了一种计算机程序产品，其中，上述计算机程序产品包括存储了计算机程序的非瞬时性计算机可读存储介质，上述计算机程序可操作来使计算机执行如本申请实施例第一方面所述的方法中所描述的部分或全部步骤。该计算机程序产品可以为一个软件安装包。
第六方面，本申请实施例提供了一种量子计算机操作系统，其中，上述量子计算机操作系统根据本申请实施例第一方面所述的方法中所描述的部分或全部步骤实现量子线路的切割处理。
可以看出，在本申请实施例中，首先，获取量子线路的连通图，连通图相较于量子线路更加直接可视化的表示出了量子线路中量子逻辑门之间的连接关系；其次，确定所述连通图的子连通图的顶点，以及基于所述子连通图的顶点确定所述连通图的第一切割点，通过该连接关系可以更加方便快捷地遍历和搜索确定子连通图的顶点，进而通过子连通图的顶点确定连通图的第一切割点；最后，确定所述第一切割点在所述量子线路上对应的切割位置，以及基于所述切割位置对所述量子线路进行切割，通过第一切割点与切割位置的对应关系可以确定出切割位置，然后即可基于切割位置对量子线路进行切割，从而实现了在将量子比特多的量子线路切割成量子比特少的子量子线路时，量子线路中切割位置的确定。
本申请的这些方面或其他方面在以下实施例的描述中会更加简明易懂。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1A为本申请实施例提供的一种量子线路切割处理方法的计算机终端的硬件结构框图；
图1B为本申请实施例中提供的一种量子线路的图形化显示示意图；
图2A为本申请实施例提供的一种量子线路切割处理方法的流程示意图；
图2B为本申请实施例提供的一种量子线路的连通图；
图2C为本申请实施例提供的另一种量子线路的连通图；
图2D为本申请实施例提供的一种由量子线路切割为子量子线路的过程示意图；
图3为本申请实施例提供的另一种量子线路切割处理方法的流程示意图；
图4为本申请实施例提供的一种电子设备的结构示意图；
图5为本申请实施例提供的一种量子线路切割处理装置的结构示意图。
具体实施方式
为了使本技术领域的人员更好地理解本申请方案，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分的实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本申请保护的范围。
以下分别进行详细说明。
本申请的说明书和权利要求书及所述附图中的术语“第一”、“第二”、“第三”和“第四”等是用于区别不同对象，而不是用于描述特定顺序。此外，术语“包括”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些过程、方法、产品或设备固有的其它步骤或单元。
在本文中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本文所描述的实施例可以与其它实施例相结合。
图1A为本申请实施例提供的一种量子线路切割处理方法的计算机终端的硬件结构框图。
参见图1A所示，计算机终端可以包括一个或多个(图1A中仅示出一个)处理器102(处理器102可以包括但不限于微处理器MCU或可编程逻辑器件FPGA等的处理装置)和用于存储数据的存储器104，可选地，上述计算机终端还可以包括用于通信功能的传输装置106以及输入输出设备108。本领域普通技术人员可以理解，图1A所示的结构仅为示意，其并不对上述计算机终端的结构造成限定。例如，计算机终端还可包括比图1A中所示更多或者更少的组件，或者具有与图1A所示不同的配置。
存储器104可用于存储应用软件的软件程序以及模块，如本申请实施例中的量子线路切割处理方法对应的程序指令/模块，处理器102通过运行存储在存储器104内的软件程序以及模块，从而执行各种功能应用以及数据处理，即实现上述的方法。存储器104可包括高速随机存储器，还可包括非易失性存储器，如一个或者多个磁性存储装置、闪存、或者其他非易失性固态存储器。在一些实例中，存储器104可进一步包括相对于处理器102远程设置的存储器，这些远程存储器可以通过网络连接至计算机终端10。上述网络的实例包括但不限于互联网、企业内部网、局域网、移动通信网及其组合。
传输装置106用于经由一个网络接收或者发送数据。上述的网络具体实例可包括计算机终端10的通信供应商提供的无线网络。在一个实例中，传输装置106包括一个网络适配器(Network Interface Controller，NIC)，其可通过基站与其他网络设备相连从而可与互联网进行通讯。在一个实例中，传输装置106可以为射频(Radio Frequency，RF)模块，其用于通过无线方式与互联网进行通讯。
需要说明的是，本申请实施例所指量子程序，即是经典语言编写的表征量子比特及其演化的程序，其中与量子计算相关的量子比特、量子逻辑门等等均有相应的经典代码表示。
量子线路作为量子程序的一种体现方式，也称量子逻辑电路，是最常用的通用量子计算模型，表示在抽象概念下对于量子比特进行操作的线路，其组成包括量子比特、线路(时间线)，以及各种量子逻辑门，最后常需要通过量子测量操作将结果读取出来。量子线路的展现方式可以是按一定执行时序排列的量子逻辑门序列。
具体的，例如一段量子程序：
QCircuitcir；
cir<<H(q[0])<<H(q[1])<<H(q[2])<<H(q[3])<<RZ(q[0],PI/2)<<RY(q[1],PI/4)<<RZ(q[2],PI/4)<<CNOT(q[0],q[1])<<CR(q[1],q[2],PI/3)<<CNOT(q[2],q[3])<<CNOT(q[0],q[3]).
对应的量子线路(记为1#量子线路)，可表示为：
q[0]:H(q[0])、RZ(q[0],PI/2)
q[1]:H(q[1])、RY(q[1],PI/4)、CNOT(q[0],q[1])
q[2]:H(q[2])、RZ(q[2],-PI/4)、CR(q[1],q[2],PI/3)
q[3]:H(q[3])、CNOT(q[2],q[3])、CNOT(q[0],q[3])
其中，q[0]、q[1]、q[2]、q[3]是指比特位从0至3的量子比特，通常也可被记为q0、q1、q2、q3。
更为形象的一种展现方式，与上述量子逻辑门序列对应的量子线路图展示参照图1B所示。
不同于传统电路是用金属线所连接以传递电压信号或电流信号，在量子线路中，线路可看成是由时间所连接，亦即量子比特的状态随着时间自然演化，在这过程中按照哈密顿运算符的指示，一直到遇上量子逻辑门而被操作。
一个量子程序整体上对应有一条总的量子线路，本申请所述量子程序即指该条总的量子线路，其中，该总的量子线路中的量子比特总数与量子程序的量子比特总数相同。可以理解为：一个量子程序可以由量子线路、针对量子线路中量子比特的测量操作、保存测量结果的寄存器及控制流节点(跳转指令)组成，一条量子线路可以包含几十上百个甚至千上万个量子逻辑门操作。量子程序的执行过程，就是对所有的量子逻辑门按照一定时序执行的过程。需要说明的是，时序即单个量子逻辑门被执行的时间顺序。
需要说明的是，经典计算中，最基本的单元是比特，而最基本的控制模式是逻辑门，可以通过逻辑门的组合来达到控制电路的目的。类似地，处理量子比特的方式就是量子逻辑门。使用量子逻辑门，能够使量子态发生演化，量子逻辑门是构成量子线路的基础，量子逻辑门包括单比特量子逻辑门(或单量子逻辑门，简称“单门”)，如Hadamard门(H门，阿达马门)、泡利-X门(X门)、泡利-Y门(Y门)、泡利-Z门(Z门)、RX门、RY门、RZ门等等；两比特量子逻辑门(或双量子逻辑门，简称“双门”)，如CNOT门、CR门、SWAP门、iSWAP门等等；多比特量子逻辑门(或多量子逻辑门，简称“多门”)，如Toffoli门等等。量子逻辑门一般使用酉矩阵表示，而酉矩阵不仅是矩阵形式，也是一种操作和变换。一般量子逻辑门在量子态上的作用是通过酉矩阵左乘以量子态右矢对应的矩阵进行计算的。
例如，量子态右矢|0>对应的矢量为
Figure BDA0003092361920000071
量子态右矢|1>对应的矢量为
Figure BDA0003092361920000072
量子态，即量子比特的逻辑状态。在量子算法(或称量子程序)中，针对量子线路包含的一组量子比特的量子态，采用二进制表示方式，例如，一组量子比特为q0、q1、q2，表示第0位、第1位、第2位量子比特，在二进制表示方式中从高位到低位排序为q2q1q0，该组量子比特对应的量子态共有2的量子比特总数次方个，即8个本征态(确定的状态)：|000>、|001>、|010>、|011>、|100>、|101>、|110>、|111>，每个量子态的位与量子比特对应一致，如|001>态，001从高位到低位对应q2q1q0，|>为狄拉克符号。对于包含N个量子比特q0、q1、…、qn、…、qN-1的量子线路，二进制表示量子态的位阶排序为qN-1qN-2…、q1q0。
以单个量子比特说明，单个量子比特的逻辑状态ψ可能处于|0>态、|1>态、|0>态和|1>态的叠加态(不确定状态)，具体可以表示为ψ＝a|0>+b|1>，其中，a和b为表示量子态振幅(概率幅)的复数，振幅的模的平方表示概率，a2、b2分别表示逻辑状态是|0>态、|1>态的概率，|a|2+|b|2＝1。简言之，量子态是各本征态组成的叠加态，当其他态的概率为0时，即处于唯一确定的本征态。
下面结合附图进一步介绍本申请实施例提供的一种量子线路切割处理方法。
参见图2A，图2A为本申请实施例提供的一种量子线路切割处理方法的流程示意图，该方法包括：
步骤201：获取量子线路的连通图，所述连通图的顶点用于表示所述量子线路中的量子逻辑门，所述连通图的有向边用于表示所述量子逻辑门按量子比特的量子态演化时序的依赖关系。
需要说明的是，连通图的顶点可以用于表示量子线路中的量子逻辑门，也可以用于表示量子线路中的量子逻辑门和量子逻辑门作用的量子比特，还可以有其他表示，在此不做限定。
还需要说明的是，由于单量子逻辑门的存在并不会影响子量子线路使用的量子比特个数，因此在绘制量子线路的连通图时，通常先将单量子逻辑门剔除并记录其位置信息，在得到子量子线路切割位置后再恢复执行。
举例说明，对于量子线路：
q[0]:RX(q[0]，0)、CNOT(q[0],q[3])、RX(q[0]，0)
q[1]:RX(q[1]，1)、CNOT(q[1],q[2])、CNOT(q[1],q[0])、RX(q[1]，1)
q[2]:RX(q[2]，2)、CNOT(q[2],q[3])、RX(q[2]，2)
q[3]:RX(q[3]，3)、RX(q[3]，3)
如图2B所示，图2B为本申请实施例提供的一种量子线路的连通图，连通图的顶点用于表示量子线路中的量子逻辑门。顶点0用于表示CNOT(q[0],q[3])，顶点1用于表示CNOT(q[1],q[2])，顶点2用于表示CNOT(q[1],q[0])，顶点3用于表示CNOT(q[2],q[3])。
如图2C所示，图2C为本申请实施例提供的另一种量子线路的连通图，连通图的顶点包括一条边和两个点，一条边用于表示量子逻辑门，两个点用于表示量子逻辑门作用的两个量子比特。顶点(0-3)用于表示CNOT(q[0],q[3])，顶点(1-2)用于表示CNOT(q[1],q[2])，顶点(0-1)用于表示CNOT(q[1],q[0])，顶点(3-2)用于表示CNOT(q[2],q[3])。图2B和图2C中均剔除了单量子逻辑门。
步骤202：确定所述连通图的子连通图的顶点，以及基于所述子连通图的顶点确定所述连通图的第一切割点。
进一步地，可以是通过预先配置子连通图的顶点个数确定所述连通图的子连通图的顶点，也可以是通过贪心算法确定所述连通图的子连通图的顶点，还可以是根据计算设备的计算资源确定所述连通图的子连通图的顶点。
步骤203：确定所述第一切割点在所述量子线路上对应的切割位置，以及基于所述切割位置对所述量子线路进行切割。
可以看出，在本申请实施例中，首先，获取量子线路的连通图，连通图相较于量子线路更加直接可视化的表示出了量子线路中量子逻辑门之间的连接关系；其次，确定所述连通图的子连通图的顶点，以及基于所述子连通图的顶点确定所述连通图的第一切割点，通过该连接关系可以更加方便快捷地遍历和搜索确定子连通图的顶点，进而通过子连通图的顶点确定连通图的第一切割点；最后，确定所述第一切割点在所述量子线路上对应的切割位置，以及基于所述切割位置对所述量子线路进行切割，通过第一切割点与切割位置的对应关系可以确定出切割位置，然后即可基于切割位置对量子线路进行切割，从而实现了在将量子比特多的量子线路切割成量子比特少的子量子线路时，量子线路中切割位置的确定。
在本申请的一实施例中，在所述确定所述连通图的子连通图的顶点，以及基于所述子连通图的顶点确定所述连通图的第一切割点方面，包括：
确定所述连通图包括的顶点个数N是否小于所述量子线路的子量子线路允许使用的最大量子比特个数n；
若所述N不小于所述n，则从所述N个顶点中获取M个连续的顶点，以及将所述M个连续的顶点作为子连通图的顶点；
确定所述子连通图所使用的量子比特个数m是否等于所述n；
若所述m等于所述n，则将所述子连通图确定为最大子连通图，以及将所述最大子连通图包括的顶点与所述连通图中除所述最大子连通图包括的顶点之外的顶点之间的有向边上的任一点作为所述连通图的第一切割点。
其中，N、n均为大于1的正整数。若N小于n，则n大于或等于N+1；N个连续的顶点构成的量子连通图所使用的量子比特个数最多为N+1，可以在电子设备中运行，不需要进行切割。
其中，m为小于或等于M+1的正整数。M个连续的顶点所使用的量子比特个数m最多为M+1，为了保证子量子线路能够在量子设备上运行，获取的M个连续的顶点需要小于或等于子量子线路允许使用的最大量子比特个数n。
需要说明的是，获取的M个顶点是连续的，以保证顶点对应的量子逻辑门作用的量子比特的量子态演化时序之间存在依赖关系。
在本申请实施例的一应用场景中，假定量子线路的子量子线路允许使用的最大量子比特个数为3，对于如图2B所示的连通图，包括的顶点个数为4，大于3；从4个顶点中获取2个连续的顶点(例如顶点0和顶点2)，作为子连通图的顶点；子连通图所使用的量子比特为量子比特0、量子比特3和量子比特1，个数为3等于量子线路的子量子线路允许使用的最大量子比特个数为3；
将顶点0和2构成的子连通图确定为最大子连通图，以及将最大子连通图包括的顶点0和2与连通图中除所述最大子连通图包括的顶点之外的顶点1和3之间的有向边(顶点0和顶点3之间的有向边、顶点1和顶点2之间的有向边)上的任一点作为所述连通图的第一切割点，这里第一切割点为两个。
可以看出，在本申请实施例中，首先，判断连通图包括的顶点个数N是否小于量子线路的子量子线路允许使用的最大量子比特个数n，若小于N小于n，则不用进行切割直接在电子设备上运行，减少切割过程造成的时间和资源上的消耗，提供计算效率，节省计算时间；
然后，在N不小于n时，从N个顶点中获取M个连续的顶点，以及将M个连续的顶点作为子连通图的顶点；在子连通图所使用的量子比特个数m等于n时，将所述子连通图确定为最大子连通图，m等于n使得计算资源最大程度的利用，提高资源的利用效率；
最后，将最大子连通图包括的顶点与连通图中除最大子连通图包括的顶点之外的顶点之间的有向边上的任一点作为所述连通图的第一切割点，实现了将量子比特数多的连通图切割成量子比特数少的子连通图，从而使得子连通图对应的子量子线路可以在电子设备上运行，实现了将由于量子比特个数太多导致不能在电子设备上运行的量子线路转化为可以在电子设备上运行的子量子线路。
在本申请的一实施例中，所述方法还包括：
若所述m小于所述n，则从所述N个顶点中获取所述M个连续的顶点的下一顶点，以及将所述下一顶点加入所述子连通图的顶点中；
执行步骤所述确定所述子连通图所使用的量子比特个数m是否等于所述n。
举例说明，在上述实施例的应用场景中，也可以是获取一个顶点，例如获取顶点0，顶点0所使用的量子比特个数为2，小于量子线路的子量子线路允许使用的最大量子比特个数3，那么再次获取下一个顶点2，以及将顶点2加入子连通图的顶点中，再进行判断子连通图所使用的量子比特个数m是否等于所述n。
可以看出，在本申请实施例中，在m小于n时，从N个顶点中获取M个连续的顶点的下一顶点，以及将下一顶点加入子连通图的顶点中；执行步骤确定子连通图所使用的量子比特个数m是否等于所述n，直至m等于n时，才会确定为最大子图；这样做可以使得最大子图对应的子量子线路所使用的量子比特个数最大化，从而减少计算资源的浪费。
在本申请的一实施例中，在所述将所述最大子连通图包括的顶点与所述连通图中除所述最大子连通图包括的顶点之外的顶点之间的有向边上的任一点作为所述连通图的第一切割点之后，所述方法还包括：
从所述连通图中删除所述最大子连通图，得到新的所述连通图；
执行步骤所述确定所述连通图包括的顶点个数N是否小于n。
举例说明，在上述实施例的应用场景中，在得到顶点0和顶点2构成的第一个最大子图之后，将顶点0和顶点2删去，即得到顶点1和顶点3构成的新的连通图，然后再执行步骤确定所述连通图包括的顶点个数N是否小于n。
可以看出，在本申请实施例中，通过不断遍历的方法，可以得到所有的子连通图，从而找到连通图的所有的第一切割点，进而确定量子线路中所有的切割位置，实现量子线路切割得到的子量子线路均可以被电子设备运行。
在本申请的一实施例中，所述方法还包括：
在所述从所述N个顶点中获取M个连续的顶点的方式不止一种时，或者，在所述从所述N个顶点中获取所述M个连续的顶点的下一顶点的方式不止一种时，确定通过每种方式确定的所述量子线路的切割位置的个数和所述量子线路的子量子线路的个数；
基于所述量子线路的切割位置的个数和所述量子线路的子量子线路的个数确定目标切割位置和目标子量子线路。
举例说明，在上述实施例的应用场景中，从4个顶点中获取2个连续的顶点的方式包括四种：第一种，获取顶点0和顶点2；第二种，获取顶点1和顶点3；第三种，获取顶点0和顶点3；第四种，获取顶点1和顶点2。
若是先从4个顶点中获取1个顶点，则获取方式有2种，先获取顶点0或者先获取顶点1；若是先获取顶点0，则从4个顶点中获取所述1个连续的顶点的下一顶点的方式有2种，获取下一顶点2或获取下一顶点3；若是先获取顶点1，则从4个定点中获取所述1个连续的顶点的下一顶点的方式也有2种，获取下一顶点2或获取下一顶点3。
进一步地，所述基于所述量子线路的切割位置的个数和所述量子线路的子量子线路的个数确定目标切割位置和目标子量子线路的一具体实现方式为：将所述量子线路的切割位置的个数最少的方式和/或所述量子线路的子量子线路的个数最少的方式确定为目标切割方式，将所述目标方式对应的切割位置确定为目标切割位置，以及将通过所述目标切割位置切割所述量子线路得到的子量子线路确定为目标子量子线路。
可以看出，在本申请实施例中，在从所述N个顶点中获取M个连续的顶点的方式不止一种时，或者，在所述从所述N个顶点中获取所述M个连续的顶点的下一顶点的方式不止一种时，确定通过每种方式确定的所述量子线路的切割位置的个数和所述量子线路的子量子线路的个数；基于所述量子线路的切割位置的个数和所述量子线路的子量子线路的个数确定目标切割位置和目标子量子线路，从而实现了从多种切割方式中确定出目标切割方式。
在本申请的一实施例中，所述确定所述第一切割点在所述量子线路上对应的切割位置，包括：
确定所述第一切割点所在的有向边的两个顶点；
确定所述两个顶点在所述量子线路中对应的两个量子逻辑门；
将所述两个量子逻辑门作用的相同的量子比特在一个量子逻辑门作用对应的量子态演化向另外一个量子逻辑门作用对应的量子态演化的变化作为切割位置。
举例说明，在上述实施例的应用场景中，将顶点0和2构成的子连通图确定为最大子连通图，以及将最大子连通图包括的顶点0和2与连通图中除所述最大子连通图包括的顶点之外的顶点1和3之间的有向边(顶点0和顶点3之间的有向边、顶点1和顶点2之间的有向边)上的任一点作为所述连通图的第一切割点，这里第一切割点为两个。
其中一个切割点所在的有向边的两个顶点为顶点0和顶点3，顶点0对应的量子逻辑门为CNOT(q[0],q[3])，顶点3对应的量子逻辑门为CNOT(q[2],q[3])，CNOT(q[0],q[3])和CNOT(q[2],q[3])作用的相同量子比特为q[3]，则将量子比特q[3]在CNOT(q[0],q[3])作用对应的量子态演化向CNOT(q[2],q[3])作用对应的量子态演化的变化作为切割位置。
同理，另外一个切割点所在的有向边的两个顶点为顶点1和顶点2，将量子比特q[1]在CNOT(q[1],q[2])作用对应的量子态演化向CNOT(q[1],q[0])作用对应的量子态演化的变化作为切割位置。如图2D所示，图2D为本申请实施例提供的一种由量子线路切割为子量子线路的过程示意图。
可以看出，在本申请实施例中，先确定第一切割点所在的有向边的两个顶点；然后确定两个顶点在量子线路中对应的两个量子逻辑门；最后将两个量子逻辑门作用的相同的量子比特在一个量子逻辑门作用对应的量子态演化向另外一个量子逻辑门作用对应的量子态演化的变化作为切割位置。本申请实施例是基于量子态的切割，通过该切割位置确定方式可以对量子线路的量子态进行切割，得到可以运行于电子设备上的子量子线路。
参见图3，图3为本申请实施例提供的另一种量子线路切割处理方法的流程示意图，该方法包括：
步骤301：获取量子线路的连通图，所述连通图的顶点用于表示所述量子线路中的量子逻辑门，所述连通图的有向边用于表示所述量子逻辑门按量子比特的量子态演化时序的依赖关系。
步骤302：确定所述连通图包括的顶点个数N是否小于所述量子线路的子量子线路允许使用的最大量子比特个数n；
若否，则执行步骤303；
若是，则执行步骤309。
步骤303：从所述N个顶点中获取M个连续的顶点，以及将所述M个连续的顶点作为子连通图的顶点。
步骤304：确定所述子连通图所使用的量子比特个数m是否等于所述n；
若否，则执行步骤305；
若是，则执行步骤306。
步骤305：从所述N个顶点中获取所述M个连续的顶点的下一顶点，以及将所述下一顶点加入所述子连通图的顶点中，然后执行步骤304。
步骤306：将所述子连通图确定为最大子连通图。
步骤307：将所述最大子连通图包括的顶点与所述连通图中除所述最大子连通图包括的顶点之外的顶点之间的有向边上的任一点作为所述连通图的第一切割点。
步骤308：从所述连通图中删除所述最大子连通图，得到新的所述连通图，然后执行步骤302。
步骤309：将所述连通图确定为最大子连通图。
步骤310：确定所述第一切割点所在的有向边的两个顶点。
步骤311：确定所述两个顶点在所述量子线路中对应的两个量子逻辑门。
步骤312：将所述两个量子逻辑门作用的相同的量子比特在一个量子逻辑门作用对应的量子态演化向另外一个量子逻辑门作用对应的量子态演化的变化作为切割位置。
步骤313：基于所述切割位置对所述量子线路进行切割。
需要说明的是，本实施例的具体实现过程可参见上述方法实施例所述的具体实现过程，在此不再叙述。
与上述图2A和图3所示的实施例一致的，请参阅图4，图4为本申请实施例提供的一种电子设备的结构示意图，如图4所示，该电子设备包括处理器、存储器、通信接口以及一个或多个程序，其中，上述一个或多个程序被存储在上述存储器中，并且被配置由上述处理器执行，上述程序包括用于执行以下步骤的指令：
获取量子线路的连通图，所述连通图的顶点用于表示所述量子线路中的量子逻辑门，所述连通图的有向边用于表示所述量子逻辑门按量子比特的量子态演化时序的依赖关系；
确定所述连通图的子连通图的顶点，以及基于所述子连通图的顶点确定所述连通图的第一切割点；
确定所述第一切割点在所述量子线路上对应的切割位置，以及基于所述切割位置对所述量子线路进行切割。
在本申请的一实施例中，在所述确定所述连通图的子连通图的顶点，以及基于所述子连通图的顶点确定所述连通图的第一切割点方面，上述程序包括具体用于执行以下步骤的指令：
确定所述连通图包括的顶点个数N是否小于所述量子线路的子量子线路允许使用的最大量子比特个数n；
若所述N不小于所述n，则从所述N个顶点中获取M个连续的顶点，以及将所述M个连续的顶点作为子连通图的顶点；
确定所述子连通图所使用的量子比特个数m是否等于所述n；
若所述m等于所述n，则将所述子连通图确定为最大子连通图，以及将所述最大子连通图包括的顶点与所述连通图中除所述最大子连通图包括的顶点之外的顶点之间的有向边上的任一点作为所述连通图的第一切割点。
在本申请的一实施例中，上述程序包括还用于执行以下步骤的指令：
若所述m小于所述n，则从所述N个顶点中获取所述M个连续的顶点的下一顶点，以及将所述下一顶点加入所述子连通图的顶点中；
执行步骤所述确定所述子连通图所使用的量子比特个数m是否等于所述n。
在本申请的一实施例中，所述将所述最大子连通图包括的顶点与所述连通图中除所述最大子连通图包括的顶点之外的顶点之间的有向边上的任一点作为所述连通图的第一切割点之后，上述程序包括还用于执行以下步骤的指令：
从所述连通图中删除所述最大子连通图，得到新的所述连通图；
执行步骤所述确定所述连通图包括的顶点个数N是否小于n。
在本申请的一实施例中，上述程序包括还用于执行以下步骤的指令：
在所述从所述N个顶点中获取M个连续的顶点的方式不止一种时，或者，在所述从所述N个顶点中获取所述M个连续的顶点的下一顶点的方式不止一种时，确定通过每种方式确定的所述量子线路的切割位置的个数和所述量子线路的子量子线路的个数；
基于所述量子线路的切割位置的个数和所述量子线路的子量子线路的个数确定目标切割位置和目标子量子线路。
在本申请的一实施例中，在所述确定所述第一切割点在所述量子线路上对应的切割位置方面，上述程序包括具体用于执行以下步骤的指令：
确定所述第一切割点所在的有向边的两个顶点；
确定所述两个顶点在所述量子线路中对应的两个量子逻辑门；
将所述两个量子逻辑门作用的相同的量子比特在一个量子逻辑门作用对应的量子态演化向另外一个量子逻辑门作用对应的量子态演化的变化作为切割位置。
需要说明的是，本实施例的具体实现过程可参见上述方法实施例所述的具体实现过程，在此不再叙述。
本申请实施例可以根据所述方法示例对电子设备进行功能单元的划分，例如，可以对应各个功能划分各个功能单元，也可以将两个或两个以上的功能集成在一个处理单元中。所述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。需要说明的是，本申请实施例中对单元的划分是示意性的，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式。
下面为本申请装置实施例，本申请装置实施例用于执行本申请方法实施例所实现的方法。请参阅图5，图5为本申请实施例提供的一种量子线路切割处理装置的结构示意图，包括：
获取单元501，用于获取量子线路的连通图，所述连通图的顶点用于表示所述量子线路中的量子逻辑门，所述连通图的有向边用于表示所述量子逻辑门按量子比特的量子态演化时序的依赖关系；
确定单元502，用于确定所述连通图的子连通图的顶点，以及基于所述子连通图的顶点确定所述连通图的第一切割点；确定所述第一切割点在所述量子线路上对应的切割位置；
切割单元503，用于基于所述切割位置对所述量子线路进行切割。
在本申请的一实施例中，在所述确定所述连通图的子连通图的顶点，以及基于所述子连通图的顶点确定所述连通图的第一切割点方面，所述确定单元502具体用于：
确定所述连通图包括的顶点个数N是否小于所述量子线路的子量子线路允许使用的最大量子比特个数n；
若所述N不小于所述n，则从所述N个顶点中获取M个连续的顶点，以及将所述M个连续的顶点作为子连通图的顶点；
确定所述子连通图所使用的量子比特个数m是否等于所述n；
若所述m等于所述n，则将所述子连通图确定为最大子连通图，以及将所述最大子连通图包括的顶点与所述连通图中除所述最大子连通图包括的顶点之外的顶点之间的有向边上的任一点作为所述连通图的第一切割点。
在本申请的一实施例中，所述确定单元502还用于：
若所述m小于所述n，则从所述N个顶点中获取所述M个连续的顶点的下一顶点，以及将所述下一顶点加入所述子连通图的顶点中；
执行步骤所述确定所述子连通图所使用的量子比特个数m是否等于所述n。
在本申请的一实施例中，在所述将所述最大子连通图包括的顶点与所述连通图中除所述最大子连通图包括的顶点之外的顶点之间的有向边上的任一点作为所述连通图的第一切割点之后，所述确定单元502还用于：
从所述连通图中删除所述最大子连通图，得到新的所述连通图；
执行步骤所述确定所述连通图包括的顶点个数N是否小于n。
在本申请的一实施例中，所述确定单元502还用于：
在所述从所述N个顶点中获取M个连续的顶点的方式不止一种时，或者，在所述从所述N个顶点中获取所述M个连续的顶点的下一顶点的方式不止一种时，确定通过每种方式确定的所述量子线路的切割位置的个数和所述量子线路的子量子线路的个数；
基于所述量子线路的切割位置的个数和所述量子线路的子量子线路的个数确定目标切割位置和目标子量子线路。
在本申请的一实施例中，在所述确定所述第一切割点在所述量子线路上对应的切割位置方面，所述切割单元503具体用于：
确定所述第一切割点所在的有向边的两个顶点；
确定所述两个顶点在所述量子线路中对应的两个量子逻辑门；
将所述两个量子逻辑门作用的相同的量子比特在一个量子逻辑门作用对应的量子态演化向另外一个量子逻辑门作用对应的量子态演化的变化作为切割位置。
需要说明的是，获取单元501、确定单元502和切割单元503可通过处理器实现。
本申请实施例还提供一种计算机可读存储介质，其中，该计算机可读存储介质存储用于电子数据交换的计算机程序，该计算机程序使得计算机执行如上述方法实施例中记载的任一方法的部分或全部步骤，上述计算机包括电子设备。
本申请实施例还提供一种计算机程序产品，上述计算机程序产品包括存储了计算机程序的非瞬时性计算机可读存储介质，上述计算机程序可操作来使计算机执行如上述方法实施例中记载的任一方法的部分或全部步骤。该计算机程序产品可以为一个软件安装包，上述计算机包括电子设备。
本申请实施例还提供一种量子计算机操作系统，该量子计算机操作系统根据上述方法实施例中记载的任一方法的部分或全部步骤实现所述量子计算线路的切割处理。
需要说明的是，对于前述的各方法实施例，为了简单描述，故将其都表述为一系列的动作组合，但是本领域技术人员应该知悉，本申请并不受所描述的动作顺序的限制，因为依据本申请，某些步骤可以采用其他顺序或者同时进行。其次，本领域技术人员也应该知悉，说明书中所描述的实施例均属于优选实施例，所涉及的动作和模块并不一定是本申请所必须的。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
在本申请所提供的几个实施例中，应该理解到，所揭露的装置，可通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如上述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性或其它的形式。
上述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外，在本申请各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。
上述集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储器中。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储器中，包括若干指令用以使得一台计算机设备(可为个人计算机、服务器或者网络设备等)执行本申请各个实施例上述方法的全部或部分步骤。而前述的存储器包括：U盘、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、移动硬盘、磁碟或者光盘等各种可以存储程序代码的介质。
本领域普通技术人员可以理解上述实施例的各种方法中的全部或部分步骤是可以通过程序来指令相关的硬件来完成，该程序可以存储于一计算机可读存储器中，存储器可以包括：闪存盘、只读存储器(英文：Read-Only Memory，简称：ROM)、随机存取器(英文：Random Access Memory，简称：RAM)、磁盘或光盘等。
以上对本申请实施例进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的一般技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。

Claims (10)

1.一种量子线路切割处理方法，其特征在于，包括：
获取量子线路的连通图，所述连通图的顶点用于表示所述量子线路中的量子逻辑门，所述连通图的有向边用于表示所述量子逻辑门按量子比特的量子态演化时序的依赖关系；
确定所述连通图的子连通图的顶点，以及基于所述子连通图的顶点确定所述连通图的第一切割点；
确定所述第一切割点在所述量子线路上对应的切割位置，以及基于所述切割位置对所述量子线路进行切割。
2.根据权利要求1所述的方法，其特征在于，所述确定所述连通图的子连通图的顶点，以及基于所述子连通图的顶点确定所述连通图的第一切割点，包括：
确定所述连通图包括的顶点个数N是否小于所述量子线路的子量子线路允许使用的最大量子比特个数n；
若所述N不小于所述n，则从所述N个顶点中获取M个连续的顶点，以及将所述M个连续的顶点作为子连通图的顶点；
确定所述子连通图所使用的量子比特个数m是否等于所述n；
若所述m等于所述n，则将所述子连通图确定为最大子连通图，以及将所述最大子连通图包括的顶点与所述连通图中除所述最大子连通图包括的顶点之外的顶点之间的有向边上的任一点作为所述连通图的第一切割点。
3.根据权利要求2所述的方法，其特征在于，所述方法还包括：
若所述m小于所述n，则从所述N个顶点中获取所述M个连续的顶点的下一顶点，以及将所述下一顶点加入所述子连通图的顶点中；
执行步骤所述确定所述子连通图所使用的量子比特个数m是否等于所述n。
4.根据权利要求2所述的方法，其特征在于，所述将所述最大子连通图包括的顶点与所述连通图中除所述最大子连通图包括的顶点之外的顶点之间的有向边上的任一点作为所述连通图的第一切割点之后，所述方法还包括：
从所述连通图中删除所述最大子连通图，得到新的所述连通图；
执行步骤所述确定所述连通图包括的顶点个数N是否小于n。
5.根据权利要求3所述的方法，其特征在于，所述方法还包括：
在所述从所述N个顶点中获取M个连续的顶点的方式不止一种时，或者，在所述从所述N个顶点中获取所述M个连续的顶点的下一顶点的方式不止一种时，确定通过每种方式确定的所述量子线路的切割位置的个数和所述量子线路的子量子线路的个数；
基于所述量子线路的切割位置的个数和所述量子线路的子量子线路的个数确定目标切割位置和目标子量子线路。
6.根据权利要求1-5任一项所述的方法，其特征在于，所述确定所述第一切割点在所述量子线路上对应的切割位置，包括：
确定所述第一切割点所在的有向边的两个顶点；
确定所述两个顶点在所述量子线路中对应的两个量子逻辑门；
将所述两个量子逻辑门作用的相同的量子比特在一个量子逻辑门作用对应的量子态演化向另外一个量子逻辑门作用对应的量子态演化的变化作为切割位置。
7.一种量子线路切割处理装置，其特征在于，包括：
获取单元，用于获取量子线路的连通图，所述连通图的顶点用于表示所述量子线路中的量子逻辑门，所述连通图的有向边用于表示所述量子逻辑门按量子比特的量子态演化时序的依赖关系；
确定单元，用于确定所述连通图的子连通图的顶点，以及基于所述子连通图的顶点确定所述连通图的第一切割点；确定所述第一切割点在所述量子线路上对应的切割位置；
切割单元，用于基于所述切割位置对所述量子线路进行切割。
8.一种电子设备，其特征在于，包括处理器、存储器、通信接口，以及一个或多个程序，所述一个或多个程序被存储在所述存储器中，并且被配置由所述处理器执行，所述程序包括用于执行如权利要求1-6任一项所述的方法中的步骤的指令。
9.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质存储有计算机程序，所述计算机程序被处理器执行以实现权利要求1-6任一项所述的方法。
10.一种量子计算机操作系统，其特征在于，所述量子计算机操作系统根据权利要求1-6任一项所述的方法实现量子线路的切割处理。
CN202110599876.2A 2021-05-31 2021-05-31 量子线路切割处理方法、装置及量子计算机操作系统 Pending CN115423108A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110599876.2A CN115423108A (zh) 2021-05-31 2021-05-31 量子线路切割处理方法、装置及量子计算机操作系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110599876.2A CN115423108A (zh) 2021-05-31 2021-05-31 量子线路切割处理方法、装置及量子计算机操作系统

Publications (1)

Publication Number Publication Date
CN115423108A true CN115423108A (zh) 2022-12-02

Family

ID=84195414

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110599876.2A Pending CN115423108A (zh) 2021-05-31 2021-05-31 量子线路切割处理方法、装置及量子计算机操作系统

Country Status (1)

Country Link
CN (1) CN115423108A (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101978368A (zh) * 2008-03-24 2011-02-16 D-波系统公司 用于模拟处理的系统、装置与方法
US20180260731A1 (en) * 2017-03-10 2018-09-13 Rigetti & Co., Inc. Quantum Approximate Optimization
CN108921049A (zh) * 2018-06-14 2018-11-30 华东交通大学 基于量子门线路神经网络的肿瘤细胞图像识别装置及设备
CN109741236A (zh) * 2018-12-12 2019-05-10 四川大学 一种在ibm量子实验平台实现的量子图像阈值分割方法
US20200160204A1 (en) * 2018-11-21 2020-05-21 Zapata Computing, Inc. Hybrid Quantum-Classical Computer for Packing Bits into Qubits for Quantum Optimization Algorithms
CN111914378A (zh) * 2019-04-22 2020-11-10 合肥本源量子计算科技有限责任公司 一种单振幅量子计算模拟方法
CN112085204A (zh) * 2020-09-18 2020-12-15 东南大学 一种用于量子编译的线路变换方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101978368A (zh) * 2008-03-24 2011-02-16 D-波系统公司 用于模拟处理的系统、装置与方法
US20180260731A1 (en) * 2017-03-10 2018-09-13 Rigetti & Co., Inc. Quantum Approximate Optimization
CN108921049A (zh) * 2018-06-14 2018-11-30 华东交通大学 基于量子门线路神经网络的肿瘤细胞图像识别装置及设备
US20200160204A1 (en) * 2018-11-21 2020-05-21 Zapata Computing, Inc. Hybrid Quantum-Classical Computer for Packing Bits into Qubits for Quantum Optimization Algorithms
CN109741236A (zh) * 2018-12-12 2019-05-10 四川大学 一种在ibm量子实验平台实现的量子图像阈值分割方法
CN111914378A (zh) * 2019-04-22 2020-11-10 合肥本源量子计算科技有限责任公司 一种单振幅量子计算模拟方法
CN112085204A (zh) * 2020-09-18 2020-12-15 东南大学 一种用于量子编译的线路变换方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JONATHAN M. BAKER 等: "Time-sliced quantum circuit partitioning for modular architectures", 《CF\'20: PROCEEDINGS OF THE 17TH ACM INTERNATIONAL CONFERENCE ON COMPUTING FRONTIERS》, 31 May 2020 (2020-05-31), pages 98 - 107, XP058475108, DOI: 10.1145/3387902.3392617 *
朱大奇 等: "光电雷达电子部件的量子神经网络故障诊断算法", 《电子学报》, vol. 34, no. 3, 31 March 2006 (2006-03-31), pages 573 - 576 *

Similar Documents

Publication Publication Date Title
CN111582491A (zh) 一种量子线路的构建方法及装置
CN113222155B (zh) 一种量子线路的构建方法、装置、电子装置和存储介质
WO2022267854A1 (zh) 量子计算任务处理方法、系统、装置及操作系统
US20240061724A1 (en) Quantum computing task execution method and apparatus, and quantum computer operating system
CN113222153A (zh) 一种量子态的模拟方法、装置、存储介质和电子装置
CN114358319A (zh) 基于机器学习框架的分类方法及相关装置
CN114819163A (zh) 量子生成对抗网络的训练方法、装置、介质及电子装置
CN114912618A (zh) 一种量子计算任务调度方法、装置及量子计算机操作系统
CN115879562B (zh) 一种量子程序初始映射的确定方法、装置及量子计算机
CN115983392A (zh) 量子程序映射关系的确定方法、装置、介质及电子装置
CN115423108A (zh) 量子线路切割处理方法、装置及量子计算机操作系统
CN115829047B (zh) 量子程序最终映射的确定方法、装置及量子计算机
CN114912619A (zh) 一种量子计算任务调度方法、装置及量子计算机操作系统
CN115204399A (zh) 一种量子计算任务计算方法、装置及量子计算机操作系统
CN115907023A (zh) 待执行量子程序目标映射的确定方法、装置及量子计算机
CN115511089A (zh) 量子计算任务处理方法、装置及量子计算机操作系统
CN115730669B (zh) 一种量子线路的处理方法、装置及量子计算机操作系统
CN115730668B (zh) 一种量子线路的切割方法、装置及量子计算机操作系统
CN115511088A (zh) 量子计算任务处理方法、装置及量子计算机操作系统
CN115271080A (zh) 量子计算任务执行方法、装置及量子计算机操作系统
EP4328807A1 (en) Method and apparatus for adaptating to quantum computing platform, and quantum computer operating system
CN115310613A (zh) 量子计算平台适配方法、装置及量子计算机操作系统
CN115511094B (zh) 量子线路执行结果确定方法、装置及量子计算机操作系统
CN115310614A (zh) 量子线路构建方法、装置及量子计算机操作系统
CN116049506B (zh) 基于量子计算的数值查找方法、装置、设备及存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: 230088 6th floor, E2 building, phase II, innovation industrial park, 2800 innovation Avenue, Hefei high tech Zone, Hefei City, Anhui Province

Applicant after: Benyuan Quantum Computing Technology (Hefei) Co.,Ltd.

Address before: 230088 6th floor, E2 building, phase II, innovation industrial park, 2800 innovation Avenue, Hefei high tech Zone, Hefei City, Anhui Province

Applicant before: ORIGIN QUANTUM COMPUTING COMPANY, LIMITED, HEFEI