CN115422115B - 一种基于总线的编码方法、系统、存储介质及设备 - Google Patents

Abstract

本发明提供了一种基于总线的编码方法、系统、存储介质及设备，涉及总线技术领域，方法包括：检测OPB总线的地址数据在传输过程中的变化类型，并基于检测结果确定当前地址数据待使用的编码方式，其中，变化类型包括依步长变化类型、地址不变类型以及随机变化类型；将当前地址数据传输至待使用的编码方式所对应的编码器中，并使当前地址数据在对应的编码器中进行编码；将当前地址数据编码后的地址数据传输至OPB总线上。本发明的基于总线的编码方法，通过对OPB总线的地址数据在传输过程中的变化类型进行检测识别，并选择不同的编码方式进行编码，从而最大程度地降低了OPB总线的功耗，进而实现了整个SOC芯片的低功耗设计。

Description

一种基于总线的编码方法、系统、存储介质及设备

技术领域

本发明涉及总线技术领域，尤其涉及一种基于总线的编码方法、系统、存储介质及设备。

背景技术

随着集成电路的不断发展，对SOC（System on Chip，片上系统）芯片的处理速度性能和功耗要求越来越高。系统总线作为连接各个模块的中枢桥梁，对SOC系统的性能起到重要影响，特别是在多个主设备和多个从设备的系统中。CoreConnect 总线是 IBM 开发的一套片上系统总线标准。CoreConnect 总线包括处理器内部总线（PLB，Processor LocalBus）、片上外围总线（OPB，On Chip Peripheral Bus）和设备控制总线（DCR，DeviceControl Register）。PLB总线（Processor Local Bus，处理器内部总线）是一种高带宽、低延迟、高性能的处理器内部总线，用来连接高速的处理器、存储器控制器、DMA（DirectMemory Access，直接存储器访问）等。OPB总线用于连接低性能设备如各种外围接口等，用以减少这些外围设备对PLB高性能的影响。

随着集成电路工艺的发展，工艺尺寸越来越小，系统集成度越来越高，功耗也越来越高。与此同时，诸多终端设备也对功耗有着越来越高的要求（增加待机或工作时间）。

系统总线作为SOC系统数据交换的枢纽，其功耗占据着整个芯片的重要部分。系统总线的主要功耗包括两个部分：1）基底电容带来的功耗，这是由于信号自身翻转对基底电容充放电导致的能量损耗；2）耦合电容带来的功耗，这是由于线与线之间（相邻信号间）的电平翻转状态所导致的。

片上总线低功耗编码是通过对总线上的数据（包括地址信号、控制信号、数据信号等）进行编码，减少总线上信号前后两次数据传输时翻转导致的动态功耗。

目前缺乏针对OPB总线进行编码处理进而降低总线功耗的方案。

发明内容

有鉴于此，本发明的目的在于提出一种基于总线的编码方法、系统、存储介质及设备，用以对OPB总线的地址数据进行编码处理进而降低功耗。

基于上述目的，本发明提供了一种基于总线的编码方法，包括以下步骤：

检测OPB总线的地址数据在传输过程中的变化类型，并基于检测结果确定当前地址数据待使用的编码方式，其中，变化类型包括依步长变化类型、地址不变类型以及随机变化类型；

将当前地址数据传输至待使用的编码方式所对应的编码器中，并使当前地址数据在对应的编码器中进行编码；

将当前地址数据编码后的地址数据传输至OPB总线上。

在一些实施例中，检测OPB总线的地址数据在传输过程中的变化类型，并基于检测结果确定当前地址数据待使用的编码方式包括：

基于前一个时钟周期的地址数据检测当前地址数据的变化情况；

响应于当前地址数据为前一个时钟周期的地址数据加地址步长之和，确认变化类型为依步长变化类型，并确定当前地址数据待使用的编码方式为改进的T0编码。

在一些实施例中，使当前地址数据在对应的编码器中进行编码包括：

使用OPB总线的两个控制信号作为标志信号：

响应于两个控制信号当前都为有效状态，使当前地址数据编码后的地址数据等于前一个时钟周期的编码后的地址数据；

响应于两个控制信号当前不都为有效状态，将当前地址数据作为其编码后的地址数据。

在一些实施例中，方法还包括：

基于OPB总线的多个传输信号的当前电平状态确定地址步长的值。

在一些实施例中，检测OPB总线的地址数据在传输过程中的变化类型，并基于检测结果确定当前地址数据待使用的编码方式还包括：

基于前一个时钟周期的地址数据检测当前地址数据的变化情况；

响应于当前地址数据与前一个时钟周期的地址数据相同，确认变化类型为地址不变类型，并确定当前地址数据待使用的编码方式为自定义编码。

在一些实施例中，使当前地址数据在对应的编码器中进行编码还包括：

将新增信号设置为第一指定二进制数，并将当前地址数据编码后的地址数据设置为第二指定二进制数。

在一些实施例中，检测OPB总线的地址数据在传输过程中的变化类型，并基于检测结果确定当前地址数据待使用的编码方式还包括：

响应于当前地址数据不属于依步长变化类型且不属于地址不变类型，确认变化类型为随机变化类型，并确定当前地址数据待使用的编码方式为改进的E/O BI编码。

在一些实施例中，使当前地址数据在对应的编码器中进行编码还包括：

在对应的编码器中构建主从设备的地址空间映射表；

基于地址空间映射表确定当前地址数据所属的地址空间，并确定对应的有效地址位；

计算有效地址位的耦合翻转次数，并计算有效地址位的一半位宽的数值，并判断耦合翻转次数是否小于数值；

响应于耦合翻转次数小于数值，将当前地址数据作为其编码后的地址数据。

在一些实施例中，使当前地址数据在对应的编码器中进行编码还包括：

响应于耦合翻转次数大于等于数值，分别计算有效地址位中奇数位和偶数位的发生变化的比特位数量，并基于计算结果确定有效地址位中的翻转位，以进行编码。

在一些实施例中，分别计算有效地址位中奇数位和偶数位的发生变化的比特位数量，并基于计算结果确定有效地址位中的翻转位，以进行编码包括：

计算有效地址位中奇数位发生变化的第一数量，以及偶数位发生变化的第二数量，并比较第一数量和第二数量的大小；

响应于第二数量大于第一数量，将有效地址位中所有偶数位的值全部翻转；

响应于第二数量小于第一数量，将有效地址位中所有奇数位的值全部翻转；

响应于第二数量等于第一数量，将有效地址位的值全部翻转。

在一些实施例中，方法还包括：

使用2bit的标志位分别表示奇数位和偶数位的编码状态。

在一些实施例中，使当前地址数据在对应的编码器中进行编码之前的步骤还包括：

使能对应的编码器，并将其他编码器的时钟关闭。

本发明的另一方面，还提供了一种基于总线的编码系统，包括：

检测模块，配置用于检测OPB总线的地址数据在传输过程中的变化类型，并基于检测结果确定当前地址数据待使用的编码方式，其中，变化类型包括依步长变化类型、地址不变类型以及随机变化类型；

编码模块，配置用于将当前地址数据传输至待使用的编码方式所对应的编码器中，并使当前地址数据在对应的编码器中进行编码；以及

传输模块，配置用于将当前地址数据编码后的地址数据传输至OPB总线上。

本发明的又一方面，还提供了一种计算机可读存储介质，存储有计算机程序指令，该计算机程序指令被处理器执行时实现上述方法。

本发明的再一方面，还提供了一种计算机设备，包括存储器和处理器，存储器中存储有计算机程序，该计算机程序被处理器执行时执行上述方法。

本发明至少具有以下有益技术效果：

本发明的基于总线的编码方法，通过对OPB总线的地址数据在传输过程中的变化类型进行检测识别，并选择不同的编码方式进行编码，从而最大程度地降低了OPB总线的功耗，进而实现了整个SOC芯片的低功耗设计。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的实施例。

图1为根据本发明实施例提供的基于总线的编码方法的示意图；

图2为根据本发明实施例提供的实现基于总线的编码方法的架构示意图；

图3为根据本发明实施例提供的基于总线的编码系统的示意图；

图4为根据本发明实施例提供的实现基于总线的编码方法的计算机可读存储介质的示意图；

图5为根据本发明实施例提供的执行基于总线的编码方法的计算机设备的硬件结构示意图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明实施例进一步详细说明。

需要说明的是，本发明实施例中所有使用“第一”和“第二”的表述均是为了区分两个相同名称的非相同的实体或者非相同的参量，可见“第一”“第二”仅为了表述的方便，不应理解为对本发明实施例的限定。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备固有的其他步骤或单元。

基于上述目的，本发明实施例的第一个方面，提出了一种基于总线的编码方法的实施例。图1示出的是本发明提供的基于总线的编码方法的实施例的示意图。如图1所示，本发明实施例包括如下步骤：

步骤S10、检测OPB总线的地址数据在传输过程中的变化类型，并基于检测结果确定当前地址数据待使用的编码方式，其中，变化类型包括依步长变化类型、地址不变类型以及随机变化类型；

步骤S20、将当前地址数据传输至待使用的编码方式所对应的编码器中，并使当前地址数据在对应的编码器中进行编码；

步骤S30、将当前地址数据编码后的地址数据传输至OPB总线上。

图2示出了根据本发明实施例提供的实现基于总线的编码方法的架构示意图。如图2所示，实现本发明实施例的架构图主要包括以下5部分：

1）Check模块，用于检测OPB总线（On Chip Peripheral Bus，片上外围总线）的数据传输方式，并确定编码方式；

2）MUX模块，用于将OPB总线的地址信号及相关控制信号传输到后续的编码单元；

3）I_T0编码器，其实现了一种改进的T0编码方式；

4）S0编码器，其实现了一种自定义的编码方式；

5）I_E/O编码器，其实现了一种改进的E/O BI（偶数/奇数翻转）编码方式；

6）SEL选择模块，用于将编码后的信息传递到总线上。

本发明实施例的基于总线的编码方法，通过对OPB总线的地址数据在传输过程中的变化类型进行检测识别，并选择不同的编码方式进行编码，从而最大程度地降低了OPB总线的功耗，进而实现了整个SOC芯片的低功耗设计。

在一些实施例中，检测OPB总线的地址数据在传输过程中的变化类型，并基于检测结果确定当前地址数据待使用的编码方式包括：基于前一个时钟周期的地址数据检测当前地址数据的变化情况；响应于当前地址数据为前一个时钟周期的地址数据加地址步长之和，确认变化类型为依步长变化类型，并确定当前地址数据待使用的编码方式为改进的T0编码。

在一些实施例中，使当前地址数据在对应的编码器中进行编码包括：使用OPB总线的两个控制信号作为标志信号：响应于两个控制信号当前都为有效状态，使当前地址数据编码后的地址数据等于前一个时钟周期的编码后的地址数据；响应于两个控制信号当前不都为有效状态，将当前地址数据作为其编码后的地址数据。

在一些实施例中，方法还包括：基于OPB总线的多个传输信号的当前电平状态确定地址步长的值。

传统T0编码的编解码原理为：当传输的数据流为连续数据且以固定步长增长，则只将该数据流的第一个数据通过总线传输，同时INC信号设为“1”；否则，不对数据做任何处理，INC信号设为“0”。解码器接收数据时，如果接收到的INC为“1”，则对数据加上该固定步长，否则，不做任何处理。编码也需要一条额外的标志线INC。一般T0编码用于针对地址总线的编码。

图2中示出的I_T0编码器用于实现以上实施例中改进的T0编码。该编码方式取消了传统的INC信号线，这是因为增加一条信号本身就会额外增加硬件资源消耗和功耗。结合OPB总线的传输特性，使用OPB总线的2个控制信号来代替传统的T0编码中的INC信号，使得改进后的编码更为简洁高效同时功耗更低。具体地，当当前主设备的M_busLock信号和M_seqAddr信号（即两个控制信号）同时有效（为1）时，即认为总线地址的传输是连续的，此时编码后的地址数据OP_I_T0保持不变，等于前一个时钟周期的编码后的地址OP_I_T0_pre（在硬件实现时寄存器上一个周期的编码后的地址信号）。当当前主设备的M_busLock信号和M_seqAddr信号不同时有效时，编码后的地址数据等于原始地址数据（即当前地址数据），OP_I_T0 = opb_addr。

解码器接收数据时，当检测到M_busLock信号和M_seqAddr信号同时有效（为1）时，将上一个时钟周期的解码后的地址数据DE_I_TO_pre加上地址步长step即为当前周期的解码后的地址DE_I_TO，DE_I_TO = DE_I_TO_pre + step。地址步长与OPB传输信号的对应关系如下表1：

表1

地址步长	OPB_hwxfer	OPB_fwxfer	OPB_dwxfer
				1	0	0	0
2	1	0	0
				4	1	1	0
8	1	1	1

表1中OPB_hwxfer、OPB_fwxfer、OPB_dwxfer为OPB总线的3个传输信号。

当检测到M_busLock信号和M_seqAddr信号不同时有效时，此时认为是下一组连续地址传输的首个地址，此时解码后的地址数据等于编码地址，即DE_I_TO= OP_I_T0。

在一些实施例中，检测OPB总线的地址数据在传输过程中的变化类型，并基于检测结果确定当前地址数据待使用的编码方式还包括：基于前一个时钟周期的地址数据检测当前地址数据的变化情况；响应于当前地址数据与前一个时钟周期的地址数据相同，确认变化类型为地址不变类型，并确定当前地址数据待使用的编码方式为自定义编码。

在一些实施例中，使当前地址数据在对应的编码器中进行编码还包括：将新增信号设置为第一指定二进制数，并将当前地址数据编码后的地址数据设置为第二指定二进制数。

本实施例中，S0编码是一种自定义编码方式，其解决的是对固定地址进行操作时，地址信号长时间保持不变的场景，例如对从机进行写FIFO（First In,First Out，先进先出）存储器操作。这种情况下，虽然本信号没有翻转，没有前述的两种动态功耗，但其仍然存在静态功耗。当需要进行S0编码时，增加一个fix信号线（即新增信号），当前后两次数据传输的地址没有变化时，此时将fix信号同步置为1，编码后的数据OP_S0为0；当前后两次数据传输的地址发生变化时，此时将fix信号同步置为0，编码后的数据OP_S0为原始的地址数据，即OP_S0 = opb_addr。

解码器接收数据时，当fix信号为1时，解码后的数据DE_S0等于上一个时钟周期的解码后的数据DE_S0_pre，即DE_S0 = DE_S0_pre。当fix信号为0时，此时认为是下一组固定地址传输的首个地址，此时解码后的地址数据DE_S0等于编码数据OP_S0，即DE_S0= OP_S0。

在一些实施例中，检测OPB总线的地址数据在传输过程中的变化类型，并基于检测结果确定当前地址数据待使用的编码方式还包括：响应于当前地址数据不属于依步长变化类型且不属于地址不变类型，确认变化类型为随机变化类型，并确定当前地址数据待使用的编码方式为改进的E/O BI编码。

在一些实施例中，使当前地址数据在对应的编码器中进行编码还包括：在对应的编码器中构建主从设备的地址空间映射表；基于地址空间映射表确定当前地址数据所属的地址空间，并确定对应的有效地址位；计算有效地址位的耦合翻转次数，并计算有效地址位的一半位宽的数值，并判断耦合翻转次数是否小于数值；响应于耦合翻转次数小于数值，将当前地址数据作为其编码后的地址数据。

在一些实施例中，使当前地址数据在对应的编码器中进行编码还包括：响应于耦合翻转次数大于等于数值，分别计算有效地址位中奇数位和偶数位的发生变化的比特位数量，并基于计算结果确定有效地址位中的翻转位，以进行编码。

在一些实施例中，分别计算有效地址位中奇数位和偶数位的发生变化的比特位数量，并基于计算结果确定有效地址位中的翻转位，以进行编码包括：计算有效地址位中奇数位发生变化的第一数量，以及偶数位发生变化的第二数量，并比较第一数量和第二数量的大小；响应于第二数量大于第一数量，将有效地址位中所有偶数位的值全部翻转；响应于第二数量小于第一数量，将有效地址位中所有奇数位的值全部翻转；响应于第二数量等于第一数量，将有效地址位的值全部翻转。

在一些实施例中，方法还包括：使用2bit的标志位分别表示奇数位和偶数位的编码状态。

传统的E/O BI编码解决的是随机数据传输时的功耗问题，是为数不多的致力于降低耦合电容充放电造成的功耗的总线编码方法之一，该方法通过计算全部信号间的耦合翻转次数及奇线和偶线的Hamming值（变化的bit位的数量）确定奇线和偶线的是否翻转作为编码后的数据。

图2中示出的I_E/O编码器用于实现以上实施例中改进的E/O BI编码。传统的E/OBI编码需要计算全部信号线的耦合翻转次数，这个步骤会消耗额外的资源和功耗，在很多情况下，最终的编码相比于未编码节省的功耗可能还没有计算耦合翻转次数消耗的功耗多，这也就没有最终起到降低功耗的作用。因此针对OPB总线的传输特点，比如：虽然事务传输是随机的，但在一个时间段内，大部分事务是访问同一个主或从设备的，而主或从设备的地址空间范围是连续的（比如地址空间为2048-4097），因此只需要检测部分地址的耦合翻转次数，对奇线（即奇数位）和偶线（即偶数位）进行翻转即可。具体如下：

1）内部构建主从设备地址空间映射表。在芯片开始设计初的时候，根据芯片的功能定义其本身已经完成了地址空间分配，因此只需要将相关的地址映射关系写入此编码器中即可。

2）将原始的OPB总线地址信号opb_addr与地址空间映射表比较，确定此地址对应的主从设备的地址空间，并确定有效地址位Addr_bit_en。例如opb_addr为32’d2064，对应设备的地址空间为2048至4096，此时将地址的低12bit作为有效地址位进行后续计算。

Addr_bit_en = Log₂ (bar)，其中bar为地址空间大小。

3）计算有效地址位的耦合翻转次数，若耦合翻转次数小于一半的有效地址位宽，则不进行后续处理，直接将原始地址作为编码后地址，否则进入后续步骤。

4）计算有效位的奇线和偶线的Hamming值：HD(odd)和HD(even)。

5）如果HD(even)> HD(odd)，那么将全部的偶线翻转；如果HD(even)< HD(odd)，那么将全部的奇线翻转；如果HD(even)= HD(odd)，那么将整个数据都翻转。同时使用2bit的标志位线{EV, OD}来表示编码的状态，即是否编过码了。

在一些实施例中，使当前地址数据在对应的编码器中进行编码之前的步骤还包括：使能对应的编码器，并将其他编码器的时钟关闭。

如图2所示，以上实施例的基于总线的编码方法具体实现如下：

1．检测地址变化类型：

OPB总线地址首先通过check模块进行检测，将前一个时钟周期总线地址记为opb_addr_pre，当前总线地址为opb_addr：

当opb_addr = opb_addr_pre + step时，此时认为是连续地址的操作，opb地址后续进行I_T0编码；

当opb_addr = opb_addr_pre时，此时认为是连续访问同一个地址的操作，opb地址后续进行S0编码；

当opb_addr和opb_addr_pre不满足上述的两种关系时，此时认为是随机的地址的操作，opb地址后续进行I_E/O编码。

2．地址选择并使能编码器：

此部分通过MUX模块实现。根据前一个步骤中确定的编码方式，将原始的地址信息传输到对应的编码器中，并使能对应的编码器，同时将另外两个编码器的时钟关闭（即暂时关闭其功能以减少功耗）。

3．地址编码：

将原始地址（即当前地址数据）在对应的编码器中进行编码。

4. 编码后地址输出：

将编码后的地址及原有的OPB总线的其他信号传输到后级的总线互联部分。

由此，通过对总线传输类型和信号分类进而选择不同的编码方式，同时也提出了自定义的编码方式，最大程度地降低了总线的功耗，最终实现整个SOC（System on Chip，片上系统）芯片的低功耗设计。

本发明实施例的第二个方面，还提供了一种基于总线的编码系统。图3示出的是本发明提供的基于总线的编码系统的实施例的示意图。如图3所示，一种基于总线的编码系统包括：检测模块10，配置用于检测OPB总线的地址数据在传输过程中的变化类型，并基于检测结果确定当前地址数据待使用的编码方式，其中，变化类型包括依步长变化类型、地址不变类型以及随机变化类型；编码模块20，配置用于将当前地址数据传输至待使用的编码方式所对应的编码器中，并使当前地址数据在对应的编码器中进行编码；以及传输模块30，配置用于将当前地址数据编码后的地址数据传输至OPB总线上。

本发明实施例的基于总线的编码系统，通过对OPB总线的地址数据在传输过程中的变化类型进行检测识别，并选择不同的编码方式进行编码，从而最大程度地降低了OPB总线的功耗，进而实现了整个SOC芯片的低功耗设计。

本发明实施例的第三个方面，还提供了一种计算机可读存储介质，图4示出了根据本发明实施例提供的实现基于总线的编码方法的计算机可读存储介质的示意图。如图4所示，计算机可读存储介质3存储有计算机程序指令31。该计算机程序指令31被处理器执行时实现上述任意一项实施例的方法。

应当理解，在相互不冲突的情况下，以上针对根据本发明的基于总线的编码方法阐述的所有实施方式、特征和优势同样地适用于根据本发明的基于总线的编码系统和存储介质。

本发明实施例的第四个方面，还提供了一种计算机设备，包括如图5所示的存储器402和处理器401，该存储器402中存储有计算机程序，该计算机程序被该处理器401执行时实现上述任意一项实施例的方法。

如图5所示，为本发明提供的执行基于总线的编码方法的计算机设备的一个实施例的硬件结构示意图。以如图5所示的计算机设备为例，在该计算机设备中包括一个处理器401以及一个存储器402，并还可以包括：输入装置403和输出装置404。处理器401、存储器402、输入装置403和输出装置404可以通过总线或者其他方式连接，图5中以通过总线连接为例。输入装置403可接收输入的数字或字符信息，以及产生与基于总线的编码系统的用户设置以及功能控制有关的键信号输入。输出装置404可包括显示屏等显示设备。

存储器402作为一种非易失性计算机可读存储介质，可用于存储非易失性软件程序、非易失性计算机可执行程序以及模块，如本申请实施例中的基于总线的编码方法对应的程序指令/模块。存储器402可以包括存储程序区和存储数据区，其中，存储程序区可存储操作系统、至少一个功能所需要的应用程序；存储数据区可存储基于总线的编码方法的使用所创建的数据等。此外，存储器402可以包括高速随机存取存储器，还可以包括非易失性存储器，例如至少一个磁盘存储器件、闪存器件、或其他非易失性固态存储器件。在一些实施例中，存储器402可选包括相对于处理器401远程设置的存储器，这些远程存储器可以通过网络连接至本地模块。上述网络的实例包括但不限于互联网、企业内部网、局域网、移动通信网及其组合。

处理器401通过运行存储在存储器402中的非易失性软件程序、指令以及模块，从而执行服务器的各种功能应用以及数据处理，即实现上述方法实施例的基于总线的编码方法。

最后需要说明的是，本文的计算机可读存储介质（例如，存储器）可以是易失性存储器或非易失性存储器，或者可以包括易失性存储器和非易失性存储器两者。作为例子而非限制性的，非易失性存储器可以包括只读存储器（ROM）、可编程ROM（PROM）、电可编程ROM（EPROM）、电可擦写可编程ROM（EEPROM）或快闪存储器。易失性存储器可以包括随机存取存储器（RAM），该RAM可以充当外部高速缓存存储器。作为例子而非限制性的，RAM 可以以多种形式获得，比如同步RAM（DRAM）、动态RAM（DRAM）、同步DRAM（SDRAM）、双数据速率SDRAM（DDRSDRAM）、增强SDRAM（ESDRAM）、同步链路DRAM（SLDRAM）、以及直接Rambus RAM（DRRAM）。所公开的方面的存储设备意在包括但不限于这些和其它合适类型的存储器。

本领域技术人员还将明白的是，结合这里的公开所描述的各种示例性逻辑块、模块、电路和算法步骤可以被实现为电子硬件、计算机软件或两者的组合。为了清楚地说明硬件和软件的这种可互换性，已经就各种示意性组件、方块、模块、电路和步骤的功能对其进行了一般性的描述。这种功能是被实现为软件还是被实现为硬件取决于具体应用以及施加给整个系统的设计约束。本领域技术人员可以针对每种具体应用以各种方式来实现的功能，但是这种实现决定不应被解释为导致脱离本发明实施例公开的范围。

结合这里的公开所描述的各种示例性逻辑块、模块和电路可以利用被设计成用于执行这里功能的下列部件来实现或执行：通用处理器、数字信号处理器（DSP）、专用集成电路（ASIC）、现场可编程门阵列（FPGA）或其它可编程逻辑器件、分立门或晶体管逻辑、分立的硬件组件或者这些部件的任何组合。通用处理器可以是微处理器，但是可替换地，处理器可以是任何传统处理器、控制器、微控制器或状态机。处理器也可以被实现为计算设备的组合，例如，DSP和微处理器的组合、多个微处理器、一个或多个微处理器结合DSP和/或任何其它这种配置。

以上是本发明公开的示例性实施例，但是应当注意，在不背离权利要求限定的本发明实施例公开的范围的前提下，可以进行多种改变和修改。根据这里描述的公开实施例的方法权利要求的功能、步骤和/或动作不需以任何特定顺序执行。此外，尽管本发明实施例公开的元素可以以个体形式描述或要求，但除非明确限制为单数，也可以理解为多个。

应当理解的是，在本文中使用的，除非上下文清楚地支持例外情况，单数形式“一个”旨在也包括复数形式。还应当理解的是，在本文中使用的“和/或”是指包括一个或者一个以上相关联地列出的项目的任意和所有可能组合。上述本发明实施例公开实施例序号仅仅为了描述，不代表实施例的优劣。

所属领域的普通技术人员应当理解：以上任何实施例的讨论仅为示例性的，并非旨在暗示本发明实施例公开的范围（包括权利要求）被限于这些例子；在本发明实施例的思路下，以上实施例或者不同实施例中的技术特征之间也可以进行组合，并存在如上的本发明实施例的不同方面的许多其它变化，为了简明它们没有在细节中提供。因此，凡在本发明实施例的精神和原则之内，所做的任何省略、修改、等同替换、改进等，均应包含在本发明实施例的保护范围之内。

Claims (14)

1.一种基于总线的编码方法，其特征在于，包括以下步骤：

检测OPB总线的地址数据在传输过程中的变化类型，并基于检测结果确定当前地址数据待使用的编码方式，其中，所述变化类型包括依步长变化类型、地址不变类型以及随机变化类型；

其中，基于检测结果确定当前地址数据待使用的编码方式进一步包括：

若所述变化类型为所述依步长变化类型，确定所述当前地址数据待使用的编码方式为改进的T0编码；

若所述变化类型为所述地址不变类型，确定所述当前地址数据待使用的编码方式为自定义编码；以及

若所述变化类型为所述随机变化类型，确定所述当前地址数据待使用的编码方式为改进的E/O BI编码；

将所述当前地址数据传输至所述待使用的编码方式所对应的编码器中，并使能所述对应的编码器，并将其他编码器的时钟关闭，并使所述当前地址数据在所述对应的编码器中进行编码；

将所述当前地址数据编码后的地址数据传输至所述OPB总线上。

2.根据权利要求1所述的方法，其特征在于，检测OPB总线的地址数据在传输过程中的变化类型包括：

基于前一个时钟周期的地址数据检测当前地址数据的变化情况；

响应于所述当前地址数据为所述前一个时钟周期的地址数据加地址步长之和，确认所述变化类型为所述依步长变化类型。

3.根据权利要求2所述的方法，其特征在于，使所述当前地址数据在所述对应的编码器中进行编码包括：

使用所述OPB总线的两个控制信号作为标志信号：

响应于所述两个控制信号当前都为有效状态，使所述当前地址数据编码后的地址数据等于所述前一个时钟周期的编码后的地址数据；

响应于所述两个控制信号当前不都为有效状态，将所述当前地址数据作为其编码后的地址数据。

4.根据权利要求2所述的方法，其特征在于，还包括：

基于所述OPB总线的多个传输信号的当前电平状态确定所述地址步长的值。

5.根据权利要求1所述的方法，其特征在于，检测OPB总线的地址数据在传输过程中的变化类型还包括：

基于前一个时钟周期的地址数据检测当前地址数据的变化情况；

响应于所述当前地址数据与所述前一个时钟周期的地址数据相同，确认所述变化类型为所述地址不变类型。

6.根据权利要求5所述的方法，其特征在于，使所述当前地址数据在所述对应的编码器中进行编码还包括：

将新增信号设置为第一指定二进制数，并将所述当前地址数据编码后的地址数据设置为第二指定二进制数。

7.根据权利要求1所述的方法，其特征在于，检测OPB总线的地址数据在传输过程中的变化类型还包括：

响应于所述当前地址数据不属于所述依步长变化类型且不属于所述地址不变类型，确认所述变化类型为所述随机变化类型。

8.根据权利要求7所述的方法，其特征在于，使所述当前地址数据在所述对应的编码器中进行编码还包括：

在所述对应的编码器中构建主从设备的地址空间映射表；

基于所述地址空间映射表确定所述当前地址数据所属的地址空间，并确定对应的有效地址位；

计算所述有效地址位的耦合翻转次数，并计算所述有效地址位的一半位宽的数值，并判断所述耦合翻转次数是否小于所述数值；

响应于所述耦合翻转次数小于所述数值，将所述当前地址数据作为其编码后的地址数据。

9.根据权利要求8所述的方法，其特征在于，使所述当前地址数据在所述对应的编码器中进行编码还包括：

响应于所述耦合翻转次数大于等于所述数值，分别计算所述有效地址位中奇数位和偶数位的发生变化的比特位数量，并基于计算结果确定所述有效地址位中的翻转位，以进行编码。

10.根据权利要求9所述的方法，其特征在于，分别计算所述有效地址位中奇数位和偶数位的发生变化的比特位数量，并基于计算结果确定所述有效地址位中的翻转位，以进行编码包括：

计算所述有效地址位中奇数位发生变化的第一数量，以及偶数位发生变化的第二数量，并比较所述第一数量和第二数量的大小；

响应于所述第二数量大于所述第一数量，将所述有效地址位中所有偶数位的值全部翻转；

响应于所述第二数量小于所述第一数量，将所述有效地址位中所有奇数位的值全部翻转；

响应于所述第二数量等于所述第一数量，将所述有效地址位的值全部翻转。

11.根据权利要求9所述的方法，其特征在于，还包括：

使用2bit的标志位分别表示奇数位和偶数位的编码状态。

12.一种基于总线的编码系统，其特征在于，包括：

检测模块，配置用于检测OPB总线的地址数据在传输过程中的变化类型，并基于检测结果确定当前地址数据待使用的编码方式，其中，所述变化类型包括依步长变化类型、地址不变类型以及随机变化类型；

其中，基于检测结果确定当前地址数据待使用的编码方式进一步包括：

若所述变化类型为所述依步长变化类型，确定所述当前地址数据待使用的编码方式为改进的T0编码；

若所述变化类型为所述地址不变类型，确定所述当前地址数据待使用的编码方式为自定义编码；以及

若所述变化类型为所述随机变化类型，确定所述当前地址数据待使用的编码方式为改进的E/O BI编码；

编码模块，配置用于将所述当前地址数据传输至所述待使用的编码方式所对应的编码器中，并使能所述对应的编码器，并将其他编码器的时钟关闭，并使所述当前地址数据在所述对应的编码器中进行编码；以及

传输模块，配置用于将所述当前地址数据编码后的地址数据传输至所述OPB总线上。

13.一种计算机可读存储介质，其特征在于，存储有计算机程序指令，所述计算机程序指令被处理器执行时实现如权利要求1-11任意一项所述的方法。

14.一种计算机设备，包括存储器和处理器，其特征在于，所述存储器中存储有计算机程序，所述计算机程序被所述处理器执行时执行如权利要求1-11任意一项所述的方法。

Images