CN115412258A - 一种物理层接口验证装置、方法、设备及存储介质 - Google Patents
一种物理层接口验证装置、方法、设备及存储介质 Download PDFInfo
- Publication number
- CN115412258A CN115412258A CN202211029791.1A CN202211029791A CN115412258A CN 115412258 A CN115412258 A CN 115412258A CN 202211029791 A CN202211029791 A CN 202211029791A CN 115412258 A CN115412258 A CN 115412258A
- Authority
- CN
- China
- Prior art keywords
- physical layer
- interface
- target
- verification
- layer chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/32—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/10—Packet switching elements characterised by the switching fabric construction
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
- H04L69/30—Definitions, standards or architectural aspects of layered protocol stacks
- H04L69/32—Architecture of open systems interconnection [OSI] 7-layer type protocol stacks, e.g. the interfaces between the data link level and the physical level
- H04L69/322—Intralayer communication protocols among peer entities or protocol data unit [PDU] definitions
- H04L69/323—Intralayer communication protocols among peer entities or protocol data unit [PDU] definitions in the physical layer [OSI layer 1]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Information Transfer Systems (AREA)
Abstract
本发明公开了一种物理层接口验证装置、方法、设备及存储介质。装置包括:通用报文处理模块,用于生成通用化验证报文并发送到物理层接口感知模块;以及接收物理层接口感知模块发送的验证报文进行验证处理;物理层接口感知模块,用于调用验证环境配置文件,根据第一目标物理层芯片接口类型将通用化验证报文驱动到第一目标总线接口上,传递到第一目标物理层芯片接口;和/或,根据第二目标物理层芯片接口类型,由第二目标总线接口接收验证报文并发送到通用报文处理模块;其中,验证环境配置文件中包括与多种物理层芯片接口分别对应的总线接口的配置信息。实现了使用一套验证环境对各种物理层接口进行验证,减少开发成本,降低验证错误的风险。
Description
技术领域
本发明涉及芯片功能验证技术领域,尤其涉及一种物理层接口验证装置、方法、设备及存储介质。
背景技术
物理层接口能够连接媒体访问控制(Media Access Control,MAC)层与外部设备,并且接口种类繁多,有些芯片可能集成了其中一种物理层接口,有些芯片可能集成了多种物理层接口。
现有技术中,在验证芯片中的物理层接口时,采取的方法是针对每种物理层接口分别搭建一个验证环境,但是这样会带来如下问题:验证环境数量增多,需要更多人力搭建、维护,导致人力成本增加;公共代码在不同验证环境中重复使用,一处修改或者增加需要及时通知其他各处,未及时通知将带来风险,导致风险增加;各类物理层接口的独有功能代码需要与公共代码有效分离,否则会导致其他物理层接口验证失败。
发明内容
本发明提供了一种物理层接口验证装置、方法、设备及存储介质,以解决验证多种物理层芯片接口需要分别搭建验证环境的问题,实现了使用一套验证环境对各种物理层芯片接口进行验证,减少开发成本,降低验证错误的风险。
根据本发明的一方面,提供了一种物理层接口验证装置,包括:
通用报文处理模块,用于生成通用化验证报文,并将所述通用化验证报文发送到物理层接口感知模块;以及接收所述物理层接口感知模块发送的验证报文进行验证处理;
物理层接口感知模块,用于调用验证环境配置文件,确定第一目标物理层芯片接口类型和/或第二目标物理层芯片接口类型;以及根据所述第一目标物理层芯片接口类型将所述通用化验证报文驱动到第一目标总线接口上,通过第一目标总线接口将所述通用化验证报文传递到所述第一目标物理层芯片接口;和/或,根据第二目标物理层芯片接口类型,确定由第二目标总线接口接收所述第二目标物理层芯片发送的验证报文,并将所述验证报文发送到所述通用报文处理模块;
其中,所述验证环境配置文件中包括与多种物理层芯片接口分别对应的总线接口的配置信息。
可选的,所述物理层接口感知模块,包括:
报文转换单元,用于将所述通用化验证报文转换为默认宽度的初始字节流;
总线驱动单元,用于根据所述第一目标物理层芯片接口类型对应的第一目标总线接口的数据宽度,对所述初始字节流进行处理,得到第一字节流;将所述第一字节流驱动到第一目标总线接口上。
可选的,所述总线驱动单元,具体用于:
根据所述第一目标总线接口的数据宽度,按照由低位至高位的顺序,对所述默认宽度的初始字节流进行分组;
如果所述第一目标总线接口的数据宽度大于所述默认宽度,则对于每个分组中的初始字节流,按照高位在前低位在后的顺序进行拼接,得到第一字节流;
如果所述第一目标总线接口的数据宽度小于或等于所述默认宽度,则将分组后的初始字节流作为第一字节流。
可选的,所述物理层接口感知模块,包括:
数据传递单元,用于从所述验证环境配置文件中,获取与所述第一目标物理层芯片接口类型对应的数据传输模式;
如果所述数据传输模式为串行模式,则通过第一目标总线接口,按照由低位至高位的顺序,将所述第一字节流按位顺序传递到所述第一目标物理层芯片接口;
如果所述数据传输模式为并行模式,则通过第一目标总线接口,按照由低位至高位的顺序,将所述第一字节流按照所述第一目标总线接口的数据宽度传递到所述第一目标物理层芯片接口。
可选的,所述物理层接口感知模块,包括:
报文接收单元,用于通过与第二目标物理层芯片接口类型对应的第二目标总线接口,接收所述第二目标物理层芯片发送的第二字节流;
对所述第二字节流进行分组拼接或拆分处理,得到默认宽度的第三字节流,将所述第三字节流转换为验证报文。
可选的,所述报文接收单元,具体用于:
从所述验证环境配置文件中,获取与第二目标物理层芯片接口类型对应的数据传输模式;
如果所述数据传输模式为串行模式,则根据第二目标总线接口接收到的数据,对第二字节流按照由低位至高位的顺序进行按位填充;
如果所述数据传输模式为并行模式,则根据第二目标总线接口接收到的数据,对第二字节流按照由低位至高位的顺序按照所述第二目标总线接口的数据宽度进行填充。
可选的,所述通用报文处理模块,用于:
如果所述验证报文与第二目标物理层芯片接口类型对应的期望报文一致,则确定与第二目标物理层芯片接口类型匹配的第二目标物理层芯片接口性能正常;
如果所述验证报文与第二目标物理层芯片接口类型对应的期望报文不一致,则确定与第二目标物理层芯片接口类型匹配的第二目标物理层芯片接口性能异常。
根据本发明的另一方面,提供了一种物理层接口验证方法,包括:
通过通用报文处理模块,生成通用化验证报文,并将所述通用化验证报文发送到物理层接口感知模块;
通过物理层接口感知模块,调用验证环境配置文件,确定第一目标物理层芯片接口类型和/或第二目标物理层芯片接口类型;
通过物理层接口感知模块,根据所述第一目标物理层芯片接口类型将所述通用化验证报文驱动到第一目标总线接口上,通过第一目标总线接口将所述通用化验证报文传递到所述第一目标物理层芯片接口;和/或,
通过物理层接口感知模块,根据第二目标物理层芯片接口类型,确定由第二目标总线接口接收所述第二目标物理层芯片发送的验证报文,并将所述验证报文发送到所述通用报文处理模块;
通过通用报文处理模块,接收所述物理层接口感知模块发送的验证报文进行验证处理;
其中,所述验证环境配置文件中包括与多种物理层芯片接口分别对应的总线接口的配置信息。
其中,所述验证环境配置文件中包括与多种物理层芯片接口分别对应的总线接口的配置信息。
根据本发明的另一方面,提供了一种电子设备,电子设备包括:
至少一个处理器;以及
与至少一个处理器通信连接的存储器;其中,
存储器存储有可被至少一个处理器执行的计算机程序,计算机程序被至少一个处理器执行,以使至少一个处理器能够执行本发明任一实施例的一种物理层接口验证方法。
根据本发明的另一方面,提供了一种计算机可读存储介质,计算机可读存储介质存储有计算机指令,计算机指令用于使处理器执行时实现本发明任一实施例的一种物理层接口验证方法。
本发明实施例提供了一种物理层接口验证装置,其中的通用报文处理模块,用于生成通用化验证报文,并将通用化验证报文发送到物理层接口感知模块;以及接收物理层接口感知模块发送的验证报文进行验证处理;物理层接口感知模块,用于调用验证环境配置文件,确定第一目标物理层芯片接口类型和/或第二目标物理层芯片接口类型;以及根据第一目标物理层芯片接口类型将通用化验证报文驱动到第一目标总线接口上,通过第一目标总线接口将通用化验证报文传递到第一目标物理层芯片接口;和/或,根据第二目标物理层芯片接口类型,确定由第二目标总线接口接收第二目标物理层芯片发送的验证报文,并将验证报文发送到通用报文处理模块;其中,验证环境配置文件中包括与多种物理层芯片接口分别对应的总线接口的配置信息。
本发明实施例跳出了物理层芯片接口的底层验证思维,基于所有物理层芯片接口都要实现并行转串行或串行转并行功能,并且数据传输要正确,从协议层实现物理层芯片接口的验证,实现使用一个验证环境验证多种物理层芯片接口,解决了验证多种物理层芯片接口需要分别搭建验证环境的问题,取到了使用一套验证环境对各种物理层芯片接口进行验证,减少开发成本,降低验证错误的风险的有益效果。
应当理解,本部分所描述的内容并非旨在标识本发明的实施例的关键或重要特征,也不用于限制本发明的范围。本发明的其它特征将通过以下的说明书而变得容易理解。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是根据本发明实施例一提供的一种物理层接口验证装置的结构示意图;
图2是根据本发明实施例二提供的一种物理层接口验证方法的流程图;
图3是根据本发明实施例二所适用的一种物理层接口的验证示意图;
图4是根据本发明实施例二所适用的一种报文结构示意图;
图5是根据本发明实施例二所适应的一种初始字节流的结构示意图;
图6是根据本发明实施例二所适用的一种串行发送数据的示意图;
图7是根据本发明实施例二所适用的一种并行发送数据的示意图;
图8是根据本发明实施例二所适用的一种串行接收数据的示意图;
图9是根据本发明实施例二所适用的一种并行接收数据的示意图;
图10是实现本发明实施例的一种物理层接口验证方法的电子设备的结构示意图。
具体实施方式
为了使本技术领域的人员更好地理解本发明方案,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分的实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都应当属于本发明保护的范围。
需要说明的是,本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象,而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换,以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外,术语“包括”和“具有”以及他们的任何变形,意图在于覆盖不排他的包含,例如,包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元,而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
实施例一
图1是根据本发明实施例一提供的一种物理层接口验证装置的结构示意图。本实施例可适用于使用一个通用的验证环境,对物理层芯片中集成的多种物理层芯片接口进行统一验证的情况。如图1所示,该装置包括:
通用报文处理模块110,用于生成通用化验证报文,并将所述通用化验证报文发送到物理层接口感知模块120;以及接收所述物理层接口感知模块120发送的验证报文进行验证处理;
物理层接口感知模块120,用于调用验证环境配置文件,确定第一目标物理层芯片接口类型和/或第二目标物理层芯片接口类型;以及根据所述第一目标物理层芯片接口类型将所述通用化验证报文驱动到第一目标总线接口上,通过第一目标总线接口将所述通用化验证报文传递到所述第一目标物理层芯片接口;和/或,根据第二目标物理层芯片接口类型,确定由第二目标总线接口接收所述第二目标物理层芯片发送的验证报文,并将所述验证报文发送到所述通用报文处理模块110;
其中,所述验证环境配置文件中包括与多种物理层芯片接口分别对应的总线接口的配置信息。
其中,物理层芯片中可以集成有多种类型的物理层芯片接口,例如GPHY接口、T1PHY接口、SPCS+SerDes接口、XPCS+SerDes接口等,验证环境可以用于对物理层芯片中的任意一种物理层芯片接口进行功能性仿真验证。验证环境配置文件中包括与多种物理层芯片接口分别对应的总线接口的配置信息,包括:物理层芯片接口、与该物理层芯片接口匹配的总线接口、总线接口对应的数据宽度等。
本实施例中,通用化验证报文可以被配置为IPV4报文、IPV6报文或者其他类型报文。第一目标物理层芯片接口是利用本地物理层芯片发送的通用化验证报文进行性能验证的第一目标物理层芯片的接口,第一目标总线接口是为第一目标物理层芯片接口配置的总线接口。第二目标物理层芯片接口是利用第二目标物理层芯片发送的通用化验证报文进行性能验证的本地物理层芯片中的接口,第二目标总线接口是为第二目标物理层芯片接口配置的总线接口。
本实施例中,为了达到使用一套验证环境即可验证物理层芯片中集成的各种物理层芯片接口的目的,不再从物理层入手进行接口验证,而是从网络协议层入手,根据在数据传输过程中,物理层芯片接口需要实现并行转串行或者串行转并行,并且需要保证传输数据正确的特点,实现一套可以验证各种物理层芯片接口的验证机制。从而,当要验证物理层芯片中的物理层芯片接口是否能有效工作时,需要从统一配置的验证环境配置文件中,读取该物理层芯片接口的总线接口的配置信息,确定与该物理层芯片接口匹配的总线接口,例如,与物理层芯片的GPHY接口匹配的是媒体独立接口(Media Independant Interface,MII),通过该总线接口将本地设备生成的通用化验证报文传递给待验证的物理层芯片接口,或者通过该总线接口将其他设备生成的通用化验证报文传递给本地物理层芯片中的待验证的物理层芯片接口,进而通过将接收到的验证报文与已知的期望报文进行比对,判断物理层芯片接口是否有效。
可选的,所述物理层接口感知模块,包括:报文转换单元,用于将所述通用化验证报文转换为默认宽度的初始字节流;总线驱动单元,用于根据所述第一目标物理层芯片接口类型对应的第一目标总线接口的数据宽度,对所述初始字节流进行处理,得到第一字节流;将所述第一字节流驱动到第一目标总线接口上。
本实施例中,在将通用化验证报文发送至第一物理层芯片的第一目标物理层芯片接口进行验证之前,需要通过报文转换单元,将通用化验证报文转换为可以在物理层传输的8比特宽度的初始字节流,也就是宽度为8比特的数组。总线驱动单元为了将初始字节流通过第一目标总线接口发送出去,按照第一目标总线接口支持的数据宽度,对8比特宽度的初始字节流进行拼接或者拆分处理,得到数据宽度符合第一目标总线接口传输要求的第一字节流。通过第一目标总线接口,将第一字节流发送至第一物理层芯片的第一目标物理层芯片接口,也即发送至与第一目标总线接口对应的第一目标管脚。其中,第一目标管脚与数据传输模式相关。
可选的,所述总线驱动单元,具体用于:根据所述第一目标总线接口的数据宽度,按照由低位至高位的顺序,对所述默认宽度的初始字节流进行分组;如果所述第一目标总线接口的数据宽度大于所述默认宽度,则对于每个分组中的初始字节流,按照高位在前低位在后的顺序进行拼接,得到第一字节流;如果所述第一目标总线接口的数据宽度小于或等于所述默认宽度,则将分组后的初始字节流作为第一字节流。
示例性的,如果第一目标总线接口为XGMII接口,则要得到32比特宽度的数组data[31:0]。此时,由于32比特是默认宽度8比特的4倍,因此,在初始字节流byte_item中,按照由低位至高位的顺序,每4个8比特宽度的数据划分为一组,并在每个组中,按照高位在前低位在后的顺序进行数据拼接,得到第一字节流data[31:0]。其中,data[31:0]的第一个宽度为32比特的数据为,byte_item中的data[7:0][3]、data[7:0][2]、data[7:0][1]、data[7:0][0]的拼接;第二个宽度为32比特的数据为,byte_item中的data[7:0][7]、data[7:0][6]、data[7:0][5]、data[7:0][4]的拼接;依次类推。
示例性的,如果目标总线接口为MII接口,则要得到4比特宽度的数组data[3:0]。此时,由于4比特是默认宽度8比特的一半,因此,在初始字节流byte_item中,可以按照由低位至高位的顺序,将每个宽度为8比特的数据的一半划分为一组,得到第一字节流data[3:0]。其中,data[3:0]的第一个宽度为4比特的数据为byte_item中的data[3:0][0];第二个宽度为4比特的数据为byte_item中的data[7:4][0];第三个宽度为4比特的数据为byte_item中的data[3:0][1];第四个宽度为4比特的数据为byte_item中的data[7:4][1];以此类推。
可选的,所述物理层接口感知模块,包括:数据传递单元,用于从所述验证环境配置文件中,获取与所述第一目标物理层芯片接口类型对应的数据传输模式;如果所述数据传输模式为串行模式,则通过第一目标总线接口,按照由低位至高位的顺序,将所述第一字节流按位顺序传递到所述第一目标物理层芯片接口;如果所述数据传输模式为并行模式,则通过第一目标总线接口,按照由低位至高位的顺序,将所述第一字节流按照所述第一目标总线接口的数据宽度传递到所述第一目标物理层芯片接口。
本实施例中,数据传递单元可以通过读取验证环境配置文件中的数据传输模式,结合第一目标总线接口对应的数据宽度,将第一字节流发送至第一物理层芯片上与第一目标总线接口对应的第一目标管脚上。示例性的,如果数据传输模式为串行模式,则从最低位开始,按位获取第一字节流的比特数据,并顺序地将各比特数据发送至第一物理层芯片上的串行管脚上。如果数据传输模式为并行模式,则从低位数据开始,将第一字节流按照第一目标总线接口的数据宽度发送至第一物理层芯片的并行管脚上。例如,当第一目标总线接口为XGMII接口时,将第一字节流data[31:0]中的各32比特宽度的数据,data[31:0][0]、data[31:0][1]等,顺序发送到第一物理层芯片的并行管脚上;当第一目标总线接口为其他类型总线接口时,以此类推。
可选的,所述物理层接口感知模块,包括:报文接收单元,用于通过与第二目标物理层芯片接口类型对应的第二目标总线接口,接收所述第二目标物理层芯片发送的第二字节流;对所述第二字节流进行分组拼接或拆分处理,得到默认宽度的第三字节流,将所述第三字节流转换为验证报文。
本实施例中,在根据第二目标物理层芯片发送的验证报文,对本地物理层芯片的第二目标物理层芯片接口进行验证时,报文接收单元获取第二目标物理层芯片中与第二目标总线接口对应的第二目标管脚的值,并根据数据传输模式,生成指定宽度的第二字节流。进而根据第二字节流的数据宽度与默认宽度的大小关系,对第二字节流进行拼接或者拆分处理,生成宽度为8比特的第三字节流,将第三字节流转换为验证报文。
可选的,所述报文接收单元,具体用于:从所述验证环境配置文件中,获取与第二目标物理层芯片接口类型对应的数据传输模式;如果所述数据传输模式为串行模式,则根据第二目标总线接口接收到的数据,对第二字节流按照由低位至高位的顺序进行按位填充;如果所述数据传输模式为并行模式,则根据第二目标总线接口接收到的数据,对第二字节流按照由低位至高位的顺序按照所述第二目标总线接口的数据宽度进行填充。
本实施例中,报文接收单元可以通过读取验证环境配置文件中的数据传输模式,结合第二目标总线接口对应的数据宽度,从第二目标物理层芯片的第二目标管脚上接收第二字节流。示例性的,如果数据传输模式为串行模式,则获取第二目标物理层芯片串行管脚上的值,从第二字节流的最低位开始按位填充。如果数据传输模式为并行模式,则获取第二目标物理层芯片并行管脚上的值,从第二字节流的低位数据开始,按照第二目标总线接口的数据宽度进行填充。例如,当第二目标总线接口为XGMII接口时,将第二目标物理层芯片并行管脚上的宽度为32比特的值,放在第二字节流的低32位上;当第二目标总线接口为GMII接口时,将第二目标物理层芯片并行管脚上的宽度为8比特的值,放在第二字节流的低8位上;当第二目标总线接口为其他类型总线接口时,以此类推。
可选的,所述通用报文处理模块,用于:如果所述验证报文与第二目标物理层芯片接口类型对应的期望报文一致,则确定与第二目标物理层芯片接口类型匹配的第二目标物理层芯片接口性能正常;如果所述验证报文与第二目标物理层芯片接口类型对应的期望报文不一致,则确定与第二目标物理层芯片接口类型匹配的第二目标物理层芯片接口性能异常。
其中,期望报文是指,在第二目标物理层芯片接口正常的情况下,通用化验证报文经过串并转换或者并串转换后,第二目标物理层芯片接口最终接收到的报文。本实施例中,通用报文处理模块对验证报文进行解析,并与期望报文进行一致性比对,即可确定第二目标物理层芯片接口是否保证传输数据的正确性。由于第二目标物理层接口在数据传输过程完成了并行转串行,或者串行转并行的处理,因此只要传输数据正确,即可认为第二目标物理层芯片接口连接正常。
本发明实施例提供的物理层接口验证装置,通用报文处理模块,用于生成通用化验证报文,并将所述通用化验证报文发送到物理层接口感知模块;以及接收所述物理层接口感知模块发送的验证报文进行验证处理;物理层接口感知模块,用于调用验证环境配置文件,确定第一目标物理层芯片接口类型和/或第二目标物理层芯片接口类型;以及根据所述第一目标物理层芯片接口类型将所述通用化验证报文驱动到第一目标总线接口上,通过第一目标总线接口将所述通用化验证报文传递到所述第一目标物理层芯片接口;和/或,根据第二目标物理层芯片接口类型,确定由第二目标总线接口接收所述第二目标物理层芯片发送的验证报文,并将所述验证报文发送到所述通用报文处理模块;其中,所述验证环境配置文件中包括与多种物理层芯片接口分别对应的总线接口的配置信息,解决了验证多种物理层接口需要分别搭建验证环境的问题,实现了使用一套验证环境对各种物理层芯片接口进行验证,减少开发成本,降低验证错误的风险。
实施例二
图2是根据本发明实施例二提供的一种物理层接口验证方法的流程图,本实施例可适用于使用一个通用的验证环境,对物理层芯片中集成的多种物理层芯片接口进行统一验证的情况。该方法可以由物理层接口验证装置来执行,该装置可以采用硬件和/或软件的形式实现,该装置可配置于电子设备中。如图2所示,该方法包括:
S210、通过通用报文处理模块,生成通用化验证报文,并将所述通用化验证报文发送到物理层接口感知模块。
本实施例中,可以以图3所示的物理层接口的验证示意图为例,进一步说明物理层接口的验证过程。其中,发送方向TX的数据传输模式为串行模式,接收方向RX的数据传输模式为并行模式。发送方向可以是本地物理层芯片向第一目标物理层芯片发送通用化验证报文,以对第一目标物理层芯片接口进行性能验证的方向。接收方向可以是本地物理层芯片接收第二目标物理层芯片发送的通用化验证报文,以对第二目标物理层芯片接口进行性能验证的方向。当要对第一目标物理层芯片接口进行性能验证时,通过通用报文处理模块,生成通用化验证报文ethernet_item,并将所述通用化验证报文发送到物理层接口感知模块。
示例性的,如图4所示,ethernet_item中包含的域有:目的MAC地址dmac、源MAC地址smac、报文类型eth_type、负载内容payload以及帧校验序列FCS。
S220、通过物理层接口感知模块,调用验证环境配置文件,确定第一目标物理层芯片接口类型和/或第二目标物理层芯片接口类型。
其中,所述验证环境配置文件中包括与多种物理层芯片接口分别对应的总线接口的配置信息。第一目标物理层芯片接口是利用本地物理层芯片发送的通用化验证报文进行性能验证的第一目标物理层芯片的接口,第一目标总线接口是为第一目标物理层芯片接口配置的总线接口。第二目标物理层芯片接口是利用第二目标物理层芯片发送的通用化验证报文进行性能验证的本地物理层芯片中的接口,第二目标总线接口是为第二目标物理层芯片接口配置的总线接口。
S230、通过物理层接口感知模块,根据所述第一目标物理层芯片接口类型将所述通用化验证报文驱动到第一目标总线接口上,通过第一目标总线接口将所述通用化验证报文传递到所述第一目标物理层芯片接口。
可选的,根据所述第一目标物理层芯片接口类型将所述通用化验证报文驱动到第一目标总线接口上,包括:通过报文转换单元,将所述通用化验证报文转换为默认宽度的初始字节流;通过总线驱动单元,根据所述第一目标物理层芯片接口类型对应的第一目标总线接口的数据宽度,对所述初始字节流进行处理,得到第一字节流;将所述第一字节流驱动到第一目标总线接口上。
本实施例中,通过图3中在发送方向上的报文转换单元item_trans,将通用化验证报文ethernet_item中的所有的域打包成宽度为8比特的数据,并存放到数组中,得到如图5所示的初始字节流byte_item。其中,默认宽度并不局限于取值为8,也可以根据实际需要调整为其他数值。通过图3中在发送方向上的总线驱动单元bfm,从验证环境配置文件中读取与第一目标物理层芯片接口类型匹配的第一目标总线接口,按照第一目标总线接口支持的数据宽度,将初始字节流byte_item整理为数据宽度符合第一目标总线接口传输要求的第一字节流,并将第一字节流驱动到第一目标总线接口上。
示例性的,如果第一目标总线接口为10Gb媒体独立接口(10Gigabit MediaIndependent Interface,XGMII),则将初始字节流整理为32比特宽度的数组;如果第一目标总线接口为Gb媒体独立接口(Gigabit Media Independent Interface,GMII),则将初始字节流整理为8比特宽度的数组;如果第一目标总线接口为MII总线接口,则将初始字节流整理为4比特宽度的数组;如果第一目标总线接口为简化媒体独立接口(Reduced MediaIndependent Interface,RMII),则将初始字节流整理为4比特宽度的数组。
可选的,通过总线驱动单元,根据所述第一目标物理层芯片接口类型对应的第一目标总线接口的数据宽度,对所述初始字节流进行处理,得到第一字节流,包括:根据所述第一目标总线接口的数据宽度,按照由低位至高位的顺序,对所述默认宽度的初始字节流进行分组;如果所述第一目标总线接口的数据宽度大于所述默认宽度,则对于每个分组中的初始字节流,按照高位在前低位在后的顺序进行拼接,得到第一字节流;如果所述第一目标总线接口的数据宽度小于或等于所述默认宽度,则将分组后的初始字节流作为第一字节流。
示例性的,如果第一目标总线接口为XGMII接口,则要得到32比特宽度的数组data[31:0]。此时,由于32比特是默认宽度8比特的4倍,因此,在初始字节流byte_item中,按照由低位至高位的顺序,每4个8比特宽度的数据划分为一组,并在每个组中,按照高位在前低位在后的顺序进行数据拼接,得到第一字节流data[31:0]。其中,data[31:0]的第一个宽度为32比特的数据为,byte_item中的data[7:0][3]、data[7:0][2]、data[7:0][1]、data[7:0][0]的拼接;第一个宽度为32比特的数据为,byte_item中的data[7:0][7]、data[7:0][6]、data[7:0][5]、data[7:0][4]的拼接;以此类推。
示例性的,如果第一目标总线接口为MII接口,则要得到4比特宽度的数组data[3:0]。此时,由于4比特是默认宽度8比特的一半,因此,在初始字节流byte_item中,可以按照由低位至高位的顺序,将每个宽度为8比特的数据的一半划分为一组,得到第一字节流data[3:0]。其中,data[3:0]的第一个宽度为4比特的数据为byte_item中的data[3:0][0];第二个宽度为4比特的数据为byte_item中的data[7:4][0];第三个宽度为4比特的数据为byte_item中的data[3:0][1];第四个宽度为4比特的数据为byte_item中的data[7:4][1];以此类推。
其中,在图3中,经过发送方向上的总线驱动单元bfm处理后得到的data[127:0],表示第一字节流的最大数据宽度可以为128。
可选的,通过第一目标总线接口将所述通用化验证报文传递到所述第一目标物理层芯片接口,包括:通过数据传递单元,从所述验证环境配置文件中,获取与所述第一目标物理层芯片接口类型对应的数据传输模式;如果所述数据传输模式为串行模式,则通过第一目标总线接口,按照由低位至高位的顺序,将所述第一字节流按位顺序传递到所述第一目标物理层芯片接口;如果所述数据传输模式为并行模式,则通过第一目标总线接口,按照由低位至高位的顺序,将所述第一字节流按照所述第一目标总线接口的数据宽度传递到所述第一目标物理层芯片接口。
本实施例中,可以通过发送方向的数据传递单元Connect,读取验证环境配置文件中的数据传输模式,结合目标总线接口对应的数据宽度,将第一字节流发送至第一目标物理层芯片的第一目标管脚上。示例性的,如图6所示,如果为串行模式,则从最低位开始,按位获取第一字节流的比特数据,并顺序地将各比特数据发送至第一目标物理层芯片的串行管脚上。其中,图6中的rxm、mdi_p以及rxp,是与各总线接口对应的串行管脚的名称,用于在图中区分发送方向上的各种总线接口,芯片可能只有一个串行管脚,也可能有多个串行管脚,可以预先为各总线接口配置一种串行管脚,但验证物理层接口时需要保证所有的串行管脚都能正常工作。
示例性的,如图7所示,如果数据传输模式为并行模式,则从低位数据开始,将第一字节流按照第一目标总线接口的数据宽度发送至第一目标物理层芯片的并行管脚上。例如,当第一目标总线接口为XGMII接口时,将第一字节流data[31:0]中的各32比特宽度的数据,data[31:0][0]、data[31:0][1]等,顺序发送到第一目标物理层芯片的并行管脚上;当第一目标总线接口为其他类型总线接口时,以此类推。其中,图7中的xgmii_rxd、gmii_rxd、mii_rxd以及rmii_rxd,是与各总线接口对应的并行管脚的名称,用于在图中区分发送方向上的各种总线接口,芯片可能只有一个并行管脚,也可能有多个并行管脚,可以预先为各总线接口配置一种并行管脚,但验证物理层接口时需要保证所有的并行管脚都能正常工作。
本实施例中,报文转换单元、总线驱动单元、数据传递单元是可复用的,无论待测的物理层芯片接口为何种类型,这些代码块都可以根据配置直接在发送方向和接收方向使用,实现使用一套验证机制及验证环境就可以对任意类型的物理层芯片接口进行验证,减少人力投入和开发成本。同时,避免重复代码在多个验证环境中多次使用,使得重复代码被修改时,可以减少代码修改的工作量,以及告知他人的沟通工作量,降低风险。并且,还可以对各种物理层芯片接口的独有功能的代码,例如根据各种类型的总线接口进行数据处理的代码进行有效隔离,消除物理层接口与验证环境间的相互影响。
S240、通过物理层接口感知模块,根据第二目标物理层芯片接口类型,确定由第二目标总线接口接收所述第二目标物理层芯片发送的验证报文,并将所述验证报文发送到所述通用报文处理模块。
本实施例中,通过物理层接口感知模块,除了可以将本地物理层芯片生成的通用化验证报文发送给其他物理层芯片,例如第一目标物理层芯片,进行物理层芯片接口的验证,还可以接收其他物理层芯片,例如第二目标物理层芯片,发送的通用化验证报文,以对本地物理层芯片的第二目标物理层芯片接口进行性能验证。
可选的,根据第二目标物理层芯片接口类型,确定由第二目标总线接口接收所述第二目标物理层芯片发送的验证报文,包括:通过报文接收单元,通过与第二目标物理层芯片接口类型对应的第二目标总线接口,接收所述第二目标物理层芯片发送的第二字节流;对所述第二字节流进行分组拼接或拆分处理,得到默认宽度的第三字节流,将所述第三字节流转换为验证报文。
本实施例中,在根据第二目标物理层芯片发送的验证报文,对本地物理层芯片的第二目标物理层芯片接口进行验证时,报文接收单元获取第二目标物理层芯片中与第二目标总线接口对应的第二目标管脚的值,并根据数据传输模式,生成指定宽度的第二字节流。进而根据第二字节流的数据宽度与默认宽度的大小关系,对第二字节流进行拼接或者拆分处理,生成宽度为8比特的第三字节流,将第三字节流转换为验证报文。
可选的,通过与第二目标物理层芯片接口类型对应的第二目标总线接口,接收所述第二目标物理层芯片发送的第二字节流,包括:从所述验证环境配置文件中,获取与第二目标物理层芯片接口类型对应的数据传输模式;如果所述数据传输模式为串行模式,则根据第二目标总线接口接收到的数据,对第二字节流按照由低位至高位的顺序进行按位填充;如果所述数据传输模式为并行模式,则根据第二目标总线接口接收到的数据,对第二字节流按照由低位至高位的顺序按照所述第二目标总线接口的数据宽度进行填充。
本实施例中,可以通过接收方向的数据传递单元Connect,读取验证环境配置文件中的数据传输模式,结合第二目标总线接口对应的数据宽度,从第二目标物理层芯片的第二目标管脚上接收第二字节流。示例性的,如图8所示,如果为串行模式,则获取芯片串行管脚上的值,从第二字节流的最低位开始按位填充。其中,图8中的txm、mdo_p以及txp,是与各总线接口对应的串行管脚的名称,用于在图中区分接收方向上的各种总线接口,第二目标物理层芯片可能只有一个串行管脚,也可能有多个串行管脚,可以预先为各总线接口配置一种串行管脚,但验证物理层接口时需要保证所有的串行管脚都能正常工作。
示例性的,如图9所示,如果为并行模式,则获取第二目标物理层芯片并行管脚上的值,从第二字节流的低位数据开始,按照第二目标总线接口的数据宽度进行填充。例如,当第二目标总线接口为XGMII接口时,将物理层芯片并行管脚上的宽度为32比特的值,放在第二字节流的低32位上;当第二目标总线接口为GMII接口时,将物理层芯片并行管脚上的宽度为8比特的值,放在第二字节流的低8位上;当第二目标总线接口为其他类型总线接口时,以此类推。其中,图9中的xgmii_txd、gmii_txd、mii_txd以及rmii_txd,是与各总线接口对应的并行管脚的名称,用于在图中区分接收方向上的各种总线接口,第二目标物理层芯片可能只有一个并行管脚,也可能有多个并行管脚,可以预先为各总线接口配置一种并行管脚,但验证物理层接口时需要保证所有的并行管脚都能正常工作。
其中,如果不能从第二目标物理层芯片的第二目标管脚上获取与第二目标总线接口的数据宽度一致的数据,则第二目标物理层芯片接口可能出现异常。
S250、通过通用报文处理模块,接收所述物理层接口感知模块发送的验证报文进行验证处理。
可选的,通过通用报文处理模块,接收所述物理层接口感知模块发送的验证报文进行验证处理,包括:如果所述验证报文与第二目标物理层芯片接口类型对应的期望报文一致,则确定与第二目标物理层芯片接口类型匹配的第二目标物理层芯片接口性能正常;如果所述验证报文与第二目标物理层芯片接口类型对应的期望报文不一致,则确定与第二目标物理层芯片接口类型匹配的第二目标物理层芯片接口性能异常。
本发明实施例的技术方案,通过通用报文处理模块,生成通用化验证报文,并将所述通用化验证报文发送到物理层接口感知模块;通过物理层接口感知模块,调用验证环境配置文件,确定第一目标物理层芯片接口类型和/或第二目标物理层芯片接口类型;根据所述第一目标物理层芯片接口类型将所述通用化验证报文驱动到第一目标总线接口上,通过第一目标总线接口将所述通用化验证报文传递到所述第一目标物理层芯片接口;和/或,通过物理层接口感知模块,根据第二目标物理层芯片接口类型,确定由第二目标总线接口接收所述第二目标物理层芯片发送的验证报文,并将所述验证报文发送到所述通用报文处理模块;通过通用报文处理模块,接收所述物理层接口感知模块发送的验证报文进行验证处理;其中,所述验证环境配置文件中包括与多种物理层芯片接口分别对应的总线接口的配置信息。解决了验证多种物理层接口需要分别搭建验证环境的问题,实现了使用一套验证环境对各种物理层芯片接口进行验证,减少开发成本,降低验证错误的风险。
实施例三
图10示出了可以用来实施本发明的实施例的电子设备10的结构示意图。电子设备旨在表示各种形式的数字计算机,诸如,膝上型计算机、台式计算机、工作台、个人数字助理、服务器、刀片式服务器、大型计算机、和其它适合的计算机。电子设备还可以表示各种形式的移动装置,诸如,个人数字处理、蜂窝电话、智能电话、可穿戴设备(如头盔、眼镜、手表等)和其它类似的计算装置。本文所示的部件、它们的连接和关系、以及它们的功能仅仅作为示例,并且不意在限制本文中描述的和/或者要求的本发明的实现。
如图10所示,电子设备10包括至少一个处理器11,以及与至少一个处理器11通信连接的存储器,如只读存储器(ROM)12、随机访问存储器(RAM)13等,其中,存储器存储有可被至少一个处理器执行的计算机程序,处理器11可以根据存储在只读存储器(ROM)12中的计算机程序或者从存储单元18加载到随机访问存储器(RAM)13中的计算机程序,来执行各种适当的动作和处理。在RAM 13中,还可存储电子设备10操作所需的各种程序和数据。处理器11、ROM 12以及RAM 13通过总线14彼此相连。输入/输出(I/O)接口15也连接至总线14。
电子设备10中的多个部件连接至I/O接口15,包括:输入单元16,例如键盘、鼠标等;输出单元17,例如各种类型的显示器、扬声器等;存储单元18,例如磁盘、光盘等;以及通信单元19,例如网卡、调制解调器、无线通信收发机等。通信单元19允许电子设备10通过诸如因特网的计算机网络和/或各种电信网络与其他设备交换信息/数据。
处理器11可以是各种具有处理和计算能力的通用和/或专用处理组件。处理器11的一些示例包括但不限于中央处理单元(CPU)、图形处理单元(GPU)、各种专用的人工智能(AI)计算芯片、各种运行机器学习模型算法的处理器、数字信号处理器(DSP)、以及任何适当的处理器、控制器、微控制器等。处理器11执行上文所描述的各个方法和处理,例如物理层接口验证方法。
在一些实施例中,物理层接口验证方法可被实现为计算机程序,其被有形地包含于计算机可读存储介质,例如存储单元18。在一些实施例中,计算机程序的部分或者全部可以经由ROM 12和/或通信单元19而被载入和/或安装到电子设备10上。当计算机程序加载到RAM 13并由处理器11执行时,可以执行上文描述的物理层接口验证方法的一个或多个步骤。备选地,在其他实施例中,处理器11可以通过其他任何适当的方式(例如,借助于固件)而被配置为执行物理层接口验证方法。
本文中以上描述的系统和技术的各种实施方式可以在数字电子电路系统、集成电路系统、场可编程门阵列(FPGA)、专用集成电路(ASIC)、专用标准产品(ASSP)、芯片上系统的系统(SOC)、负载可编程逻辑设备(CPLD)、计算机硬件、固件、软件、和/或它们的组合中实现。这些各种实施方式可以包括:实施在一个或者多个计算机程序中,该一个或者多个计算机程序可在包括至少一个可编程处理器的可编程系统上执行和/或解释,该可编程处理器可以是专用或者通用可编程处理器,可以从存储系统、至少一个输入装置、和至少一个输出装置接收数据和指令,并且将数据和指令传输至该存储系统、该至少一个输入装置、和该至少一个输出装置。
用于实施本发明的方法的计算机程序可以采用一个或多个编程语言的任何组合来编写。这些计算机程序可以提供给通用计算机、专用计算机或其他可编程数据处理装置的处理器,使得计算机程序当由处理器执行时使流程图和/或框图中所规定的功能/操作被实施。计算机程序可以完全在机器上执行、部分地在机器上执行,作为独立软件包部分地在机器上执行且部分地在远程机器上执行或完全在远程机器或服务器上执行。
在本发明的上下文中,计算机可读存储介质可以是有形的介质,其可以包含或存储以供指令执行系统、装置或设备使用或与指令执行系统、装置或设备结合地使用的计算机程序。计算机可读存储介质可以包括但不限于电子的、磁性的、光学的、电磁的、红外的、或半导体系统、装置或设备,或者上述内容的任何合适组合。备选地,计算机可读存储介质可以是机器可读信号介质。机器可读存储介质的更具体示例会包括基于一个或多个线的电气连接、便携式计算机盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦除可编程只读存储器(EPROM或快闪存储器)、光纤、便捷式紧凑盘只读存储器(CD-ROM)、光学储存设备、磁储存设备、或上述内容的任何合适组合。
为了提供与用户的交互,可以在电子设备上实施此处描述的系统和技术,该电子设备具有:用于向用户显示信息的显示装置(例如,CRT(阴极射线管)或者LCD(液晶显示器)监视器);以及键盘和指向装置(例如,鼠标或者轨迹球),用户可以通过该键盘和该指向装置来将输入提供给电子设备。其它种类的装置还可以用于提供与用户的交互;例如,提供给用户的反馈可以是任何形式的传感反馈(例如,视觉反馈、听觉反馈、或者触觉反馈);并且可以用任何形式(包括声输入、语音输入或者、触觉输入)来接收来自用户的输入。
可以将此处描述的系统和技术实施在包括后台部件的计算系统(例如,作为数据服务器)、或者包括中间件部件的计算系统(例如,应用服务器)、或者包括前端部件的计算系统(例如,具有图形用户界面或者网络浏览器的用户计算机,用户可以通过该图形用户界面或者该网络浏览器来与此处描述的系统和技术的实施方式交互)、或者包括这种后台部件、中间件部件、或者前端部件的任何组合的计算系统中。可以通过任何形式或者介质的数字数据通信(例如,通信网络)来将系统的部件相互连接。通信网络的示例包括:局域网(LAN)、广域网(WAN)、区块链网络和互联网。
计算系统可以包括客户端和服务器。客户端和服务器一般远离彼此并且通常通过通信网络进行交互。通过在相应的计算机上运行并且彼此具有客户端-服务器关系的计算机程序来产生客户端和服务器的关系。服务器可以是云服务器,又称为云计算服务器或云主机,是云计算服务体系中的一项主机产品,以解决了传统物理主机与VPS服务中,存在的管理难度大,业务扩展性弱的缺陷。
应该理解,可以使用上面所示的各种形式的流程,重新排序、增加或删除步骤。例如,本发明中记载的各步骤可以并行地执行也可以顺序地执行也可以不同的次序执行,只要能够实现本发明的技术方案所期望的结果,本文在此不进行限制。
上述具体实施方式,并不构成对本发明保护范围的限制。本领域技术人员应该明白的是,根据设计要求和其他因素,可以进行各种修改、组合、子组合和替代。任何在本发明的精神和原则之内所作的修改、等同替换和改进等,均应包含在本发明保护范围之内。
Claims (10)
1.一种物理层接口验证装置,其特征在于,包括:
通用报文处理模块,用于生成通用化验证报文,并将所述通用化验证报文发送到物理层接口感知模块;以及接收所述物理层接口感知模块发送的验证报文进行验证处理;
物理层接口感知模块,用于调用验证环境配置文件,确定第一目标物理层芯片接口类型和/或第二目标物理层芯片接口类型;以及根据所述第一目标物理层芯片接口类型将所述通用化验证报文驱动到第一目标总线接口上,通过第一目标总线接口将所述通用化验证报文传递到所述第一目标物理层芯片接口;和/或,根据第二目标物理层芯片接口类型,确定由第二目标总线接口接收所述第二目标物理层芯片发送的验证报文,并将所述验证报文发送到所述通用报文处理模块;
其中,所述验证环境配置文件中包括与多种物理层芯片接口分别对应的总线接口的配置信息。
2.根据权利要求1所述的装置,其特征在于,所述物理层接口感知模块,包括:
报文转换单元,用于将所述通用化验证报文转换为默认宽度的初始字节流;
总线驱动单元,用于根据所述第一目标物理层芯片接口类型对应的第一目标总线接口的数据宽度,对所述初始字节流进行处理,得到第一字节流;将所述第一字节流驱动到第一目标总线接口上。
3.根据权利要求2所述的装置,其特征在于,所述总线驱动单元,具体用于:
根据所述第一目标总线接口的数据宽度,按照由低位至高位的顺序,对所述默认宽度的初始字节流进行分组;
如果所述第一目标总线接口的数据宽度大于所述默认宽度,则对于每个分组中的初始字节流,按照高位在前低位在后的顺序进行拼接,得到第一字节流;
如果所述第一目标总线接口的数据宽度小于或等于所述默认宽度,则将分组后的初始字节流作为第一字节流。
4.根据权利要求2所述的装置,其特征在于,所述物理层接口感知模块,包括:
数据传递单元,用于从所述验证环境配置文件中,获取与所述第一目标物理层芯片接口类型对应的数据传输模式;
如果所述数据传输模式为串行模式,则通过第一目标总线接口,按照由低位至高位的顺序,将所述第一字节流按位顺序传递到所述第一目标物理层芯片接口;
如果所述数据传输模式为并行模式,则通过第一目标总线接口,按照由低位至高位的顺序,将所述第一字节流按照所述第一目标总线接口的数据宽度传递到所述第一目标物理层芯片接口。
5.根据权利要求1所述的装置,其特征在于,所述物理层接口感知模块,包括:
报文接收单元,用于通过与第二目标物理层芯片接口类型对应的第二目标总线接口,接收所述第二目标物理层芯片发送的第二字节流;
对所述第二字节流进行分组拼接或拆分处理,得到默认宽度的第三字节流,将所述第三字节流转换为验证报文。
6.根据权利要求5所述的装置,其特征在于,所述报文接收单元,具体用于:
从所述验证环境配置文件中,获取与第二目标物理层芯片接口类型对应的数据传输模式;
如果所述数据传输模式为串行模式,则根据第二目标总线接口接收到的数据,对第二字节流按照由低位至高位的顺序进行按位填充;
如果所述数据传输模式为并行模式,则根据第二目标总线接口接收到的数据,对第二字节流按照由低位至高位的顺序按照所述第二目标总线接口的数据宽度进行填充。
7.根据权利要求1所述的装置,其特征在于,所述通用报文处理模块,用于:
如果所述验证报文与第二目标物理层芯片接口类型对应的期望报文一致,则确定与第二目标物理层芯片接口类型匹配的第二目标物理层芯片接口性能正常;
如果所述验证报文与第二目标物理层芯片接口类型对应的期望报文不一致,则确定与第二目标物理层芯片接口类型匹配的第二目标物理层芯片接口性能异常。
8.一种物理层接口验证方法,其特征在于,包括:
通过通用报文处理模块,生成通用化验证报文,并将所述通用化验证报文发送到物理层接口感知模块;
通过物理层接口感知模块,调用验证环境配置文件,确定第一目标物理层芯片接口类型和/或第二目标物理层芯片接口类型;
通过物理层接口感知模块,根据所述第一目标物理层芯片接口类型将所述通用化验证报文驱动到第一目标总线接口上,通过第一目标总线接口将所述通用化验证报文传递到所述第一目标物理层芯片接口;和/或,
通过物理层接口感知模块,根据第二目标物理层芯片接口类型,确定由第二目标总线接口接收所述第二目标物理层芯片发送的验证报文,并将所述验证报文发送到所述通用报文处理模块;
通过通用报文处理模块,接收所述物理层接口感知模块发送的验证报文进行验证处理;
其中,所述验证环境配置文件中包括与多种物理层芯片接口分别对应的总线接口的配置信息。
9.一种电子设备,其特征在于,所述电子设备包括:
至少一个处理器;以及
与所述至少一个处理器通信连接的存储器;其中,
所述存储器存储有可被所述至少一个处理器执行的计算机程序,所述计算机程序被所述至少一个处理器执行,以使所述至少一个处理器能够执行权利要求8所述的一种物理层接口验证方法。
10.一种计算机可读存储介质,其特征在于,所述计算机可读存储介质存储有计算机指令,所述计算机指令用于使处理器执行时实现权利要求8所述的一种物理层接口验证方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211029791.1A CN115412258A (zh) | 2022-08-25 | 2022-08-25 | 一种物理层接口验证装置、方法、设备及存储介质 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211029791.1A CN115412258A (zh) | 2022-08-25 | 2022-08-25 | 一种物理层接口验证装置、方法、设备及存储介质 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115412258A true CN115412258A (zh) | 2022-11-29 |
Family
ID=84162644
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211029791.1A Pending CN115412258A (zh) | 2022-08-25 | 2022-08-25 | 一种物理层接口验证装置、方法、设备及存储介质 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115412258A (zh) |
-
2022
- 2022-08-25 CN CN202211029791.1A patent/CN115412258A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20170111215A1 (en) | Diagnostic monitoring techniques for server systems | |
US10833952B2 (en) | Introducing latency and delay for test or debug purposes in a SAN environment | |
US20170124231A1 (en) | Introducing Latency and Delay in a SAN Environment | |
CN107547574B (zh) | 一种基于通用协议的通信系统及方法 | |
CN103873324A (zh) | 一种通用总线测试系统 | |
US10123190B2 (en) | System and method for testing a CoAP server | |
US8886913B2 (en) | Apparatus and method for identifier management | |
CN114742000A (zh) | 基于FPGA集群的SoC芯片验证系统、验证方法、装置 | |
CN115412258A (zh) | 一种物理层接口验证装置、方法、设备及存储介质 | |
CN113839964B (zh) | 用于网关设备的通信方法和网关设备 | |
CN108494700B (zh) | 跨链路数据传输方法、装置、计算机设备及存储介质 | |
CN116132550A (zh) | 一种数据传输方法、装置、电子设备及存储介质 | |
CN116405420A (zh) | 一种网络测试仪、网络测试系统和网络测试方法 | |
CN112910910B (zh) | Opcda协议报文处理方法、装置、设备以及存储介质 | |
CN115454443A (zh) | 多系统的数据交互方法、装置和电子设备 | |
CN114915516A (zh) | 一种通信方法及装置 | |
CN115361290B (zh) | 配置比对方法、装置、电子设备及存储介质 | |
CN115623070B (zh) | Idl消息的处理方法、装置、电子设备、存储介质 | |
CN116260855B (zh) | 通信方法、装置、电子设备以及存储介质 | |
TWI755005B (zh) | 基於改進的rest協議的測試方法、用戶端、伺服器及介質 | |
CN113850988B (zh) | 键值修正方法、装置、设备和计算机可读介质 | |
CN115412601A (zh) | 数据获取方法、装置、电子设备及非易失性存储介质 | |
CN115859876A (zh) | 基于uvm的从设备接口压力测试平台及测试方法 | |
CN117651078A (zh) | 一种数据传输方法、装置、电子设备及存储介质 | |
CN114827055A (zh) | 数据镜像的方法、装置、电子设备及交换机集群 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |