CN115391244B - 一种sata控制器的流控延时优化方法 - Google Patents

一种sata控制器的流控延时优化方法 Download PDF

Info

Publication number
CN115391244B
CN115391244B CN202211018872.1A CN202211018872A CN115391244B CN 115391244 B CN115391244 B CN 115391244B CN 202211018872 A CN202211018872 A CN 202211018872A CN 115391244 B CN115391244 B CN 115391244B
Authority
CN
China
Prior art keywords
primitive
link layer
sata
flow control
hold
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202211018872.1A
Other languages
English (en)
Other versions
CN115391244A (zh
Inventor
王剑铎
宫晓渊
刁永翔
汪宏志
申正
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuxi Zhongxing Microsystem Technology Co ltd
Original Assignee
Wuxi Zhongxing Microsystem Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuxi Zhongxing Microsystem Technology Co ltd filed Critical Wuxi Zhongxing Microsystem Technology Co ltd
Priority to CN202211018872.1A priority Critical patent/CN115391244B/zh
Publication of CN115391244A publication Critical patent/CN115391244A/zh
Application granted granted Critical
Publication of CN115391244B publication Critical patent/CN115391244B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/16Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668Details of memory controller
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Communication Control (AREA)

Abstract

本发明提供了一种SATA控制器的流控延时优化方法,该方法包括:在SATA控制器进行帧数据传输时,对SATA磁盘发出的原语进行解码,当检测到HOLD原语时直接通知链路层状态机,所述HOLD原语表示来自SATA磁盘的流控请求;链路层状态机向SATA磁盘回复HOLDA原语,以响应SATA磁盘的流控请求,并暂停帧数据的传输;当链路层的数据通路接收到HOLD原语时,继续回复HOLDA原语,并在接收到来自SATA磁盘的停止流控请求之后继续传输帧数据。本发明的方案大幅度降低SATA控制器的流控延时,给物理层的设计预留较多的余量,对于系统级应用也提供了充足的自由度,使得链路层可以迅速响应磁盘侧的流控,提高了链路利用率和链路传输性能。

Description

一种SATA控制器的流控延时优化方法
技术领域
本发明属于磁盘连接技术领域,特别涉及一种SATA控制器的流控延时优化方法。
背景技术
SATA(Serial ATA)作为一种高速串行总线,内置数据/命令校验单元,纠错能力强,支持热插拔,具有管脚数量少、数据传输速率快、可靠性高、兼容性好等特性,是业界广泛用于存储设备和主机之间的主要I/O接口。图1是SATA控制器的两种应用场景。第一种场景如图1的左侧所示,SATA控制器可以通过线缆与SATA盘建立一对一的直接物理连接。第二种场景如图1的右侧所示,SATA控制器还可以与扩展器Expander连接,然后通过Expander内部的STP桥连接多个SATA盘。
典型的SATA帧的传输过程在图2的信令图中示出,具体可以分为以下几个阶段。
1)当SATA控制器与磁盘都处于空闲状态时,双方可以相互发送SYNC原语;
2)SATA控制器发送X_RDY原语,请求与磁盘进行帧的传输;
3)在磁盘接收到X_RDY原语后,如果当前处于空闲状态则可以进行帧的接收,回复R_RDY原语;
4)在SATA控制器接收到R_RDY原语后,开始依次发送SOF原语、帧数据DATA以及EOF原语。在此期间,磁盘一直回复R_IP原语,表示正在接收帧;
5)SATA控制器在发送完EOF之后,开始发送WTRM原语,表示整个帧已经发送完成,等待磁盘的返回本帧的接收状态;
6)磁盘根据接收过程中是否发生错误,回复R_OK原语,或R_ERR原语;
7)SATA控制器接收到R_OK或R_ERR原语后,本次帧的传输过程完毕,双方开始发送SYNC原语。
其中在第4阶段的数据传输过程中,控制器或磁盘内部的缓存可能会发生缓存溢出错误,包括上溢(即内部的缓存即将为满)或下溢(即内部的缓存即将为空)。为了防止出现这两种错误,SATA协议规定了一种流控机制。具体包括:
1)当发送方内部的缓存即将发生下溢错误时,由发送方启动流控,停止发送数据,改为发送HOLD原语,接收方收到HOLD原语后回复HOLDA原语。当发送方的缓存中已有足够的数据后,停止发送HOLD原语,继续发送数据;
2)当接收方内部的缓存即将发生上溢时,由接收方启动流控,接收方发送HOLD原语,发送方在接收到HOLD原语后,停止发送数据,改为发送HOLDA原语。当接收方的缓存由足够的空间时,停止发送HOLD原语,改为发送R_IP原语,发送方接收到R_IP原语后,继续发送数据。
在上述第4-5阶段期间为了避免接收数据的过程中接收方内部的缓存溢出,导致本次接收数据的丢失,SATA协议中规定了数据流控的解决方案。以图3为例,说明由磁盘发起数据流控的过程,具体包括:
1)该阶段等同于图2中的第4阶段,SATA控制器正在向磁盘发起帧的传输;
2)磁盘内部的缓存即将为满,为了避免缓存溢出,磁盘开始发送HOLD原语,表示需要SATA控制器暂停数据传输;
3)当SATA控制器接收到HOLD原语时,暂停发送数据,改为发送HOLDA原语;
4)当磁盘内部缓存的水线降低到一个安全的范围后,磁盘发送R_IP原语,表示可以继续接收帧数据;
5)当SATA控制器接收到R_IP原语时,停止发送HOLDA原语,继续开始传输未完成的数据。
根据SATA协议的规定,在Gen1与Gen2模式(第一代和第二代SATA接口)下,帧数据的接收方在发送HOLD原语后,需要至少还有能力接收20个Dword(双字),而在Gen3模式(第三代SATA接口)下,帧的接收方在发送HOLD原语后,需要至少还有能力接收24个Dword。然而如果整个链路的延时过大,即在图3对应的第2~3阶段期间,接收方发送出了HOLD原语后,发送方在超过了20个Dword(Gen1/Gen2模式)或24(Gen3模式)个Dword后才回复了HOLDA原语,可能会导致接收方的缓存溢出,最终导致当前帧传输失败。
表1示出了SATA协议中SATA控制器内部流控延时的示例。
表1
Figure BDA0003813275060000031
/>
Figure BDA0003813275060000041
其中D1~D2,D14~D15分别为物理层中接收与发送方向消耗的延时。D3~D13为SATA控制器链路层的延时,可见在传统的设计中,SATA控制器内部的延时(D3~D13)长达13个Dword。而整个物理层与链路层的延时达到18个Dword。
此外,表1的示例中还未将SATA控制器与磁盘之间互联的线缆延时计算在内。如果以1米线缆的典型单向传播延时为5.3ns来计算,不同速率模式下的换算如下:
在Gen1模式下,1个Dword的传输时间为
Figure BDA0003813275060000042
即1米线缆的单向传播延时约为0.2个Dword,双向传播延时为0.4个Dword,向上取整为1个Dword;
在Gen2模式下,1个Dword的传输时间为
Figure BDA0003813275060000051
即1米线缆的单向传播延时约为0.5个Dword,双向传播延时为1个Dword;
在Gen3模式下,1个Dword的传输时间为
Figure BDA0003813275060000052
即1米线缆的单向传播延时约为1个Dword,双向传播延时为2个Dword。表2为协议中规定的流控延时与使用1米线缆的实际总延时的对比数值。
表2
SATA速率模式 协议规定延时 实际延时
Gen1 20 19
Gen2 20 19
Gen3 24 22
可见,在传统设计中流控延时的余量非常接近协议规定值。表1中D1与D15为物理层中的传输延时,一般的设计中很难达到协议中规定的延时时间。如果按照协议规定的链路层的延时(即D3~D13)来实现,由于延时的余量很小,这对物理层的设计带来了很大的挑战。
综上所述,在传统的设计方案中,由于流控的响应延时较大,带来了以下问题主要是:
1)预留的延时余量很小,对于物理层的设计带来了很大的挑战;
2)对于系统级的应用造成限制,当使用较长线缆时,由于线缆延时增加,可能造成流控的延时超过了协议的规定;
3)当整个系统无法满足协议规定的流控延时要求时,可能造成帧传输失败,此时需要软件或硬件对发生错误的帧进行重传,因而降低总体传输的带宽性能。
发明内容
本发明的目的在于一种SATA控制器的流控延时优化方法,以减少链路层的流控延时。所述SATA控制器的流控延时优化方法,包括:
S101、在所述SATA控制器进行帧数据传输时,对SATA磁盘发出的原语进行解码,当检测到HOLD原语时直接通知链路层状态机,所述HOLD原语表示来自所述SATA磁盘的流控请求;
S102、所述链路层状态机向所述SATA磁盘回复HOLDA原语,以响应所述SATA磁盘的流控请求,并暂停帧数据的传输;
S103、当链路层的数据通路接收到所述HOLD原语时,继续回复所述HOLDA原语,并在接收到来自所述SATA磁盘的停止流控请求之后继续传输帧数据。
优选地,所述当检测到HOLD原语时直接通知链路层状态机,进一步包括:
当检测到HOLD原语时,向所述链路层状态机发送early_hold指示符,所述链路层状态机在接收到所述early_hold指示符之后,向所述SATA磁盘回复HOLDA原语。
优选地,所述链路层状态机接收到所述early_hold指示符之后的响应延时为1个Dword。
优选地,所述当链路层的数据通路接收到所述HOLD原语时,继续回复HOLDA原语,进一步包括:
当所述链路层的数据通路接收到所述HOLD原语时,将所述链路层状态机跳转到L_RcvrHold状态,以使所述链路层状态机继续回复所述HOLDA原语。
优选地,所述当链路层的数据通路接收到所述HOLD原语时,继续回复HOLDA原语,进一步包括:
当接收到来自于传输层的中止请求时,将所述链路层状态机跳转到L_SyncEscape状态。
优选地,所述在接收到来自所述SATA磁盘的停止流控请求之后继续传输帧数据,进一步包括:
接收所述SATA磁盘发出的R_IP原语,所述R_IP原语指示SATA磁盘的停止流控请求,以请求继续接收帧数据。
优选地,当所述SATA控制器接收到所述R_IP原语时,停止发送HOLDA原语,继续传输未完成的帧数据。
优选地,所述当检测到HOLD原语时直接通知链路层状态机,进一步包括:
在SATA链路层的入口设置HOLD原语检测和跨时钟域处理逻辑,用于对所述HOLD原语进行解码,并同时完成跨时钟域的处理。
优选地,所述HOLD原语检测和跨时钟域处理逻辑的处理延时为3个Dword。
优选地,所述当链路层的数据通路接收到所述HOLD原语时,继续回复HOLDA原语,进一步包括:
当链路层的数据通路接收到SYNC原语时,将所述链路层状态机跳转到L_IDLE状态。
相比于现有技术,本发明的SATA控制器的流控延时优化方法,通过快速响应磁盘侧的流控请求,可以大幅度降低SATA控制器的流控延时。由于链路层延时大幅度的降低,给物理层的设计预留较多的余量,降低了物理层的设计难度。对于系统级的应用也提供了充足的自由度。另一方面,降低了流控过程中由于延时过大而导致的磁盘内部缓存溢出造成的传输失败,避免了由于失败重传导致的传输效率与带宽的损失,使得链路层可以迅速响应磁盘侧的流控请求,提高了链路的利用率和链路传输性能。
本发明的其它特征和优点将在随后的说明书中阐述,并且部分地从说明书中变得对本领域技术普通人员显而易见,或者通过实施本发明而了解。本发明的目的和其他优点可通过在说明书、权利要求书以及附图中所指出的结构来实现和获取。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单介绍,显而易见地,下面描述中的附图是本发明的某些实施例,对于本领域普通技术人员而言,在不付出创造性劳动的前提下,还可以根据这些附图获取其他的附图。
图1示出了根据现有技术的SATA控制器的两种应用场景的结构示意图。
图2示出了根据现有技术的SATA控制器与磁盘的SATA帧传输过程示意图。
图3示出了根据现有技术的SATA协议中由磁盘发起的数据流控过程的示意图。
图4示出了根据本发明的SATA控制器的层次架构示意图。
图5示出了根据本发明的SATA控制器的流控延时优化方法的流程图。
图6示出了根据本发明的SATA链路层优化后的典型的流控过程信令图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地说明,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获取的所有其他实施例,都属于本发明保护的范围。
为了解决以上提出的问题,本发明通过以下两方面对流控延时进行优化。参见图4的SATA链路层的架构示意图,本发明首先通过对SATA链路层的架构进行重构,以缩短流控的接收与响应通路,从而优化SATA的流控延时。其次,通过对SATA协议中的链路层状态机进行改进,以确保在不影响正常数据传输的前提下,减少链路层流控的延时。
如图4所示,在SATA链路层的入口设置HOLD原语检测和跨时钟域处理逻辑,用于对HOLD原语进行解码,并同时完成跨时钟域的处理,在检测到HOLD原语后,立即通知链路层状态机。链路层状态机在接收到通知后,立即下发HOLDA原语,停止数据发送。
图5示出了根据本发明的SATA控制器的流控延时优化方法的流程图。具体而言,所述流控延时优化方法包括:
S101、在所述SATA控制器进行帧数据传输时,对SATA磁盘发出的原语进行解码,当检测到HOLD原语时直接通知链路层状态机,所述HOLD原语表示来自所述SATA磁盘的流控请求。
如上所述,SATA磁盘可以发出HOLD原语,作为流控请求,流控过程启动。图4中所示的延时D1,D2,D6,D7均为SATA控制器的物理层的延时,分别与表1中的D1,D2,D14,D15相同。当检测到HOLD原语时,HOLD原语检测与跨时钟域处理逻辑向SATA控制器链路层状态机发送early_hold指示符,用于通知链路层状态机响应磁盘的流控请求,共消耗3个Dword的延时。图4中所示的延时D3为HOLD原语检测与跨时钟域处理逻辑的处理延时。延时D4为链路层状态机接收到early_hold指示符之后的响应延时,消耗1个Dword的延时。D5为发送数据通路的加扰与原语插入的延时,消耗1个Dword的延时。
由此可见,SATA链路层的延时从之前的13个Dword(参见表1中的D3~D13)减少为优化后的5个Dword(图4中的D3~D5),与传统协议相比减少了8个Dword。
S102、所述链路层状态机向所述SATA磁盘回复HOLDA原语,以响应所述SATA磁盘的流控请求,并暂停帧数据的传输。
表3为SATA协议中规定的接收数据状态L_SendData的跳转条件,其中根据表3的第2条,链路层状态机接收到HOLD原语的跳转条件定义为,如果接收到HOLD原语,则跳转到L_RcvrHold状态,在此状态下接收HOLD原语,并且发送HOLDA原语。
表3
Figure BDA0003813275060000101
Figure BDA0003813275060000111
与上述向链路层状态机发送early_hold指示符的机制相对应,本发明对链路层状态机进行调整,在SATA协议规定的状态机基础上增加L_PreHold状态,并将表3中第2条L_RcvrHold状态修改为在接收到early_hold指示符之后,跳转到L_PreHold状态,得到如下表4:
表4
Figure BDA0003813275060000112
在优化后的链路层架构中,在链路层的入口出现HOLD原语时,图4中的HOLD原语检测逻辑立即将early_hold指示符信号发送给链路层状态机,链路层状态机在接收到指示后按照表4中的第2条跳转到L_PreHold状态,此时链路层开始响应磁盘侧发起的流控请求,暂停数据传输。由此可以防止流控请求响应延迟过高即持续数据传输而导致的接收方的缓存溢出。
在优选的实施例中,如果此时接收到当接收到来自于传输层的中止请求,说明发生异常场景,则将所述链路层状态机跳转到L_SyncEscape状态,即临时中断流控过程,取消当前帧的传输。
S103、当链路层的数据通路接收到所述HOLD原语时,继续回复所述HOLDA原语,并在接收到来自所述SATA磁盘的停止流控请求之后继续传输帧数据。
如下表5为L_PreHold状态的跳转描述表,在L_PreHold状态中,发送HOLDA原语,在发送方向上快速响应磁盘侧的流控请求,确保磁盘内部的缓存不会溢出。直到链路层的数据通路接收到HOLD原语,此时再跳转到SATA协议中规定的L_RcvrHold状态。
表5
Figure BDA0003813275060000121
图6示出了根据本发明优化后的SATA链路层的典型的流控场景,说明如下:
图6中的信号phy_rx_data与phy_tx_data分别为物理层的接收发送方向的数据;phy_rx_data_cdc为图4中经过了弹性缓冲区、解扰码、原语解码后的数据;link_state为链路层状态机的状态;
1)SATA磁盘发出HOLD原语,启动流控过程;
2)当SATA链路层的入口检测到HOLD原语时,直接向链路层状态机发送early_hold指示符;
3)在链路层状态机接收到early_hold指示符之后,跳转到所述L_PreHold状态。在此状态下,链路层状态机回复HOLDA原语,响应SATA磁盘的流控请求;
4)在链路层状态机接收到正常通路的HOLD原语后,跳转到所述L_RcvrHold状态。在此状态下,SATA链路层继续回复HOLDA原语;
5)SATA磁盘停止流控,即停止发送HOLD原语,并通过发送R_IP原语请求继续接收帧数据;
6)SATA链路层检测到当前接收到的是R_IP原语时,将链路层状态机跳转到L_RcvData状态,继续发送数据。
从以上实施例中可以看出,本发明的SATA控制器的流控延时优化方法,通过改进传统的SATA链路层的设计架构,并对链路层的状态机进行改进,可以大幅度降低SATA控制器的流控延时,至少将链路层原有的延时中的13个Dword降低到5个Dword。由于链路层延时大幅度的降低,给物理层的设计预留了较多的余量,降低了物理层的设计难度。同时,由于链路层延时大幅度的降低,对于系统级的应用如线缆长度等提供了充足的自由度。另一方面,由于链路层延时的大幅度的降低,降低了流控过程中由于延时过大,导致磁盘内部缓存溢出造成的传输失败,避免了由于失败后重传导致的传输效率与带宽的损失。同时使得链路层可以迅速响应磁盘侧的流控,提高了链路的利用率和链路传输性能。
需要说明的是,以上所示的流程图或结构图仅用于说明而非限定本发明的技术方案。本领域技术人员可以理解,在本发明基础上可以根据实际需要而上述方法流程细节等做出容易想到的任意调整,而不应将本发明限于上述示例的具体结构或参数。
尽管参照前述实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解,其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (7)

1.一种SATA控制器的流控延时优化方法,其特征在于,在SATA链路层的入口设置HOLD原语检测和跨时钟域处理逻辑,所述HOLD原语检测和跨时钟域处理逻辑用于缩短链路层流控的接收与响应通路,所述方法包括:
S101、在所述SATA控制器进行帧数据传输时,对SATA磁盘发出的原语进行解码,当检测到HOLD原语时直接通知链路层状态机,所述HOLD原语表示来自所述SATA磁盘的流控请求;
所述当检测到HOLD原语时直接通知链路层状态机,进一步包括:
当检测到所述HOLD原语时,所述SATA链路层的HOLD原语检测和跨时钟域处理逻辑向所述链路层状态机发送early_hold指示符,在接收到所述early_hold指示符之后,所述链路层状态机跳转到L_PreHold状态,向所述SATA磁盘回复HOLDA原语;
S102、所述链路层状态机向所述SATA磁盘回复HOLDA原语,以响应所述SATA磁盘的流控请求,并暂停帧数据的传输;
S103、当链路层的数据通路接收到所述HOLD原语时,继续回复所述HOLDA原语,并在接收到来自所述SATA磁盘的停止流控请求之后继续传输帧数据;
所述当链路层的数据通路接收到所述HOLD原语时,继续回复所述HOLDA原语,进一步包括:
当所述链路层的数据通路接收到所述HOLD原语时,将所述链路层状态机从L_PreHold状态跳转到L_RcvrHold状态,以使所述链路层状态机继续回复所述HOLDA原语。
2.根据权利要求1所述的SATA控制器的流控延时优化方法,其特征在于,所述链路层状态机接收到所述early_hold指示符之后的响应延时为1个Dword。
3.根据权利要求1所述的SATA控制器的流控延时优化方法,其特征在于,所述当链路层的数据通路接收到所述HOLD原语时,继续回复所述HOLDA原语,进一步包括:
当接收到来自于传输层的中止请求时,将所述链路层状态机跳转到L_SyncEscape状态。
4.根据权利要求1所述的SATA控制器的流控延时优化方法,其特征在于,所述在接收到来自所述SATA磁盘的停止流控请求之后继续传输帧数据,进一步包括:
接收所述SATA磁盘发出的R_IP原语,所述R_IP原语指示SATA磁盘的停止流控请求,以请求继续接收帧数据。
5.根据权利要求4所述的SATA控制器的流控延时优化方法,其特征在于,当所述SATA控制器接收到所述R_IP原语时,停止发送HOLDA原语,继续传输未完成的帧数据。
6.根据权利要求1所述的SATA控制器的流控延时优化方法,其特征在于,所述HOLD原语检测和跨时钟域处理逻辑的处理延时为3个Dword。
7.根据权利要求1所述的SATA控制器的流控延时优化方法,其特征在于,所述当链路层的数据通路接收到所述HOLD原语时,继续回复所述HOLDA原语,进一步包括:
当链路层的数据通路接收到SYNC原语时,将所述链路层状态机跳转到L_IDLE状态。
CN202211018872.1A 2022-08-24 2022-08-24 一种sata控制器的流控延时优化方法 Active CN115391244B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211018872.1A CN115391244B (zh) 2022-08-24 2022-08-24 一种sata控制器的流控延时优化方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211018872.1A CN115391244B (zh) 2022-08-24 2022-08-24 一种sata控制器的流控延时优化方法

Publications (2)

Publication Number Publication Date
CN115391244A CN115391244A (zh) 2022-11-25
CN115391244B true CN115391244B (zh) 2023-06-09

Family

ID=84121018

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211018872.1A Active CN115391244B (zh) 2022-08-24 2022-08-24 一种sata控制器的流控延时优化方法

Country Status (1)

Country Link
CN (1) CN115391244B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101795284A (zh) * 2009-11-27 2010-08-04 西安奇维测控科技有限公司 Sata链接层发送数据通路及fifo存储优化的方法
CN112559407A (zh) * 2020-12-22 2021-03-26 无锡众星微系统技术有限公司 Stp链路层状态机优化方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7496700B1 (en) * 2005-01-12 2009-02-24 Pmc-Sierra, Inc. Serial tunneling protocol (STP) flow control in SAS expanders without SATA link state machine
US7747818B1 (en) * 2006-08-16 2010-06-29 Nvidia Corporation Media protection notification for serial interface mass storage devices
US7747796B1 (en) * 2007-12-20 2010-06-29 Nvidia Corporation Control data transfer rates for a serial ATA device by throttling values to control insertion of align primitives in data stream over serial ATA connection
CN113220231B (zh) * 2021-05-11 2022-07-22 无锡众星微系统技术有限公司 一种支持stp应用的自适应流控方法与装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101795284A (zh) * 2009-11-27 2010-08-04 西安奇维测控科技有限公司 Sata链接层发送数据通路及fifo存储优化的方法
CN112559407A (zh) * 2020-12-22 2021-03-26 无锡众星微系统技术有限公司 Stp链路层状态机优化方法

Also Published As

Publication number Publication date
CN115391244A (zh) 2022-11-25

Similar Documents

Publication Publication Date Title
CN112559407B (zh) Stp链路层状态机优化方法
US7673075B1 (en) Pass-through information transfers in serial communications between a device and a host
US6609165B1 (en) Method and apparatus for using fibre channel extended link service commands in a point-to-point configuration
US5721955A (en) System for transferring portion of data to host from buffer if size of packet is greater than first threshold value but less than second threshold value
US8200856B2 (en) Flow control for universal serial bus (USB)
JP3857317B2 (ja) 自動交渉の進捗モニタ
US4593281A (en) Local area network interframe delay controller
CN112261142B (zh) 一种rdma网络的数据重传方法、装置及fpga
CN114020677B (zh) 一种stp连接管理方法和装置
US20060236001A1 (en) Direct memory access controller
CN115391244B (zh) 一种sata控制器的流控延时优化方法
EP2846470A1 (en) A method of mobile terminal internal communications
JP3439320B2 (ja) データ通信方法、データ通信装置、およびデータ通信プログラム記録媒体
US20050223141A1 (en) Data flow control in a data storage system
CN114153781A (zh) 一种ssp连接管理方法和装置
EP4149032A2 (en) Selection of processing mode for receiver circuit
CN113220231B (zh) 一种支持stp应用的自适应流控方法与装置
CN113886297A (zh) 一种基于dma的spi并发通讯se装置及方法
KR20010075099A (ko) 데이터 전송 제어 장치 및 전자기기
JP2012064090A (ja) 情報処理装置、情報処理システムおよび情報処理システムの通信方法
CN110879550A (zh) 一种电机控制系统及can通信方法
CN116401189B (zh) 基于pcie控制器的多芯片通信方法、设备及存储介质
JPH0690695B2 (ja) コンピュータ・システムおよびシステム拡張装置
CN114124663B (zh) 一种以太网芯片断网重连的方法、装置及设备
CN114238196B (zh) I2c总线单元、i2c总线系统及通信同步控制方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant