CN115377261A - 一种垂直结构并联阵列led芯片及其制备方法 - Google Patents
一种垂直结构并联阵列led芯片及其制备方法 Download PDFInfo
- Publication number
- CN115377261A CN115377261A CN202211079825.8A CN202211079825A CN115377261A CN 115377261 A CN115377261 A CN 115377261A CN 202211079825 A CN202211079825 A CN 202211079825A CN 115377261 A CN115377261 A CN 115377261A
- Authority
- CN
- China
- Prior art keywords
- layer
- led chip
- type gan
- vertical structure
- parallel array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title abstract description 10
- 239000010410 layer Substances 0.000 claims abstract description 128
- 229910052751 metal Inorganic materials 0.000 claims abstract description 65
- 239000002184 metal Substances 0.000 claims abstract description 65
- 239000000758 substrate Substances 0.000 claims abstract description 43
- 239000011241 protective layer Substances 0.000 claims abstract description 23
- 238000005530 etching Methods 0.000 claims abstract description 18
- 238000000034 method Methods 0.000 claims abstract description 10
- 239000011810 insulating material Substances 0.000 claims abstract description 9
- 238000002955 isolation Methods 0.000 claims abstract description 5
- 235000012431 wafers Nutrition 0.000 claims description 25
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 claims description 16
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 16
- 238000009616 inductively coupled plasma Methods 0.000 claims description 13
- 238000000151 deposition Methods 0.000 claims description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 11
- 229910052710 silicon Inorganic materials 0.000 claims description 11
- 239000010703 silicon Substances 0.000 claims description 11
- 229910002704 AlGaN Inorganic materials 0.000 claims description 8
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 claims description 8
- 229960000583 acetic acid Drugs 0.000 claims description 8
- 239000012362 glacial acetic acid Substances 0.000 claims description 8
- 239000011777 magnesium Substances 0.000 claims description 8
- 229910017604 nitric acid Inorganic materials 0.000 claims description 8
- 239000011265 semifinished product Substances 0.000 claims description 8
- 229910045601 alloy Inorganic materials 0.000 claims description 5
- 239000000956 alloy Substances 0.000 claims description 5
- 229910052759 nickel Inorganic materials 0.000 claims description 5
- 238000001259 photo etching Methods 0.000 claims description 5
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 claims description 4
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 4
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 4
- 230000004913 activation Effects 0.000 claims description 4
- 230000008021 deposition Effects 0.000 claims description 4
- 238000005137 deposition process Methods 0.000 claims description 4
- 238000005566 electron beam evaporation Methods 0.000 claims description 4
- 238000000227 grinding Methods 0.000 claims description 4
- 229910052749 magnesium Inorganic materials 0.000 claims description 4
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 claims description 4
- 239000011259 mixed solution Substances 0.000 claims description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 4
- 229910000077 silane Inorganic materials 0.000 claims description 4
- 238000001883 metal evaporation Methods 0.000 claims description 2
- 229910052697 platinum Inorganic materials 0.000 claims description 2
- 229910052709 silver Inorganic materials 0.000 claims description 2
- 238000004891 communication Methods 0.000 abstract description 13
- 238000012360 testing method Methods 0.000 description 8
- 230000003287 optical effect Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 238000001704 evaporation Methods 0.000 description 3
- 230000008020 evaporation Effects 0.000 description 3
- 239000002346 layers by function Substances 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 238000003491 array Methods 0.000 description 2
- TZCXTZWJZNENPQ-UHFFFAOYSA-L barium sulfate Chemical compound [Ba+2].[O-]S([O-])(=O)=O TZCXTZWJZNENPQ-UHFFFAOYSA-L 0.000 description 2
- 239000003153 chemical reaction reagent Substances 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000002310 reflectometry Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 229910000599 Cr alloy Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910001069 Ti alloy Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000007405 data analysis Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000009776 industrial production Methods 0.000 description 1
- 238000011068 loading method Methods 0.000 description 1
- 238000001748 luminescence spectrum Methods 0.000 description 1
- 239000000395 magnesium oxide Substances 0.000 description 1
- CPLXHLVBOLITMK-UHFFFAOYSA-N magnesium oxide Inorganic materials [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 description 1
- AXZKOIWUVFPNLO-UHFFFAOYSA-N magnesium;oxygen(2-) Chemical compound [O-2].[Mg+2] AXZKOIWUVFPNLO-UHFFFAOYSA-N 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000011056 performance test Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
- H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
- H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
- H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
- H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
本发明涉及LED技术领域，公开了一种垂直结构并联阵列LED芯片及其制备方法。其垂直结构并联阵列LED芯片包括从下到上依次排列分布的导电衬底、键合金属层、p接触反射镜金属及保护层、p型GaN层、InGaN/GaN多量子阱层、n型GaN层、N电极。n型GaN层、InGaN/GaN多量子阱层和p型GaN层通过刻蚀分割成若干个独立单元，独立单元之间的刻蚀通道沉积绝缘材料形成隔离；N电极与各独立单元连接构成并联阵列。本发明的LED芯片具有垂直结构LED芯片的优势，采用并联阵列的方法降低了芯片的结电容，从而降低了RC时间常数，相比现有技术有显著的性能提升，可用于制备适用于可见光通信的高带宽LED芯片。
Description
技术领域
本发明涉及LED技术领域，更具体地，涉及一种垂直结构并联阵列LED芯片及其制备方法。
背景技术
随着LED照明市场份额的不断扩大，对于LED的应用场景也越来越广阔，随着可见光通信技术的逐渐发展，将LED因为光电性能优异、成本低、寿命长，调制速率快被认为是可见光通信技术最理想的光源。
根据LED不同组成结构的排列和堆叠方式，LED主要可以归为以下几类：正装(也称之为水平)结构、倒装结构以及垂直结构。垂直结构LED的各个层结构都在同一垂直面上，电流几乎可以直接垂直传导，有效地解决了正装(也称之为水平)结构、倒装结构两种结构存在的电流拥挤问题，并且无需另外刻蚀出n区，保证了发光面积，由于p-GaN下选用的是导热、导电的金属衬底或硅衬底，器件内部产生的热量可以有效传导出去。故而垂直结构LED不论是从发光性能上还是使用寿命上都有很大优势。
现有技术公开了一种适用于可见光通信的并联阵列LED芯片包括从下到上依次连接的导电衬底、键合金属层、第一绝缘层、p接触反射镜金属及保护层和发光有源区，发光有源区包括P电极和多个阵列分布的发光有源单元，相邻的发光有源单元之间设有刻蚀通道，每个发光有源单元均包括功能层和至少一个柱状N电极，所述功能层包括p型GaN层、InGaN/GaN多量子阱层和n型GaN层，所述柱状N电极位于所述功能层的内部，所述柱状N电极的顶部与所述n型GaN层欧姆接触，所述柱状N电极的底部键合金属层形成电导通。
现有技术公开了面向可见光通信的GaN垂直结构光电器件研究，其以多量子阱(MQW)作为有源区，采用垂直结构，在4英寸的晶圆上设计制备出蓝光通信器件。制备过程中，利用了光刻工艺、无掩膜刻蚀技术、蒸镀电极和退火等工艺，为了提升器件的发光性能，将外延层的厚度减薄至1.1μm，有效减少器件内部的光波导模式，器件尺寸结构的优化降低了器件的RC常数，也提升了器件的响应速率；另外，在p-GaN下集成了Ni/Ag作为反射镜，以及粗糙的出光表面进一步提升了出光效率。
综上所述，上述现有技术公开的垂直结构LED虽然在一定程度上降低了器件的RC常数和提升光输出功率，但仍调制带宽和光输出功率等性能方面仍不足。
发明内容
本发明为克服上述现有技术所述垂直结构LED器件的调制带宽和光输出功率不足的问题，提供一种垂直结构并联阵列LED芯片。
同时，提供一种垂直结构并联阵列LED芯片的制备方法。
为解决上述技术问题，本发明的技术方案如下：
一种垂直结构并联阵列LED芯片，包括从下到上依次排列分布的导电衬底、键合金属层、p接触反射镜金属及保护层、p型GaN层、InGaN/GaN多量子阱层、n型GaN层、N电极；
所述n型GaN层、InGaN/GaN多量子阱层和p型GaN层通过刻蚀分割成若干个独立单元，独立单元之间的刻蚀通道沉积绝缘材料形成隔离；
所述N电极与各独立单元连接构成并联阵列。
LED器件的RC常数与通信性能的调制带宽息息相关，并联LED的电容C和电阻R可以由以下公式表示：
C＝NC1+C0
其中，其中N为阵列单元数目，C1为单个单元的结电容，C0为寄生电容等电容常数项；R1为单个单元电阻，R0为串联电阻项。在并列单元的LED中，由公式可知随着阵列数目的提升而导致的电容的增幅并不明显。而LED的电阻随阵列数目的提升而减小的幅度较大，所以并列阵列可以有效减小RC时间常数，进而增加调制带宽，提高器件通信性能。
优选地，所述N电极与各独立单元的n型GaN层上表面形成欧姆接触。
优选地，所述N电极为Ti、Cr、Ag、Au、Pt中的一种或两种及以上的合金，厚度为500～1000nm。
优选地，所述导电衬底为导电硅衬底，厚度为200～500μm；所述绝缘材料为SiO2。
优选地，所述p接触反射镜金属及保护层包括p接触反射镜金属和保护层；所述p接触反射镜金属为Ag和Ni中的一种或两种，厚度为600～1000nm；所述保护层为TiW层，所述保护层的厚度为200～300nm。
优选地，所述键合金属层为Ni、Au、Sn、Ti中的一种或多种组成的合金，厚度为700～1000nm。
一种所述垂直结构并联阵列LED芯片的制备方法，包括以下步骤：
(1)取Si衬底，采用MOCVD设备在所述Si衬底上依次生长5um厚的AlGaN缓冲层、n型GaN层、InGaN/GaN多量子阱层和p型GaN层(105)，得到LED外延片；其中n型GaN的掺杂通过在生长时引入硅烷气体实现Si元素的掺杂，p型GaN的掺杂通过在生长时引入二茂镁气体实现Mg的掺杂；
继续使用电子束蒸发设备在p型GaN层上沉积p接触反射镜金属及保护层，金属蒸发速率为15埃/秒；
(2)在步骤(1)所述得LED芯片上通过沉积键和金属层，从而得到第一晶圆；
(3)在另一导电硅衬底上通过沉积工艺制备得到键和金属层，从而得到第二晶圆；
(4)将制得的第一晶圆与第二晶圆的键合金属层进行表面活化，将处理后的键合金属层对准，然后一起送入键合机进行预键合，预键合的晶圆间形成牢固的键合，得到LED芯片半成品；
(5)将所述LED芯片半成品的Si衬底经过机械研磨再浸没于氢氟酸、冰乙酸和硝酸的混合液中，腐蚀至Si衬底消失为止，再采用ICP刻蚀去除AlGaN缓冲层，暴露出n型GaN层；
(6)然后，采用ICP刻蚀将n型GaN层、InGaN/GaN多量子阱层及p型GaN层分割成若干个独立单元，将整块外延结构分割成各个相互不连接的小块，每个小块对应一个LED芯片，然后沉积P电极焊盘金属与接触层金属相连接，至此P电极从芯片内部引出至表面；然后采用PECVD进行SiO2沉积将不同独立单元隔离；SiO2层厚度为2μm；
(7)最终通过光刻刻出N电极的台阶，沉积N电极，得到垂直结构并联阵列LED芯片。
优选地，步骤(5)中氢氟酸：冰乙酸：硝酸的物质的量浓度之比为5:1:5。
与现有技术相比，本发明技术方案的有益效果是：
本发明提供的一种垂直结构并联阵列LED芯片，除过具有垂直结构LED芯片的优势外，采用并联阵列的方法，降低了芯片的结电容，从而降低了RC时间常数，相比现有技术有显著的性能提升，可用于制备适用于可见光通信的高带宽LED芯片。
本发明提供的垂直结构并联阵列LED芯片，可通过提升并联芯片的数目来进一步提升LED的光输出功率，适用于更多的应用场景。
本发明提供的阵列LED芯片，流程简单，成品率高，适用于工业化生产，具有很好的应用前景。
附图说明
图1为垂直结构并联阵列LED芯片结构主视图；
图2为垂直结构并联阵列LED芯片结构俯视图。
具体实施方式
下面结合说明书附图和具体实施例来进一步说明本发明，但实施例并不对本发明做任何形式的限定。除非特别说明，本发明采用的试剂、方法和设备为本技术领域常规试剂、方法和设备。
除非特别说明，以下实施例所用试剂和材料均为市购。
实施例1
如图1～2所示，一种垂直结构并联阵列LED芯片，包括从下到上依次排列分布的导电衬底101、键合金属层102、p接触反射镜金属及保护层103、p型GaN层105、InGaN/GaN多量子阱层106、n型GaN层107、N电极108；
n型GaN层107、InGaN/GaN多量子阱层106和p型GaN层105通过刻蚀分割成若干个独立单元，独立单元之间的刻蚀通道沉积绝缘材料形成隔离；
N电极018与各独立单元连接构成并联阵列。
N电极108与各独立单元的n型GaN层上表面形成欧姆接触。
N电极108为Ti、Cr合金，厚度为500nm。
导电衬底为导电硅衬底，厚度为500μm；绝缘材料为SiO2。
p接触反射镜金属及保护层包括p接触反射镜金属和保护层；p接触反射镜金属为Ag，厚度为800nm；保护层为TiW层，保护层的厚度为300nm。
键合金属层为Ni、Au的合金，厚度为1000nm。
一种垂直结构并联阵列LED芯片的制备方法，包括以下步骤：
(1)取Si衬底，采用MOCVD设备在Si衬底上依次生长5um厚的AlGaN缓冲层、n型GaN层107、InGaN/GaN多量子阱层106和p型GaN层105，得到LED外延片；其中n型GaN的掺杂通过在生长时引入硅烷气体实现Si元素的掺杂，p型GaN的掺杂通过在生长时引入二茂镁气体实现Mg的掺杂；
继续使用电子束蒸发设备在p型GaN层105上沉积p接触反射镜金属及保护层103，金属蒸发速率为15埃/秒；
(2)在步骤(1)得LED芯片上通过沉积键和金属层102，从而得到第一晶圆；
(3)在另一导电硅衬底101上通过沉积工艺制备得到键和金属层102，从而得到第二晶圆；
(4)将制得的第一晶圆与第二晶圆的键合金属层进行表面活化，将处理后的键合金属层对准，然后一起送入键合机进行预键合，预键合的晶圆间形成牢固的键合，得到LED芯片半成品；
(5)将LED芯片半成品的Si衬底经过机械研磨再浸没于氢氟酸、冰乙酸和硝酸的混合液中，腐蚀至Si衬底消失为止，再采用ICP刻蚀去除AlGaN缓冲层，暴露出n型GaN层107；
步骤(5)中氢氟酸：冰乙酸：硝酸的物质的量浓度之比为5:1:5。
(6)然后，采用ICP刻蚀将n型GaN层107、InGaN/GaN多量子阱层106及p型GaN层105分割成若干个独立单元，将整块外延结构分割成各个相互不连接的小块，每个小块对应一个LED芯片，然后沉积P电极焊盘金属与接触层金属相连接，至此P电极从芯片内部引出至表面；然后采用PECVD进行SiO2沉积将不同独立单元隔离；SiO2层厚度为2μm；
(7)最终通过光刻刻出N电极的台阶，沉积N电极108，得到垂直结构并联阵列LED芯片。
实施例2
如图1～2所示，一种垂直结构并联阵列LED芯片，包括从下到上依次排列分布的导电衬底101、键合金属层102、p接触反射镜金属及保护层103、p型GaN层105、InGaN/GaN多量子阱层106、n型GaN层107、N电极108；
n型GaN层107、InGaN/GaN多量子阱层106和p型GaN层105通过刻蚀分割成若干个独立单元，独立单元之间的刻蚀通道沉积绝缘材料形成隔离；
N电极018与各独立单元连接构成并联阵列。
N电极108与各独立单元的n型GaN层上表面形成欧姆接触。
N电极108为Cr，厚度为500nm。
导电衬底为导电硅衬底，厚度为200μm；绝缘材料为SiO2。
p接触反射镜金属及保护层包括p接触反射镜金属和保护层；p接触反射镜金属为Ni，厚度为600nm；保护层为TiW层，保护层的厚度为200nm。
键合金属层为Sn，厚度为700nm。
一种垂直结构并联阵列LED芯片的制备方法，包括以下步骤：
(1)取Si衬底，采用MOCVD设备在Si衬底上依次生长5um厚的AlGaN缓冲层、n型GaN层107、InGaN/GaN多量子阱层106和p型GaN层105，得到LED外延片；其中n型GaN的掺杂通过在生长时引入硅烷气体实现Si元素的掺杂，p型GaN的掺杂通过在生长时引入二茂镁气体实现Mg的掺杂；
继续使用电子束蒸发设备在p型GaN层105上沉积p接触反射镜金属及保护层103，金属蒸发速率为15埃/秒；
(2)在步骤(1)得LED芯片上通过沉积键和金属层102，从而得到第一晶圆；
(3)在另一导电硅衬底101上通过沉积工艺制备得到键和金属层102，从而得到第二晶圆；
(4)将制得的第一晶圆与第二晶圆的键合金属层进行表面活化，将处理后的键合金属层对准，然后一起送入键合机进行预键合，预键合的晶圆间形成牢固的键合，得到LED芯片半成品；
(5)将LED芯片半成品的Si衬底经过机械研磨再浸没于氢氟酸、冰乙酸和硝酸的混合液中，腐蚀至Si衬底消失为止，再采用ICP刻蚀去除AlGaN缓冲层，暴露出n型GaN层107；
步骤(5)中氢氟酸：冰乙酸：硝酸的物质的量浓度之比为5:1:5。
(6)然后，采用ICP刻蚀将n型GaN层107、InGaN/GaN多量子阱层106及p型GaN层105分割成若干个独立单元，将整块外延结构分割成各个相互不连接的小块，每个小块对应一个LED芯片，然后沉积P电极焊盘金属与接触层金属相连接，至此P电极从芯片内部引出至表面；然后采用PECVD进行SiO2沉积将不同独立单元隔离；SiO2层厚度为2μm；
(7)最终通过光刻刻出N电极的台阶，沉积N电极108，得到垂直结构并联阵列LED芯片。
实施例3～5
实施例3～5的技术方案与实施例1相似，不同之处在于如表1所示。
表1实施例3～5的技术方案
性能测试
将实施例1～5的LED芯片进行性能测试，性能测试工艺为：
光电性能测试：测试所采用的积分球为远方光电型号为HAAS-2000的0.5m直径积分球。通过Al基板样品制备采用对应的夹具可对LED样品进行IV、LOP以及发光光谱等参数的测量。
积分球由金属材料制成，球壳内壁涂满了白色的高漫反射层(通常是氧化镁或硫酸钡)或其他高反射率的高分子材料，而且球壳内壁中的各点可以形成均匀的漫反射。在进行测试时，样品发出的光进入积分球内部后会经过内壁的反复多次的反射，最终由探测系统接受并进行数据分析和处理。积分球常用来测试LED光源的光通量、色温、光效等参数，也可用于测量物体的反射率和透过率等。
通信性能：3dB带宽是LED非常重要的通信性能，带宽的大小显著影响着LED在通信系统中信道的容量以及通信速度。3dB带宽可以采用示波器或者网络分析仪进行测试。本专利所采用的是基于网络分析仪为核心仪器所搭建的测试平台。主要包含一个偏置器，型号ZFBT-6GW+，用于耦合LED的偏置电压与交流信号；一个编程线性电源，型号SS-L303SPD，通过该款稳压源可以给LED器件提供偏置电压；一个高带宽APD探测器，型号APD210，最高可测试1。6GHz带宽的LED器件，用于探测LED光输出功率的强度变化；以及一个蓝光滤光片，型号FB450-40，用于过滤白光LED光中的慢响应的黄色荧光粉部分。
表2测试结果
| 光输出功率@100mA | 带宽@100mA | |
| 实施例1 | 8.5mW | 195MHz |
| 实施例2 | 9.5mW | 182MHz |
| 实施例3 | 9.8mW | 179MHz |
| 实施例4 | 9.7mW | 186MHz |
| 实施例5 | 9.6mW | 191MHz |
从表2可知，5个实施例的LED芯片光输出性能都在毫瓦级别，足以满足可见光通信的需要，带宽则高达几百兆赫兹，具有优异的通信性能。
显然，本发明的上述实施例仅仅是为清楚地说明本发明所作的举例，而并非是对本发明的实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明权利要求的保护范围之内。
Claims (10)
1.一种垂直结构并联阵列LED芯片，其特征在于，包括从下到上依次排列分布的导电衬底、键合金属层、p接触反射镜金属及保护层、p型GaN层、InGaN/GaN多量子阱层、n型GaN层、N电极；
所述n型GaN层、InGaN/GaN多量子阱层和p型GaN层通过刻蚀分割成若干个独立单元，独立单元之间的刻蚀通道沉积绝缘材料形成隔离；
所述N电极与各独立单元连接构成并联阵列。
2.根据权利要求1所述垂直结构并联阵列LED芯片，其特征在于，所述N电极与各独立单元的n型GaN层上表面形成欧姆接触。
3.根据权利要求1所述垂直结构并联阵列LED芯片，其特征在于，所述N电极为Ti、Cr、Ag、Au、Pt中的一种或两种及以上的合金，厚度为500～1000nm。
4.根据权利要求1所述垂直结构并联阵列LED芯片，其特征在于，所述导电衬底为导电硅衬底，厚度为200～500μm；所述绝缘材料为SiO2。
5.根据权利要求1所述垂直结构并联阵列LED芯片，其特征在于，所述p接触反射镜金属及保护层包括p接触反射镜金属和保护层。
6.根据权利要求5所述垂直结构并联阵列LED芯片，其特征在于，所述p接触反射镜金属为Ag和Ni中的一种或两种，厚度为600～1000nm；所述保护层为TiW层，所述保护层的厚度为200～300nm。
7.根据权利要求1所述垂直结构并联阵列LED芯片，其特征在于，所述键合金属层为Ni、Au、Sn、Ti中的一种或多种组成的合金，厚度为700～1000nm。
8.一种根据权利要求1～7任意一项所述垂直结构并联阵列LED芯片的制备方法，其特征在于，包括以下步骤：
(1)取Si衬底，采用MOCVD设备在所述Si衬底上依次生长5um厚的AlGaN缓冲层、n型GaN层(107)、InGaN/GaN多量子阱层(106)和p型GaN层(105)，得到LED外延片；
继续使用电子束蒸发设备在p型GaN层(105)上沉积p接触反射镜金属及保护层(103)，金属蒸发速率为15埃/秒；
(2)在步骤(1)所述得LED芯片上通过沉积键和金属层(102)，从而得到第一晶圆；
(3)在另一导电硅衬底(101)上通过沉积工艺制备得到键和金属层(102)，从而得到第二晶圆；
(4)将制得的第一晶圆与第二晶圆的键合金属层进行表面活化，将处理后的键合金属层对准，然后一起送入键合机进行预键合，预键合的晶圆间形成牢固的键合，得到LED芯片半成品；
(5)将所述LED芯片半成品的Si衬底经过机械研磨再浸没于氢氟酸、冰乙酸和硝酸的混合液中，腐蚀至Si衬底消失为止，再采用ICP刻蚀去除AlGaN缓冲层，暴露出n型GaN层(107)；
(6)然后，采用ICP刻蚀将n型GaN层(107)、InGaN/GaN多量子阱层(106)及p型GaN层(105)分割成若干个独立单元，将整块外延结构分割成各个相互不连接的小块，每个小块对应一个LED芯片，然后沉积P电极焊盘金属与接触层金属相连接，至此P电极从芯片内部引出至表面；然后采用PECVD进行SiO2沉积将不同独立单元隔离；
(7)最终通过光刻刻出N电极的台阶，沉积N电极(108)，得到垂直结构并联阵列LED芯片。
9.根据权利要求8所述垂直结构并联阵列LED芯片的制备方法，其特征在于，步骤(5)中氢氟酸：冰乙酸：硝酸的物质的量浓度之比为5:1:5。
10.根据权利要求8所述垂直结构并联阵列LED芯片的制备方法，其特征在于，步骤(1)中中n型GaN的掺杂通过在生长时引入硅烷气体实现Si元素的掺杂，p型GaN的掺杂通过在生长时引入二茂镁气体实现Mg的掺杂。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211079825.8A CN115377261A (zh) | 2022-09-05 | 2022-09-05 | 一种垂直结构并联阵列led芯片及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211079825.8A CN115377261A (zh) | 2022-09-05 | 2022-09-05 | 一种垂直结构并联阵列led芯片及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115377261A true CN115377261A (zh) | 2022-11-22 |
Family
ID=84069493
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211079825.8A Pending CN115377261A (zh) | 2022-09-05 | 2022-09-05 | 一种垂直结构并联阵列led芯片及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115377261A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117691464A (zh) * | 2024-01-31 | 2024-03-12 | 南昌凯捷半导体科技有限公司 | 一种vcsel芯片及其制造方法 |
-
2022
- 2022-09-05 CN CN202211079825.8A patent/CN115377261A/zh active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117691464A (zh) * | 2024-01-31 | 2024-03-12 | 南昌凯捷半导体科技有限公司 | 一种vcsel芯片及其制造方法 |
| CN117691464B (zh) * | 2024-01-31 | 2024-04-30 | 南昌凯捷半导体科技有限公司 | 一种vcsel芯片及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20070272939A1 (en) | Tunnel vertical semiconductor devices or chips | |
| US6133589A (en) | AlGaInN-based LED having thick epitaxial layer for improved light extraction | |
| US20080029761A1 (en) | Through-hole vertical semiconductor devices or chips | |
| US7521329B2 (en) | Semiconductor light emitting diode having textured structure and method of manufacturing the same | |
| EP1727212A1 (en) | Semiconductor light-emitting device and illuminating device | |
| CN102054911B (zh) | 发光二极管芯片及其制作方法和具有该芯片的发光二极管 | |
| CN102376839A (zh) | 具有光学高密度材料涂层衬底的发光器件 | |
| KR20080081934A (ko) | 반도체 발광 소자 및 그 제법 | |
| JP2002368263A (ja) | Ｉｉｉ族窒化物系化合物半導体発光素子 | |
| EP2443675A2 (en) | Light emitting diodes | |
| CN115377261A (zh) | 一种垂直结构并联阵列led芯片及其制备方法 | |
| CN106549087A (zh) | 一种高亮度led芯片的制备方法 | |
| CN110676357A (zh) | 一种超薄结构深紫外led及其制备方法 | |
| KR20060120947A (ko) | 발광 소자의 제조 방법 및 이에 의해 제조된 발광 소자 | |
| CN104393140A (zh) | 一种高反射率的垂直结构发光二级管芯片及其制备方法 | |
| CN113725333A (zh) | 红光发光二极管芯片及其制备方法 | |
| KR20050000836A (ko) | 질화 갈륨계 발광 다이오드 소자의 제조 방법 | |
| CN108604622A (zh) | 发光元件和包括发光元件的发光元件封装 | |
| CN105280777A (zh) | Led芯片及制备方法 | |
| CN115275770A (zh) | 一种新型led与激光器集成结构及其制备方法 | |
| JP2012084778A (ja) | 半導体発光素子 | |
| CN101681877B (zh) | 准垂直结构发光二极管 | |
| CN211017112U (zh) | 一种倒装芯片 | |
| CN109904276B (zh) | 一种GaN基垂直集成光电子芯片及其制备方法 | |
| KR100655163B1 (ko) | 발광 소자와 이의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |