CN115377001A - 半导体装置的制造方法 - Google Patents

半导体装置的制造方法 Download PDF

Info

Publication number
CN115377001A
CN115377001A CN202210706183.3A CN202210706183A CN115377001A CN 115377001 A CN115377001 A CN 115377001A CN 202210706183 A CN202210706183 A CN 202210706183A CN 115377001 A CN115377001 A CN 115377001A
Authority
CN
China
Prior art keywords
fin
layer
semiconductor
semiconductor device
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210706183.3A
Other languages
English (en)
Inventor
林士尧
陈振平
游家豪
李筱雯
林志翰
张铭庆
陈昭成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN115377001A publication Critical patent/CN115377001A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H01L21/823425—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures manufacturing common source or drain regions between a plurality of conductor-insulator-semiconductor structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66553—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using inside spacers, permanent or not
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nanotechnology (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

说明一种半导体装置的制造方法。在一基底的上方形成多个鳍状物。形成多个虚设栅极，其在上述鳍状物的上方被图形化，每个上述虚设栅极在上述图形化的虚设栅极的侧壁上具有一间隔物。使用上述图形化的虚设栅极作为一遮罩，在上述鳍状物形成多个凹部。在上述鳍状物的上方及在上述鳍状物中的上述凹部形成一钝化层。图形化上述钝化层，以仅在上述鳍状物中的上述凹部中的一些留下一保留的钝化结构。仅在上述鳍状物中不具上述保留的钝化结构的上述凹部外延形成多个源极与漏极区。

Description

半导体装置的制造方法
技术领域
本发明实施例一般是关于一种半导体装置，在一些实施例中是关于晶体管装置，包括经由钝化层提供一通道切口。
背景技术
半导体集成电路(integrated circuit；IC)产业已历经指数型的成长。在集成电路材料及设计方面的技术进步已制造出数个世代的集成电路，每个世代与其前一个世代相比，具有较小且较复杂的电路。在集成电路革命的进程中，已一般性地增加功能密度(举例而言：在单位芯片面积互连的装置数量)，而几何尺寸(举例而言：使用一制造制程所能制作的最小构件(或是，线))却已减少。这样的尺寸缩减的过程一般借由增加制造效率及降低相关成本而获益。如此的尺寸缩减亦已经增加集成电路结构(例如，三维晶体管)及制程上的复杂度，并且为了要实现这些进展，在集成电路处理与制造方面需要类似的发展。例如，当持续缩减装置尺寸，场效晶体管的装置效能(例如，与各种缺陷相关的装置效能的降低)及制造成本变得愈来愈受到挑战。尽管用以解决这样的挑战的方法一般而言足堪应付，但未能在所有方面完全得到满足。
在集成电路领域，愈来愈普遍使用鳍式场效晶体管(Fin field-effectTransistor；FinFET)装置。鳍式场效晶体管装置具有三维结构，包括从一基底突出的一鳍状物。一栅极结构，设置来控制电荷载子在此鳍式场效晶体管装置的一导体通道区内的流动，则包裹在此鳍状物的周围。例如，在一鳍式场效晶体管装置，其栅极结构包裹在此鳍状物的三个边的周围，借此在此鳍状物的三个边形成导体通道。
发明内容
一实施例是关于一种半导体装置的制造方法。在一基底的上方形成多个鳍状物。形成多个虚设栅极，其在上述鳍状物的上方被图形化，每个上述虚设栅极在上述图形化的虚设栅极的侧壁上具有一间隔物。使用上述图形化的虚设栅极作为一遮罩，在上述鳍状物形成多个凹部。在上述鳍状物的上方及在上述鳍状物中的上述凹部形成一钝化层。图形化上述钝化层，以仅在上述鳍状物中的上述凹部中的一些留下一保留的钝化结构。仅在上述鳍状物中不具上述保留的钝化结构的上述凹部外延形成多个源极与漏极区。
另一实施例是关于一种半导体装置。上述半导体装置包括一基底。多个鳍状物置于上述基底的上方。多个凹部置于每个上述鳍状物。仅在上述凹部中的一些设置一钝化层。仅在未具有上述钝化层于其中的上述凹部设置源极与漏极区。
又另一实施例是关于一种半导体装置。上述半导体装置包括一基底。多个鳍状物置于上述基底的上方，每个上述鳍状物包括多个半导体子层。多个凹部置于每个上述鳍状物。仅在上述凹部中的一些设置一钝化层。多个内间隔物，其横向邻近上述鳍状物中的上述凹部的侧壁上的导电栅极材料。上述内间隔物并未置于具有上述钝化层于其中的上述鳍状物中的上述凹部。
附图说明
借由以下的详述配合所附图式可更加理解本文公开的内容。要强调的是，根据产业上的标准作业，各个部件(feature)并未按照比例绘制。事实上，为了能清楚地讨论，可能任意地放大或缩小各个部件的尺寸。
图1显示根据一些实施例制作一半导体装置的一例示方法的流程图。
图2A显示一剖面图，其沿着根据一些实施例借由图1的方法在各种制造阶段的期间制作的一半导体装置的不具栅极的方向(在图16的透视图的Y-Y方向)切下。
图2B显示一剖面图，其沿着根据一些实施例借由图1的方法在各种制造阶段的期间制作的一半导体装置的不具栅极的方向(在图17的透视图的Y-Y方向)切下，此装置可以是一全绕式栅极场效晶体管。
图3A显示一剖面图，其沿着根据一些实施例借由图1的方法在各种制造阶段的期间制作的一半导体装置的不具栅极的方向(在图16的透视图的Y-Y方向)切下。
图3B显示一剖面图，其沿着根据一些实施例借由图1的方法在各种制造阶段的期间制作的一半导体装置的不具栅极的方向(在图17的透视图的Y-Y方向)切下，此装置可以是一全绕式栅极场效晶体管。
图4显示一剖面图，其沿着根据一些实施例借由图1的方法在各种制造阶段的期间制作的一半导体装置的不具栅极的方向(在图16的透视图的Y-Y方向)切下。
图5A显示一剖面图，其沿着根据一些实施例借由图1的方法在各种制造阶段的期间制作的一半导体装置的不具栅极的方向(在图16的透视图的Y-Y方向)切下。
图5B显示一剖面图，其沿着根据一些实施例的具有通道且对应于图5A的方向(在图16的X-X方向)切下。
图6A显示一剖面图，其沿着根据一些实施例借由图1的方法在各种制造阶段的期间制作的一半导体装置的不具栅极的方向(在图16的透视图的Y-Y方向)切下。
图6B显示一剖面图，其沿着根据一些实施例的具有通道且对应于图6A的方向(在图16的X-X方向)切下。
图7A显示一剖面图，其沿着根据一些实施例借由图1的方法在各种制造阶段的期间制作的一半导体装置的不具栅极的方向(在图16的透视图的Y-Y方向)切下。
图7B显示一剖面图，其沿着根据一些实施例的具有通道且对应于图7A的方向(在图16的X-X方向)切下。
图8A显示一剖面图，其沿着根据一些实施例借由图1的方法在各种制造阶段的期间制作的一半导体装置的不具栅极的方向(在图16的透视图的Y-Y方向)切下。
图8B显示一剖面图，其沿着根据一些实施例的具有通道且对应于图8A的方向(在图16的X-X方向)切下。
图9A显示一剖面图，其沿着根据一些实施例借由图1的方法在各种制造阶段的期间制作的一半导体装置的不具栅极的方向(在图16的透视图的Y-Y方向)切下。
图9B显示一剖面图，其沿着根据一些实施例的具有通道且对应于图9A的方向(在图16的X-X方向)切下。
图10A显示一剖面图，其沿着根据一些实施例借由图1的方法在各种制造阶段的期间制作的一半导体装置的不具栅极的方向(在图16的透视图的Y-Y方向)切下。
图10B显示一剖面图，其沿着根据一些实施例的具有通道且对应于图10A的方向(在图16的X-X方向)切下。
图11A显示一剖面图，其沿着根据一些实施例借由图1的方法在各种制造阶段的期间制作的一半导体装置的不具栅极的方向(在图16的透视图的Y-Y方向)切下。
图11B显示一剖面图，其沿着根据一些实施例的具有通道且对应于图11A的方向(在图16的X-X方向)切下。
图12显示一剖面图，其沿着根据一些实施例借由图1的方法使用一内间隔物后制制程制作的一半导体装置的具有通道的方向(在图17的透视图的X-X方向)切下，此装置可以是一全绕式栅极场效晶体管。
图13显示一剖面图，其沿着根据一些实施例借由图1的方法使用一内间隔物先制制程制作的一半导体装置的具有通道的方向(在图17的透视图的X-X方向)切下，此装置可以是一全绕式栅极场效晶体管。
图14显示一剖面图，其沿着根据一些实施例借由图1的方法制作的一半导体装置的具有通道的方向(在图17的透视图的X-X方向)切下，其显示虚设栅极的移除及导体栅极的形成，此装置可以是一全绕式栅极场效晶体管。
图15A显示根据一些实施例的图14的装置的局部放大的剖面图，其显示部分的导体栅极、第二半导体材料(通道)及内间隔物的区域。
图15B显示根据一些实施例的图14的装置的局部放大的剖面图，其显示部分的导体栅极、第二半导体材料(通道)及内间隔物的区域。
图16是根据一些实施例的一半导体装置的透视图，此装置可以是一鳍式场效晶体管。
图17是根据一些实施例的一半导体装置的透视图，此装置可以是一全绕式栅极场效晶体管。
其中，附图标记说明如下：
100：方法
102，104，106，108，110，112，114，116，118，120：操作
200：半导体装置
202：基底
203：表面
208：光敏层
210：第一半导体层
212，212A：鳍状物
213：沟槽
220：第二半导体层
400：隔离区(浅沟槽隔离区)
401：顶表面
500：虚设栅极结构
505：凹部
510：间隔物
610：源极/漏极外延区凹部
710：钝化层
712：保留的钝化结构
900：源极/漏极结构
1000：层间介电质
1100：导体栅极
1110：栅极介电质
1120：栅极电极
1200：内间隔物
1400：主动式栅极结构
1404：栅极金属
Th1，Th2，Th3：厚度
具体实施方式
以下公开内容提供了许多不同的实施例或范例，用于实施所提供的申请专利的发明的不同部件。组件和配置的具体范例描述如下，以简化本发明实施例的说明。当然，这些仅仅是范例，并无用以限定的意图。举例而言，以下叙述中提及第一部件形成于第二部件上或上方，可能包含第一与第二部件直接接触的实施例，也可能包含额外的部件形成于第一与第二部件之间，使得第一与第二部件不直接接触的实施例。此外，本发明实施例在各种范例中可能重复元件符号的数字及/或字母，此重复是为了简化和清楚，并非在讨论的各种实施例及/或组态之间指定其关系。
再者，在此可使用空间相对用词，例如“在……下方”、“在……下”、“低于”、“下方的”、“在……上”、“高于”、“上方的”及类似的用词以助于描述图中所示的其中一个元件或部件相对于另一(些)元件或部件之间的关系。这些空间相对用词是用以涵盖图式所描绘的方向以外，使用中或操作中的装置的不同方向。装置可能被转向(旋转90度或其他方向)，且可与其相应地解释在此使用的空间相对描述。
在当代的半导体装置制造制程，在一单一的晶圆上制造大量的半导体装置，例如场效晶体管(field effect transistors；FETs)。非平面式的晶体管装置架构例如鳍式场效晶体管(fin-based transistors；一般称为“FinFETs”)，与平面式晶体管比较，可以提供装置密度的增加及效能的增加。一些先进的非平面式晶体管装置架构，例如纳米结构晶体管像是纳米片/纳米线(nanosheet/nanowire)晶体管，与鳍式场效晶体管比较，可以进一步增加效能。与借由一栅极结构部分地包裹(举例而言：跨立于)通道的鳍式场效晶体管比较，纳米片晶体管一般而言是包括一栅极结构，其包裹在一或多个纳米片的整个周围，用以改善通道电流的控制。例如，在具有类似尺寸的一鳍式场效晶体管与一纳米片晶体管，此纳米片晶体管可以呈现较大的驱动电流(driving current；Ion)、较小的次临界漏电流(subthreshold leakage current；Ioff)等。具有完全包裹在其通道周围的栅极结构这样的晶体管，通常称为全绕式栅极场效晶体管的一全绕式栅极(gate-all-around；GAA)晶体管。
本发明实施例提供一半导体装置的各种实施例，其可以包括一鳍式场效晶体管、全绕式栅极场效晶体管或纳米片场效晶体管。
本发明实施例的实施形态是以形成例如一鳍式场效晶体管、全绕式栅极场效晶体管或纳米片场效晶体管等地一非平面式晶体管的背景来讨论，且特别是以施行一通道切割制程(channel cut process)来形成一半导体装置的背景来讨论，其中上述通道切割制程的施行是使用钝化结构(passivation)来选择哪些鳍状物的附近不会形成任何源极/漏极(source/drain；S/D)。在一些实施例中，在一基底的上方形成多个鳍状物。随后，形成多个虚设栅极，其在上述鳍状物的上方被图形化，每个上述虚设栅极在上述图形化的虚设栅极的侧壁上具有一间隔物。使用上述图形化的虚设栅极作为一遮罩，在上述鳍状物形成多个凹部。在上述鳍状物的上方及在上述鳍状物中的上述凹部形成一钝化层。图形化上述钝化层，以仅在上述鳍状物中的上述凹部中的一些留下一保留的钝化结构。仅在上述鳍状物中不具上述保留的钝化结构的上述凹部外延形成多个源极与漏极区。
借由根据前述方法形成的半导体装置可以有利地解决在形成虚设(dummy)栅极之前施行通道切割(channel cut)所引发的制程问题。在制程早期施行通道切割，会造成因为切割导致不同的通道至通道的间隔(channel-to-channel spacing)，而可能会在例如浅沟槽隔离(shallow trench isolation；STI)与虚设栅极形成等的一些装置制造处理步骤，造成疏-密负载效应(iso-dense loading effect)。在制程早期施行通道切割，可能会进一步在通道切口造成缺陷，例如来自关键尺寸控制、覆盖控制(overlay control)或轮廓控制(profile control)。根据一些实施例，以将一钝化层图形化来取代在制程早期施行通道切割，以选择性地避免在选定的通道的源极/漏极外延制程，借此在虚设栅极的图形化之后将上述选定的通道隔离。因此，例如疏-密负载效应等的在制程早期施行通道切割的问题可以避免，且可以改善制程良率。
图1显示根据本发明实施例的一或多个实施形态的形成一非平面式晶体管装置的一方法100的流程图。例如，方法100的至少一些操作(或是，步骤)可以用来形成一全绕式栅极(或是，一鳍式场效晶体管)晶体管装置，例如一纳米片场效晶体管装置、一纳米线晶体管装置、一垂直式晶体管装置或类似装置。另外，方法100可以用来形成一全绕式栅极(或是，一鳍式场效晶体管)晶体管装置，其为各自的导电形态，例如一n型全绕式栅极晶体管装置或一p型全绕式栅极晶体管装置。本文使用的“n型”的术语，可指一晶体管的导电形态具有电子作为其传导载子；而本文使用的“p型”的术语，可指一晶体管的导电形态具有电洞作为其传导载子。
图1显示根据本发明实施例的一或多个实施形态的形成一晶体管装置的一方法100的流程图。要注意的是，方法100仅仅是范例，并无用以限定本发明实施例的意图。在一些实施例中，上述半导体装置包括一鳍式场效晶体管(fin field-effect-transistor；FinFET)，但是可以包括任何各种其他晶体管(举例而言：一全绕式栅极场效晶体管、一纳米片场效晶体管)，其仍在本发明实施例的范围内。
请参考图1，方法100始于操作102，其中提供一半导体基底。方法100继续进行至操作104，其中形成一或多个鳍状物，其延伸至上述半导体基底的一主要表面范围外。方法100继续进行至操作106，其中在上述鳍状物形成一隔离介电质。方法100继续进行至操作108，其中形成一虚设栅极及侧壁。方法100继续进行至操作110，其中在上述鳍状物形成源极/漏极外延区凹部。方法100继续进行至操作112，其中形成一钝化层。方法100继续进行至操作114，其中将上述钝化层图形化，仅在上述外延区凹部中的一些留下一保留的钝化结构。方法100继续进行至操作116，其中仅在不具保留的钝化结构的那些外延区凹部以外延形成源极/漏极结构。方法100继续进行至操作118，其中形成一层间介电质(interleveldielectric；ILD)。方法100继续进行至操作120，其中将虚设栅极移除并以导体栅极取代虚设栅极。
在以下的讨论中，会将方法100的操作与在各个制造阶段的一半导体装置200的视图建立关联。在一些实施例中，半导体装置200可以是一鳍式场效晶体管。在其他实施例中，半导体装置200可以是一全绕式栅极场效晶体管或一纳米片场效晶体管。
对应于图1的操作102，图2A是根据一些实施例在制造的各种阶段之一的半导体装置200的视图，其包括一基底202。在一些实施例中，基底202是被一光敏层208覆盖，将基底202图形化，以在后续形成半导体装置的一或多个鳍状物，将会在后续的操作讨论。
用于一鳍式场效晶体管结构，基底202可以是一半导体基底，例如一块状(bulk)半导体、一绝缘体上覆半导体(semiconductor-on-insulator；SOI)基底或类似物，其可以是已掺杂(举例而言：以p型或n型掺杂物掺杂)或未掺杂。基底202可以是一晶圆，例如一硅晶圆。一般而言，一绝缘体上覆半导体基底包括一层半导体材料，其形成在一绝缘体层上。上述绝缘体层可以是例如一埋入式氧化物(buried oxide；BOX)层、氧化硅层或类似物。上述绝缘体层是提供在一基底上，此基底通常是硅基底或玻璃基底。亦可以使用其他基底，例如一多层或组成渐变基底。在一些实施例中，基底202的半导体材料可以包括硅；锗；一化合物半导体包括碳化硅、砷化镓、磷化镓、磷化铟、砷化铟及/或锑化铟；一合金半导体包括SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP及/或GaInAsP；或上述的组合。
图2A绘示一基底202，其用于一鳍式场效晶体管半导体装置。替代性地，上述半导体装置可以是一全绕式栅极场效晶体管或一纳米片场效晶体管，其中如图2B所示，基底202被多个半导体子层覆盖，上述半导体子层与牺牲层交错配置。具体而言，上述堆叠结构可以包括多个第一半导体层210(牺牲层)与多个第二半导体层220，其一个置于另一个顶部上(举例而言：沿着Z方向)交错配置，以形成一堆叠物。例如，将第二半导体层220中的一个置于第一半导体层210中的一个的上方，然后另一个第一半导体层210置于此第二半导体层220的上方，以此类推。
上述堆叠物可以包括任何数量的交错配置的第一半导体层210与第二半导体层220。第一半导体层210与第二半导体层220可以具有不同的厚度。多个第一半导体层210的其中一层与另一层可以具有不同的厚度。多个第二半导体层220的其中一层与另一层可以具有不同的厚度。第一半导体层210与第二半导体层220的每一个的厚度的范围可以从数纳米至数十纳米。上述堆叠物的第一层可以厚于其他的第一半导体层210与第二半导体层220。在一实施例中，第一半导体层210的每一个所具有的厚度是从约5纳米(nm)至约20nm的范围，而第二半导体层220的每一个所具有的厚度是从约5nm至约20nm的范围。
二种第一半导体层210与第二半导体层220具有不同的成分。在各种实施例中，二种第一半导体层210与第二半导体层220所具有的成分是为了在层间提供不同的氧化速率及/或不同的蚀刻选择性。在一实施例中，第一半导体层210包括硅锗(Si1-xGex)，而第二半导体层220包括硅(Si)。在一实施例中，每个第二半导体层220为硅，其可以是未掺杂或实质上无掺杂物(举例而言：具有从约0cm-3至约1×1017cm-3的非本征掺杂物(extrinsicdopant)浓度)，其中例如，在形成第二半导体层220(举例而言：其为硅)时并未施行任何刻意的掺杂。
在各种实施例中，第二半导体层220可以是已掺杂(举例而言：以p型或n型掺杂物掺杂)或未掺杂。例如，当半导体装置200是配置为n型(且在一加强模式(enhancementmode)操作)的一全绕式栅极场效晶体管，每个第二半导体层220可以是硅，其掺杂有一p型掺杂物，例如硼(B)、铝(Al)、铟(In)与镓(Ga)；当半导体装置200是配置为p型(且在一加强模式操作)的一全绕式栅极场效晶体管，每个第二半导体层220可以是硅，其掺杂有一n型掺杂物，例如磷(P)、砷(As)、锑(Sb)。在另一例子中，当半导体装置200是配置为n型(且在一空乏模式(depletion mode)操作)的一全绕式栅极场效晶体管，每个第二半导体层220可以是硅，其改成掺杂有一n型掺杂物；当半导体装置200是配置为p型(且在一空乏模式操作)的一全绕式栅极场效晶体管，每个第二半导体层220可以是硅，其改成掺杂有一p型掺杂物。在一些实施例中，每个第一半导体层210是Si1-xGex，其包括小于50％(x<0.5)摩尔比的Ge。例如，Si1-xGex的第一半导体层210可以包括15％至35％摩尔比的Ge。还有，第一半导体层210之间可以彼此包括不同的成分，而第二半导体层220之间可以彼此包括不同的成分。
第一半导体层210与第二半导体层220的任一个可以包括其他材料，例如一化合物半导体例如碳化硅、砷化镓、磷化镓、磷化铟、砷化铟及/或锑化铟；一合金半导体例如GaAsP、AlInAs、AlGaAs、InGaAs、GaInP及/或GaInAsP；或上述的组合。可以基于提供的蚀刻选择性来选择第一半导体层210与第二半导体层220的材料。
第一半导体层210与第二半导体层220可以从基底202(半导体基底)外延成长。例如，第一半导体层210与第二半导体层220的每一个可以借由一分子束外延(molecularbeam epitaxy；MBE)制程、一化学气相沉积(chemical vapor deposition；CVD)制程例如一金属有机化学气相沉积(metal organic chemical vapor deposition；MOCVD)制程及/或其他适当的外延成长制程来成长。在外延成长的期间，基底202(半导体基底)的结晶构造向上延伸，而使第一半导体层210及第二半导体层220与基底202(半导体基底)具有相同的结晶取向(crystal orientation)。
对应于图1的操作104，图3A是根据一些实施例在制造的各种阶段之一的半导体装置200的视图，其包括至少一鳍状物212。如图所示，鳍状物212是夹置于沟槽213之间。要注意的是，尽管在图3A(以及以后的图式)的图示的实施例显示三个鳍状物212，但是可以使用具有对应图形的光敏层208(图2A)来将任何所需数量的鳍状物形成在基底202(半导体基底)上。如此，当在基底202上形成彼此平行的多个鳍状物，借由一对应的沟槽213将上述鳍状物彼此隔开。
可以借由例如一光学微影制程来形成鳍状物212。例如，可以在一光学微影制程将光敏层208图形化，并使用光敏层208作为一蚀刻遮罩来蚀刻基底202，以在基底202形成鳍状物212及鳍状物212之间的沟槽213。基底202夹置于沟槽213之间的部分因此形成为鳍状物212。鳍状物212各自从表面203向上延伸。沟槽213可以是彼此平行且彼此紧密相隔的条状(从半导体装置200的顶部观之)。在形成鳍状物212之后，移除光敏层208(为了明确的目的而未示于图3A)。其后，可以施行一清洁制程，以移除基底202(半导体基底)的原生氧化物。可以使用例如稀释的氢氟酸(diluted hydrofluoric acid；DHF acid)或类似物来施行上述清洁制程。
图3B绘示一实施例，其中半导体装置200是一全绕式栅极场效晶体管或一纳米片场效晶体管，其中鳍状物212包括图2B的覆盖堆叠物，且其中鳍状物212可以包括多个第一半导体层210(牺牲层)与多个第二半导体层220。
对应于图1的操作106，图4是根据一些实施例在制造的各种阶段之一的半导体装置200的视图，其包括多个隔离区400。以例如一隔离介电质等的一绝缘材料形成的隔离区400，可以将相邻的鳍状物彼此电性隔离。上述绝缘材料可以是例如氧化硅等的氧化物、氮化物、类似物或上述的组合，其形成可以借由高密度等离子体化学气相沉积(high densityplasma chemical vapor deposition；HDP-CVD)、流动式化学气相沉积(flowablechemical vapor deposition；FCVD)(举例而言：在一远距离等离子体系统(remote plasmasystem)沉积一CVD类(CVD-based)材料，后续加以固化以使其转化成另一材料，例如氧化物)、类似方法或上述的组合。可以使用其他绝缘材料及/或其他形成制程。在图示的实施例中，上述绝缘材料是借由流动式化学气相沉积形成的氧化硅。一旦形成上述绝缘材料，可以施行一退火制程。例如化学机械研磨(chemical mechanical polish；CMP)等的一平坦化制程可以移除任何多余的绝缘材料，并形成隔离区400的顶表面及鳍状物212的顶表面，其为共平面(未绘示)。
在一些实施例中，隔离区400包括一衬层(liner)，举例而言：一衬层氧化物(未绘示)，上述衬层在每个隔离区400与基底202(鳍状物212)之间的界面。在一些实施例中，形成上述衬层氧化物以减少在基底202与隔离区400之间的界面的结晶缺陷。类似地，上述衬层氧化物亦可能用来减少在鳍状物212与隔离区400之间的界面的结晶缺陷。上述衬层氧化物(举例而言：氧化硅)可以是一热氧化物，其经由基底202的一表面层的加热氧化来形成，而其他适当的方法亦可以用来形成上述衬层氧化物。
接下来，如图4所示，将隔离区400凹陷，以形成浅沟槽隔离区(shallow trenchisolation；STI)400。将隔离区400凹陷，而使鳍状物212的上部(此后的“鳍状物212A”)从相邻的浅沟槽隔离区400之间突出。换句话说，鳍状物212A是从浅沟槽隔离区400的一顶表面401突出。浅沟槽隔离区400的顶表面401可以具有一平坦表面(如图所示)、一凸起表面、一凹下表面(例如，碟状)或上述的组合。可以借由一适当的蚀刻，将浅沟槽隔离区400的顶表面401形成为平坦、凸起及/或凹下。可以使用一可接受的蚀刻制程，例如选择蚀刻隔离区400的材料的蚀刻制程，将隔离区400凹陷。例如，可以施行一干式蚀刻制程或使用稀释的氢氟酸(diluted hydrofluoric acid；DHF acid)的一湿式蚀刻制程，来使隔离区400凹陷。
对应于图1的操作108，图5A与图5B是根据一些实施例在制造的各种阶段之一的半导体装置200的视图，其包括一虚设栅极结构500与间隔物510，其中图5A是沿着包括数个鳍状物212的一剖面取得的半导体装置200的剖面图，图5B是沿着鳍状物212中的一个的一剖面取得的半导体装置200的剖面图。
从将一栅极层形成在鳍状物212的上方，然后例如借由化学机械研磨等将其平坦化，而可以形成虚设栅极结构500。可以在上述栅极层的上方沉积一遮罩层。可以以例如多晶硅形成上述栅极层，但亦可以使用其他材料。可以以例如氮化硅或类似物来形成上述遮罩层。在形成上述各层(举例而言：上述栅极层及上述遮罩层)之后，可以使用可接受的光学微影及蚀刻技术将上述遮罩层图形化，以形成一遮罩。然后，可以借由一可接受的蚀刻技术将上述遮罩的图形转移至上述栅极层，以形成虚设栅极结构500。图形化的虚设栅极结构500具有一或多个凹部505于其中，凹部505暴露出每个鳍状物212。
然后，可以将间隔物510形成在凹部505的侧壁上，且间隔物510接触鳍状物212的暴露区域。间隔物材料可以是例如一绝缘体，像是SiOCN、SiCN、SiON、SiN或SiO。间隔物510可以借由例如一或多个子层(sub-layers)来形成。
对应于图1的操作110，图6A与图6B是根据一些实施例在制造的各种阶段之一的半导体装置200的视图，其中多个源极/漏极外延区凹部610形成于鳍状物212(示于图6B)，其中图6A是沿着包括数个鳍状物212的一剖面取得的半导体装置200的剖面图，图6B是沿着鳍状物212中的一个的一剖面取得的半导体装置200的剖面图。在本制程，在鳍状物212中蚀刻出源极/漏极外延区凹部610当中，可以使用图形化的虚设栅极结构500作为蚀刻遮罩。可以移除图形化的虚设栅极结构500的凹部505中的间隔物510的至少下部，而可以将鳍状物212的表面暴露于蚀刻剂。特别是，可以移除间隔物510在鳍状物212附近的部分。可以一样将间隔物510在鳍状物212的侧壁附近的部分移除。另一方面，可以不完全移除间隔物510在图形化的虚设栅极结构500附近的部分，而可以完全移除或可以不完全移除间隔物510在浅沟槽隔离区400附近的部分。
间隔物510接触鳍状物212但未被虚设栅极结构500覆盖的另外的部分，可以在一平坦化制程或回蚀制程移除，其中上述平坦化制程或回蚀制程是用来移除鳍状物212高于浅沟槽隔离区400的上部。
对应于图1的操作112，图7A与图7B是根据一些实施例在制造的各种阶段之一的半导体装置200的视图，其中形成一钝化层710，其中图7A是沿着包括数个鳍状物212的一剖面取得的半导体装置200的剖面图，图7B是沿着鳍状物212中的一个的一剖面取得的半导体装置200的剖面图。可以毯覆性的沉积钝化层710。可以在鳍状物212的暴露的上表面上、在凹部505以及在源极/漏极外延区凹部610形成钝化层710。
钝化层710并未受限于特定成分，但是钝化层710可以抵抗外延成长在源极区与漏极区的材料上。钝化层710可以包括例如一材料，其选自由SiN、SiON、SiCN、SiOCN、SiO2、SiC、HfO、Al2O3、Co、W及上述的组合所组成的族群。可以借由化学气相沉积、物理气相沉积(PVD)、等离子体辅助化学气相沉积(PECVD)、原子层沉积(ALD)或等离子体辅助原子层沉积(PEALD)来形成钝化层710。
钝化层710可以包括数个子层，其中子层的数量可以是例如一至十个子层。每个子层的厚度可以是例如在0.3nm至30nm的范围。
对应于图1的操作114，图8A与图8B是根据一些实施例在制造的各种阶段之一的半导体装置200的视图，其中将钝化层710图形化，其中图8A是沿着包括数个鳍状物212的一剖面取得的半导体装置200的剖面图，图8B是沿着鳍状物212中的一个的一剖面取得的半导体装置200的剖面图。可以将钝化层710图形化，而留下一保留的钝化结构712，保留的钝化结构712仅覆盖暴露出鳍状物212的一些开口。例如，保留的钝化结构712可以仅覆盖源极/漏极外延区凹部610中的一些。以此方式，用以形成源极/漏极区的一后续的外延制程将会仅在没有保留的钝化结构712的区域形成源极/漏极区。因此，仅在选定的源极/漏极外延区凹部610形成上述源极/漏极区。
可以借由一适当的方法来将钝化层710图形化。例如，使用一光阻，将其曝露于光线，然后将其图形化，而借由一光学微影制程而可以将钝化层710图形化。可以使用上述图形化的光阻作为一蚀刻遮罩，蚀刻钝化层710而留下保留的钝化结构712。
主要蚀刻气体依存于钝化层710的材料。硅基(Si-based)钝化层可以使用氯/溴化氢基(Cl2/HBr-based)主要蚀刻气体，而金属基(metal-based)钝化层可以使用氯化硼/氯基(BCl3/Cl2-based)主要蚀刻气体。
为了蚀刻钝化层710，用于钝化层710的干式蚀刻条件可以包括例如Cl2、HBr、CF4、CHF3、CH2F2、CH3F、C4F6、BCl3、SF6及/或H2的一主要蚀刻气体。用于调整蚀刻选择性的一钝性气体可以包括N2、O2、CO2、SO2、CO及/或SiCl4。一稀释气体可以包括例如Ar、He或Ne的至少一种。等离子体源功率可以在100W与3000W之间。等离子体偏压功率可以在0W与3000W之间。压力可以在1mTorr与800mTorr之间。蚀刻气流量可以在1sccm与5000sccm之间。
用于一湿式清洁蚀刻，主要蚀刻药剂可以包括例如HF、F2或H3PO4的至少一种。用于调整蚀刻选择性的一助蚀刻药剂可以包括O3、H2SO4、HCl、HBr或NH3的至少一种。用于湿蚀刻的一溶剂可以包括去离子水、乙醇或丙酮的至少一种。
对应于图1的操作114，图9A与图9B是根据一些实施例在制造的各种阶段之一的半导体装置200的视图，其中源极/漏极结构仅形成在不具有保留的钝化结构712的那些源极/漏极外延区凹部610，其中图9A是沿着包括数个鳍状物212的一剖面取得的半导体装置200的剖面图，图9B是沿着鳍状物212中的一个的一剖面取得的半导体装置200的剖面图。保留的钝化结构712可以阻止在源极区与漏极区的材料上发生外延成长。
源极/漏极结构900可以从鳍状物212的未被保留的钝化结构712覆盖的再暴露的区域形成。借由从鳍状物212的暴露的部分外延成长一半导体材料，而形成源极/漏极结构900。可以使用各种适当的方法来外延成长源极/漏极结构900，像是例如金属有机化学气相沉积(metal organic chemical vapor deposition；MOCVD)、分子束外延(molecular beamepitaxy；MBE)、液相外延(liquid phase epitaxy；LPE)、气相外延(vapor phase epitaxy；VPE)、选择性外延成长(selective epitaxial growth；SEG)、类似方法或上述的组合。
在一些实施例中，当所形成的半导体装置200是一n型鳍式场效晶体管，源极/漏极结构900可以包括碳化硅(SiC)、硅磷(silicon phosphorous；SiP)、掺磷的硅碳(phosphorous-doped silicon carbon；SiCP)或类似物。当所形成的半导体装置200是一p型鳍式场效晶体管，源极/漏极结构900可以包括硅锗以及例如硼或铟等的p型不纯物。
可以使用掺杂物对源极/漏极结构900布植以形成源极/漏极结构900，后接一退火制程。上述布植制程可以包括形成例如光阻等的遮罩并将其图形化，以覆盖半导体装置200(鳍式场效晶体管)预定受到保护而不受到布植制程的作用的区域。源极/漏极结构900可以具有一不纯物(举例而言：掺杂物)浓度，其在约1×1019cm-3至约1×1021cm-3的范围。可以在一p型晶体管的源极/漏极结构900布植例如硼或铟等的p型不纯物。可以在一n型晶体管的源极/漏极结构900布植例如磷或砷等的n型不纯物。在一些实施例中，在成长期间可以对外延源极/漏极结构作同步(in situ)掺杂。
对应于图1的操作116，图10A与图10B是根据一些实施例在制造的各种阶段之一的半导体装置200的视图，其包括一层间介电质1000，其中图10A是沿着包括数个鳍状物212的一剖面取得的半导体装置200的剖面图，图10B是沿着鳍状物212中的一个的一剖面取得的半导体装置200的剖面图。如图所示，层间介电质1000是形成在鳍状物212的上方及源极/漏极结构900的上方，并形成在虚设栅极结构500中的凹部505。层间介电质1000可以形成在一接触蚀刻停止层(contact etch stop layer；CESL)(未绘示)的上方。在一些实施例中，是以例如氧化硅、磷硅酸盐玻璃(phosphosilicate glass；PSG)、硼硅酸盐玻璃(borosilicate glass；BSG)、掺硼的磷硅酸盐玻璃(boron-doped phosphosilicateGlass；BPSG)、非掺杂的硅酸盐玻璃(undoped silicate glass；USG)或类似物等的一介电材料来形成层间介电质1000，而可以借由任何适当的方法例如化学气相沉积、等离子体辅助化学气相沉积或流动式化学气相沉积来沉积层间介电质1000。在形成层间介电质1000之后，可以施行例如一化学机械研磨制程等的一平坦化制程，以对层间介电质1000达成其上表面的齐平。在上述平坦化制程之后，在一些实施例中，层间介电质1000的上表面可以与虚设栅极结构500的上表面齐平。
对应于图1的操作118，图11A与图11B是根据一些实施例在制造的各种阶段之一的半导体装置200的视图，其中移除虚设栅极结构500并以导体栅极1100(主动式栅极)替换，其中图11A是沿着包括数个鳍状物212的一剖面取得的半导体装置200的剖面图，图11B是沿着鳍状物212中的一个的一剖面取得的半导体装置200的剖面图。例如借由一适当的蚀刻，可以将虚设栅极结构500移除。导体栅极1100可以包括一栅极介电质1110与一栅极电极1120。鳍状物212的中央部分是被栅极电极1120覆盖，而栅极电极1120是被夹置在栅极介电质1110之间。栅极介电质1110可以包括一高介电常数材料(举例而言：所具有的k值(介电常数)大于约4.0或甚至大于约7.0)。在这样的实施例中，栅极介电质1110(高介电常数层)可以包括一材料，选自Al2O3、HfAlO、HfAlON、AlZrO、HfO2、HfSiOx、HfAlOx、HfZrSiOx、HfSiON、LaAlO3、ZrO2或上述的组合。可以使用一适当的制程例如原子层沉积、化学气相沉积、物理气相沉积、镀制法(plating)或上述的组合来形成栅极介电质1110(高介电常数层)。栅极电极1120可以包括一金属材料，像是例如Al、Cu、W、Ti、Ta、TiN、TiAl、TiAlN、TaN、NiSi、CoSi或上述的组合。在一些其他的实施例中，栅极电极1120可以包括一多晶硅材料。可以以一均匀或不均匀的掺杂浓度来掺杂上述多晶硅材料。以使用一适当的制程例如原子层沉积、化学气相沉积、物理气相沉积、镀制法或上述的组合来形成栅极电极1120。
在图11A与图11B中，保留的钝化结构712是保留在鳍状物212中的一些上，也就是在被选定而不会有外延成长的那些鳍状物212上。如图11B所示，保留的钝化结构712留在鳍状物212的一些的源极/漏极外延区凹部610的侧壁上而具有一厚度Th3，其例如为约0.3nm至30nm。如图11A所示，保留的钝化结构712是形成在鳍状物212(鳍状结构)的一些的顶部的凹槽，而具有一厚度Th2，其例如为约0.3nm至20nm。如图11A所示，保留的钝化结构712是形成在鳍状物212(鳍状结构)的一些的顶部的凹槽，而在上述凹槽外侧具有一厚度Th1，其例如为约0.3nm至30nm。上述厚度一适用于具有一全绕式栅极场效晶体管结构的一半导体装置。
图12绘示在半导体装置200为一全绕式栅极场效晶体管的情况的内间隔物后制(inner spacer last)制程。在第8A与图8B形成保留的钝化结构712之后，形成内间隔物1200。使用一“后退”(pull-back)制程来使第一半导体层210(牺牲层)的端部凹入(举例而言：蚀刻)，以按照一初始后退距离撤回第一半导体层210，而使第一半导体层210的端部相对于第二半导体层220而横向凹陷。要了解的是，上述后退距离(举例而言：每个第一半导体层210被蚀刻或后退的范围)可以任意增加或减少。在第二半导体层220包括Si、第一半导体层210包括Si1-xGex的一例，上述后退制程可以包括一氯化氢(HCl)气体等向性蚀刻制程，其蚀刻SiGe而不侵蚀Si。如此，在这个制程的期间，第二半导体层220可以维持实质上完整。
如图12的图示范例所示，用于上述内间隔物后制制程所用的上述后退制程的蚀刻，并未蚀刻第一半导体层210被保留的钝化结构712覆盖的端部。如前所述，若第二半导体层220包括Si及第一半导体层210包括Si1-xGex，则上述后退制程包括一氯化氢(HCl)气体等向性蚀刻制程，其蚀刻SiGe而不侵蚀Si。在形成内间隔物1200的期间使用蚀刻速率可以控制蚀刻选择性，其中第一半导体层210的蚀刻速率大于保留的钝化结构712的蚀刻速率，其依序大于第二半导体层220的蚀刻速率。例如使用NF3、Cl2、HBr的单独一个或其组合搭配钝化气体O2、SO2、CO2、SiCl4并具有适当能量的一干式蚀刻可以使用。具有例如稀释的氟化氢或氯化氢等的适当药剂搭配去离子水的湿式清洁亦可以使用。在形成内间隔物的期间可以部分地保留第一半导体层210，但是在后续处理会完全移除第一半导体层210。
如图12的图示范例所示，可以沿着每个第一半导体层210的被蚀刻的端部并沿着每个第一半导体层210与第二半导体层220个别的端部形成内间隔物1200。用于上述内间隔物后制制程的内间隔物并未形成在保留的钝化结构712上。
借由化学气相沉积(chemical vapor deposition；CVD)或借由氮化物的单层掺杂(monolayer doping；MLD)在后接间隔物的反应性离子蚀刻(RIE)，可以共形地(conformally)形成内间隔物1200。可以使用以下制程来沉积内间隔物1200，举例而言：一共形沉积制程以及后续的等向性或非等向性回蚀，以移除在鳍状物212的侧壁上及基底202(半导体基底)的一表面上的多余的间隔物材料。内间隔物1200的材料可以来自例如氮化硅、氮化硅硼碳(silicoboron carbonitride)、氮化硅碳(silicon carbonitride)、氮氧化硅碳(silicon carbon oxynitride)或适用于形成晶体管的绝缘性栅极侧壁间隔物的作用的任何其他种类的介电材料(举例而言：一介电材料，其具有的介电常数小于约5)。
图13绘示在半导体装置200为一全绕式栅极场效晶体管的情况的内间隔物先制(inner spacer first)制程。在上述内间隔物先制制程，在形成钝化层710之前形成内间隔物1200，但其他则与上述内间隔物后制制程类似。如图13的图示范例所示，可以沿着每个第一半导体层210的已蚀刻端部形成内间隔物1200。在上述内间隔物先制制程，内间隔物1200是形成在邻近每个源极/漏极外延区凹部610之处，对比于上述内间隔物后制制程在源极/漏极外延区凹部610的一些具有保留的钝化结构712。
图14绘示在半导体装置200为一全绕式栅极场效晶体管的情况的虚设栅极移除及导体栅极形成制程。在图14中，在各种制造阶段之一，依序移除虚设栅极结构500与第一半导体层210。另外，已经彼此垂直分离的第二半导体层220，则为悬置的状态。
可以借由一蚀刻制程来移除虚设栅极结构500，举例而言：反应性离子蚀刻或化学性氧化物移除(chemical oxide removal；COR)。接下来，借由施加一选择性蚀刻(举例而言：氢氯酸(HCl))，从每个鳍状物结构移除第一半导体层210，而保留实质上完整的第二半导体层220。在移除第一半导体层210之后，可以暴露出每个第二半导体层220的对应的底表面与顶表面。
一旦移除虚设栅极结构500并暴露出第二半导体层220的表面，可以在已移除虚设栅极结构500的区域以及接触第二半导体层220的区域形成主动式栅极结构1400。
在一些实施例中，每个主动式栅极结构1400(导体栅极结构)包括一栅极介电质与一栅极金属。例如，每个主动式栅极结构1400包括一栅极介电质(为了简化而未绘示)与一栅极金属1404。
上述栅极介电质包裹于每个第二半导体层220的周围。上述栅极介电质可以以不同的高介电常数介电材料形成或以类似的高介电常数介电材料形成。例示的高介电常数介电材料包括Hf、Al、Zr、La、Mg、Ba、Ti、Pb或上述的组合的金属氧化物或硅酸盐。上述栅极介电质可以包括多个高介电常数介电材料的一堆叠物。可以使用任何适当的方法来沉积上述栅极介电质，包括例如分子束沉积(molecular beam deposition；MBD)、原子层沉积(atomic layer deposition；ALD)、等离子体辅助化学气相沉积或类似方法。在一些实施例中，上述栅极介电质可以视需求包括一实质上薄氧化物(举例而言：SiOx)层。
栅极金属1404可以包裹在第二半导体层220的周围，而以上述栅极介电质置于其间。举例而言，栅极金属1404可以包括数个栅极金属区段，其沿着Z方向彼此邻接。每个上述栅极金属区段可以不仅仅沿着一水平面(举例而言：借由X方向及Y方向扩展的平面)延伸，亦沿着一垂直方向(举例而言：Z方向)延伸。如此，上述栅极金属区段中的邻接的二个可以靠近在一起而包裹在第二半导体层220中的对应的一个的周围，而以上述栅极介电质置于其间。
栅极金属1404可以包括多个金属材料的一堆叠物。例如，栅极金属1404可以是一p型功函数层、一n型功函数层、上述的多层或上述的组合。亦可以将上述功函数层称为功函数金属。例示的p型功函数金属可以包括TiN、TaN、Ru、Mo、Al、WN、ZrSi2、MoSi2、TaSi2、NiSi2、其他适当的p型功函数材料或上述的组合。例示的n型功函数金属可以包括Ti、Ag、TaAl、TaAlC、TiAlN、TaC、TaCN、TaSiN、Mn、Zr其他适当的n型功函数材料或上述的组合。功函数值是与上述功函数层的材料成分有关，因此，选择上述功函数层的材料以调整其功函数，因此达成在所欲形成的装置的一目标临界电压Vt。上述一或多个功函数层可以借由化学气相沉积、物理气相沉积(physical vapor deposition；PVD)、原子层沉积及/或其他适当的制程来沉积。
图15A与图15B显示图14的半导体装置200的一部分的放大的剖面图，此部分是显示部分的主动式栅极结构1400(导体栅极)、第一半导体层210(第二半导体材料)(通道)及内间隔物1200的区域。如所见，如图15A所示，内间隔物1200的形状可以是凹面。替代性地，如图15B所示，内间隔物1200的形状可以是凸面。凹面或凸面以外的形状亦包括。
图16是显示根据一些实施例的半导体装置200的透视图，此装置可以是一鳍式场效晶体管。半导体装置200包括鳍状物212，其延伸而高于基底且穿过浅沟槽隔离区400。导体栅极1100(主动式栅极)是形成在作为在源极/漏极结构900之间的通道的鳍状物212上。层间介电质1000是设置在源极/漏极结构900的上方且邻近导体栅极1100(主动式栅极)。
图17是根据一些实施例的半导体装置200的透视图，此装置可以是一全绕式栅极场效晶体管。半导体装置200包括鳍状物212，其延伸而高于基底且穿过浅沟槽隔离区400。主动式栅极结构1400是形成在作为在源极/漏极结构900之间的通道的第二半导体层220之间。层间介电质1000是设置在源极/漏极结构900的上方且邻近主动式栅极结构1400。
在本发明实施例的一个面向，公开一种半导体装置的制造方法。在一基底的上方形成多个鳍状物。形成多个虚设栅极，其在上述鳍状物的上方被图形化，每个上述虚设栅极在上述图形化的虚设栅极的侧壁上具有一间隔物。使用上述图形化的虚设栅极作为一遮罩，在上述鳍状物形成多个凹部。在上述鳍状物的上方及在上述鳍状物中的上述凹部形成一钝化层。图形化上述钝化层，以仅在上述鳍状物中的上述凹部中的一些留下一保留的钝化结构。仅在上述鳍状物中不具上述保留的钝化结构的上述凹部外延形成多个源极与漏极区。
在一实施例中，图形化上述钝化层包括：在上述鳍状物的上方形成一图形化的阻剂层；以及使用上述图形化的阻剂层作为一蚀刻遮罩，蚀刻上述钝化层。
在一实施例中，上述半导体装置的制造方法更包括：在上述保留的钝化结构的上方及上述源极与漏极区的上方，形成一层间介电层。
在一实施例中，上述半导体装置的制造方法更包括：移除上述虚设栅极；以及以多个导电栅极来替换上述虚设栅极。
在一实施例中，上述保留的钝化结构是形成在上述鳍状物中的上述开口的侧壁上，而上述层间介电层是形成在上述鳍状物中的上述凹部中的上述保留的钝化结构上。
在一实施例中，每个上述鳍状物包括交错配置的多个半导体子层与多个牺牲层，上述半导体装置的制造方法更包括：移除上述牺牲层而留下上述半导体子层。
在一实施例中，上述半导体装置的制造方法更包括：形成多个内间隔物，其横向邻近上述鳍状物中的上述开口的侧壁上的上述牺牲层。
在一实施例中，在形成上述钝化层之前，形成上述内间隔物。
在一实施例中，上述钝化层阻止在上述源极与漏极区的材料上的外延成长。
在一实施例中，上述钝化层包括选自SiN、SiON、SiCN、SiOCN、SiO2、SiC、HfO、Al2O3、Co、W与上述的组合所组成的族群的材料。
在本发明实施例的另一个面向，公开一种半导体装置。上述半导体装置包括一基底。多个鳍状物置于上述基底的上方。多个凹部置于每个上述鳍状物。仅在上述凹部中的一些设置一钝化层。仅在未具有上述钝化层于其中的上述凹部设置源极与漏极区。
在一实施例中，上述钝化层包括选自SiN、SiON、SiCN、SiOCN、SiO2、SiC、HfO、Al2O3、Co、W与上述的组合所组成的族群的材料。
在一实施例中，每个上述鳍状物包括多个半导体子层。
在一实施例中，上述半导体装置更包括：多个内间隔物，其横向邻近上述鳍状物中的上述凹部的侧壁上的导电栅极材料。
在一实施例中，在上述内间隔物之间的上述导电栅极材料具有凹面的剖面或凸面的剖面中的一个。
在一实施例中，上述内间隔物并未置于具有上述钝化层于其中的上述鳍状物中的上述凹部。
在一实施例中，上述钝化层是形成在上述鳍状物中的上述凹部的侧壁上，具有约0.3nm至30nm的一钝化物厚度。
在一实施例中，上述钝化层是形成在上述鳍状物的顶部的上述凹部，在上述凹部具有一深度，为约0.3nm至20nm。
在一实施例中，上述钝化层是形成在上述鳍状物的顶部的上述凹部，具有在上述凹部外侧的一深度，为约0.3nm至30nm。
在本发明实施例的另一个面向，公开一种半导体装置。上述半导体装置包括一基底。多个鳍状物置于上述基底的上方，每个上述鳍状物包括多个半导体子层。多个凹部置于每个上述鳍状物。仅在上述凹部中的一些设置一钝化层。多个内间隔物，其横向邻近上述鳍状物中的上述凹部的侧壁上的导电栅极材料。上述内间隔物并未置于具有上述钝化层于其中的上述鳍状物中的上述凹部。
前述内文概述了许多实施例的特征，使所属技术领域中具有通常知识者可以从各个方面更佳地了解本发明实施例。所属技术领域中具有通常知识者应可理解，且可轻易地以本发明实施例为基础来设计或修饰其他制程及结构，并以此达到相同的目的及/或达到与在此介绍的实施例等相同的优点。所属技术领域中具有通常知识者也应了解这些均等的结构并未背离本发明实施例的发明精神与范围。在不背离本发明实施例的发明精神与范围的前提下，可对本发明实施例进行各种改变、置换或修改。

Claims (1)

1.一种半导体装置的制造方法，包括：
在一基底的上方形成多个鳍状物；
形成多个虚设栅极，其在所述鳍状物的上方被图形化，每个所述虚设栅极在所述图形化的虚设栅极的侧壁上具有一间隔物；
借由使用所述图形化的虚设栅极作为一遮罩，在所述鳍状物形成多个凹部；
在所述鳍状物的上方及在所述鳍状物中的所述凹部形成一钝化层；
图形化该钝化层，以仅在所述鳍状物中的所述凹部中的一些留下一保留的钝化结构；以及
仅在所述鳍状物中不具该保留的钝化结构的所述凹部外延形成多个源极与漏极区。
CN202210706183.3A 2021-07-15 2022-06-21 半导体装置的制造方法 Pending CN115377001A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/376,960 2021-07-15
US17/376,960 US11854899B2 (en) 2021-07-15 2021-07-15 Semiconductor devices and methods of manufacturing thereof

Publications (1)

Publication Number Publication Date
CN115377001A true CN115377001A (zh) 2022-11-22

Family

ID=84062143

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210706183.3A Pending CN115377001A (zh) 2021-07-15 2022-06-21 半导体装置的制造方法

Country Status (3)

Country Link
US (2) US11854899B2 (zh)
CN (1) CN115377001A (zh)
TW (1) TW202305896A (zh)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102482877B1 (ko) * 2016-02-01 2022-12-29 삼성전자 주식회사 집적회로 소자 및 그 제조 방법

Also Published As

Publication number Publication date
US11854899B2 (en) 2023-12-26
TW202305896A (zh) 2023-02-01
US20240014073A1 (en) 2024-01-11
US20230016605A1 (en) 2023-01-19

Similar Documents

Publication Publication Date Title
US11791421B2 (en) Nanosheet field-effect transistor device and method of forming
US11315837B2 (en) Semiconductor device and method
TW201802893A (zh) 半導體裝置的形成方法
US10811253B2 (en) Methods of fabricating semiconductor devices having crystalline high-K gate dielectric layer
CN109427595B (zh) 鳍型场效晶体管装置及其形成方法
US20240153828A1 (en) Semiconductor Device and Method
CN112086514A (zh) 半导体装置
US12009406B2 (en) FinFET device and method
US11894435B2 (en) Contact plug structure of semiconductor device and method of forming same
US20240063060A1 (en) Patterning method and structures resulting therefrom
US20240128364A1 (en) Semiconductor device and formation method thereof
US11769821B2 (en) Semiconductor device having a corner spacer
US11615965B2 (en) Semiconductor FinFET device and method
TW202143300A (zh) 半導體裝置及其製造方法
US11854899B2 (en) Semiconductor devices and methods of manufacturing thereof
US12034063B2 (en) Semiconductor devices and methods of manufacturing thereof
US12125922B2 (en) Nanosheet field-effect transistor device and method of forming
US20230395693A1 (en) Semiconductor device and manufacturing method thereof
TWI795774B (zh) 填充結構及其製造方法
US20230155005A1 (en) Semiconductor device and method
US20230061323A1 (en) Semiconductor devices and methods of manufacturing thereof
US20230187216A1 (en) Semiconductor FinFET Device and Method
US20240021618A1 (en) Semiconductor device and method

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination