CN115374489A - 芯片的攻击防护系统和方法 - Google Patents

Abstract

本申请涉及一种芯片的攻击防护系统，包括：攻击检测模块，用于检测芯片遭受的攻击；攻击次数统计模块，用于统计所述芯片遭受攻击的总次数；以及锁定机制模块，用于在总次数到达预定阈值时，发出锁定标志信号,并在解除对所述芯片的锁定前维持所述锁定标志信号。根据本发明提供的芯片的攻击防护系统和方法，能够大幅度增加攻击者所需要的攻击时间成本，使得芯片的抗攻击能力提升。

Description

芯片的攻击防护系统和方法

技术领域

本申请涉及信息安全领域，尤其涉及一种芯片的攻击防护系统和方法。

背景技术

随着互联网和物联网的大力发展，以及智能化生活的普及，信息安全已成为关注重点。而芯片是信息网络的硬件基础，一旦遭到攻击，就会严重威胁整个信息安全体系。近年来，针对芯片的攻击成为了安全系统攻击的主要手段之一。

攻击者成功攻击芯片所需要的成本，是评估芯片安全防护等级的重要指标之一。该成本主要体现在两个方面：①单次攻击的成功率，②攻击者所需的时间。

现有安全芯片主要关注点在降低单次攻击的成功率上，对于增加攻击者所需要的攻击时间方面研究较少。如今，随着攻击者引入了人工智能等更加高效的手段，且攻击设备的性能不断提升，攻击时间大幅降低。举个例子，若攻击者攻击100次所需要的时间为100秒，而芯片的防护成功率为99.999％，则芯片在28个小时左右就可能被攻破。

从而，在现有技术发展的情况下，亟需一种能够增加芯片防护能力的安全方案。

发明内容

针对上述问题，本申请提供一种安全防护机制，可大幅度增加攻击者所需要的攻击时间成本，在上面的例子中，如果把攻击100次所用时间提高到10小时，则平均需要一年多的时间才可能攻破。根据本申请的方案，让攻击者所用的攻击时间极大的增加，再配合上安全芯片本身较低的攻击成功率，则可让攻击成功率降低到一个极小的值，从而增加芯片的防护能力。

根据本发明的一个方面，提供一种芯片的攻击防护系统，包括：

攻击检测模块，用于检测芯片遭受的攻击；

攻击次数统计模块，用于统计所述芯片遭受攻击的总次数；以及

锁定机制模块，用于在总次数到达预定阈值时，发出锁定标志信号,并在解除对所述芯片的锁定前维持所述锁定标志信号。

根据本发明的另一个方面，提供一种芯片的攻击防护方法，其包括：

检测芯片遭受的攻击；

统计所述芯片遭受攻击的总次数；以及

在总次数到达预定阈值时，发出锁定标志信号，在设定时长内保持所述芯片的锁定状态。

根据本发明提供的芯片的攻击防护系统和方法，能够大幅度增加攻击者所需要的攻击时间成本，使得芯片的抗攻击能力提升。

附图说明

为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，还可以根据这些附图获得其他的附图，而并不超出本申请要求保护的范围。

图1是根据本申请实施例的芯片的攻击防护系统的示意图。

图2是根据本申请实施例的芯片的攻击防护系统的运行流程图。

图3是根据本申请一个实施例的锁定机制装置的模拟实现方式示意图。

图4是根据本申请另一个实施例的锁定机制装置的模拟实现方式示意图。

图5是根据本申请实施例的锁定机制装置的数字实现方式示意图。

图6是根据本申请实施例的芯片的攻击防护方法的流程图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

图1是根据本申请实施例的芯片的攻击防护系统的示意图。如图1所示，该系统包括攻击检测模块、攻击次数统计模块、锁定机制装置和芯片处理器。其中，攻击检测模块用于检测芯片遭受的攻击；攻击次数统计模块与攻击检测模块相连，用于统计所述芯片遭受攻击的总次数；锁定机制装置与攻击次数统计模块相连，用于在总次数到达预定阈值时，发出锁定标志信号,并在解除对芯片的锁定前维持所述锁定标志信号；芯片处理器接收所述锁定标志信号并根据锁定标志信号锁定所述芯片。

具体来说，在图1所示的实施例中，当芯片受到有效攻击后，该攻击会被攻击检测模块检测到，并反馈给芯片处理器和攻击次数统计模块。芯片处理器可立即做出相应的保护机制，同时，攻击次数统计模块统计累计攻击的次数。在一个实施例中，攻击次数统计模块可以是一种计数器，还可以是其他能够计算出攻击次数的模块，例如，这种模块在每检测到一次攻击，将电压增加0.1V，当电压增加到10V时(即检测到了100次攻击)，达到预设电压值，可以认为攻击总次数达到预定阈值。设定一个攻击次数的预定阈值，当攻击次数统计模块的统计的攻击次数增加到该预定阈值后，锁定机制装置被激活。锁定机制装置激活后，发出锁定标志信号，锁定标志信号会通知芯片处理器，将芯片需要保护的模块(如安全算法、加密等)强制复位，锁定机制装置在解除对芯片的锁定前维持锁定标志信号，强制锁定将保持设定时长。在强制锁定芯片达到设定时长后，锁定机制装置发出解除标志信号，解除对所述芯片的锁定状态，芯片可以正常使用。这样，锁定机制装置还用于：响应于芯片的锁定状态达到设定时长，发出解锁标志信号，指示解除对芯片的锁定状态。

在图1所示的实施例中，在芯片的锁定期间，可能会发生掉电。为了避免掉电解除对芯片的锁定，对于在将芯片保持锁定状态的过程中芯片掉电，锁定机制装置保持锁定标志信号，指示将芯片继续保持锁定状态。并且，在芯片掉电期间，锁定机制装置保持芯片掉电前的计时状态，在芯片重新上电后，从掉电前的计时状态开始继续计时。

在上述实施例中，锁定标志信号和解锁标志信号是锁定机制装置向芯片处理器发出的信号，例如，锁定标志信号可以是“1”，而解锁标志信号可以是“0”。另外，对于锁定机制装置的计时方式，可以是正计时，也可以是倒计时，本申请在此不做限制。

图2是根据本申请实施例的芯片的攻击防护系统的运行流程图。如图2所示，该流程包括：芯片上电后，判断芯片是否需要执行锁定功能，芯片处理器根据锁定标志信号来判断是否执行对芯片的锁定；如果需要锁定，则执行芯片锁定功能；如果不需要锁定，则芯片正常工作，同时执行各项安全监测功能，判断是否存在攻击，若检测到攻击，统计攻击的次数，当攻击的次数达到预定阈值时，发出锁定标志信号执行对芯片的锁定；在芯片的锁定期间，对锁定时间进行计时，计时的当前数值会被记录，计时过程中芯片掉电，会记录掉电前的计时数值，即剩余时间不会清零；在计时完成后，通知芯片处理器解除对芯片的锁定。

图1所示的锁定机制装置既可以采用模拟方式实现，也可以采用数字方式实现。图3是根据本申请一个实施例的锁定机制装置的模拟实现方式示意图。

如图3所示，锁定机制装置包括充电电路、电容C、比较单元、放电电路和充放电控制单元，其中，充电电路、放电电路和比较单元分别与电容C的第一端VN相连，电容C的第二端接地，充放电控制单元与充电路和放电电路相连。

在图3所示的实施例中，对攻击次数统计模块统计的攻击次数与预定阈值进行比较，若统计的攻击次数大于预定阈值，激活锁定机制装置。在锁定机制装置的运行过程中：充放电控制单元向充电电路输出充电控制信号开启充电电路，对电容的第一端VN进行充电，并且向放电电路输出放电控制信号关闭放电电路。充电电路可由多种方法实现，如通过电流源、电压源、电阻等进行充电。充电电路对电容C充电，例如，可以设定充电的时间为10微秒，将电容C的第一端VN充到某一电压值VM，比较单元比较电容C第一端VN的电压值VM与预设电压值VB，当电容C第一端VN的电压值VM大于预设电压值VB时，比较单元输出锁定标志信号。同时，锁定机制装置的充放电控制单元通过向充电电路输出充电控制信号关闭充电电路，并且通过向放电控制电路输出放电控制信号控制放电电路开启。放电电路可由多种方法实现，如通过电流源、电压源、电阻等进行放电。

如果芯片在放电的中途发生掉电，且此时电容C第一端VN的电压值大于预设电压值VB时，则充放电控制单元分别通过充电控制信号和放电控制信号将充电电路和放电电路均断开，电容C将保持所储存的电荷，电容C第一端VN将保持芯片掉电前的电压。在芯片重新上电后，由于电容C第一端VN的电压值依然高于预设电压值VB，因此芯片继续保持锁定状态，充放电控制单元通过充电控制信号关闭充电电路，并通过放电控制信号开启放电电路，继续通过放电电路放电。

当放电电路将电容C第一端VN的电压放至预设电压值VB或更低，比较单元会输出解锁标志信号，芯片退出锁定机制。

在图3所示的实施例中，比较单元为比较器，用于将电容C第一端VN的电压值与预设电压值VB进行比较。比较单元还可以采用类似反相器或基于反相器组成的缓冲器的方式，与某一阈值进行比较，如图4所示。另外，在图3所示的实施例中，充电电路的充电速度尽量快，以提高锁定效率。充电速度的提升，可通过(1)增大充电电流或(2)减小充电电路到电容C第一端VN之间的电阻等方式实现。放电电路的放电速度，与充电达到的电压值VM和预设电压值VB一起，决定了锁定的时间。控制放电速度，可通过(1)控制充电电流或(2)调节电容C第一端VN到放电电路之间的电阻等方式实现。

在图3和图4所示的实施例中，充放电控制单元是为了控制充电电路和放电电路的开启和关闭，其实现方式包括但不限于硬件的方式、软件的方式、软硬件结合的方式，只要能够控制充电电路和放电电路的开启和关闭，本申请对充放电控制单元的实现方式不做限制。

图5是根据本申请实施例的锁定机制装置的数字实现方式示意图。如图5所示，锁定机制装置包括存储单元、计时单元和控制单元，所述存储单元用于存储所述预定阈值Q、计时初始值M、计时最终值B、计时数值N锁定标志信号K和解锁标志信号，设定时长为计时初始值M与计时最终值B之差。

在图5所示的实施例中，锁定机制装置的运行过程包括：当攻击次数统计模块统计的总次数A达到预定阈值Q时，控制单元激活计时单元，且通过指示在存储单元中存储锁定标志信号通知芯片处理器锁定芯片；以及计时单元从存储单元读取计时初始值M，从计时初始值开始计时，每一次或几次计时计数后，当前计时数值N会被记录在存储单元内，在当前的计时数值到达计时最终值B时，控制单元指示在存储单元中存储解锁标志信号K通知芯片处理器解锁芯片，同时对攻击次数统计模块进行复位，以重新计数攻击次数。

在图5所示的实施例中，锁定机制装置的运行过程还包括：在计时单元计时的过程中芯片发生掉电的情况下，控制单元指示存储单元存储当前的计时数值以及锁定标志信号；在芯片重新上电后，控制单元指示计时单元从存储单元在掉电前存储的计时数值开始继续计时，锁定标志信号会继续通知芯片处理器锁定芯片，芯片每次上电时，会读取锁定标志信号，以判断是否需要锁定芯片。

在图5所示的实施例中，控制单元是为了控制存储单元和计时单元，其实现方式包括但不限于硬件的方式、软件的方式、软硬件结合的方式，本申请对控制单元的实现方式不做限制。在图5所示的实施例中，存储单元包括存储器和存储器。

在上述芯片的攻击防护系统的基础上，根据本发明的另一个方面，提供一种芯片的攻击防护方法，如图6所示，该方法包括：步骤S601，检测芯片遭受的攻击；步骤S602，统计所述芯片遭受攻击的总次数；以及步骤S603，在总次数到达预定阈值时，向芯片处理器发出锁定标志信号，在设定时长内保持所述芯片的锁定状态。

在锁定状态达到设定时长后，锁定机制装置会解除对芯片的锁定。这样，本发明的芯片的攻击防护方法还包括：响应于所述芯片的锁定状态达到所述设定时长，向芯片处理器发出解锁标志信号，解除对所述芯片的锁定状态。

对于芯片保持锁定状态的过程中发生掉电的情形，本发明的芯片的攻击防护方法还包括：在将所述芯片保持锁定状态的过程中，响应于所述芯片的掉电，维持所述锁定标志信号，将所述芯片继续保持锁定状态。

在芯片掉电的过程中，为了持续芯片锁定状态，上述响应于所述芯片的掉电，所述芯片继续保持锁定状态包括：在所述芯片掉电时，保持所述芯片掉电前的计时状态，在所述芯片重新上电后，从所述计时状态开始继续计时。

根据本发明提供的芯片的攻击防护系统和方法，通过大大增加攻击者的攻击时间，极大增加攻击成本，从而有效提升芯片的抗攻击能力和安全性。

以上对本申请实施例进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明仅用于帮助理解本申请的方法及其核心思想。同时，本领域技术人员依据本申请的思想，基于本申请的具体实施方式及应用范围上做出的改变或变形之处，都属于本申请保护的范围。综上所述，本说明书内容不应理解为对本申请的限制。

Claims (13)

1.一种芯片的攻击防护系统，包括：

攻击检测模块，用于检测芯片遭受的攻击；

攻击次数统计模块，用于统计所述芯片遭受攻击的总次数；以及

锁定机制模块，用于在总次数到达预定阈值时，发出锁定标志信号,并在解除对所述芯片的锁定前维持所述锁定标志信号。

2.如权利要求1所述的系统，其中，所述锁定机制模块还用于：响应于所述芯片的锁定状态达到设定时长，发出解锁标志信号，指示解除对所述芯片的锁定状态。

3.如权利要求1或2所述的系统，其中，所述锁定机制模块还用于：在将所述芯片保持锁定状态的过程中，响应于所述芯片的掉电，维持所述锁定标志信号，指示将所述芯片继续保持锁定状态。

4.如权利要求3所述的系统，其中，所述锁定机制模块还用于：在所述芯片掉电时，保持所述芯片掉电前的计时状态，在所述芯片重新上电后，从掉电前的计时状态开始继续计时。

5.如权利要求1或2所述的系统，其中，所述锁定机制模块包括充电电路、电容、比较单元、放电电路和充放电控制单元，其中，所述充电电路、所述放电电路和所述比较单元分别与所述电容的第一端相连，所述充放电控制单元与所述充电路和所述放电电路相连，在所述锁定机制模块的运行过程中：

响应于所述攻击次数统计模块统计的攻击的总次数达到所述预定阈值，所述充放电控制单元向所述充电电路输出充电控制信号开启所述充电电路，对所述电容进行充电，并且向所述放电电路输出放电控制信号关闭所述放电电路；

所述比较单元比较所述电容第一端的电压值与预设电压值，当所述电容第一端的电压值大于预设电压值时，所述比较单元输出所述锁定标志信号；以及

响应于所述电容第一端的电压值大于预设电压值，所述充放电控制单元通过向所述充电电路输出充电控制信号关闭所述充电电路，并且向所述放电电路输出放电控制信号控制所述放电电路开启。

6.如权利要求5所述的系统，其中，当所述电容第一端的电压值小于等于预设电压值时，所述比较单元输出解锁标志信号。

7.如权利要求5所述的系统，其中，在放电的过程中所述芯片发生掉电的情况下，当所述电容第一端的电压值大于预设电压值时，所述充放电控制单元通过充电控制信号和放电控制信号分别将所述充电电路和所述放电电路断开；以及

在所述芯片重新上电后，所述充放电控制单元通过充电控制信号关闭所述充电电路，并通过放电控制信号开启所述放电电路。

8.如权利要求1或2所述的系统，其中，所述锁定机制模块包括存储单元、计时单元和控制单元，所述存储单元用于存储所述预定阈值、计时初始值、计时最终值、计时数值、所述锁定标志信号和解锁标志信号，所述设定时长为所述计时初始值与所述计时最终值之差，

当所述攻击次数统计模块统计的总次数达到所述预定阈值时，所述控制单元激活所述计时单元，且指示在所述存储单元中存储所述锁定标志信号通知芯片处理器锁定芯片；以及

所述计时单元从所述计时初始值开始计时，在当前的计时数值到达所述计时最终值时，所述控制单元指示在所述存储单元中存储所述解锁标志信号通知芯片处理器解锁芯片。

9.如权利要求8所述的系统，其中，在所述计时单元计时的过程中所述芯片发生掉电的情况下，所述控制单元指示所述存储单元存储当前的计时数值以及所述锁定标志信号；以及

在所述芯片重新上电后，所述控制单元指示所述计时单元从所述存储单元在掉电前存储的计时数值开始继续计时。

10.一种芯片的攻击防护方法，其包括：

检测芯片遭受的攻击；

统计所述芯片遭受攻击的总次数；以及

在总次数到达预定阈值时，发出锁定标志信号，在设定时长内保持所述芯片的锁定状态。

11.如权利要求10所述的方法，还包括：

响应于所述芯片的锁定状态达到所述设定时长，发出解锁标志信号，解除对所述芯片的锁定状态。

12.如权利要求10或11所述的方法，还包括：

在将所述芯片保持锁定状态的过程中，响应于所述芯片的掉电，维持所述锁定标志信号，将所述芯片继续保持锁定状态。

13.如权利要求12所述的方法，其中，所述响应于所述芯片的掉电，所述芯片继续保持锁定状态包括：在所述芯片掉电时，保持所述芯片掉电前的计时状态，在所述芯片重新上电后，从所述计时状态开始继续计时。

Images