CN115357926B - 基于SoC芯片的AXI总线协议访问权限控制方法及装置 - Google Patents
基于SoC芯片的AXI总线协议访问权限控制方法及装置 Download PDFInfo
- Publication number
- CN115357926B CN115357926B CN202211276474.XA CN202211276474A CN115357926B CN 115357926 B CN115357926 B CN 115357926B CN 202211276474 A CN202211276474 A CN 202211276474A CN 115357926 B CN115357926 B CN 115357926B
- Authority
- CN
- China
- Prior art keywords
- access
- slave
- host
- data
- bus protocol
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/60—Protecting data
- G06F21/604—Tools and structures for managing or administering access control systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2221/00—Indexing scheme relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F2221/21—Indexing scheme relating to G06F21/00 and subgroups addressing additional information or applications relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F2221/2141—Access rights, e.g. capability lists, access control lists, access tables, access matrices
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Bioethics (AREA)
- General Health & Medical Sciences (AREA)
- Computer Hardware Design (AREA)
- Health & Medical Sciences (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Automation & Control Theory (AREA)
- Storage Device Security (AREA)
- Small-Scale Networks (AREA)
Abstract
本发明涉及数据传输领域,具体涉及一种基于SoC芯片的AXI总线协议访问权限控制方法及装置,所述方法包括:接收至少一主机发送的访问请求;通过AXI总线协议的地址通道根据预设的访问权限规则判断主机是否具有对从机的访问权限;若具有访问权限,则控制主机通过AXI总线协议的数据通道根据至少一访问信息访问从机;在检测到触发访问权限变更为无访问权限的信号时,控制主机终止通过地址通道访问从机,并通过数据通道按照预设数量向主机或从机发送数据。所述方法能够实现多个应用域对功能模块中数据的有序访问,并通过权限隔离机制使得在终止访问权限时的主从访问机制的正常运行,从而提高整个应用系统安全性与可靠性。
Description
技术领域
本发明涉及数据传输领域,具体涉及一种基于SoC芯片的AXI总线协议访问权限控制方法及装置。
背景技术
智能座舱和自动驾驶技术是汽车SoC芯片的主要应用方向,智能座舱包括信息娱乐系统、流媒体后视镜、前显示系统、全液晶仪表、车联网系统、车内监控系统等多维融合体验,而汽车SoC芯片作为其核心组件发挥重要的支撑作用。丰富的车载功能对芯片的功能域划分也提出了新的要求,一些方案中将SoC芯片划分为多个应用域来实现不同的功能。但目前的实际应用中由于缺乏对应用域的安全控制而存在着一些非法访问的问题,造成系统功能的紊乱而妨害驾驶安全。因此,在多应用域的SoC芯片应用中如何实现应用域之间以及应用域与功能模块之间进行数据访问的权限分配与控制,提高数据访问的安全性及有效性,提高芯片的可靠性成为亟需解决的问题。
发明内容
本发明的目的在于提供一种基于SoC芯片的AXI总线协议访问权限控制方法及装置,进而至少在一定程度上克服由于相关技术的限制和缺陷而导致的上述问题。
根据本发明的一个方面,提供一种基于SoC芯片的AXI总线协议访问权限控制方法,包括:
接收至少一主机发送的访问请求;其中,所述主机对应SoC芯片上相互隔离的多个应用域中的一个,所述访问请求包括待访问从机的地址信息及至少一访问信息;
通过AXI总线协议的地址通道根据预设的访问权限规则判断所述主机是否具有对所述从机的访问权限;
若具有访问权限,则控制所述主机通过所述AXI总线协议的数据通道根据所述至少一访问信息访问所述从机;
在检测到触发所述访问权限变更为无访问权限的信号时,控制所述主机终止通过地址通道访问所述从机,并通过所述数据通道按照预设数量向所述主机或所述从机发送数据。
在一示例性实施例中,SoC芯片中预先设置有多个主机之间的访问优先级顺序,则触发所述访问权限变更为无访问权限的信号包括:
接收到更高优先级的主机发送的访问请求。
在一示例性实施例中,触发所述访问权限变更为无访问权限的信号包括:
接收到所述主机发送的终止访问请求信号。
在一示例性实施例中,所述基于SoC芯片的AXI总线协议访问权限控制方法还包括:
若所述主机不具有对所述从机的访问权限,则根据所述主机与所述从机之间的握手机制向所述主机发送握手信号。
在一示例性实施例中,所述访问请求为数据读取请求,则所述通过数据通道按照预设数量向所述主机或所述从机发送数据包括:
通过读数据通道按照未访问数据的数量向所述主机发送随机数据。
在一示例性实施例中,所述访问请求为数据写入请求,则所述通过数据通道按照预设数量向所述主机或所述从机发送数据包括:
通过写数据通道按照未写入数据的数量向所述从机发送随机数据。
根据本发明的一个方面,提供一种基于SoC芯片的AXI总线协议访问权限控制方法,包括:
至少一主机向控制器发送访问请求;其中,所述主机对应SoC芯片上相互隔离的多个应用域中的一个,所述访问请求包括待访问从机的地址信息及至少一访问信息;
控制器接收所述访问请求,并通过地址通道根据预设的访问权限规则判断所述主机是否具有对所述从机的访问权限;在具有访问权限时控制所述主机通过数据通道根据所述至少一访问信息访问所述从机;
以及在检测到触发所述访问权限变更为无访问权限的信号时,控制所述主机终止通过地址通道访问所述从机,并通过所述数据通道按照预设数量向所述主机或所述从机发送数据。
根据本发明的一个方面,提供一种基于SoC芯片的AXI总线协议访问权限控制装置,包括:
请求模块,用于接收至少一主机发送的访问请求;其中,所述主机对应SoC芯片上相互隔离的多个应用域中的一个,所述访问请求包括待访问从机的地址信息及至少一访问信息;
判断模块,用于通过AXI总线协议的地址通道根据预设的访问权限规则判断所述主机是否具有对所述从机的访问权限;
访问模块,用于在具有访问权限时控制所述主机通过所述AXI总线协议的数据通道根据所述至少一访问信息访问所述从机;
控制模块,用于在检测到触发所述访问权限变更为无访问权限的信号时,控制所述主机终止通过地址通道访问所述从机,并通过所述数据通道按照预设数量向所述主机或所述从机发送数据。
根据本发明的一个方面,提供一种基于SoC芯片的AXI总线协议访问权限控制系统,包括:
至少一主机,用于向控制器发送访问请求;其中,所述主机对应SoC芯片上相互隔离的多个应用域中的一个,所述访问请求包括待访问从机的地址信息及至少一访问信息;
控制器,用于接收所述访问请求,并通过地址通道根据预设的访问权限规则判断所述主机是否具有对所述从机的访问权限;在具有访问权限时控制所述主机通过数据通道根据所述至少一访问信息访问所述从机;以及在检测到触发所述访问权限变更为无访问权限的信号时,控制所述主机终止通过地址通道访问所述从机,并通过所述数据通道按照预设数量向所述主机或所述从机发送数据。
根据本发明的另一方面,提供一种电子设备,包括:
至少一个处理器;以及与所述至少一个处理器通信连接的存储器;其中,所述存储器存储有可被所述至少一个处理器执行的指令,所述指令被所述至少一个处理器执行,以使所述至少一个处理器能够执行上述方法。
根据本发明的另一方面,提供一种计算机可读存储介质,存储有计算机程序,其特征在于,所述计算机程序被处理器执行时实现上述方法。
本发明提供了一种基于SoC芯片的AXI总线协议访问权限控制方法及装置,所述方法根据AXI总线协议多通道独立传输等特征,结合预先设定的访问权限规则对多场景的数据访问进行权限管控,能够实现多个应用域对数据的有序访问,并通过权限隔离机制使得在终止访问权限时的主从访问机制能够正常运行,从而提高应用系统运行的安全性与可靠性。
附图说明
图1是本发明示例性实施例中一种基于主机-从机(master-slave)机制的访问权限控制方法的应用场景示意图;
图2是本发明一示例性实施例中基于SoC芯片的AXI总线协议访问权限控制方法的流程示意图;
图3是本发明一示例性实施例中AXI总线协议中读地址通道的结构示意图;
图4是本发明一示例性实施例中AXI总线协议中写地址通道的结构示意图;
图5是本发明一示例性实施例中具有访问权限的读取数据进程的示意图;
图6是本发明一示例性实施例中不具有访问权限的读取数据进程的示意图;
图7是本发明一示例性实施例中基于SoC芯片的AXI总线协议访问权限控制装置的结构示意图。
具体实施方式
为使本发明的目的、特征、优点能够更加的明显和易懂,下面将结合附图本发明实施方式及实施例中的技术方案进行清楚、完整地描述。然而,示例实施方式及实施例能够以多种形式实施,且不应被理解为限于在此阐述的范例;相反,提供这些实施方式及实施例使得本发明将更加全面和完整,并将示例实施方式及实施例的构思全面地传达给本领域的技术人员。本发明所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施方式及实施例中。在下面的描述中,提供许多具体细节从而给出对本发明的实施方式及实施例的充分理解。然而,本领域技术人员将意识到,可以实践本发明的技术方案而省略所述特定细节中的一个或更多,或者可以采用其它的方法、组元、装置、步骤等。在其它情况下,不详细示出或描述公知技术方案以避免喧宾夺主而使得本发明的各方面变得模糊。
此外,附图仅为本发明的示意性图解,并非一定是按比例绘制。图中相同的附图标记表示相同或类似的部分,因而将省略对它们的重复描述。尽管在附图中以特定顺序描述了本发明中方法的各个步骤,但是,这并非要求或者暗示必须按照该特定顺序来执行这些步骤,或是必须执行全部所示的步骤才能实现期望的结果。附图中所示的流程图仅是示例性说明,不是必须包括所有的步骤。例如,有的步骤还可以分解,而有的步骤可以合并或部分合并,因此实际执行的顺序有可能根据实际情况改变。附图中所示的一些方框图是功能实体,不一定必须与物理或逻辑上独立的实体相对应。可以采用软件形式来实现这些功能实体,或在一个或多个硬件模块或集成电路中实现这些功能实体,或在不同网络和/或处理器装置和/或微控制器装置中实现这些功能实体。
智能座舱和智能自动驾驶是汽车SoC芯片的主要应用方向,智能座舱包括信息娱乐系统、流媒体后视镜、前显示系统、全液晶仪表、车联网系统、车内监控系统等多维融合体验,而汽车Soc芯片作为其核心组件发挥重要的支撑作用。丰富的车载功能对芯片的功能域划分也提出了新的要求,一些方案中将Soc芯片划分为多个应用域来实现不同的功能。但目前的实际应用中由于缺乏对应用域的安全控制而存在着一些非法访问的问题,造成系统功能的紊乱而危害驾驶安全。因此,在多应用域的SoC芯片应用中如何实现应用域之间以及应用域与功能模块之间进行数据访问的权限分配与控制,如何提高数据访问的安全性及有效性,提高芯片的可靠性成为亟需解决的问题。
基于相关技术中存在的上述缺陷,本发明提供了一种基于SoC芯片的AXI总线协议访问权限控制方法及装置,所述方法根据AXI总线协议多通道独立传输等特征,结合预先设定的访问权限规则对多场景的数据访问进行权限管控,能够实现多个应用域对数据的有序访问,并通过权限隔离机制使得在终止访问权限时的主从访问机制能够正常运行,从而提高整个应用系统安全性与可靠性。
图1是本发明示例性实施例中一种基于主机-从机(master-slave)机制的访问权限控制方法的应用场景示意图,如图1所示,主机master对应SoC芯片上相互隔离的多个应用域中的一个,应用域可以是主驾驶控制端、副驾驶控制端及后座控制端等;从机slave可以是车辆的某个功能模块,例如车辆多媒体播放系统、车辆空调系统、车窗控制系统等;从机slave也可以是车辆系统中具有配置应用域权限功能的安全域,符合权限访问条件的应用域可以访问安全域并传输数据。在不设置任何访问权限管理的主从访问机制中,主机可以根据AXI总线协议访问任何从机,例如在多个主机访问一个从机的应用场景中,各主机以同一权限级别同时访问从机,可能造成访问机制的紊乱及系统功能故障,此外,在实践应用中并非每一个从机都需要任意主机的访问,例如一些特定化应用的从仅需接收某一特定从机的访问,而不设置任何访问权限的情形下任意主机均可访问该从机,则可能导致数据安全的问题,以及发生非法访问情形;因此,本方案中针对每个应用域(即主机master)设置有对各功能模块(即从机slave)进行访问的权限,在具有访问权限时即可进行访问,而在不具有权限时通过控制器隔离其对从机的访问。但由于在AXI总线协议的传输机制中主机发出的访问请求必须有一个响应信号的返回,才能保证访问机制的完整运行而不至于主机接收不到返回信号发生挂死的情形;另一方面,还可以在控制器中设置各主机针对同一从机访问权限的优先级,比如可以设置主驾驶位对车辆各个功能具有最优先控制的权利,则主驾位对应的主机对从机具有最高的访问权限,在该主机发出访问请求时控制器立即终止其他主机的访问进程以实现该主机的访问功能。此外,在终止其他主机的访问进程后还可以通过控制器生产随机数据发送给对应的主机,从而保证其访问机制能够完整运行结束及解决终止访问后主机发生挂死的问题。
AXI(Advanced eXtensible Interface)总线协议是ARM公司提出的AMBA(Advanced Microcontroller Bus Architecture)3.0协议中的重要部分,其系一种面向高性能、高带宽、低延迟的片内总线,特点在于地址/控制和数据相位分离,支持非对齐的数据传输,在突发传输中只需要首地址,具有独立的读写数据通道,支持Outstanding传输访问和乱序访问以及能够进行时序收敛;此外,AXI总线协议由于单向通道体系结构使得片上的信息流只以单方向传输、减少延时的特性,广泛应用于超高性能和复杂的片上系统(SoC)设计中,能够使SoC芯片以更小的面积、更低的功耗获得更加优异的性能。AXI总线协议还定义了在进出低功耗节电模式前后的握手协议,规定如何通知进入低功耗模式,何时关断时钟,何时开启时钟,如何退出低功耗模式等功能,从而使得芯片设计的功耗控制有据可依,且易于集成在统一的系统中。AXI总线系统由主机Master、从机Slave和连接通道Interconnect等基本器件搭建而成,AXI 总线共有写地址、写数据、写回应、读地址、读数据等5个独立通道,主机Master分别通过写地址、写数据、写回应、读地址、读数据通道实现对从机Slave的数据读写与回复等。
本发明一示例性实施例提供了一种基于SoC芯片的AXI总线协议访问权限控制方法,图2是本发明示例性实施例中一种基于SoC芯片的AXI总线协议访问权限控制方法的流程示意图;如图2所示,所述基于SoC芯片的AXI总线协议访问权限控制方法包括以下步骤:
步骤S21:接收至少一主机发送的访问请求;其中,所述主机对应SoC芯片上相互隔离的多个应用域中的一个,所述访问请求包括待访问从机的地址信息及至少一访问信息;
在应用AXI总线协议访问权限控制方法的车辆系统中,SoC芯片通常根据需求被设置成相互隔离的多个应用域,应用域即控制车辆的某一大功能模块的电子电气架构的集合,每个域由域控制器进行统一的控制,典型的划分方式如将全车的电子电气架构分为五个域:动力域、车身域、底盘域、座舱域和自动驾驶域,每个应用域访问功能模块或存储介质的过程对应一个主机-从机(master-slave)访问机制。主从访问机制通过基于AXI总线协议发送及接收访问请求来实现,主机发出的访问请求可以是根据车辆系统的控制指令自动发出的请求信号,也可以是通过人机交互模块收集到的请求信号;访问请求可以是从特定从机中读取数据的请求信号,也可以是向特定从机写入数据的请求信号。一般而言,访问请求包括待访问从机的地址信息及至少一访问信息;其中待访问从机的地址信息用于确定所访问的对象,访问信息用于实现访问该从机的目的,比如从该从机中读取数据或向该从机写入数据;可以理解,一次读地址事件可能会关联多个读数据事件,即主机向从机发送的一个访问信号可以实现包含读取数据和写入数据的多个访问目的,相应地,访问请求则包括多个访问信息。
步骤S23:通过AXI总线协议的地址通道根据预设的访问权限规则判断所述主机是否具有对所述从机的访问权限;
主机对从机的访问需要经过控制器来对访问权项进行判别,控制器中存储有预先设置的各主机对从机的访问权项规则,当控制器接收到主机的访问请求时,首先解析访问请求包括的待访问从机的地址信息,其中每个访问请求所包含的从机地址信息可以是一个也可以是多个,控制器在解析到地址信息后便可以确定具体的访问对象,其次根据预先设置的访问规则判别主机对该从机是否具有访问权项,若具有访问权项,则允许主机通过读数据通道或写数据通道访问该从机,即继续执行后续的访问步骤;若不具有访问权项,则可以向所述主机发送握手信号。示例性地,预设的访问权限规则可以是各主机与从机一对一的访问权限,也可以是一对多、多对一或多对多的访问权项;此外,在主机与从机一对多、多对一及多对多的访问权项规则下,还可以设置同一主机对多个从机的同时访问或依次访问的规则,或者多个主机对同一从机的同时访问或依次访问的规则;简言之,预设的访问权限规则可以根据实际需要设置为多种形式,本方案对此并不做任何限制性说明。
在另一示例性实施例中,步骤S23还可以包括:
解析所述访问请求的类别;其中,所述访问请求的类别包括读数据访问请求及写数据访问请求;
以及在判定所述访问请求读数据请求时,通过AXI总线协议的读地址通道根据预设的访问权限规则判断所述主机是否具有对所述从机的读取数据权限;以及在判定所述访问请求为写数据访问请求时,通过AXI总线协议的写地址通道根据预设的访问权限规则判断所述主机是否具有对所述从机的写入数据权限。
详细而言,AXI总线协议的地址通道包括读地址通道及写地址通道,则所述访问权项规则可以包括读数据权限和写数据权限。在一示例性实施例中读地址通道与写地址通道的结构示意图分别如图3及图4所示,读地址通道用于传输读操作的地址与对应控制信息,写地址通道用于传输写操作的地址与对应的控制信息。可以理解,在访问请求同时包含读数据请求和写数据请求时,需要分别判断读取数据权限及写入数据权限。
步骤S25:若具有访问权限,则控制所述主机通过所述AXI总线协议的数据通道根据所述至少一访问信息访问所述从机;
在图3及图4所示的结构示意图中,AXI总线协议中读地址通道与读数据通道、写地址通道与写数据通道分别为独立的数据通道,读数据通道及写数据通道用来判别该主机是否具有对从机的读取或写入权限,而读数据通道及写数据通道用于实现对主机对从机中数据的读取或将主机中的数据写入从机。因此,信息访问可以是读取从机中特定数据的信息,也可以是向从机写入特定数据的信息。
在一示例性实施例中具有访问权限的数据读取进程如图5所示,访问请求为读取数据请求,则控制所述主机通过所述AXI总线协议的数据通道根据所述至少一访问信息访问所述从机可以包括:控制主机通过所述AXI总线协议的读数据通道根据所述至少一数据读取信息读取所述从机中的特定数据;在另一示例性实施例中,访问请求为写入数据请求,则控制所述主机通过所述AXI总线协议的数据通道根据所述至少一访问信息访问所述从机可以包括:控制主机通过所述AXI总线协议的下写读数据通道根据所述至少一数据写入信息向所述从机写入特定数据;在另一示例性实施例中,访问请求既包括读取数据请求也包括写入数据请求,则所述方法既包含控制主机通过所述AXI总线协议的读数据通道根据所述至少一数据读取信息读取所述从机中的特定数据,也包含控制主机通过所述AXI总线协议的写读数据通道根据所述至少一数据写入信息向所述从机写入特定数据。
在一示例性实施例中,基于SoC芯片的AXI总线协议访问权限控制方法还可以包括:若判断所述主机不具有对从机的访问权限,则向所述主机发送握手信号。示例性地,一种不具有访问权限的数据读取进程如图6所示。当控制器判别主机不具有访问权限或检测当前具有的访问权限变更为无访问权限,即发生非法访问时,主机-控制器侧通过控制器代替总线来发送握手信号将传输正常进行下去,保证主机不会因隔离而挂死,控制器从机侧通过控制从机无法接收到访问信息而实现隔离。
在一个示例性实施例中,读地址和读数据均通过各自的握手机制进行数据交互,控制器分别对读地址通道和读数据通道进行不同的机制。当读地址通道发出非法访问时,控制器对master侧回握手信号Read_Address_Ready并对slave侧不发送握手信号,使得master侧的错误访问不会成功到达slave侧,从而实现物理隔离。对于读数据通道,控制器对master回Read_data_ready信号同时挡住slave传递过来的数据,以实现两侧物理隔离。
步骤S27:在检测到触发所述访问权限变更为无访问权限的信号时,控制所述主机终止通过地址通道访问所述从机,并通过读数据通道按照预设数量向所述主机或所述从机发送数据。
在一示例性实施例中,SoC芯片中预先设置有多个主机之间的访问优先级顺序,则触发所述访问权限变更为无访问权限的信号包括:接收到更高优先级的主机发送的访问请求;例如前述的主驾驶位对应的主机发送对任一从机的访问请求时,则终止其他主机对该从机的访问。在另一示例性实施例中,触发所述访问权限变更为无访问权限的信号包括:接收到所述主机发送的终止访问请求信号;例如根据影音娱乐应用域对应的主机向存储介质发送的读取数据请求进行多媒体播放的进程中,主机再次向存储介质发送出停多媒体播放的请求信号,则控制器根据该信号控制终止对从机的访问。
概括而言,主机对从机的访问从发出访问请求到完成访问结果系一个完整的流程,其以读取到目标数据或者将目标数据写入从机为最终结果。而在实际应用中往往在访问的过程中存在一些阻断因素,例如控制器检测到主机并不具备对从机的访问权限,或是在主机的访问过程中具有更高访问权限的另一主机访问该从机,从而导致前一主机的访问权限终止,或者主机在访问的过程中发出了终止访问的请求信号,同样可能导致访问权限的终止。而一旦发生访问权限终止的情形,主机便无法获取到待返回的数据,访问进程便可能隔离而挂死,从而阻碍系统的正常运行。因此,在不具有范围权限时,为使得主机仍能够接收到待返回的数据,或是从机能够接收的待写入的数据,从而保证访问进程的完整结束及系统的正常运行,一方面根据访问权限变更为无访问权限的触发信号控制所述主机终止对从机的访问,另一方面按照特定的数量(如主机访问数据的数量)向主机或从机发送随机数据,以保证访问进程的完整运行结束。举例言之,在读取数据进程中,通过读数据通道按照未读取数据的数量向主机发送随机数据;在写入数据进程中,通过写数据通道按照未写入数据的数量向从机发送随机数据;可以理解,在同时包含读取数据及写入数据的访问进程中,则需要同时按照未读取数据的数量向主机发送随机数据,及按照未写入数据的数量向从机发送随机数据。
在另一示例性实施例中,一次读地址事件关联多个读数据事件,即访问请求中包含读取多个数据的信息,则在发生非法访问时需要先解析存在于AXI协议中数据的数量并确定当前已经传输数据的数量。根据解析的数据数量分别回Read_data_ready信号实现握手机制,直到传输最后一个数据时回Read_Data_Ready和Read_Data_Last信号。通过上述方法在进行硬件隔离的能够实现master不会应为发起非法访问而产生挂死的情形,同时保护slave端的数据不被访问。
在一示例性实施例中,所述基于SoC芯片的AXI总线协议访问权限控制方法还可以包括:在车辆系统冷启动后,首先由系统最高权限的域发起总线访问,在硬件访问权限控制器中写入各个应用域的访问权限并进行权限管控。该方法通过对总线访问进行权限管控,提高总线传输数据的有效性,当发生错误后进行安全隔离,提高系统的安全性。
本发明另一示例性实施例提供了一种基于SoC芯片的AXI总线协议访问权限控制方法,包括:
至少一主机向控制器发送访问请求;其中,所述主机对应SoC芯片上相互隔离的多个应用域中的一个,所述访问请求包括待访问从机的地址信息及至少一访问信息;
控制器接收所述访问请求,并通过地址通道根据预设的访问权限规则判断所述主机是否具有对所述从机的访问权限;在具有访问权限时控制所述主机通过数据通道根据所述至少一访问信息访问所述从机;
以及在检测到触发所述访问权限变更为无访问权限的信号时,控制所述主机终止通过地址通道访问所述从机,并通过所述数据通道按照预设数量向所述主机或所述从机发送数据。
本发明另一示例性实施例提供了一种基于SoC芯片的AXI总线协议访问权限控制装置,图7是本发明一示例性实施例中基于SoC芯片的AXI总线协议访问权限控制装置的结构示意图;如图7所示,基于SoC芯片的AXI总线协议访问权限控制装置包括:
请求模块70,用于接收至少一主机发送的访问请求;其中,所述主机对应SoC芯片上相互隔离的多个应用域中的一个,所述访问请求包括待访问从机的地址信息及至少一访问信息;
判断模块72,用于通过AXI总线协议的地址通道根据预设的访问权限规则判断所述主机是否具有对所述从机的访问权限;
访问模块74,用于在具有访问权限时控制所述主机通过所述AXI总线协议的数据通道根据所述至少一访问信息访问所述从机;
控制模块76,用于在检测到触发所述访问权限变更为无访问权限的信号时,控制所述主机终止通过地址通道访问所述从机,并通过所述数据通道按照预设数量向所述主机或所述从机发送数据。
本发明另一示例性实施例提供了一种基于SoC芯片的AXI总线协议访问权限控制系统,包括:
至少一主机,用于向控制器发送访问请求;其中,所述主机对应SoC芯片上相互隔离的多个应用域中的一个,所述访问请求包括待访问从机的地址信息及至少一访问信息;
控制器,用于接收所述访问请求,并通过地址通道根据预设的访问权限规则判断所述主机是否具有对所述从机的访问权限;在具有访问权限时控制所述主机通过数据通道根据所述至少一访问信息访问所述从机;以及在检测到触发所述访问权限变更为无访问权限的信号时,控制所述主机终止通过地址通道访问所述从机,并通过所述数据通道按照预设数量向所述主机或所述从机发送数据。
上述装置中各模块/单元的具体细节已经在对应的方法部分进行了详细的描述,此处不再赘述。应当注意,尽管在上文详细描述中提及了用于动作执行的设备的若干模块或者单元,但是这种划分并非强制性的。实际上,根据本发明的实施方式,上文描述的两个或更多模块或者单元的特征和功能可以在一个模块或者单元中具体化。反之,上文描述的一个模块或者单元的特征和功能可以进一步划分为由多个模块或者单元来具体化。
除上述方法和设备以外,本发明的实施例还可以是计算机程序产品,其包括计算机程序指令,所述计算机程序指令在被处理器运行时使得所述处理器执行本说明书上述“示例性方法”部分中描述的根据本发明各种实施例的方法中的步骤。
所述计算机程序产品可以以一种或多种程序设计语言的任意组合来编写用于执行本发明实施例操作的程序代码,所述程序设计语言包括面向对象的程序设计语言,诸如Java、C++等,还包括常规的过程式程序设计语言,诸如C语言或类似的程序设计语言。程序代码可以完全地在用户计算设备上执行、部分地在用户设备上执行、作为一个独立的软件包执行、部分在用户计算设备上部分在远程计算设备上执行、或者完全在远程计算设备或服务器上执行。
本发明的另一实施方式提供了一种电子设备,可以用于执行本示例实施方式中所述方法全部或者部分步骤。所述装置包括:至少一个处理器;以及与所述至少一个处理器通信连接的存储器;其中,所述存储器存储有可被所述至少一个处理器执行的指令,所述指令被所述至少一个处理器执行,以使所述至少一个处理器能够执行本说明书上述“示例性方法”中描述的根据本发明各种实施例的方法中的步骤。
本发明的另一实施方式提供了一种计算机可读存储介质,其上存储有计算机程序指令,所述计算机程序指令在被处理器运行时使得所述处理器执行本说明书上述“示例性方法”中描述的根据本发明各种实施例的方法中的步骤。
所述计算机可读存储介质可以采用一个或多个可读介质的任意组合。可读介质可以是可读信号介质或者可读存储介质。可读存储介质例如可以包括但不限于电、磁、光、电磁、红外线、或半导体的系统、装置或器件,或者任意以上的组合。可读存储介质的更具体的例子(非穷举的列表)包括:具有一个或多个导线的电连接、便携式盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦式可编程只读存储器(EPROM或闪存)、光纤、便携式紧凑盘只读存储器(CD-ROM)、光存储器件、磁存储器件、或者上述的任意合适的组合。
以上结合具体实施例描述了本发明的基本原理,但是,需要指出的是,在本发明中提及的优点、优势、效果等仅是示例而非限制,不能认为这些优点、优势、效果等是本发明的各个实施例必须具备的。另外,上述公开的具体细节仅是为了示例的作用和便于理解的作用,而非限制,上述细节并不限制本发明为必须采用上述具体的细节来实现。
本发明中涉及的器件、装置、设备、系统的方框图仅作为例示性的例子并且不意图要求或暗示必须按照方框图示出的方式进行连接、布置、配置。如本领域技术人员将认识到的,可以按任意方式连接、布置、配置这些器件、装置、设备、系统。诸如“包括”、“包含”、“具有”等等的词语是开放性词汇,指“包括但不限于”,且可与其互换使用。这里所使用的词汇“或”和“和”指词汇“和/或”,且可与其互换使用,除非上下文明确指示不是如此。这里所使用的词汇“诸如”指词组“如但不限于”,且可与其互换使用。
本领域技术人员在考虑说明书及实践这里公开的发明后,将容易想到本发明的其它实施方案。本发明旨在涵盖本发明的任何变型、用途或者适应性变化,这些变型、用途或者适应性变化遵循本发明的一般性原理并包括本发明未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的,本发明的真正范围和精神由下面的权利要求指出。
应当理解的是,本发明并不局限于上面已经描述并在附图中示出的精确结构,并且可以在不脱离其范围进行各种修改和改变。本发明的范围仅由所附的权利要求来限制。
Claims (11)
1.一种基于SoC芯片的AXI总线协议访问权限控制方法,其特征在于,包括:
接收至少一主机发送的访问请求;其中,所述主机对应SoC芯片上相互隔离的多个应用域中的一个,所述访问请求包括待访问从机的地址信息及至少一访问信息;
通过AXI总线协议的地址通道根据预设的访问权限规则判断所述主机是否具有对所述从机的访问权限,所述访问权限规则存储于控制器中;
若具有访问权限,则根据所述控制器控制所述主机通过所述AXI总线协议的数据通道根据所述至少一访问信息访问所述从机;
在检测到触发所述访问权限变更为无访问权限的信号时,基于握手机制,根据所述控制器控制所述主机终止通过地址通道访问所述从机,并通过所述数据通道按照预设数量向所述主机或所述从机发送数据,所述数据包括除针对所述访问请求产生的数据之外的数据。
2.根据权利要求1所述的基于SoC芯片的AXI总线协议访问权限控制方法,其特征在于,SoC芯片中预先设置有多个主机之间的访问优先级顺序,则触发所述访问权限变更为无访问权限的信号包括:
接收到更高优先级的主机发送的访问请求。
3.根据权利要求1所述的基于SoC芯片的AXI总线协议访问权限控制方法,其特征在于,触发所述访问权限变更为无访问权限的信号包括:
接收到所述主机发送的终止访问请求信号。
4.根据权利要求1所述的基于SoC芯片的AXI总线协议访问权限控制方法,其特征在于,还包括:
若所述主机不具有对所述从机的访问权限,则根据所述主机与所述从机之间的握手机制向所述主机发送握手信号。
5.根据权利要求1所述的基于SoC芯片的AXI总线协议访问权限控制方法,其特征在于,所述访问请求为数据读取请求,则所述通过所述数据通道按照预设数量向所述主机或所述从机发送数据包括:
通过读数据通道按照未访问数据的数量向所述主机发送随机数据。
6.根据权利要求1所述的基于SoC芯片的AXI总线协议访问权限控制方法,其特征在于,所述访问请求为数据写入请求,则所述通过所述数据通道按照预设数量向所述主机或所述从机发送数据包括:
通过写数据通道按照未写入数据的数量向所述从机发送随机数据。
7.一种基于SoC芯片的AXI总线协议访问权限控制方法,其特征在于,包括:
至少一主机向控制器发送访问请求;其中,所述主机对应SoC芯片上相互隔离的多个应用域中的一个,所述访问请求包括待访问从机的地址信息及至少一访问信息;
控制器接收所述访问请求,并通过地址通道根据预设的访问权限规则判断所述主机是否具有对所述从机的访问权限,所述访问权限规则存储于控制器中;在具有访问权限时,根据所述控制器控制所述主机通过数据通道根据所述至少一访问信息访问所述从机;
以及在检测到触发所述访问权限变更为无访问权限的信号时,基于握手机制,根据所述控制器控制所述主机终止通过地址通道访问所述从机,并通过所述数据通道按照预设数量向所述主机或所述从机发送数据,所述数据包括除针对所述访问请求产生的数据之外的数据。
8.一种基于SoC芯片的AXI总线协议访问权限控制装置,其特征在于,包括:
请求模块,用于接收至少一主机发送的访问请求;其中,所述主机对应SoC芯片上相互隔离的多个应用域中的一个,所述访问请求包括待访问从机的地址信息及至少一访问信息;
判断模块,用于通过AXI总线协议的地址通道根据预设的访问权限规则判断所述主机是否具有对所述从机的访问权限,所述访问权限规则存储于控制器中;
访问模块,用于在具有访问权限时,根据所述控制器控制所述主机通过所述AXI总线协议的数据通道根据所述至少一访问信息访问所述从机;
控制模块,用于在检测到触发所述访问权限变更为无访问权限的信号时,基于握手机制,根据所述控制器控制所述主机终止通过地址通道访问所述从机,并通过所述数据通道按照预设数量向所述主机或所述从机发送数据,所述数据包括除针对所述访问请求产生的数据之外的数据。
9.一种基于SoC芯片的AXI总线协议访问权限控制系统,其特征在于,包括:
至少一主机,用于向控制器发送访问请求;其中,所述主机对应SoC芯片上相互隔离的多个应用域中的一个,所述访问请求包括待访问从机的地址信息及至少一访问信息;
控制器,用于接收所述访问请求,并通过地址通道根据预设的访问权限规则判断所述主机是否具有对所述从机的访问权限,所述访问权限规则存储于控制器中;在具有访问权限时,根据所述控制器控制所述主机通过数据通道根据所述至少一访问信息访问所述从机;以及在检测到触发所述访问权限变更为无访问权限的信号时,基于握手机制,根据所述控制器控制所述主机终止通过地址通道访问所述从机,并通过所述数据通道按照预设数量向所述主机或所述从机发送数据,所述数据包括除针对所述访问请求产生的数据之外的数据。
10.一种电子设备,其特征在于,包括:
至少一个处理器;以及与所述至少一个处理器通信连接的存储器;其中,所述存储器存储有被所述至少一个处理器执行的指令,所述指令被所述至少一个处理器执行,以使所述至少一个处理器能够执行如权利要求1-7任一项所述的基于SoC芯片的AXI总线协议访问权限控制方法。
11.一种计算机可读存储介质,存储有计算机程序,其特征在于,所述计算机程序被处理器执行时实现如权利要求1-7任一项所述的基于SoC芯片的AXI总线协议访问权限控制方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211276474.XA CN115357926B (zh) | 2022-10-19 | 2022-10-19 | 基于SoC芯片的AXI总线协议访问权限控制方法及装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211276474.XA CN115357926B (zh) | 2022-10-19 | 2022-10-19 | 基于SoC芯片的AXI总线协议访问权限控制方法及装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN115357926A CN115357926A (zh) | 2022-11-18 |
CN115357926B true CN115357926B (zh) | 2023-03-24 |
Family
ID=84008398
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211276474.XA Active CN115357926B (zh) | 2022-10-19 | 2022-10-19 | 基于SoC芯片的AXI总线协议访问权限控制方法及装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115357926B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR3142569A1 (fr) * | 2022-11-25 | 2024-05-31 | STMicroelectronics (Grand Ouest) SAS | Procédé de gestion de l’isolation de ressources d’un système sur puce, et système sur puce correspondant. |
CN115599025B (zh) * | 2022-12-12 | 2023-03-03 | 南京芯驰半导体科技有限公司 | 芯片阵列的资源成组控制系统、方法及存储介质 |
CN115659379B (zh) * | 2022-12-15 | 2023-04-28 | 芯动微电子科技(珠海)有限公司 | 一种总线访问权限控制方法及装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101937412B (zh) * | 2010-09-14 | 2013-03-20 | 硅谷数模半导体(北京)有限公司 | 一种片上系统及其访问方法 |
CN102508808B (zh) * | 2011-11-14 | 2014-07-16 | 北京北大众志微系统科技有限责任公司 | 一种实现主芯片与扩展芯片通信的系统及方法 |
CN106708671A (zh) * | 2015-11-17 | 2017-05-24 | 深圳市中兴微电子技术有限公司 | 一种片上系统总线行为检测方法和装置 |
CN107911391A (zh) * | 2017-12-14 | 2018-04-13 | 天津光电通信技术有限公司 | 一种基于fpga的axi协议与spi协议转换的方法 |
CN110688328B (zh) * | 2019-09-27 | 2023-03-14 | 山东华芯半导体有限公司 | 一种axi总线分主机映射集的可配置重映射实现方法 |
-
2022
- 2022-10-19 CN CN202211276474.XA patent/CN115357926B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN115357926A (zh) | 2022-11-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN115357926B (zh) | 基于SoC芯片的AXI总线协议访问权限控制方法及装置 | |
US6141715A (en) | Method and system for avoiding live lock conditions on a computer bus by insuring that the first retired bus master is the first to resubmit its retried transaction | |
US7219178B2 (en) | Bus deadlock avoidance | |
US6820152B2 (en) | Memory control device and LSI | |
KR100480605B1 (ko) | 네트워크 제어기의 송신부 버퍼 및 수신부 버퍼를제어하는 방법 및 네트워크 제어기 | |
US20150234759A1 (en) | Method and apparatus using high-efficiency atomic operations | |
US9003092B2 (en) | System on chip bus system and a method of operating the bus system | |
US20020126660A1 (en) | Effective bus utilization using multiple buses and multiple bus controllers | |
CN115454897A (zh) | 一种改善处理器总线仲裁机制的方法 | |
JP2001229072A (ja) | マイクロコントローラのデュアルポートram動作用の衝突検出 | |
CN117009266A (zh) | 一种握手协议总线仲裁模块及片上系统 | |
JPH06139207A (ja) | システムバス制御方式 | |
JP2001282631A (ja) | 書き込みデータの破壊を制限する方法及びシステムとpciバス・システム | |
JP2004194014A (ja) | バス制御装置及び情報処理システム | |
US20240160598A1 (en) | Processing system, related integrated circuit, device and method | |
US8397006B2 (en) | Arbitration scheme for accessing a shared resource | |
CN100419722C (zh) | 用于生成伪授予信号的仲裁器、系统和方法 | |
CN116340239A (zh) | 基于相同传输标识符的突发传输访问隔离方法及装置 | |
CN117149278B (zh) | 一种命令处理系统、控制方法及主机设备 | |
EP1984943B1 (en) | Selective transaction request processing at an interconnect during a lockout | |
JP4788004B2 (ja) | 情報処理装置、pciバス制御方法、およびpciバス制御プログラム | |
CN117097576B (zh) | 一种面向功能安全的axi总线防火墙 | |
KR20070050214A (ko) | 버스 시스템에서 마스터들의 중재를 위한 시스템 및 방법 | |
KR0146521B1 (ko) | 멀티프로세서 시스템에 있어서의 버스프로토콜 제어기와 데이타 전송방법 | |
CN118363666A (zh) | 一种硬件管理方法、系统、装置、电子设备及计算机介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |