CN115344435A - 一种多通道复位控制方法、装置及电子设备 - Google Patents
一种多通道复位控制方法、装置及电子设备 Download PDFInfo
- Publication number
- CN115344435A CN115344435A CN202210998599.7A CN202210998599A CN115344435A CN 115344435 A CN115344435 A CN 115344435A CN 202210998599 A CN202210998599 A CN 202210998599A CN 115344435 A CN115344435 A CN 115344435A
- Authority
- CN
- China
- Prior art keywords
- reset
- channel
- state
- target register
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/1608—Error detection by comparing the output signals of redundant hardware
- G06F11/1625—Error detection by comparing the output signals of redundant hardware in communications, e.g. transmission, interfaces
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/14—Error detection or correction of the data by redundancy in operation
- G06F11/1402—Saving, restoring, recovering or retrying
- G06F11/1415—Saving, restoring, recovering or retrying at system level
- G06F11/1441—Resetting or repowering
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Communication Control (AREA)
Abstract
本申请公开了一种多通道复位控制方法、装置及电子设备,所述方法包括:接收外部设备发送的复位触发请求信息,获取所述复位触发请求信息中携带的待复位通道的标识信息;确定所述标识信息的待复位通道对应的目标寄存器,将所述目标寄存器置为复位状态;当控制逻辑工作在所述待复位通道时,读取所述目标寄存器为复位状态,对所述待复位通道进行复位处理。降低了控制逻辑处理通道复位的复杂度,避免了通道复位带来的性能下降的问题。复位触发请求信息到来时,将对应通道目标寄存器置为复位状态,由电子设备根据控制逻辑对应通道的当前复位状态寄存器来完成通道的复位,每个通道复位不会被前级复位阻塞,解决了多通道复位的时间较长的问题。
Description
技术领域
本申请涉及硬件芯片技术领域,尤其涉及一种多通道复位控制方法、装置及电子设备。
背景技术
在高速串行计算机扩展总线标准pcie sriov虚拟化技术下,一个根用户pcieroot设备下会虚拟出多个独立的功能function,该技术要求支持功能级重置flr(functionlevel reset),当其中一个功能通道(以下简称通道)复位时,其它通道可以独立不受影响,保证通道间的安全隔离。完整的虚拟化技术除了通道的虚拟化外,还需要io设备的虚拟化,而半虚拟化抽象层virtio是io设备的一种半虚拟化技术,sriov+virtio可以构成一个完整的虚拟化解决方案。相应的virtio也需要区分不同的通道,flr要求在100ms内完成复位,相应的virtio的当前功能队列也需要在100ms内完成所有通道的复位。
相关技术中,当通道分时复用的时候,复位没有工作在当前这个需要复位通道,复位到来的情况下,一种做法是强行插入到当前控制,会导致当前工作的通道部分控制会短暂暂停,导致通道传输性能下降,等待上述通道复位完成后,暂停通道再继续工作,这种方式增加了装置控制出错的概率,增加了整个控制逻辑的复杂度,需要有专门的暂停以及恢复控制。另一种做法是发现没有工作在当前待复位通道时就会缓存等待,等工作通道切换到需要复位的通道时再执行复位,当同时存在多个复位触发请求信息时,复位在芯片内部就会进行串行的排队,如果前一个复位一直没有执行就会导致后一个没办法执行,复位执行时间较长。
发明内容
本申请实施例提供了一种多通道复位控制方法、装置及电子设备,用以解决现有技术中的复位控制方法控制逻辑复杂度高、通道传输性能下降、多通道复位执行时间较长的问题。
本申请提供了一种通道复位控制方法,所述方法包括:
接收外部设备发送的复位触发请求信息,获取所述复位触发请求信息中携带的待复位通道的标识信息;
确定所述标识信息的待复位通道对应的目标寄存器,将所述目标寄存器置为复位状态;
当控制逻辑工作在所述待复位通道时,读取所述目标寄存器为复位状态,对所述待复位通道进行复位处理。
进一步地,所述方法还包括:
对所述待复位通道进行复位处理之后,将所述目标寄存器置为释放状态。
进一步地,所述方法还包括:
获取当前的复位场景信息;其中,所述复位场景信息包括通道并行场景信息和通道复用场景信息;
若所述当前的复位场景信息为通道复用场景信息,当控制逻辑工作在所述待复位通道时,读取所述目标寄存器为复位状态,对所述待复位通道进行复位处理;
若所述当前的复位场景信息为通道并行场景信息,直接对所述待复位通道进行复位处理。
进一步地,所述确定所述标识信息的待复位通道对应的目标寄存器之前,所述方法还包括:
分别为各个通道配置各自对应比特位的复位状态寄存器。
进一步地,所述对所述待复位通道进行复位处理包括:
对所述待复位通道的传输数据和对应的控制信息进行复位处理。
另一方面,本申请提供了一种多通道复位控制装置,所述装置包括:
接收模块,用于接收外部设备发送的复位触发请求信息,获取所述复位触发请求信息中携带的待复位通道的标识信息;
确定模块,用于确定所述标识信息的待复位通道对应的目标寄存器,将所述目标寄存器置为复位状态;
复位模块,用于当控制逻辑工作在所述待复位通道时,读取所述目标寄存器为复位状态,对所述待复位通道进行复位处理。
进一步地,所述确定模块,还用于对所述待复位通道进行复位处理之后,将所述目标寄存器置为释放状态。
进一步地,所述装置还包括:
配置模块,用于分别为各个通道配置各自对应比特位的复位状态寄存器。
进一步地,所述复位模块,具体用于对所述待复位通道的传输数据和对应的控制信息进行复位处理。
在一方面,本申请提供了一种电子设备,包括现场可编程门阵列FPGA,在所述FPGA上通过数字电路的方式实现上述任一项所述的方法步骤。
本申请提供了一种多通道复位控制方法、装置及电子设备,所述方法包括:接收外部设备发送的复位触发请求信息,获取所述复位触发请求信息中携带的待复位通道的标识信息;确定所述标识信息的待复位通道对应的目标寄存器,将所述目标寄存器置为复位状态;当控制逻辑工作在所述待复位通道时,读取所述目标寄存器为复位状态,对所述待复位通道进行复位处理。
上述的技术方案具有如下优点或有益效果:
本申请中,接收到外部设备发送的复位触发请求信息后,根据复位触发请求信息中携带的待复位通道的标识信息,确定待复位通道对应的目标寄存器,并将目标寄存器置为复位状态,当控制逻辑工作在待复位通道时,读取目标寄存器为复位状态,对待复位通道进行复位处理,当控制逻辑没有工作在待复位通道时,则不对该待复位通道进行复位处理,而外部复位触发请求者感知不到复位是否真正完成,复位触发请求信息发出经过非常微小的数字电路延时到电子设备的复位控制模块后即认为复位已经完成,无论何种情况下,复位都是一个稳定固定及微小的延时,没有任何阻塞。相较于复位没有工作在当前待复位通道,复位触发请求信息到来的情况下强行插入到当前控制的方案,不需要对通道控制进行暂停及再继续工作,降低了控制逻辑处理通道复位的复杂度,避免了通道复位带来的传输性能下降的问题。另一方面待复位通道存在对应的目标寄存器,复位触发请求信息到来时,将目标寄存器置为复位状态,由电子设备根据控制逻辑对应通道的当前复位状态寄存器来完成通道的复位,每个通道复位不会被前级复位阻塞,解决了多通道复位的时间较长的问题。
附图说明
为了更清楚地说明本申请实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简要介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域的普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本申请提供的通道复位控制过程示意图;
图2为本申请提供的自清零场景示意图;
图3为本申请提供的读清零场景示意图;
图4为本申请提供的通道复位控制流程图;
图5为本申请提供的读清零控制复位逻辑示意图;
图6为本申请提供的自清零控制复位逻辑示意图;
图7为本申请提供的复位控制在硬件上的实现结构图;
图8为本申请提供的通道复位控制流程图;
图9为本申请提供的复位自清零模式装配图;
图10为本申请提供的复位读清零模式装配图;
图11为本申请提供的通道复位控制装置结构示意图。
具体实施方式
下面将结合附图对本申请作进一步地详细描述,显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例,都属于本申请保护的范围。
图1为本申请提供的通道复位控制过程示意图,该过程包括:
S101:接收外部设备发送的复位触发请求信息,获取所述复位触发请求信息中携带的待复位通道的标识信息。
S102:确定所述标识信息的待复位通道对应的目标寄存器,将所述目标寄存器置为复位状态。
S103:当通道控制逻辑工作在所述待复位通道时,读取所述目标寄存器为复位状态,对所述待复位通道进行复位处理。
S104:对待复位通道进行复位处理之后,将目标寄存器置为释放状态。
本申请提供的通道复位控制方法应用于电子设备,该电子设备可以是PC、平板电脑等设备,也可以是服务器。
电子设备接收外部设备发送的复位触发请求信息,外部设备例如是复位触发器,复位触发请求信息由复位触发器发送至电子设备。复位触发请求信息中携带待复位通道的标识信息,用以指示电子设备对哪个通道进行复位处理。
电子设备分别为各个通道配置各自对应比特位的复位状态寄存器。其中,可以采用位图bitmap的方式标识多通道复位,每个比特bit位代表一个通道,如果有N个通道,则对应N比特位的复位状态寄存器。复位状态寄存器用于存储对应通道的状态,通道的状态包括复位状态和释放状态。例如复位状态用1表示,释放状态用0表示。复位状态指示对通道进行复位处理,复位处理之后复位状态寄存器置为释放状态,释放状态指示不对通道进行复位处理。
电子设备接收外部设备发送的复位触发请求信息,获取复位触发请求信息中携带的待复位通道的标识信息之后,根据分别为各个通道配置各自对应比特位的复位状态寄存器,确定标识信息的待复位通道对应的复位状态寄存器,为便于描述准确,本申请中,将标识信息的待复位通道对应的复位状态寄存器称为目标寄存器。电子设备将目标寄存器置为复位状态,以复位状态用1表示,释放状态用0表示为例,则将目标寄存器中的状态标志位置为1。
当控制逻辑工作在待复位通道时,读取目标寄存器为复位状态,此时对待复位通道进行复位处理。对待复位通道进行复位处理之后,将目标寄存器置为释放状态。还以复位状态用1表示,释放状态用0表示为例,对待复位通道进行复位处理之后,将目标寄存器中的状态标志位置为0。当再次接收到待复位通道的复位触发请求信息时,再将目标寄存器中的状态标志位置为1。
本申请中,接收到外部设备发送的复位触发请求信息后,根据复位触发请求信息中携带的待复位通道的标识信息,确定待复位通道对应的目标寄存器,并将目标寄存器置为复位状态,当控制逻辑工作在待复位通道时读取目标寄存器为复位状态,对待复位通道进行复位处理。相较于复位没有工作在当前待复位通道,复位触发请求信息到来的情况下强行插入到当前控制的方案,不需要对通道控制进行暂停及再继续工作,降低了控制逻辑处理通道复位的复杂度,避免了通道复位带来的传输性能下降的问题。另一方面待复位通道存在对应的目标寄存器,复位触发请求信息到来时,将目标寄存器置为复位状态,由电子设备根据控制逻辑对应通道的当前复位状态寄存器来完成通道的复位,每个通道复位不会被前级复位阻塞,解决了多通道复位的时间较长的问题。
复位场景信息包括通道并行场景信息和通道复用场景信息,本申请提供了一个标准的多通道复位方案,标准化硬件控制,达到在不同场景下的多通道的灵活适配。本申请中,所述方法还包括:
获取当前的复位场景信息;其中,所述复位场景信息包括通道并行场景信息和通道复用场景信息;
若所述当前的复位场景信息为通道复用场景信息,当控制逻辑工作在所述待复位通道时,读取所述目标寄存器为复位状态,对所述待复位通道进行复位处理;
若所述当前的复位场景信息为通道并行场景信息,直接对所述待复位通道进行复位处理。
若当前的复位场景信息为通道复用场景信息,一套控制逻辑会控制多个通道,电子设备接收到复位触发请求信息之后,首先获取复位触发请求信息中携带的待复位通道的标识信息,确定标识信息的待复位通道对应的目标寄存器,将目标寄存器置为复位状态。然后当控制逻辑工作在待复位通道时,读取目标寄存器为复位状态,对待复位通道进行复位处理。当控制逻辑没有工作在待复位通道时,不会强制对待复位通道进行复位处理,保证了控制逻辑对其它通道的正常控制功能。并且控制逻辑工作在待复位通道时,读取目标寄存器为复位状态,对待复位通道进行复位处理,可以实现通道的精准复位。
对于通道并行场景信息,一般一套控制逻辑会控制一个通道,当接收复位触发请求信息,获取复位触发请求信息中携带的待复位通道的标识信息之后,因为是并行场景,控制逻辑工作在待复位通道,因为不存在通道的复用,此时可以直接对待复位通道进行复位处理。在通道并行场景,通道复位不会影响其它通道的控制,因此直接对待复位通道进行复位处理,可以保证其它通道的正常功能以及保证通道的精准复位,对其它通道没有任何影响。
其中,对待复位通道进行复位处理包括:对待复位通道的传输数据和对应的控制信息进行复位处理。
无论是通道并行场景还是通道复用场景,每一个通道存在对应的控制信息,复位处理既包括对待复位通道的传输数据的复位处理,也包括对控制信息的复位处理。
本申请提供的通道复位控制方法,对于通道并行场景,其收到复位触发请求信息之后可直接对待复位通道进行复位处理。对于通道复用场景,其收到复位触发请求信息之后,若控制逻辑当前工作在待复位通道,可直接对待复位通道进行复位处理;否则在下一时钟周期内可以完成对待复位通道进行复位处理。因此,本申请提供了一种多通道快速复位的控制方案。对于多通道复位,只有当控制逻辑工作在待复位通道,且待复位通道对应的目标寄存器为复位状态时,对待复位通道进行复位处理。实现了各个通道复位之间的安全隔离,准确复位当前通道的控制信息而不影响其它通道。本申请提供的多通道复位控制方法支持通道复用和通道并行两种场景。
本申请提供的多通道复位控制方法,一方面不需要对通道控制进行暂停及再继续工作,降低了控制逻辑处理通道复位的复杂度,避免了通道复位带来的传输性能下降的问题。另一方面为每个通道分配比特位的复位状态寄存器(芯片寄存器资源),每个通道复位不会被前级通道复位阻塞,软件下发复位信号到硬件写入复位状态寄存器后随即就完成复位,复位时间具有一个固定稳定并且较小的一个延时,由硬件来根据通道的工作情况来完成通道的复位,软件感知不到硬件具体什么时候完成复位,但是又能保证复位完之后如果立马工作就能得到一个正确的一个复位完的状态。
下面结合附图对本申请提供的通道复位控制方法进行详细说明。在下文中,将通道并行场景下的复位控制场景称为自清零场景,将通道复用场景下的复位控制场景称为读清零场景。用户可以预先配置当前是自清零场景还是读清零场景,配置完成后,电子设备根据配置的复位场景信息,进行相应的通道复位控制。
图2为本申请提供的自清零场景示意图,自清零场景下,通道的控制逻辑以及通道完全独立的,每个通道有单独对应的控制信息。一个通道复位时,可以对该通道的控制信息以及传输数据快速进行复位,并且不会影响到其它任何通道。图2中,Channel表示通道,control logic表示控制逻辑。
图3为本申请提供的读清零场景示意图,读清零场景下,通道的控制逻辑以及通道都是共享的,分时复用,当通道被复位时,控制逻辑有可能不是工作在待复位通道,此时需要等待控制逻辑切换到待复位通道后,才能执行对待复位通道的复位处理,清除之前缓存的控制信息。具体的切换到复位通道的过程,控制逻辑会读取之前的保存的控制信息,这个过程就会触发控制信息的复位以及复位的清零操作。图3中,Channel0-N表示通道0-N,shared control logic表示共享控制逻辑。shared Channel表示共享通道。
在多通道设计中,通道相关的控制逻辑可能会由多个部分组成,他们之间是异步工作的,这个时候需要实例化多个多通道复位控制程序,分别单独控制各个分控制模块的复位。
复位控制逻辑实现过程说明如下。
多通道应用场景下,每个通道工作时,会携带当前通道的通道标识信息channelid,所以对于复位触发,复位执行,复位清除,都与channel id一一对应。
本申请通过为每一个通道申请一个比特位的复位状态寄存器,用来标示通道状态,例如复位状态为1,释放状态为0,并且复位状态寄存器与channel id一一映射,一个channel id可以索引到唯一的一个复位状态寄存器,同时一个复位状态寄存器也对应唯一的channel id。需要说明的是,复位状态为1,释放状态为0仅为举例说明,本申请中只要复位状态和释放状态采用不同的字符或数据标示即可。
对于控制逻辑,获取当前通道的复位状态寄存器状态时,可以通过对应channelid方式索引到当前通道的复位状态寄存器,进而获取当前通道的复位状态寄存器的状态。复位状态寄存器的状态指示的也就是当前通道的状态,若复位状态寄存器的状态为复位状态,则对当前通道进行复位处理,若复位状态寄存器的状态为释放状态,则不对当前通道进行复位处理。
在现场可编程门阵列FPGA内部可以依据channle id索引到对应的复位bit位,当某个通道触发复位后,对应通道的复位状态寄存器被置1,表示处于复位状态,当内部通道复位完成后,自动将对应的复位状态寄存器置0;复位标志(0或1)是存放在FPGA的复位状态寄存器中,一旦触发,内部逻辑会在一个时钟周期内立马感知到复位的到来,并对当前通道传输数据以及当前通道的控制信息进行复位处理,而不影响其它通道的控制信息。
同时由于多通道控制存在分时复用或者并行使用两种模式,所以复位清除存在两种模式,一种自清零模式,另外一种模式为读清零模式。读清零模式下当查看当前通道复位状态寄存器时才触发清零。因此当多通道的控制信号是分时复用的情况下,选择读清零模式,因为复位触发的时刻控制逻辑不一定工作当前复位通道,控制信息维护的可能是其他通道的,待复位通道下次新的工作请求来的时候,再把对应的控制信息清零,并且不影响通道此次的操作。
当多通道是并行控制,通道控制逻辑以通道完全独立的情况下,可以选择使用复位自清零模式,通道触发了复位之后,延时一个复位生效一个时钟周期后,自行进行清零,通道的控制逻辑和通道的复位与复位触发同时进行的。
图4为本申请提供的通道复位控制流程图,主要由(1)channel id map(通道ID地图);(2)reset status register(复位状态寄存器);(3)self clear control(自清零控制);(4)read clear control(读清零控制)四个部分组成。
其中channel id map功能是channel id到复位状态寄存器的map,通过channelid索引到复位状态寄存器。
复位状态寄存器,在FPGA上有复位触发器组成,一个比特位对应一个通道channel的复位状态寄存器,复位状态寄存器的复位标志为1代表复位状态,复位状态寄存器的复位标志为0代表释放状态,复位状态寄存器总的比特bit位与通道channel数量一致。
图4中的reset trigger request代表复位触发请求,reset search request代表复位状态读取请求,current channel ID代表当前通道ID。multi queue controlindepent logic代表自清零控制下复位状态读取的结果输出,multi queue controlshare logic代表读清零控制下复位状态读取的结果输出,用来控制多通道控制逻辑以及多通道复位。
图5为本申请提供的读清零控制复位逻辑示意图,读清零控制复位逻辑如图5所示,存在A、B、C三个路径,也对应处理的三个流程。
首先A路径:外部设备触发一个复位触发请求信息输入到电子设备中的复位控制模块,在内部首先经过channel id map(通道ID到通道复位状态寄存器映射模块)完成通道和寄存器间的一一映射,然后根据映射关系把当前的复位触发请求信息更新写入到复位状态寄存器中,此时复位状态寄存器为复位状态,A路径处理完成。
而B路径的触发跟A路径的处理时机没有任何关系,B路径根据外部多通道控制逻辑的工作状态去访问具体某个通道的复位状态寄存器,比如当外部多通道控制逻辑切换到通道1进行控制操作时,会发一个请求到复位控制模块,读出当前通道1对应的复位状态寄存器的状态,多通道控制逻辑根据当前通道1对应的复位状态寄存器的状态对原始存放当前通道1控制信息做清除或不清除处理。B路径读复位状态请求的同时也会触发一个清状态请求,对应C路径。C路径会在B读出复位状态寄存器后对复位状态寄存器清零,恢复成复位完成状态。
图6为本申请提供的自清零控制复位逻辑示意图,自清零控制复位逻辑如图6所示,存在A和B两个路径,其中A路径代表外部复位触发,经过复位控制模块的通道channelID到复位状态寄存器的映射模块,然后写入到复位控制状态寄存器,同时把复位状态输出到外部多通道独立控制逻辑,独立控制逻辑收到复位后会立即复位当前通道对应的控制逻辑的控制信息。同时A路径在写状态复位寄存器的同时,也会触发B路径,即自清零控制,等待A路径完成对多通道独立控制逻辑复位后,清除复位控制模块的复位状态寄存器,复位完成。
图7为本申请提供的复位控制在硬件上的实现结构图,图7中,整个电路有四个输入和一个输出,其中输入信号:rst_trigger_*对应复位触发使能和id信号,rst_search_*对应读取复位状态使能和id信号;输出信号rst_status代表当前通道复位状态输出。内部decode comb logic代表channel id到对应复位寄存器的索引。两组内部clear_*信号代表复位寄存器自清零和读清零两种模式下的使能和片选信号,相对trigger和search操作延时一拍。reset status register group代表复位状态寄存器组,用来缓存每个通道的复位状态指示信息,在硬件内部由flip-flop触发器组成,每个flip-flop可以缓存一个通道的复位状态。
图8为本申请提供的通道复位控制流程图,包括如下步骤:
S201:接收复位触发请求信息,获取所述复位触发请求信息中携带的待复位通道的标识信息。
S202:确定所述标识信息的待复位通道对应的目标寄存器,将所述目标寄存器置为复位状态;
S203:获取当前的复位场景信息,若当前的复位场景信息为通道复用场景信息,进行S204,若当前的复位场景信息为通道并行场景信息,进行S205。
S204:当控制逻辑工作在待复位通道时,读取所述目标寄存器为复位状态,对所述待复位通道进行复位处理。
S205:直接对所述待复位通道进行复位处理。
图9为本申请提供的复位自清零模式装配图,图9中,Channel表示通道,controllogic表示控制逻辑,reset_control表示复位控制模块,rst_status代表当前通道复位状态输出,当前通道复位状态输出包括复位状态和释放状态。
图10为本申请提供的复位读清零模式装配图,图10中,Channel0-N表示通道0-N,shared control logic表示共享控制逻辑。shared Channel表示共享通道,reset_control表示复位控制模块,rst_status代表当前通道复位状态输出,rst_search代表复位状态读取,rst_search_id代表复位状态读取的通道id,rst_search_vid代表复位状态读取的通道使能。
本申请提供的通道复位控制方法优势如下:
一是复位粒度更小,不局限于多芯片之间的简单复位,而是可以单芯片的多个通道间的独立复位,同时也保证通道间的安全隔离,解决了多通道复杂场景下通道独立复位问题,技术上更加的先进。
二是模式上支持更多的选择,复位自清零和读清零两种模式可配置,可根据多通道不同场景灵活选用,满足多通道下所有可能的控制情况,具备很好的适配性,通用性。
三是能够快速针对复位响应并恢复,逻辑侧的复位响应及回复时间几乎可以不计。自清零模式下,逻辑侧同步之后的复位信号只需要一个时钟周期即可完成复位;而读清零模式下的复位也是在通道控制逻辑使用该通道后的第一个时钟周期完成复位,逻辑侧控制的控制信息复位虽然需要等待控制逻辑切换到该通道,但是整个复位的生命周期是从通道复位触发开始到通道一个新的请求来临结束,在整个生命周期内,如果复位触发时刻,刚好控制逻辑工作在当前通道,则跟自清零模式一致,一个时钟周期完成复位,而对于需要切换通道的场景,由于此时该通道没有工作,而对于需要切换通道模式下,复位控制逻辑也已经在复位触发一个周期内处于待命状态,只是等待通道开启一次新的使用来触发,真正的复位时间也是一个时钟周期。快速复位可以解决芯片和操作系统恢复时间不一致导致的系统起来之后可能存在的不稳定性问题。
图11为本申请提供的多通道复位控制装置结构示意图,该装置包括:
接收模块111,用于接收外部设备发送的复位触发请求信息,获取所述复位触发请求信息中携带的待复位通道的标识信息;
确定模块112,用于确定所述标识信息的待复位通道对应的目标寄存器,将所述目标寄存器置为复位状态;
复位模块113,用于当控制逻辑工作在待复位通道时,读取所述目标寄存器为复位状态,对所述待复位通道进行复位处理。
所述确定模块112,还用于对所述待复位通道进行复位处理之后,将所述目标寄存器置为释放状态。
所述复位模块113,具体用于获取当前的复位场景信息;其中,所述复位场景信息包括通道并行场景信息和通道复用场景信息;
若所述当前的复位场景信息为通道复用场景信息,当控制逻辑工作在待复位通道时,读取所述目标寄存器为复位状态,对所述待复位通道进行复位处理;
若所述当前的复位场景信息为通道并行场景信息,直接对所述待复位通道进行复位处理。
所述装置还包括:
配置模块114,用于分别为各个通道配置各自对应比特位的复位状态寄存器。
所述复位模块113,具体用于对所述待复位通道的传输数据和对应的控制信息进行复位处理。
本申请还提供了一种电子设备,包括:现场可编程门阵列FPGA,在所述FPGA上通过数字电路的方式实现上述任一项所述的方法步骤。
尽管已描述了本申请的优选实施例,但本领域内的技术人员一旦得知了基本创造性概念,则可对这些实施例作出另外的变更和修改。所以,所附权利要求意欲解释为包括优选实施例以及落入本申请范围的所有变更和修改。
显然,本领域的技术人员可以对本申请进行各种改动和变型而不脱离本申请的精神和范围。这样,倘若本申请的这些修改和变型属于本申请权利要求及其等同技术的范围之内,则本申请也意图包含这些改动和变型在内。
Claims (10)
1.一种多通道复位控制方法,其特征在于,所述方法包括:
接收外部设备发送的复位触发请求信息,获取所述复位触发请求信息中携带的待复位通道的标识信息;
确定所述标识信息的待复位通道对应的目标寄存器,将所述目标寄存器置为复位状态;
当控制逻辑工作在所述待复位通道时,读取所述目标寄存器为复位状态,对所述待复位通道进行复位处理。
2.如权利要求1所述的方法,其特征在于,所述方法还包括:
对所述待复位通道进行复位处理之后,将所述目标寄存器置为释放状态。
3.如权利要求1所述的方法,其特征在于,所述方法还包括:
获取当前的复位场景信息;其中,所述复位场景信息包括通道并行场景信息和通道复用场景信息;
若所述当前的复位场景信息为通道复用场景信息,当控制逻辑工作在所述待复位通道时,读取所述目标寄存器为复位状态,对所述待复位通道进行复位处理;
若所述当前的复位场景信息为通道并行场景信息,直接对所述待复位通道进行复位处理。
4.如权利要求1所述的方法,其特征在于,所述确定所述标识信息的待复位通道对应的目标寄存器之前,所述方法还包括:
分别为各个通道配置各自对应比特位的复位状态寄存器。
5.如权利要求1所述的方法,其特征在于,所述对所述待复位通道进行复位处理包括:
对所述待复位通道的传输数据和对应的控制信息进行复位处理。
6.一种多通道复位控制装置,其特征在于,所述装置包括:
接收模块,用于接收外部设备发送的复位触发请求信息,获取所述复位触发请求信息中携带的待复位通道的标识信息;
确定模块,用于确定所述标识信息的待复位通道对应的目标寄存器,将所述目标寄存器置为复位状态;
复位模块,用于当控制逻辑工作在所述待复位通道时,读取所述目标寄存器为复位状态,对所述待复位通道进行复位处理。
7.如权利要求6所述的装置,其特征在于,所述确定模块,还用于对所述待复位通道进行复位处理之后,将所述目标寄存器置为释放状态。
8.如权利要求6所述的装置,其特征在于,所述装置还包括:
配置模块,用于分别为各个通道配置各自对应比特位的复位状态寄存器。
9.如权利要求6所述的装置,其特征在于,所述复位模块,具体用于对所述待复位通道的传输数据和对应的控制信息进行复位处理。
10.一种电子设备,其特征在于,包括现场可编程门阵列FPGA,在所述FPGA上通过数字电路的方式实现权利要求1-5任一项所述的方法步骤。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210998599.7A CN115344435A (zh) | 2022-08-19 | 2022-08-19 | 一种多通道复位控制方法、装置及电子设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210998599.7A CN115344435A (zh) | 2022-08-19 | 2022-08-19 | 一种多通道复位控制方法、装置及电子设备 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115344435A true CN115344435A (zh) | 2022-11-15 |
Family
ID=83954311
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210998599.7A Pending CN115344435A (zh) | 2022-08-19 | 2022-08-19 | 一种多通道复位控制方法、装置及电子设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115344435A (zh) |
-
2022
- 2022-08-19 CN CN202210998599.7A patent/CN115344435A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9658676B1 (en) | Sending messages in a network-on-chip and providing a low power state for processing cores | |
US7660916B2 (en) | Emulation of independent active DMA channels with a single DMA capable bus master hardware and firmware | |
US9658675B1 (en) | Achieving power saving by a circuit including pluralities of processing cores based on status of the buffers used by the processing cores | |
US4625307A (en) | Apparatus for interfacing between at least one channel and at least one bus | |
US20050223131A1 (en) | Context-based direct memory access engine for use with a memory system shared by devices associated with multiple input and output ports | |
KR20110089321A (ko) | 직렬 포트 메모리 통신 레이턴시 및 신뢰성을 향상시키기 위한 방법 및 시스템 | |
US8725873B1 (en) | Multi-server round robin arbiter | |
US9424101B2 (en) | Method and apparatus for synchronous processing based on multi-core system | |
KR101056153B1 (ko) | 배리어 동작들의 조건부 브로드캐스트를 위한 방법 및 장치 | |
US9645870B2 (en) | System for debugging DMA system data transfer | |
CN112416823B (zh) | 一种突发模式下的传感器数据读写控制方法、系统及芯片 | |
US9626232B2 (en) | Event queue management | |
CN113965527A (zh) | 具有布防和/或自布防特征的时钟队列 | |
EP4246965A2 (en) | Method and device, equipment, and storage medium for data processing | |
JP2007304765A (ja) | プロセッサシステム及びプロセッサシステムの性能測定方法 | |
CN115344435A (zh) | 一种多通道复位控制方法、装置及电子设备 | |
JPH0212432A (ja) | データ処理装置 | |
CN104426624B (zh) | 一种图像同步显示方法及装置 | |
CN117132446A (zh) | Gpu的数据访问处理方法、装置及存储介质 | |
CN102521180B (zh) | 一种多通道实时直读存储器结构 | |
CN116185650A (zh) | 多系统间共享内存通信的方法 | |
JPH1083379A (ja) | 並列計算機システム | |
CN116627495A (zh) | 一种信息交互方法、系统、装置、设备及介质 | |
US9678852B2 (en) | Tracing the operations of a data processing apparatus using trace data source identifiers to respond to flush requests | |
CN117412059B (zh) | 基于虚拟化的视频编解码系统、设备及方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |