CN115312422A - 基片处理装置、基片处理方法和存储介质 - Google Patents

基片处理装置、基片处理方法和存储介质 Download PDF

Info

Publication number
CN115312422A
CN115312422A CN202210439545.7A CN202210439545A CN115312422A CN 115312422 A CN115312422 A CN 115312422A CN 202210439545 A CN202210439545 A CN 202210439545A CN 115312422 A CN115312422 A CN 115312422A
Authority
CN
China
Prior art keywords
film thickness
substrate
substrate processing
film
heat treatment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210439545.7A
Other languages
English (en)
Inventor
苗木俊树
山村健太郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN115312422A publication Critical patent/CN115312422A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67173—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers in-line arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/6715—Apparatus for applying a liquid, a resin, an ink or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67178—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers vertical arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68742—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Application Of Or Painting With Fluid Materials (AREA)
  • Coating Apparatus (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

本发明提供基片处理装置、基片处理方法和存储介质，其能够抑制基片的膜厚测量结果的偏差。基片处理装置对要由膜厚测量装置测量的基片进行处理，其包括：加热处理部，其对涂敷有涂敷膜的基片进行加热处理；和流体供给部，其对由上述加热处理部处理中或处理后的基片供给流体，其中，上述流体能够抑制至由上述膜厚测量装置进行膜厚测量为止的测量时间的差异引起的膜厚的偏差。

Description

基片处理装置、基片处理方法和存储介质
技术领域
本发明涉及基片处理装置、基片处理方法和存储介质。
背景技术
在专利文献1中记载了一种膜厚测量装置，其包括：膜厚测量部，其测量在基片的表面形成的膜的膜厚；湿度测量部，其测量上述膜厚测量部的周边的湿度；保存部，其保存与湿度和膜厚的相关关系有关的信息；校正部，其根据由上述湿度测量部测量出的湿度和保存在上述保存部中的信息计算用于校正膜厚的测量值的第一校正量，根据计算出的第一校正量校正由上述膜厚测量部测量出的膜厚的测量值；说阔控制部，其控制上述膜厚测量部、上述湿度测量部和上述校正部。
现有技术文献
专利文献
专利文献1：日本特开2019-62003号公报
发明内容
发明要解决的技术问题
本发明的技术抑制基片的膜厚测量结果的偏差。
用于解决技术问题的技术方案
本发明的一个方式是对要由膜厚测量装置测量的基片进行处理的基片处理装置，其包括：加热处理部，其对涂敷有涂敷膜的基片进行加热处理；和流体供给部，其对由上述加热处理部处理中或处理后的基片供给流体，其中，上述流体能够抑制至由上述膜厚测量装置进行膜厚测量为止的测量时间的差异引起的膜厚的偏差。
发明效果
依照本发明的技术，能够抑制基片的膜厚测量结果的偏差。
附图说明
图1是示意性地表示实施方式的基片处理系统的概要结构的俯视图。
图2是示意性地表示图1的实施方式的基片处理系统的正面侧的概要结构的说明图。
图3是示意性地表示图1的实施方式的基片处理系统的背面侧的概要结构的说明图。
图4是示意性地表示图1的实施方式的基片处理系统中所搭载的流体供给装置的概要结构的侧面剖视图。
图5是表示实施方式的基片处理方法的处理步骤的流程图。
图6是表示供给DIW的情况和不供给DIW的情况下的、至膜厚测量为止的时间的变化与膜厚的关系的图表。
图7是表示供给稀释剂的情况和不供给稀释剂的情况下的、至膜厚测量为止的时间的变化与膜厚的关系的图表。
图8是表示另一实施方式的基片处理方法的处理步骤的流程图。
图9是示意性地表示用于实施图8的基片处理方法的基片处理装置的概要结构的侧面剖视图。
图10是表示另一实施方式的基片处理方法的处理步骤的流程图。
图11是示意性地表示用于实施图10的基片处理方法的基片处理装置的概要结构的侧面剖视图。
附图标记说明
1 基片处理系统
34 流体供给装置
40 热处理装置
110 基片处理装置
113 载置台
114 加热器
120 气体供给部
121 流体供给源
123 空气泵
125 气体供给源
K 膜厚测量装置
W 晶片。
具体实施方式
在半导体器件等的制造工艺中，进行包含向作为基片的半导体晶片(以下，有时称为“晶片”)上供给抗蚀剂液，形成抗蚀剂膜的抗蚀剂涂敷处理等在内的一连串光刻步骤，在晶片上形成规定的抗蚀剂图案。在形成抗蚀剂膜之前，通常预先形成防反射膜。
防反射膜通过所谓的旋涂法将成为防反射膜的材料的涂敷液涂敷在晶片的整个面而形成，然后通过被称为烘烤处理的加热处理，除去防反射膜中的溶剂，使防反射膜固化。接着，在防反射膜上形成抗蚀剂膜，但在形成抗蚀剂膜之前，测量防反射膜的膜厚。
但是，即使在烘烤处理后，在至膜厚测量为止的时间或测量的期间，有时膜厚会随时间变化。其结果，测量结果会发生偏差，有可能错误地确定之后的处理中要考量的与膜厚的厚度相应的修正、所依据的膜厚。
关于这一点，在专利文献1所公开的技术中，基于周边的湿度对膜厚进行修正，但未考虑从烘烤处理后开始到之后测量膜厚为止的膜厚的随时间变化。因此，测量值依然有可能发生偏差。该倾向在膜厚较薄的SiARC膜(含硅防反射膜)中特别明显。如此，在抗蚀剂膜形成后实施蚀刻处理时，影响较大。
其结果，发生因检查时机的不同而导致的每日差、膜厚稳定性的恶化。然而，由于测量的时机、到下一步骤为止的时间管理是复杂而困难的，因此人们期望一种能够抑制由随时间变化引起的膜厚变动的技术。
因此，本发明的技术中，对于要由膜厚测量装置测量的基片，考虑从烘烤处理后开始到之后测量膜厚为止的膜厚的随时间变化，抑制基片的膜厚测量结果的偏差。
以下，参照附图，对本实施方式的基片处理装置的结构进行说明。磁阻，在本说明书中，对具有实质上相同的功能结构的要素标注相同的附图标记，从而省略重复说明。
图1是表示作为本实施方式的基片处理装置的基片处理系统1的内部概要结构的说明图。图2和图3分别是表示基片处理系统1的内部概要结构的正面图和背面图。该基片处理系统1构成为对晶片W进行下层膜、中间层膜的形成、抗蚀剂膜的形成和曝光处理后的抗蚀剂膜的显影的系统。
基片处理系统1如图1所示，包括：盒站2，其用于对收纳有多个晶片W的盒进行送入送出；和处理站3，其按每单位处理具有多个进行构成涂敷显影处理的单位处理的各种处理装置。而且，基片处理系统1具有将盒站2、处理站3、与在与处理站3相邻的曝光装置4之间进行晶片W的交接的接口站5连接成一体的结构。
盒站2例如被分为盒送入送出部10和晶片输送部11。例如，盒送入送出部10设置在基片处理系统1的Y方向负向(图1的左方向)侧的端部。在盒送入送出部10设置有盒载置台12。在盒载置台12上设置有多个例如4个载置板13。载置板13在水平方向的X方向(图1的上下方向)上排成一排地设置。在对基片处理系统1的外部送入送出盒C时，能够在这些载置板13载置盒C。
在晶片输送部11，如图1所示，设置有能够在沿X方向延伸的输送路径20上自由移动的晶片输送装置21。晶片输送装置21也能够在上下方向上自由移动并且绕铅垂轴(θ方向)自由移动，能够在各载置板13上的盒C与后述的处理站3的第三区块G3的交接装置之间输送晶片W。
在处理站3设置有具有各种装置的多个例如第一～第四这4个区块G1、G2、G3、G4。例如在处理站3的正面侧(图1的X方向负向侧)设置有第一区块G1，在处理站3的背面侧(图1的X方向正向侧)设置有第二区块G2。此外，在处理站3的盒站2侧(图1的Y方向负向侧)设置有第三区块G3，在处理站3的接口站5侧(图1的Y方向正向侧)设置有第四区块G4。
在第一区块G1设置有作为处理装置的液处理装置，例如如图2所示，从下方起依次配置有显影处理装置30、下层膜形成装置31、中间层膜形成装置32、抗蚀剂膜形成装置33。显影处理装置30进行在曝光后对形成有抗蚀剂膜的晶片W供给显影液而进行将该晶片W显影的显影处理。下层膜形成装置31进行下层膜形成处理，下层膜形成处理将下层膜形成用的涂敷液供给到晶片W而在该晶片W上形成下层膜。下层膜例如是SoC(Spin On Carbon：旋涂碳)膜。中间层膜形成装置32进行将中间层膜形成用的涂敷液供给至晶片W而在该晶片W上形成中间层膜的中间层膜形成处理。中间层膜例如为含硅防反射膜(Si ARC膜)。抗蚀剂膜形成装置33进行将抗蚀剂液供给到晶片W而在该晶片W上形成抗蚀剂膜的抗蚀剂膜形成处理。
例如，显影处理装置30、下层膜形成装置31、中间层膜形成装置32和抗蚀剂膜形成装置33分别在水平方向上排列地配置有3个。此外，这些显影处理装置30、下层膜形成装置31、中间层膜形成装置32和抗蚀剂膜形成装置33的数量、配置能够任意地选择。
在这些显影处理装置30、下层膜形成装置31、中间层膜形成装置32和抗蚀剂膜形成装置33中，例如进行在晶片W上涂敷规定的处理液的旋涂。在旋涂中，例如从涂敷嘴将处理液释放到晶片W上，并且使晶片W旋转，而使处理液扩散到晶片W的表面。此外，在中间层膜形成装置32的附近设置有作为后述的流体供给部的流体供给装置34。
例如在第二区块G2中，如图3所示，在上下方向和水平方向上排列地设置有进行晶片W的加热、冷却等热处理的热处理装置40。上述各热处理装置40具有对晶片W进行规定的加热处理后立即进行冷却处理的结构。作为这样的热处理装置，例如采用并置有加热处理部和冷却部的已知的热处理装置，该加热处理部具有在腔室内具有进行加热处理的热板，该冷却部具有兼用作在其与热板之间交接晶片W的输送构件的冷却板。热处理装置40的数量、配置也能够任意地选择。热处理装置40中包含下层膜加热用的装置、中间层膜加热用的装置和PAB处理用的装置。
在下层膜加热用的热处理装置40中，进行对利用下层膜形成装置31形成了下层膜的晶片W进行加热而使该下层膜固化的下层膜用热处理，在中间膜加热用的热处理装置40中，进行对利用中间层膜形成装置32形成了中间层膜的晶片W进行加热而使该中间膜固化的中间层膜用热处理。在PAB处理用的热处理装置40中，进行在曝光前对利用抗蚀剂膜形成装置33形成了抗蚀剂膜的晶片W进行加热而使该抗蚀剂膜固化的PAB处理。
在第三区块G3设置有多个交接装置50，在其上设置有检查装置51、52。
如图1所示，在被第一区块G1～第四区块G4包围的区域形成有晶片输送区域D。在晶片输送区域D配置有例如晶片输送装置70。
晶片输送装置70具有例如能够在Y方向、前后方向、θ方向和上下方向上自由移动的输送臂70a。晶片输送装置70能够在晶片输送区域D内移动，将晶片W输送到周围的第一区块G1、第二区块G2、第三区块G3和第四区块G4内的规定的装置。晶片输送装置70例如如图3所示上下地配置有多个，例如能够将晶片W输送到与各区块G1～G4相同高度的规定的装置。
另外，在晶片输送区域D设置有在第三区块G3与第四区块G4之间直线地输送晶片W的往复输送装置71。
往复输送装置71例如能够在图3的Y方向上直线地自由移动。往复输送装置71能够在支承着晶片W的状态下沿Y方向移动，在相同高度的第三区块G3的交接装置50与第四区块G4的交接装置60之间输送晶片W。
如图1所示，在第三区块G3的X方向正向侧设置有晶片输送装置72。晶片输送装置72例如具有能够在前后方向、θ方向和上下方向上自由移动的输送臂72a。晶片输送装置72能够在支承着晶片W的状态下上下地移动，将晶片W输送到第三区块G3内的各交接装置50。
在接口站5设置有晶片输送装置73和交接装置74。晶片输送装置73例如具有能够在Y方向、θ方向和上下方向上自由移动的输送臂73a。晶片输送装置73例如能够将晶片W支承在输送臂73a，在第四区块G4内的各交接装置60、交接装置74和曝光装置4之间输送晶片W。
流体供给装置34具有图4所示的结构。该流体供给装置34具有作为进行通常的旋涂的装置的一般结构。即，在处理容器80内的中央部设置有保持晶片W并使其旋转的旋转卡盘81。旋转卡盘81具有水平的上表面，在该上表面设置有例如吸引晶片W的吸引口(未图示)。通过来自该吸引口的吸引，能够将晶片W吸附保持在旋转卡盘81上。
在旋转卡盘81的下方设置有例如具有马达等的卡盘驱动部82。旋转卡盘81能够利用卡盘驱动部82以规定的速度旋转。在卡盘驱动部82设置有例如气缸等升降驱动源，旋转卡盘81能够自由升降。
在旋转卡盘81的周围设置有承接并回收从晶片W飞散或落下的液体的杯状体83。在杯状体83的下表面连接有将所回收的液体排出的排出管84和将杯状体83内的气氛排出的排气管85。
对保持于旋转卡盘81上的晶片W从流体供给嘴86供给用于抑制由至膜厚测量为止的测量时间的差异引起的膜厚的偏差的流体。作为本实施方式，供给作为该流体的DIW。DIW贮存于流体供给源87，经由流量调节装置88被供给至流体供给嘴86。流体供给嘴86由能够在图4中的往复箭头所示的方向上自由移动的臂89支承，能够从待机部90向杯状体83内进入、避让和上下移动。由此，能够对保持于旋转卡盘81上的晶片W的所希望的位置供给DIW。
另外，在基片处理系统1中还设置有膜厚测量装置K。该膜厚测量装置K具有在测量容器内对晶片W的表面照射例如激光来测量膜厚的结构，能够使用已知的测量装置。
在以上的基片处理系统1中，如图1所示设置有控制部100。控制部100例如是具有CPU、存储器等的计算机，具有程序保存部(未图示)。在程序保存部中有对基片处理系统1中的晶片W的各种处理、例如主要是本发明的基片处理的各种处理进行控制的程序。此外，上述程序记录在计算机可读取的存储介质H中，也可以从该存储介质H安装到控制部100。此外，上述存储介质H可以是暂时性的存储介质，也可以是非暂时性的存储介质。
作为实施方式的基片处理装置的基片处理系统1如以上那样构成，接着，基于图5的流程图，对使用基片处理系统1的基片处理方法进行说明。首先，利用中间层膜形成装置32对晶片W涂敷SiARC膜(步骤S1)。接着，将晶片输送至热处理装置40，进行烘烤处理(加热处理)而使SiARC膜固化(步骤S3)。之后，冷却至规定温度例如23℃后，将晶片输送到流体供给装置34。
在流体供给装置34中，一边使保持于旋转卡盘81上的晶片W旋转，一边对已固化的SiARC膜的表面供给作为水的DIW，以均匀地供给到晶片W的整个面。由此，对SiARC膜进行能够抑制由随时间变化引起的膜厚变动的基片处理。
发明人进行了调查，作为SiARC的特性，通过硅烷醇脱水缩合反应形成膜，但在进行加热处理时，与容器内的排气相结合，形成膜中的水分量较少的膜。于是，随着时间的经过，该膜吸收空气中的水分，溶胀而膜厚变厚。由此，光学特性也发生变化，膜厚变动。因此，测量的膜厚根据烘烤后至膜厚测量为止的时间的长短而变动。图6的虚线表示该情况。即，在烘烤处理后经过20分钟时和经过30分钟时，膜厚不同。
与此相对，在涂敷、烘烤SiARC膜后供给DIW时，如图6的实线所示，在供给后经过约15分钟以后，膜厚变得大致一定，之后几乎没有变化。因此，即使至膜厚测量为止的时间各不相同，也能够抑制由它引起的膜厚的变动、偏差。
另外，在像这样进行了步骤S4的流体供给处理之后，对与基片处理系统1一并设置的膜厚测量装置K输送晶片W来进行膜厚的测量(步骤S5)。
在图6所示的例子中，涂敷膜为SiARC膜，而对于KrF抗蚀剂膜，也与SiARC膜同样地进行加热处理而固化后，随着至膜厚测量为止的时间经过，如图7的虚线所示，膜厚变动，能够确认到由于至膜厚测量为止的时间经过而膜厚发生偏差。
为了应对该情况，也可以使用与图4所示的流体供给装置34相同的装置来供给DIW，或者代替DIW而对烘烤后的晶片W供给稀释剂。供给了作为流体的稀释剂时膜厚的随时间变化如图7的实线所示，几乎从刚刚供给后不久，膜厚就变得一定，之后几乎不变化。因此，即使在该情况下，至膜厚测量为止的时间也各不相同，也能够抑制由此引起的膜厚的变动、偏差。这种情况下作为流体的稀释剂例如是在作为下一处理步骤的抗蚀剂膜的形成处理中对晶片W供给的流体。例如在抗蚀剂液涂敷前的所谓预湿处理等中，对晶片W供给稀释剂。
在上述的实施方式中，将基片处理系统1整体作为本发明的基片处理装置，加热处理部具体化为热处理装置40，流体供给部具体化为流体供给装置34，但不限于此，也可以实施图8所示的基片处理方法。在该例中，在涂敷涂敷膜后(步骤S11)，并行地进行加热处理和流体的供给处理(步骤S12)。
作为像这样并行地进行加热处理和流体的供给处理的基片处理装置，例如能够例示图9所示的基片处理装置110。
该基片处理装置110具有可密闭的处理容器111，在处理容器111设置有基座112。在基座112的上表面设置有载置台113。在载置台113内设置有加热用的加热器114，载置台113构成加热处理部。晶片W向载置台113的交接由升降销115进行，升降销115利用驱动机构116而能够上下自由移动。在处理容器111中的载置台113的周围下方的底部设置有排气管117，排气管117与排气机构118连通。由此，能够将处理容器111内的气氛排出。
在处理容器111内的顶部设置有气体供给部120。对该气体供给部120，能够将来自贮存有水例如纯水的流体供给源121的纯水的蒸气通过供给管路122、空气泵123向气体供给部120供给。也可以在流体供给源121设置促进纯水的蒸发的加热器。
在供给管路122设有阀V1。此外，来自气体供给源125的清洁气体例如清洁空气、非活性气体能够通过供给管路126供给到供给管路122。在供给管路126设置有阀V2。因此，通过阀V1、V2的开度调整，能够适当调整对气体供给部120供给的气体中的湿度。
具有该结构的气体供给部120构成本发明的流体供给部。此外，气体供给部120自身的结构只要能够对载置台113上的晶片W均匀地供给具有规定湿度的清洁气体即可，例如也可以是具有多个释放口的挡板那样的构造。从气体供给部120能够供给例如相对湿度为40～80％的高湿度的清洁空气，例如相对湿度为60％的清洁空气被供给到载置台113上的晶片W。
依照以上结构的基片处理装置110，能够并行地进行图8的步骤S12所示的加热处理和流体的供给处理。而且，通过对烘烤后的晶片W供给相对湿度60％的空气，对于晶片W上的SiARC膜、KrF抗蚀剂膜，能够不受至膜厚测量为止的时间的长短的影响地抑制膜厚的偏差。
另外，在这样并行地进行图8的步骤S12所示的烘烤和流体供给处理之后，输送至其他处理容器内并根据需要待机(步骤S13)，然后实施冷却处理(步骤S14)。之后，对与基片处理系统1一并设置的膜厚测量装置K输送晶片W来进行膜厚的测量(步骤S15)，在测量后进行下一步骤的处理，例如在涂敷膜为SiARC膜的情况下，进行抗蚀膜的形成处理，在涂敷膜为KrF抗蚀膜的情况下，实施曝光处理(步骤S16)。
图8所示的基片处理方法是并行地进行烘烤处理和流体供给处理的方法，但也可以如图10所示，在涂敷处理后(步骤S21)如通常那样进行烘烤处理(步骤S22)，在之后的冷却处理时进行流体供给处理(步骤S23)。
作为像这样并行地进行烘烤处理后的冷却和流体的供给的装置，例如能够例示图11所示的冷却处理装置130。该冷却处理装置130是取代图9所示的基片处理装置110中的载置台113内的加热器114而设置冷却部件119的装置。作为冷却部件119，例如可以采用致冷剂流路、珀尔帖元件等已知的结构。
依照具有该结构的冷却处理装置130，能够一边在载置台113上对烘烤处理后的晶片W进行冷却，一边对晶片W供给例如相对湿度为40～80％的高湿度的清洁空气。因此，能够抑制作为涂敷膜而形成的SiARC膜或KrF抗蚀剂膜因至膜厚测量为止所需的时间而膜厚变动或发生偏差。
之后，如图10所示，对与基片处理系统1一并设置的膜厚测量装置K输送晶片W来进行膜厚的测量(步骤S24)，在测量后进行下一步骤的处理，例如在涂敷膜为SiARC膜的情况下，进行抗蚀膜的形成处理，在涂敷膜为KrF抗蚀膜的情况下，实施曝光处理(步骤S25)。
另外，冷却处理装置130自身没有对晶片W进行加热处理的功能，因此步骤S22中的烘烤处理需要在其他加热处理装置例如基片处理系统1中的热处理装置40、其他基片处理系统1中搭载的加热处理装置中进行。在该情况下，本发明的基片处理装置构成为基片处理系统1。
在上述的例子中，晶片W的膜厚测量在与基片处理系统1一并设置的膜厚测量装置K中进行，但晶片W的膜厚测量也可以在基片处理系统1内进行，在该情况下，膜厚测量装置也可以构成为专用的装置，或者在适当的处理装置的送入送出口的上方设置膜厚测量机构。
如以上所说明的那样，本发明的基片处理方法能够被理解为如下技术：对于涂敷膜形成后的基片，对烘烤处理后固化的涂敷膜，进行在烘烤处理后迅速地预先使膜厚增大的处理，由此能够抑制由时间经过引起的膜厚的变动、由至膜厚测量为止的时间的长短引起的膜厚的偏差。在该情况下，例如也可以通过本发明的技术预先使膜厚增大至即将进行膜厚测量之前的膜厚。
本次公开的实施方式在所有方面都是例示而不应该认为是限制性的。上述的实施方式在不脱离所附的权利要求书及其主旨的情况下可以以各种方式进行省略、替换、改变。

Claims (9)

1.一种基片处理装置，其特征在于：
所述基片处理装置对要由膜厚测量装置测量的基片进行处理，包括：
加热处理部，其对涂敷有涂敷膜的基片进行加热处理；和
流体供给部，其对由所述加热处理部处理中或处理后的基片供给流体，其中，所述流体能够抑制至由所述膜厚测量装置进行膜厚测量为止的测量时间的差异引起的膜厚的偏差。
2.如权利要求1所述的基片处理装置，其特征在于：
所述流体供给部构成为，能够在所述加热处理部的加热处理后，在与所述加热处理部不同的处理容器内对所述基片供给水。
3.如权利要求1所述的基片处理装置，其特征在于：
所述流体供给部构成为，能够在所述加热处理部的加热处理后，在与所述加热处理部不同的处理容器内对所述基片供给高湿度气氛。
4.如权利要求1所述的基片处理装置，其特征在于：
所述流体供给部构成为，能够对所述基片供给在该基片的下一处理步骤中要供给的液体。
5.如权利要求1所述的基片处理装置，其特征在于：
所述流体供给部构成为，能够在加热处理部中供给高湿度气氛。
6.如权利要求1至5中任一项所述的基片处理装置，其特征在于：
所述涂敷膜为SiARC膜。
7.如权利要求1至5中任一项所述的基片处理装置，其特征在于：
所述涂敷膜为KrF抗蚀剂膜。
8.一种基片处理方法，其特征在于：
所述基片处理方法对要由膜厚测量装置测量的基片进行处理，包括：
对涂敷有涂敷膜的基片进行加热处理的步骤；和
对所述加热处理的步骤中的加热处理中或加热处理后的所述基片供给流体的步骤，其中，所述流体能够抑制至由所述膜厚测量装置进行膜厚测量为止的测量时间的差异引起的膜厚的偏差。
9.一种计算机可读取的存储介质，其特征在于：
所述计算机可读取的存储介质保存有控制控制部以使基片处理装置执行基片处理方法的程序，
所述基片处理方法是对要由膜厚测量装置测量的基片进行处理的基片处理方法，其包括：
对涂敷有涂敷膜的基片进行加热处理的步骤；和
对所述加热处理的步骤中的加热处理中或加热处理后的所述基片供给流体的步骤，其中，所述流体能够抑制至由所述膜厚测量装置进行膜厚测量为止的测量时间的差异引起的膜厚的偏差，
所述基片处理装置是对要由膜厚测量装置测量的基片进行处理的基片处理装置，其包括：
加热处理部，对涂敷有涂敷膜的基片进行加热处理；和
流体供给部，其对由所述加热处理部处理中或处理后的基片供给流体，其中，所述流体能够抑制至由所述膜厚测量装置进行膜厚测量为止的测量时间的差异引起的膜厚的偏差。
CN202210439545.7A 2021-05-07 2022-04-25 基片处理装置、基片处理方法和存储介质 Pending CN115312422A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021079181A JP2022172867A (ja) 2021-05-07 2021-05-07 基板処理装置、基板処理方法及び記憶媒体
JP2021-079181 2021-05-07

Publications (1)

Publication Number Publication Date
CN115312422A true CN115312422A (zh) 2022-11-08

Family

ID=83855368

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210439545.7A Pending CN115312422A (zh) 2021-05-07 2022-04-25 基片处理装置、基片处理方法和存储介质

Country Status (5)

Country Link
US (1) US20220359243A1 (zh)
JP (1) JP2022172867A (zh)
KR (1) KR20220152140A (zh)
CN (1) CN115312422A (zh)
TW (1) TW202305974A (zh)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019062003A (ja) 2017-09-25 2019-04-18 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 膜厚測定装置、膜厚測定方法、プログラム及び半導体装置の製造方法

Also Published As

Publication number Publication date
TW202305974A (zh) 2023-02-01
KR20220152140A (ko) 2022-11-15
JP2022172867A (ja) 2022-11-17
US20220359243A1 (en) 2022-11-10

Similar Documents

Publication Publication Date Title
KR102436241B1 (ko) 기판 처리 방법 및 열처리 장치
JP4955977B2 (ja) 塗布、現像装置及びその方法
KR101878992B1 (ko) 소수화 처리 장치, 소수화 처리 방법 및 컴퓨터 기억 매체
JP4328667B2 (ja) 基板の処理膜の表面荒れを改善する方法及び基板の処理装置
JP3989221B2 (ja) 熱処理装置および熱処理方法
US8262300B2 (en) Coating and developing apparatus, developing method and non-transitory medium
KR102434669B1 (ko) 열처리 장치, 열처리 방법 및 컴퓨터 기억 매체
US11257206B2 (en) Method for correcting processing condition and substrate processing system
CN111025850B (zh) 涂布显影装置和涂布显影方法
US6875281B2 (en) Method and system for coating and developing
CN111029276B (zh) 基片冷却装置和基片冷却方法
JP2004304104A (ja) 熱処理装置および熱処理装置内温度制御方法
JP4515331B2 (ja) 基板の処理システム
CN115312422A (zh) 基片处理装置、基片处理方法和存储介质
JP5314461B2 (ja) 基板の処理方法、プログラム、コンピュータ記憶媒体及び基板処理システム
JP7291515B2 (ja) 基板処理システム、基板処理方法、記憶媒体及び基板処理システムの制御装置
WO2023032214A1 (ja) 熱処理装置、熱処理方法及び記憶媒体
WO2023276723A1 (ja) 基板処理装置及び基板処理方法
KR102548764B1 (ko) 기판 처리 장치 및 방법
TWI784143B (zh) 加熱處理裝置及加熱處理方法
KR102175073B1 (ko) 기판 처리 장치 및 방법
CN118377198A (zh) 基片处理方法、基片处理装置和计算机存储介质
CN115223917A (zh) 基片保持部的位置调节方法、基片处理系统和存储介质
KR20230139345A (ko) 기판 처리 방법, 기억 매체 및 기판 처리 장치
CN117850175A (zh) 基片处理方法、基片处理装置和计算机存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination