CN115293097A - 一种集成电路版图布线中满足MinViaSpacing约束的布线方法 - Google Patents

Abstract

一种集成电路版图布线中满足MinViaSpacing约束的布线方法，包括以下步骤：1）确定每个布线层的最小通孔间距值；2）构建待扩展结点的优先队列；3）遍历优先队列，弹出代价最小的点，利用A*算法沿各个方向扩展和确定布线扩展代价；4）通过路径生成函数根据DRC数量最少的原则确定布线结果；其中，在所述步骤3）中，对于结点扩展过程中遇到的无需生成通孔的扩展结点，增加通过A*算法确定的第一代价；对于当前扩展结点处需要生成通孔的结果，如果所述通孔与周围通孔的距离中存在小于最小通孔间距值的情况，则为当前扩展结点增加第二代价，所述第二代价大于所述第一代价。

Description

一种集成电路版图布线中满足MinViaSpacing约束的布线 方法

技术领域

本发明涉及EDA设计技术领域，具体涉及一种集成电路版图布线中满足MinViaSpacing约束的布线方法。

背景技术

随着超大规模集成电路的快速发展及其广泛的应用，芯片的设计和工艺要求变得越来越复杂，EDA工具成了芯片设计领域不可缺少的辅助设计工具。在芯片布线阶段，根据工艺需求读取相应的设计规则，在满足这些设计规则的前提下，EDA工具根据网表中的给出的连接关系将各个模块或引脚进行连接。在整个芯片设计过程中，设计规则直接影响最后的芯片制造，为了保证芯片的正常制造，在布线过程中某些设计规则需要进行考虑。

MinViaSpacing约束就是众多设计规则之一。MinViaSpacing约束保证了同层的两个通孔之间的最小间距，从而有效的减少了DRC的数量。在EDA布线工具中布线器经常会需要连接不同层的模块或引脚，这就要通过打孔实现模块或引脚的跨层连接。在进行跨层打孔时，同层通孔之间的距离不能离得太近，否则会产生DRC，不利于芯片的制造，为了有效减少布线后DRC的数量，规定同层通孔之间应保持一个最小间距为MinViaSpacing。

发明内容

为了解决现有技术存在的不足，本发明的目的在于提供一种集成电路版图布线中满足MinViaSpacing约束的布线方法，满足同层上同net或不同net的通孔中cut间的最小间距的约束，在布线完成后有效减少DRC的数量。

为实现上述目的，本发明提供的一种集成电路版图布线中满足MinViaSpacing约束的布线方法，包括以下步骤：

1)确定每个布线层的最小通孔间距值；

2)构建待扩展结点的优先队列；

3)遍历优先队列，弹出代价最小的点，利用A*算法沿各个方向扩展和确定布线扩展代价；

4)通过路径生成函数根据DRC数量最少的原则确定布线结果；

其中，在所述步骤3)中，对于结点扩展过程中遇到的无需生成通孔的扩展结点，增加通过A*算法确定的第一代价；对于当前扩展结点处需要生成通孔的结果，如果所述通孔与周围通孔的距离中存在小于最小通孔间距值的情况，则为当前扩展结点增加第二代价，所述第二代价大于所述第一代价。

进一步地，所述步骤1)通过读取布线参数，获取每个布线层的最小通孔间距值。

进一步地，所述步骤2)进一步包括，将布线层需要连接的源点添加到待扩展结点的优先队列中。

进一步地，所述步骤3)中确定所述通孔与周围通孔的距离包括以下步骤：

如果打孔约束参数CenterToCenter返回值为true，则所述通孔与所述周围通孔的距离指的是两个孔间cut中心点之间的距离；

如果打孔约束参数CenterToCenter返回值为false，则所述通孔与所述周围通孔的距离指的是两个孔间cut边沿之间的距离。

进一步地，所述打孔约束参数还包括ConnectivityType约束，ConnectivityType约束的值包括SameNet和ContiguousShapes两种类型，其中，

当通孔类型为SameNet，不同net上的节点通孔间距均应满足最小通孔间距；

当通孔类型为ContiguousShapes，仅需判断同一net两通孔间的最小间距。

进一步地，所述步骤3)进一步包括，对于同一net，确定周围通孔时，在搜索过程中采用的是回溯的方法。

进一步地，所述步骤3)对于不同的net，采用的是标记的方法确定周围通孔。

更进一步地，所述采用标记的方法确定周围通孔包括，将其它net产生的通孔进行标记，并把标记的结果存到对应的数据结构中，在当前的net需要进行打通孔时，会到相应的存储标记通孔数据的数据结构中进行查找，确定距离当前扩展点最近的通孔，从而判断当前net在打孔时是否产生DRC，如果违反DRC，则给当前点增加所述第二代价。

为实现上述目的，本发明还提供集成电路版图布线中满足MinViaSpacing约束的布线的装置，包括存储器和处理器，所述存储器上储存有在所述处理器上运行的程序，所述处理器运行所述程序时执行上述的集成电路版图满足MinViaSpacing的布线方法的步骤。

为实现上述目的，本发明还提供一种计算机可读存储介质，其上存储有计算机指令，所述计算机指令运行时执行上述的集成电路版图满足MinViaSpacing的布线方法的步骤。

本发明的一种集成电路版图布线中满足MinViaSpacing约束的布线方法，与现有技术相比具有如下有益效果：

(1)布线完成后，同层上的所有通孔之间的距离都大于或者等于给定的MinViaSpacing值；

(2)布线过程中对于同层的打孔点，会实时判断当前产生的通孔与本层其它通孔之间的距离，该距离小于本层的最小通孔间距时，为该打孔点增加一个较大的代价，从而在最终的布线结果中有效的减少DRC的数量。

本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。

附图说明

附图用来提供对本发明的进一步理解，并且构成说明书的一部分，并与本发明的实施例一起，用于解释本发明，并不构成对本发明的限制。在附图中：

图1为根据本发明的集成电路版图满足MinViaSpacing的布线方法流程图；

图2为根据本发明实施方式的同层通孔在具有CenterToCenter参数下的最小间距表示示意图；

图3为根据本发明实施方式的同层通孔在同一net中具有ConnectivityType参数下的通孔间距离示意图；

图4为根据本发明实施方式的同层通孔在不同net中具有ConnectivityType参数下的通孔间距离示意图；

图5为根据本发明实施方式的支持MinViaSpacing约束和不支持MinViaSpacing约束下的布线结果对比示意图。

具体实施方式

下面将参照附图更详细地描述本发明的实施例。虽然附图中显示了本发明的某些实施例，然而应当理解的是，本发明可以通过各种形式来实现，而且不应该被解释为限于这里阐述的实施例，相反提供这些实施例是为了更加透彻和完整地理解本发明。应当理解的是，本发明的附图及实施例仅用于示例性作用，并非用于限制本发明的保护范围。

应当理解，本发明的方法实施方式中记载的各个步骤可以按照不同的顺序执行，和/或并行执行。此外，方法实施方式可以包括附加的步骤和/或省略执行示出的步骤。本发明的范围在此方面不受限制。

本文使用的术语“包括”及其变形是开放性包括，即“包括但不限于”。术语“基于”是“至少部分地基于”。术语“一个实施例”表示“至少一个实施例”；术语“另一实施例”表示“至少一个另外的实施例”；术语“一些实施例”表示“至少一些实施例”。其他术语的相关定义将在下文描述中给出。

需要注意，本发明中提及的“一个”、“多个”的修饰是示意性而非限制性的，本领域技术人员应当理解，除非在上下文另有明确指出，否则应该理解为“一个或多个”。“多个”应理解为两个或以上。

下面，将参考附图详细地说明本发明的实施例。

技术术语定义

MinViaSpacing：实际版图中当前通孔与周围通孔之间的最小间距

Net：版图上连接两个或多个源点的实际走线

Cut：通孔内部层与层之间的连接桥梁

CenterToCenter：两通孔中心之间的距离

ConnectivityType：孔的连接类型

SameNet：具有同一属性但不连续的net

ContiguousShapes：具有同一属性并且连续的net

实施例1

图1为根据本发明的集成电路版图满足MinViaSpacing的布线方法流程图，下面将参考图1，对本发明的集成电路版图满足MinViaSpacing的布线方法进行详细描述。

在步骤101，确定每个布线层的最小通孔间距值。

本发明实施例中，读取布线参数，获取每个布线层的最小通孔间距值。

布线参数通常包括孔的类型和最小通孔间距值，通过读取布线参数，即可获取每个布线层的最小通孔间距值。

在步骤102，构建待扩展结点的优先队列。

本发明实施例中，将布线层需要连接的源点添加到待扩展结点的优先队列中，从而构建待扩展结点的优先队列。需要连接的源点和待扩展结点的含义均是指根据版图工艺参数需要进行布线连接的点。

在步骤103，遍历优先队列，弹出代价最小的点，沿各个方向扩展，确定布线扩展代价。

本发明实施例中，“代价”是指在网格中每走一个格子需要的距离。

各个方向扩展中的各个方向包括上、下、左、右、前、后。

本发明实施例中选取了代价最小的点作为布线连接的起点，然后从该起点出发，利用A*算法，沿各个方向扩展。

弹出代价最小的点，能够保证朝着终点的方向搜索，尽快的找到终点。

A*算法为布线领域常用算法，在此不再展开叙述。每扩展一个结点，都增加适当的代价值，每个点的代价是由A*算法计算得来的，对于结点扩展过程中遇到的无需生成通孔的扩展结点，增加第一代价。

在扩展过程中，进一步包括以下步骤：判断当前扩展点是否需要打孔，如果不需要则继续扩展；如果需要打孔，则判断当前扩展点要产生的通孔与周围通孔间的最小距离是否小于最小通孔间距值，具体地，如果结点沿上或下方向扩展时，证明该点需要进行打孔，则需要对该点产生的通孔与周围通孔间最小的距离与最小通孔间距值进行比较。

需要指出的是，每一层的通孔都会通过一个数据结构保存他们的位置，计算通孔间距的时候在该数据结构中根据坐标去查找与当前通孔最近的通孔。

在确定通孔与周围通孔的最小距离的时候需要考虑当前扩展点的打孔约束的参数CenterToCenter。打孔约束的参数包括CenterToCenter和ConnectivityType。

对于CenterToCenter约束，其返回值是一个bool类型。当返回的值为true时，通孔间的距离要求的是两个孔间cut中心点之间的距离，返回值为false时，通孔间的距离要求的是两个孔间cut边沿之间的距离，如图2中所示。

对于ConnectivityType约束，它的值本身有两种类型的数据，SameNet和ContiguousShapes，并且该参数只对同一层上的net上的通孔有效。在读取这个参数时，需要考虑当前的约束里面是否含有CenterToCenter这个参数，根据这两个参数的值，确定通孔间的距离。

具体地，图3示出了同层通孔在同一net中具有ConnectivityType参数下的通孔间距离示意图，其中，ConnectivityType等于ContiguousShapes，也就是说，当前节点具有同一属性并且连续的net，此时，仅需判断两通孔间的最小间距，并且根据CenterToCenter返回值的不同，进行相应取值判断。如图3所示，当CenterToCenter返回值为true时，通孔间距离如图3(a)所示，当CenterToCenter返回值为false时，通孔间距离如图3(b)所示。

图4示出了同层通孔在不同net中具有ConnectivityType参数下的通孔间距离示意图，其中ConnectivityType等于SameNet，也就是说，当前节点具有同一属性但不连续的net，在该情况下，不同net上的节点通孔间距均应满足最小通孔间距，当CenterToCenter返回值为true时，通孔间距离如图4(a)所示，当CenterToCenter返回值为false时，通孔间距离如图4(b)所示。

如果当前扩展节点与周围通孔间的距离存在小于当前布线层的最小通孔间距约束的情况，则为当前扩展的结点增加一个较大的代价。该较大的代价大于用A*算法计算出来的代价值，可以根据需要进行选择。

另外，针对同一net和不同net，在确定与周围通孔间距以及增加代价时，分别有对应的方法。

对于同一net，确定周围通孔时，在搜索过程中采用的是回溯的方法，即，在深度优先搜索遍历的过程中，找到周围的某个通孔时，就进行路径的返回，从而计算两孔之间的距离，通过判断两个打孔点的距离并与该层的最小通孔间距进行比较，从而判断是否违反DRC，如果违反DRC，则给当前点增加一个较大的代价。

对于不同的net，采用的是标记的方法，对于当前的net进行布线时，将其它net产生的通孔进行标记，并把标记的结果存到对应的数据结构中，在当前的net需要进行打孔时，会到相应的存储标记通孔数据的数据结构中进行查找，确定距离当前扩展点最近的通孔，从而判断当前net在打孔时是否产生DRC，同理，如果违反DRC，则给当前点增加一个较大的代价。从而减少最终布线结果中DRC的数量。

在步骤104，确定布线路径。

本发明实施例中，根据找到的待连接终点，进行路径回溯，通过路径生成函数得到一个DRC数量较少的布线结果，将用A*算法搜索找到的路径转换到版图中显示出来，使得最终得到的布线结果中DRC的数量减少。

图5为根据本发明实施方式的支持MinViaSpacing约束和不支持MinViaSpacing约束下的布线结果对比示意图，图5(a)示出了原始Pin，当不考虑MinViaSpacing约束的时候，两个孔的距离会靠得很近，产生DRC，结果如图5(c)所示，当考虑了MinViaSpacing约束以后，布线结果中通孔之间会保持一段安全距离，从而不会违反DRC，结果如图5(b)所示。

实施例2

本发明实施例还提供了一种集成电路版图布线中满足MinViaSpacing约束的布线的装置，包括存储器和处理器，存储器上储存有在处理器上运行的程序，处理器运行所述程序时执行上述集成电路版图满足MinViaSpacing的布线方法的步骤。

实施例3

本发明实施例还提供了一种计算机可读存储介质，其上存储有计算机指令，所述计算机指令运行时执行上述的集成电路版图满足MinViaSpacing的布线方法的步骤，所述集成电路版图满足MinViaSpacing的布线方法参见前述部分的介绍，不再赘述。

本领域普通技术人员可以理解：以上所述仅为本发明的优选实施例而已，并不用于限制本发明，尽管参照前述实施例对本发明进行了详细的说明，对于本领域的技术人员来说，其依然可以对前述各实施例记载的技术方案进行修改，或者对其中部分技术特征进行等同替换。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种集成电路版图布线中满足MinViaSpacing约束的布线方法，包括以下步骤：

1）确定每个布线层的最小通孔间距值；

2）构建待扩展结点的优先队列；

3）遍历优先队列，弹出代价最小的点，利用A*算法沿各个方向扩展和确定布线扩展代价；

4）通过路径生成函数根据DRC数量最少的原则确定布线结果；

其中，在所述步骤3）中，对于结点扩展过程中遇到的无需生成通孔的扩展结点，增加通过A*算法确定的第一代价；对于当前扩展结点处需要生成通孔的结果，如果所述通孔与周围通孔的距离中存在小于最小通孔间距值的情况，则为当前扩展结点增加第二代价，所述第二代价大于所述第一代价。

2.根据权利要求1所述的集成电路版图满足MinViaSpacing的布线方法，其特征在于，所述步骤1）通过读取布线参数，获取每个布线层的最小通孔间距值。

3.根据权利要求1所述的集成电路版图满足MinViaSpacing的布线方法，其特征在于，所述步骤2）进一步包括，将布线层需要连接的源点添加到待扩展结点的优先队列中。

4.根据权利要求1所述的集成电路版图满足MinViaSpacing的布线方法，其特征在于，所述步骤3）中确定所述通孔与周围通孔的距离包括以下步骤：

如果打孔约束参数CenterToCenter返回值为true，则所述通孔与所述周围通孔的距离指的是两个孔间cut中心点之间的距离；

如果打孔约束参数CenterToCenter返回值为false，则所述通孔与所述周围通孔的距离指的是两个孔间cut边沿之间的距离。

5.根据权利要求4所述的集成电路版图满足MinViaSpacing的布线方法，其特征在于，所述打孔约束参数还包括ConnectivityType约束，ConnectivityType约束的值包括SameNet和ContiguousShapes两种类型，其中，

当通孔类型为SameNet，不同net上的节点通孔间距均应满足最小通孔间距；

当通孔类型为ContiguousShapes，仅需判断同一net两通孔间的最小间距。

6.根据权利要求1所述的集成电路版图满足MinViaSpacing的布线方法，其特征在于，所述步骤3）进一步包括，对于同一net，确定周围通孔时，在搜索过程中采用的是回溯的方法。

7.根据权利要求1所述的集成电路版图满足MinViaSpacing的布线方法，其特征在于，所述步骤3）对于不同的net，采用的是标记的方法确定周围通孔。

8.根据权利要求7所述的集成电路版图满足MinViaSpacing的布线方法，其特征在于，所述采用标记的方法确定周围通孔包括，将其它net产生的通孔进行标记，并把标记的结果存到对应的数据结构中，在当前的net需要进行打通孔时，会到相应的存储标记通孔数据的数据结构中进行查找，确定距离当前扩展点最近的通孔，从而判断当前net在打孔时是否产生DRC，如果违反DRC，则给当前点增加所述第二代价。

9.一种集成电路版图布线中满足MinViaSpacing约束的布线的装置，其特征在于，包括存储器和处理器，所述存储器上储存有在所述处理器上运行的程序，所述处理器运行所述程序时执行权利要求1-8任一项所述的集成电路版图满足MinViaSpacing的布线方法的步骤。

10.一种计算机可读存储介质，其上存储有计算机指令，其特征在于，所述计算机指令运行时执行权利要求1-8任一项所述的集成电路版图满足MinViaSpacing的布线方法的步骤。

Images