CN115291953A - 中央处理器的控制方法、装置、设备及存储介质 - Google Patents

中央处理器的控制方法、装置、设备及存储介质 Download PDF

Info

Publication number
CN115291953A
CN115291953A CN202210908381.8A CN202210908381A CN115291953A CN 115291953 A CN115291953 A CN 115291953A CN 202210908381 A CN202210908381 A CN 202210908381A CN 115291953 A CN115291953 A CN 115291953A
Authority
CN
China
Prior art keywords
cpu
state
control
core
interface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210908381.8A
Other languages
English (en)
Inventor
钱东彦
王玉龙
李超
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Loongson Technology Corp Ltd
Original Assignee
Loongson Technology Corp Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Loongson Technology Corp Ltd filed Critical Loongson Technology Corp Ltd
Priority to CN202210908381.8A priority Critical patent/CN115291953A/zh
Publication of CN115291953A publication Critical patent/CN115291953A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44Arrangements for executing specific programs
    • G06F9/4401Bootstrapping
    • G06F9/4403Processor initialisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Stored Programmes (AREA)

Abstract

本申请提供一种中央处理器的控制方法、装置、设备及存储介质。该方法包括:接收启动指令,并根据启动指令在统一可扩展固件接口UEFI驱动模块的入口点与通信接口连接,通过通信接口可以获取到中央处理器CPU的核状态,读取CPU各核的当前状态,并显示在控制界面上,当前状态为开启状态或关闭状态,接收用户通过控制界面输入的控制指令,根据控制指令控制CPU对应核的开启或关闭。本申请的方法,通过控制界面进行CPU核开/关状态的控制,极大的提高了CPU的控制效率,缩短了控制周期。

Description

中央处理器的控制方法、装置、设备及存储介质
技术领域
本申请涉及通信技术领域,尤其涉及一种中央处理器的控制方法、装置、设备及存储介质。
背景技术
中央处理器(Central Processing Unit,CPU)是计算机系统的运算和控制中心,而CPU核是CPU的重要组成部件,CPU所有的计算、接收/存储以及数据处理都由核执行。对CPU核状态进行控制,能够有效的提高CPU的运行效率。
现有技术对CPU的核状态进行控制时,其中,CPU的核状态是指CPU的不同核处在开启还是关闭的状态,通过在基本输入输出系统(Basic Input Output System,BIOS)框架下,重新编译、修改核状态的代码程序,更新BIOS固件,最终实现对CPU核状态的控制。
但是,现有控制CPU核状态的方式,控制过程效率低下,控制周期长。
发明内容
本申请提供一种中央处理器的控制方法、装置、设备及存储介质,用以解决现有控制CPU核状态的方式,控制过程效率低下,且控制周期长,CPU长时间的开/关核容易导致BIOS固件更新后的稳定性变差的问题。
第一方面,本申请提供一种中央处理器的控制方法,包括:
接收启动指令;
根据所述启动指令,在统一可扩展固件接口UEFI驱动模块的入口点与通信接口连接,所述通信接口用于获取中央处理器CPU的核状态;
读取所述CPU各核的当前状态,并显示在所述控制界面上,所述当前状态为开启状态或关闭状态;
接收用户通过所述控制界面输入的控制指令;
根据所述控制指令控制所述CPU对应核的开启或关闭。
可选的,所述接收启动指令之前,还包括:
在所述UEFI驱动模块的启动模式下,创建CPU的控制界面。
可选的,所述在所述UEFI驱动模块的启动模式下,创建CPU的控制界面,包括:
接收用户输入的配置指令;
根据所述配置指令,在所述UEFI驱动模块入口点生成所述CPU的配置界面;
接收用户输入的菜单设置指令;
根据所述菜单设置指令,在所述配置界面上生成菜单功能,创建所述控制界面,所述控制界面包括以下一种或多种功能:CPU核状态的设置、CPU各核开/关状态的设置、CPU运行参数的设置、CPU测试性能参数的显示。
可选的,所述根据所述控制指令控制所述CPU对应核的开启或关闭,包括:
根据所述控制指令,生成与所述控制指令对应的所述CPU各核的状态控制信息,所述控制信息包括所述CPU对应核的目标状态,所述目标状态包括开启状态或关闭状态;
根据所述状态控制信息,控制所述CPU对应核的开启或关闭。
可选的,所述根据所述控制指令控制所述CPU对应核的开启或关闭之前,还包括:
获取所述CPU核状态的设置状态,所述设置状态包括:可见状态和隐藏状态;
若所述设置状态为可见状态,则在所述控制界面上显示所述CPU各核的控制状态。
可选的,所述根据所述控制指令控制所述CPU对应核的开启或关闭之后,还包括:
对控制后的所述CPU对应核的当前状态进行校验测试。
可选的,所述对控制后的所述CPU对应核的当前状态进行校验测试,包括:
读取控制后的所述CPU对应核的当前状态;
若所述CPU对应核的当前状态与所述目标状态相一致,则所述校验测试通过;
若所述CPU对应核的当前状态与所述目标状态不一致,则重新获取用户通过所述配置界面输入的控制指令。
第二方面,本申请提供一种中央处理器的控制装置,包括:
接收模块,用于接收启动指令;
连接模块,用于根据所述启动指令,在统一可扩展固件接口UEFI驱动模块的入口点与通信接口连接,所述通信接口用于获取中央处理器CPU的核状态;
读取模块,用于读取所述CPU各核的当前状态,并显示在所述控制界面上,所述当前状态为开启状态或关闭状态;
所述接收模块,还用于接收用户通过所述控制界面输入的控制指令;
控制模块,用于根据所述控制指令控制所述CPU对应核的开启或关闭。
第三方面,本申请提供一种中央处理器的控制设备,包括:至少一个处理器、存储器;
所述存储器存储计算机执行指令;
所述至少一个处理器执行所述存储器存储的计算机执行指令,使得所述电子设备执行第一方面任一项所述的方法。
第四方面,本申请提供一种计算机可读存储介质,所述计算机可读存储介质上存储有计算机执行指令,当所述计算机执行指令被处理器执行时,实现第一方面任一项所述的方法。
第五方面,本申请提供一种计算机程序产品,包括计算机程序,所述计算机程序被处理器执行时实现第一方面任一项所述的方法。
本申请提供的一种中央处理器的控制方法、装置、设备及存储介质,通过接收启动指令,并根据启动指令在统一可扩展固件接口UEFI驱动模块的入口点与可以获取到CPU核状态的通信接口连接,读取CPU各核的当前状态,并显示在控制界面上,当前状态为开启状态或关闭状态,接收用户通过控制界面输入的控制指令,根据控制指令控制CPU对应核的开启或关闭。本申请通过创建的控制界面实现对CPU各核开关状态的控制,提高了控制效率。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分,示出了符合本申请的实施例,并与说明书一起用于解释本申请的原理。
图1为本申请实施例提供的一种中央处理器的控制方法的流程示意图;
图2为本申请实施例提供的一种控制界面示意图;
图3为本申请实施例提供的又一种中央处理器的控制方法的流程示意图;
图4为本申请实施例提供的一种中央处理器的控制装置的结构示意图;
图5为本申请提供的一种中央处理器的控制设备结构示意图。
通过上述附图,已示出本申请明确的实施例,后文中将有更详细的描述。这些附图和文字描述并不是为了通过任何方式限制本申请构思的范围,而是通过参考特定实施例为本领域技术人员说明本申请的概念。
具体实施方式
这里将详细地对示例性实施例进行说明,其示例表示在附图中。下面的描述涉及附图时,除非另有表示,不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。相反,它们仅是与如所附权利要求书中所详述的、本申请的一些方面相一致的装置和方法的例子。
首先对本申请所涉及的名词进行解释:
基本输入输出系统:是指Basic Input Output System,简称BIOS,是一组固化到计算机内主板上一个存储芯片上的程序,保存着计算机最重要的基本输入输出的程序、开机后自检程序和系统自启动程序,其主要功能是为计算机提供最底层的、最直接的硬件设置和控制;
统一可扩展固件接口:是指Unified Extensible Firmware Interface,简称UEFI,是一种个人电脑系统规格,用来定义操作系统与系统固件之间的软件界面。
中央处理器(Central Processing Unit,CPU)是一块超大规模的集成电路,是一台计算机的核,其功能主要是解释计算机指令以及处理计算机软件中的数据。核是操作系统最基本的部分,为众多应用程序提供对计算机硬件的安全访问的一部分软件,这种访问是有限的,并且核决定一个程序在什么时候对某部分硬件操作多长时间。核的分类可分为单核和双核以及多核。计算机中一般会采用多核处理器,例如4核、8核等,核数量越多,任务处理速度越快。
CPU每个核的状态会直接影响计算机或者平台运行的稳定性,因此,CPU核状态的控制对于调试和开发都极其重要,本申请中CPU核状态可以是指各核处在打开还是关闭状态。
现有技术中,对CPU的核(Core)状态进行控制时,是在基本输入输出系统(BasicInput Output System,BIOS)框架下,重新编译、修改对应的核状态的代码程序,通过更新BIOS固件,最终实现对CPU核状态的控制。
但是,现有控制CPU核状态的方式,需要重新编译、修改核状态代码程序,其控制周期长,效率较低,容易造成严重的人力浪费。
此外,在编译修改期间,CPU各核频繁打开或关闭,CPU长时间的开/关核容易也容易导致BIOS固件更新后的稳定性变差。
因此,针对现有技术的上述技术问题,本申请提出一种中央处理器的控制方法、装置、设备及存储介质。在统一可扩展固件接口UEFI的启动模式下创建可视化的控制界面,通过创建的控制界面,根据用户输入的控制指令完成CPU对应核的开启或关闭的控制,提高了控制效率。
下面以具体地实施例对本申请的技术方案以及本申请的技术方案如何解决上述技术问题进行详细说明。下面这几个具体的实施例可以相互结合,对于相同或相似的概念或过程可能在某些实施例中不再赘述。下面将结合附图,对本申请的实施例进行描述。
图1为本申请实施例提供的一种中央处理器的控制方法的流程示意图,该方法的执行主体可以为中央处理器的控制装置或设备,例如可以是具有中央处理器的控制功能的计算机等。本实施例中的方法可以通过软件、硬件或者软硬件结合的方式来实现。如图1所示,该方法具体包括以下步骤:
S101、接收启动指令,并根据启动指令在统一可扩展固件接口UEFI驱动模块的入口点与通信接口连接,通信接口用于获取中央处理器CPU的核状态。
统一可扩展固件接口UEFI用来定义操作系统与系统固件之间的软件界面,是一种更快捷的电脑启动配置,负责加电自检、联系操作系统以及提供连接操作系统与硬件的接口,其在ACPI(Advanced Configuration and Power Interface,高级配置与电源接口)协议下正常运作。
本实施例以计算机为例,UEFI的开启方式,例如,通过预先在计算机设置Settings选项中选择“启动”,进入BIOS设置界面,将启动模式选择为“UEFI”,当计算机再次开机后,根据接收到的启动指令,运行UEFI,通过在UEFI驱动模块的入口点与通信接口连接,通过该通信接口获取CPU的核状态。
其中,UEFI驱动模块作为计算机操作系统与UEFI固件之间的连接模块,用于实现操作系统指定的动作或功能,在本实施例中,用于通过该模块入口点,与可以获取到CPU核状态的通信接口进行连接。入口点可以理解为进入该驱动模块的入口,即运行驱动程序中第一条指令的地方。
S102、读取CPU各核的当前状态,并显示在控制界面上,当前状态为开启状态或关闭状态。
CPU是一台计算机的运算核和控制核,CPU核数越多,代表这个CPU的运转速度越快,CPU的工作效率越高,性能越好。
CPU进行工作状态后,计算机会读取CPU各核的当前状态,本申请中当前状态是指核处在开启状态和关闭状态,但与CPU工作状态相关的运行参数也会同步读取,例如CPU频率、CPU电压等,并同步显示在控制界面上,该控制界面为通过UEFI创建的可视化界面。
S103、接收用户通过控制界面输入的控制指令。
在该控制界面上,会显示有CPU各核的状态,或者为打开,或者为关闭。用户通过在该控制界面点击各核的状态选项,例如,选项中包括开启“on”和关闭“off”两个选择项,用户选择的结果作为计算机接收到的控制指令,进而计算机根据接收到的控制指令,去控制计算机中对应核的开启或关闭。
S104、根据控制指令控制CPU对应核的开启或关闭。
根据控制指令,生成与控制指令相对应的CPU各核的状态控制信息,控制信息包括CPU对应核的目标状态,其中,目标状态包括开启状态或关闭状态。
根据状态控制信息,控制CPU对应核的开启或关闭。
在本申请的上述实施例中,通过接收启动指令,并根据启动指令在统一可扩展固件接口UEFI驱动模块的入口点与中央处理器CPU模块的通信接口连接,读取CPU各核的当前的开/关状态,并显示在控制界面上,根据用户通过控制界面输入的控制指令,控制CPU对应核的开启或关闭。本实施例的方法,通过控制界面进行CPU核开/关状态的控制,极大的提高了CPU的控制效率,缩短了控制周期。
进一步的,在上述实施例的基础之上,下面,通过下述的实施例,详细的说明上述实施例中提到的控制界面的创建过程。
当UEFI启动后,进入UEFI驱动模块的启动模式,在该启动模式下,创建CPU的控制界面。
具体的,
接收用户输入的配置指令,该配置指令包括但不限于CPU的网络状态信息、UEFI的运行协议信息、路径信息、显示函数信息等。
根据上述配置指令,在UEFI驱动模块入口点生成CPU的配置界面。
接收用户输入的菜单设置指令,该菜单设置指令包括但不限于CPU核状态的设置信息、CPU各核开/关状态的设置信息、CPU运行参数的设置信息及CPU测试性能参数的显示信息等。
根据上述菜单设置指令,在配置界面上生成菜单功能,创建控制界面,其中,控制界面包括以下一种或多种功能:CPU核状态的设置、CPU各核开/关状态的设置、CPU运行参数的设置、CPU测试性能参数的显示。
创建完成后的控制界面如图2所示,图2为本申请实施例提供的一种控制界面示意图。
在图2中,“Core Status Set”为CPU核状态的设置,其中该设置状态包括可见状态“SHOW”和不可见状态“HIDE”,如图中所示,可见状态“SHOW”表示在控制界面上可以显示CPU各核的控制状态,不可见状态“HIDE”表示在控制界面上不可以显示CPU各核的控制状态。
“Core0-Core7”为CPU各核开/关状态的设置即CPU各核的控制状态,其中,“On”表示核处在打开状态,“Off”表示核处在关闭状态,用户通过状态选项选择“On”或“Off”。需要注意的是,只有“Core Status Set”显示为“SHOW”,才会在控制界面显示出“Core0-Core7”。
本申请对核数量不进行限定,图2中的8个核数量仅为示例性说明。
此外,还包括CPU运行参数的设置,例如,“CPU Clock Setting”CPU时钟设置、“CPUClock Ratio”CPU时钟比、“CPU VDDN Voltage”CPU电压等。
以及,CPU测试性能参数的显示,例如,“Frequency”频率、“Cache”缓存位置、“CPUStep”CPU步进等。
可以理解的是,图2仅是示例性的说明了一种可能的控制界面,其显示的具体内容,不因此作为对本申请的限制。
在本申请的上述实施例中,通过接收用户输入的配置指令,其中,配置指令用于在UEFI驱动模块入口点生成CPU的配置界面,通过接收用户输入的菜单设置指令,其中,菜单设置指令用于在配置界面上生成菜单功能,创建的可视化的控制界面,为后面完成对CPU核状态的控制提供了更加高效率的控制方式。
进一步的,完成上述实施例中提到的根据控制指令控制CPU对应核的开启或关闭之后,还包括:对控制后的CPU对应核的当前状态进行校验测试。
具体的,
读取控制后的CPU对应核的当前状态。
若CPU对应核的当前状态与目标状态相一致,则校验测试通过。
若CPU对应核的当前状态与目标状态不一致,则重新获取用户通过配置界面输入的控制指令。
例如,假设控制的是CPU的核1,控制的目标状态为开启状态“On”,如果读取的控制后的CPU核1的当前状态为“On”,则校验测试通过,否则重新获取用户输入的控制指令。
需要注意的是,控制后的CPU核状态的信息计算机会进行存储,存储一般可以通过下述两种方式:
一种方式是,存储到刷新后仍保持有控制后的CPU核状态的信息的存储位置。
另一种方式是,存储到刷新后无法保持有控制后的CPU核状态的信息的存储位置。
综上,完成了对CPU中核状态的控制,其中,核状态表示核是处在打开状态还是关闭状态。
完成了对CPU中核状态的控制后,测试开发人员还可以对控制后的CPU核的稳定性进行测试。
测试开发人员调出该控制界面,进行关不稳定核处理,配置后重启UEFI启动操作系统,就可以调试与排除不稳定核的影响。
在本申请的实施例中,通过对控制后的CPU对应核的当前状态进行校验测试,使得CPU核状态的控制更加准确。
更进一步的,为了便于理解本申请的方法,下面,通过图3来完整的的说明本申请的发明内容,图3为本申请实施例提供的又一种中央处理器的控制方法的流程示意图。如图3所示,该方法包括以下步骤:
S301、在UEFI驱动模块的启动模式下,创建CPU的控制界面。
S302、接收启动指令,根据启动指令在UEFI驱动模块的入口点与通信接口连接,以获取CPU的核状态。
S303、读取CPU各核的当前状态,并显示在控制界面上,当前状态为开启状态或关闭状态。
S304、接收用户通过控制界面输入的控制指令。
S305、根据控制指令,生成与控制指令对应的CPU各核的状态控制信息,控制信息包括CPU对应核的目标状态,目标状态包括开启状态或关闭状态。
S306、根据状态控制信息,控制CPU对应核的开启或关闭。
S307、读取控制后的CPU对应核的当前状态。
S308、判断CPU对应核的当前状态与目标状态相一致,若一致,则校验测试通过。
S309、若不一致,则重新获取用户通过配置界面输入的控制指令。
本实施例其具体实现原理与技术效果与上述的实施例类似,在此不再重复赘述。
图4为本申请实施例提供的一种中央处理器的控制装置的结构示意图,如图4所示,该装置包括:接收模块401、连接模块402、读取模块403、控制模块404。
接收模块401,用于接收启动指令。
连接模块402,用于根据启动指令,在统一可扩展固件接口UEFI驱动模块的入口点与通信接口连接,通信接口用于获取中央处理器CPU的核状态。
读取模块403,用于读取CPU各核的当前状态,并显示在控制界面上,当前状态为开启状态或关闭状态。
接收模块401,还用于接收用户通过控制界面输入的控制指令。
控制模块404,用于根据控制指令控制CPU对应核的开启或关闭。
一种可能的实现方式是,中央处理器的控制装置还包括创建模块,用于:
在UEFI驱动模块的启动模式下,创建CPU的控制界面。
一种可能的实现方式是,创建模块具体用于:
接收用户输入的配置指令;
根据配置指令,在UEFI驱动模块入口点生成CPU的配置界面;
接收用户输入的菜单设置指令;
根据菜单设置指令,在配置界面上生成菜单功能,创建控制界面,控制界面包括以下一种或多种功能:CPU内核核状态的设置、CPU各内核核开/关状态的设置、CPU运行参数的设置、CPU测试性能参数的显示。
一种可能的实现方式是,控制模块404具体用于:
根据控制指令,生成与控制指令对应的CPU各核的状态控制信息,控制信息包括CPU对应核的目标状态,目标状态包括开启状态或关闭状态;
根据状态控制信息,控制CPU对应核的开启或关闭。
一种可能的实现方式是,中央处理器的控制装置还包括处理模块,用于:
获取CPU核状态的设置状态,设置状态包括:可见状态和隐藏状态。
若设置状态为可见状态,则在控制界面上显示CPU各核的控制状态。
一种可能的实现方式是,中央处理器的控制装置还包括校验模块,用于:
对控制后的CPU对应核的当前状态进行校验测试。
一种可能的实现方式是,校验模块还用于:
读取控制后的CPU对应核的当前状态。
若CPU对应核的当前状态与目标状态相一致,则校验测试通过。
若CPU对应核的当前状态与目标状态不一致,则重新获取用户通过配置界面输入的控制指令。
本实施例提供的中央处理器的控制装置,用于执行前述的方法实施例,其实现原理与技术效果类似,对此不再赘述。
图5为本申请提供的一种中央处理器的控制设备结构示意图。该电子设备例如可以是上述计算机或者是具有中央处理器终端。如图4所示,该设备500可以包括:至少一个处理器501和存储器502。
存储器502,用于存放程序。具体地,程序可以包括程序代码,程序代码包括计算机操作指令。
存储器502可能包含高速RAM存储器,也可能还包括非易失性存储器(non-volatile memory),例如至少一个磁盘存储器。
处理器501用于执行存储器502存储的计算机执行指令,以实现前述方法实施例所描述的通信方法。其中,处理器501可能是一个中央处理器(Central Processing Unit,简称为CPU),或者是特定集成电路(Application Specific Integrated Circuit,简称为ASIC),或者是被配置成实施本申请实施例的一个或多个集成电路。
可选的,该电子设备500还可以包括通信接口503。在具体实现上,如果通信接口503、存储器502和处理器501独立实现,则通信接口503、存储器502和处理器501可以通过总线相互连接并完成相互间的通信。总线可以是工业标准体系结构(Industry StandardArchitecture,简称为ISA)总线、外部设备互连(Peripheral Component,简称为PCI)总线或扩展工业标准体系结构(Extended Industry Standard Architecture,简称为EISA)总线等。总线可以分为地址总线、数据总线、控制总线等,但并不表示仅有一根总线或一种类型的总线。
可选的,在具体实现上,如果通信接口503、存储器502和处理器501集成在一块芯片上实现,则通信接口503、存储器502和处理器501可以通过内部接口完成通信。
本申请还提供了一种计算机可读存储介质,该计算机可读存储介质可以包括:U盘、移动硬盘、只读存储器(ROM,Read-Only Memory)、随机存取存储器(RAM,Random AccessMemory)、磁盘或者光盘等各种可以存储程序代码的介质,具体的,该计算机可读存储介质中存储有程序指令,程序指令用于上述实施例中的方法。
本申请还提供一种程序产品,该程序产品包括执行指令,该执行指令存储在可读存储介质中。电子设备的至少一个处理器可以从可读存储介质读取该执行指令,至少一个处理器执行该执行指令使得电子设备实施上述的各种实施方式提供的通信方法。
本领域技术人员在考虑说明书及实践这里公开的发明后,将容易想到本申请的其它实施方案。本申请旨在涵盖本申请的任何变型、用途或者适应性变化,这些变型、用途或者适应性变化遵循本申请的一般性原理并包括本申请未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的,本申请的真正范围和精神由下面的权利要求书指出。
应当理解的是,本申请并不局限于上面已经描述并在附图中示出的精确结构,并且可以在不脱离其范围进行各种修改和改变。本申请的范围仅由所附的权利要求书来限制。

Claims (10)

1.一种中央处理器的控制方法,其特征在于,包括:
接收启动指令;
根据所述启动指令,在统一可扩展固件接口UEFI驱动模块的入口点与通信接口连接,所述通信接口用于获取中央处理器CPU的核状态;
读取所述CPU各核的当前状态,并显示在所述控制界面上,所述当前状态为开启状态或关闭状态;
接收用户通过所述控制界面输入的控制指令;
根据所述控制指令控制所述CPU对应核的开启或关闭。
2.根据权利要求1所述的方法,其特征在于,所述接收启动指令之前,还包括:
在所述UEFI驱动模块的启动模式下,创建CPU的控制界面。
3.根据权利要求2所述的方法,其特征在于,所述在所述UEFI驱动模块的启动模式下,创建CPU的控制界面,包括:
接收用户输入的配置指令;
根据所述配置指令,在所述UEFI驱动模块入口点生成所述CPU的配置界面;
接收用户输入的菜单设置指令;
根据所述菜单设置指令,在所述配置界面上生成菜单功能,创建所述控制界面,所述控制界面包括以下一种或多种功能:CPU核状态的设置、CPU各核开/关状态的设置、CPU运行参数的设置、CPU测试性能参数的显示。
4.根据权利要求3所述的方法,其特征在于,所述根据所述控制指令控制所述CPU对应核的开启或关闭,包括:
根据所述控制指令,生成与所述控制指令对应的所述CPU各核的状态控制信息,所述控制信息包括所述CPU对应核的目标状态,所述目标状态包括开启状态或关闭状态;
根据所述状态控制信息,控制所述CPU对应核的开启或关闭。
5.根据权利要求4所述的方法,其特征在于,所述根据所述控制指令控制所述CPU对应核的开启或关闭之前,还包括:
获取所述CPU核状态的设置状态,所述设置状态包括:可见状态和隐藏状态;
若所述设置状态为可见状态,则在所述控制界面上显示所述CPU各核的控制状态。
6.根据权利要求5所述的方法,其特征在于,所述根据所述控制指令控制所述CPU对应核的开启或关闭之后,还包括:
对控制后的所述CPU对应核的当前状态进行校验测试。
7.根据权利要求6所述的方法,其特征在于,所述对控制后的所述CPU对应核的当前状态进行校验测试,包括:
读取控制后的所述CPU对应核的当前状态;
若所述CPU对应核的当前状态与所述目标状态相一致,则所述校验测试通过;
若所述CPU对应核的当前状态与所述目标状态不一致,则重新获取用户通过所述配置界面输入的控制指令。
8.一种中央处理器的控制装置,其特征在于,包括:
接收模块,用于接收启动指令;
连接模块,用于根据所述启动指令,在统一可扩展固件接口UEFI驱动模块的入口点与通信接口连接,所述通信接口用于获取中央处理器CPU的核状态;
读取模块,用于读取所述CPU各核的当前状态,并显示在所述控制界面上,所述当前状态为开启状态或关闭状态;
所述接收模块,还用于接收用户通过所述控制界面输入的控制指令;
控制模块,用于根据所述控制指令控制所述CPU对应核的开启或关闭。
9.一种中央处理器的控制设备,其特征在于,包括:至少一个处理器、存储器;
所述存储器存储计算机执行指令;
所述至少一个处理器执行所述存储器存储的计算机执行指令,使得所述中央处理器的控制设备执行权利要求1至7任一项所述的中央处理器的方法。
10.一种计算机可读存储介质,其特征在于,所述计算机可读存储介质中存储有计算机执行指令,所述计算机执行指令被处理器执行时用于实现如权利要求1至7任一项所述的中央处理器的控制方法。
CN202210908381.8A 2022-07-29 2022-07-29 中央处理器的控制方法、装置、设备及存储介质 Pending CN115291953A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210908381.8A CN115291953A (zh) 2022-07-29 2022-07-29 中央处理器的控制方法、装置、设备及存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210908381.8A CN115291953A (zh) 2022-07-29 2022-07-29 中央处理器的控制方法、装置、设备及存储介质

Publications (1)

Publication Number Publication Date
CN115291953A true CN115291953A (zh) 2022-11-04

Family

ID=83825261

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210908381.8A Pending CN115291953A (zh) 2022-07-29 2022-07-29 中央处理器的控制方法、装置、设备及存储介质

Country Status (1)

Country Link
CN (1) CN115291953A (zh)

Similar Documents

Publication Publication Date Title
US20030037225A1 (en) Apparatus and method for microcontroller debugging
CN106980597B (zh) 片上系统验证方法及验证系统
CN103049375B (zh) 一种摄像头在线调试方法
CN107729246B (zh) 针对目标应用的辅助测试方法、装置、设备及存储介质
CN111538659B (zh) 业务场景的接口测试方法、系统、电子设备和存储介质
CN111625290B (zh) 一种Android平台下布局文件预加载方法、装置及电子设备
JPS61229134A (ja) マイクロコンピユ−タ
CN117435483A (zh) 基于Formal工具的仿真验证激励生成方法、装置、介质及终端
CN115291953A (zh) 中央处理器的控制方法、装置、设备及存储介质
CN111949510B (zh) 测试处理方法、装置、电子设备及可读存储介质
CN112199272A (zh) 一种智能终端的测试方法、装置、终端设备及介质
CN109656758B (zh) 用于异构双处理器系统芯片的调试方法及系统
CN112799683A (zh) 一种终端设备程序烧写和测试方法
CN116450431A (zh) Cpu参考模型的指令功能测试系统及其方法、计算机设备和存储介质
CN114328062B (zh) 校验缓存一致性的方法、装置和存储介质
CN111831284B (zh) 渲染调试方法、装置及设备
CN111399926A (zh) 下载启动程序的方法和装置
CN106294143B (zh) 芯片的寄存器的调试方法及装置
CN115587026A (zh) 芯片测试方法、装置、存储介质及芯片
CN114416637A (zh) 一种soc芯片复位处理方法、装置、soc芯片及介质
JP2015146178A (ja) テストコンテキストの生成
CN110928753A (zh) 浏览器控制台日志输出的控制方法、装置、计算机设备及计算机可读存储介质
CN115145642B (zh) 一种软件启动方法和系统
JP5979709B2 (ja) エミュレーション装置、エミュレーション方法、プログラム、および組み込み機器の開発支援システム
CN115270107B (zh) 一种信息验证方法、装置、可读介质及电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination