CN115280499A - 用于防止ic半导体衬底中的衬底电流的设备和方法 - Google Patents

用于防止ic半导体衬底中的衬底电流的设备和方法 Download PDF

Info

Publication number
CN115280499A
CN115280499A CN202180020900.0A CN202180020900A CN115280499A CN 115280499 A CN115280499 A CN 115280499A CN 202180020900 A CN202180020900 A CN 202180020900A CN 115280499 A CN115280499 A CN 115280499A
Authority
CN
China
Prior art keywords
transistor
connection
electrically connected
potential
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180020900.0A
Other languages
English (en)
Inventor
菲克雷特·阿巴扎
安德烈·苏丹斯
尤韦·弗里曼
安德烈亚斯·弗里森
马茨·施马尔霍斯特
马可·利特克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Elmers Semiconductor Europe
Hyundai Mobis Co Ltd
Original Assignee
Elmers Semiconductor Europe
Hyundai Mobis Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elmers Semiconductor Europe, Hyundai Mobis Co Ltd filed Critical Elmers Semiconductor Europe
Publication of CN115280499A publication Critical patent/CN115280499A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2853—Electrical testing of internal connections or -isolation, e.g. latch-up or chip-to-lead connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B60—VEHICLES IN GENERAL
    • B60R—VEHICLES, VEHICLE FITTINGS, OR VEHICLE PARTS, NOT OTHERWISE PROVIDED FOR
    • B60R21/00—Arrangements or fittings on vehicles for protecting or preventing injuries to occupants or pedestrians in case of accidents or other traffic risks
    • B60R21/01—Electrical circuits for triggering passive safety arrangements, e.g. airbags, safety belt tighteners, in case of vehicle accidents or impending vehicle accidents
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2648—Characterising semiconductor materials
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G01R31/52—Testing for short-circuits, leakage current or ground faults
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G01R31/56—Testing of electric apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8248—Combination of bipolar and field-effect technology
    • H01L21/8249—Bipolar and MOS technology
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B60—VEHICLES IN GENERAL
    • B60R—VEHICLES, VEHICLE FITTINGS, OR VEHICLE PARTS, NOT OTHERWISE PROVIDED FOR
    • B60R21/00—Arrangements or fittings on vehicles for protecting or preventing injuries to occupants or pedestrians in case of accidents or other traffic risks
    • B60R21/01—Electrical circuits for triggering passive safety arrangements, e.g. airbags, safety belt tighteners, in case of vehicle accidents or impending vehicle accidents
    • B60R2021/01204—Actuation parameters of safety arrangents
    • B60R2021/01211—Expansion of air bags
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B60—VEHICLES IN GENERAL
    • B60R—VEHICLES, VEHICLE FITTINGS, OR VEHICLE PARTS, NOT OTHERWISE PROVIDED FOR
    • B60R21/00—Arrangements or fittings on vehicles for protecting or preventing injuries to occupants or pedestrians in case of accidents or other traffic risks
    • B60R21/01—Electrical circuits for triggering passive safety arrangements, e.g. airbags, safety belt tighteners, in case of vehicle accidents or impending vehicle accidents
    • B60R2021/01204—Actuation parameters of safety arrangents
    • B60R2021/01252—Devices other than bags
    • B60R2021/01265—Seat belts
    • B60R2021/01272—Belt tensioners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mechanical Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electronic Switches (AREA)

Abstract

本发明涉及用于防止衬底电流注入CMOS电路的衬底Sub的各种设备和方法。为此，这些设备以不同的方式实现用于防止这种注入的方法。所述设备检测集成CMOS电路的触点(PDH，PDL)的电位，将检测到的电位值与参考值进行比较，并将触点(PDH，PDL)连接到用于导出电流的导出电路节点(ABK)，从而该电流不流过寄生双极横向结构，即不在衬底中流动。例如，导出电路节点可以连接到基准电位线路(GND)或具有比基准电位线路(GND)的电位更高的电位的其他线路。当触点(PDH，PDL)的电位值小于或等于参考值时，激活或启动该电连接，其中该参考值小于衬底Sub的电位值和/或小于基准电位线路(GND)或上述其他线路的电位值。

Description

用于防止IC半导体衬底中的衬底电流的设备和方法
相关申请的交叉引用
本PCT申请要求2020年3月18日的德国国家专利申请102020107479.4的优先权，其内容通过引用并入本申请的主题。
技术领域
本发明涉及用于防止衬底电流注入到CMOS电路的衬底Sub中的各种设备和方法。
背景技术
本发明主要适用于提高安全气囊点火电路按规定工作的可靠性，所述安全气囊点火电路典型地设计为集成电路。在DE-A-4432301、DE-T-602004006973和DE-B-102005048239中描述了这种安全气囊电路的示例。
在产生本发明的直接时间范围内已知汽车制造商的各种产品召回，其中安全气囊由于在申请时已知的现有技术的设备而没有打开。
由此，所涉及的汽车制造商确定了对这种安全装置的新的以前未知的要求，并传递给了供应商。调查表明，CMOS电路的向外引出的连接端处可能会出现问题。IC的这些连接端典型地经由接合线与引线框架的导体连接，该引线框架具有所容纳的IC部件的向外引出的外部连接触点。如果CMOS电路的这种连接端例如由于连接到IC的相关联外部连接触点、铺设在车辆中的接地或具有其他电位的线路中的短路或者由于线路和连接端的寄生电感和电容而导致的后续影响而特别是负担了强的负电位，该负电位低于集成有CMOS电路的半导体衬底的电位。于是可能产生横向寄生的双极NPN晶体管，而且与电子部件或其布置在与错误地“低于衬底电位”外部连接端连接的电子部件相邻的组件组合，如下面基于图1a(和图1b、lc以及图2)解释的。
在图1a中示出了p掺杂衬底Sub的横截面，在其上侧OS中引入了多个n掺杂N区NG、NG1、NG2、NG3和NG4。在该实施例中，在N区NG中形成MOS晶体管，该MOS晶体管例如可以作为高侧晶体管T1H或作为低侧晶体管T1L是电路的一部分，例如安全气囊点火电路的一部分。例如，用N区NG1表示保护环结构。在这个示例情况中，在该保护环的外部具有另外的MOS晶体管，其具有两个用于源极和漏极的强n掺杂连接区NG2和NG3。在图1a的右侧示例性地示出了另外的N区NG4。衬底Sub在多个部位处连接到衬底电位PSUB。
在图1a的示例中，可以产生至少三个这样的寄生双极NPN晶体管NPN1、NPN2和NPN3，或者更一般地产生寄生横向双极NPN结构或PNP结构。在此，每个NPN晶体管的基极B由n区NG和NG1之间的区域中的p衬底Sub形成，而发射极E由连接端PDCL代表。这三个晶体管的集电极C1、C2、C3由N区NG1、NG2(替代地或附加地还有NG3)和NG3形成。
如果现在在MOS晶体管T1H或T1L所属的电路运行期间，连接端PDCL即低侧晶体管T1L的漏极连接端处或高侧晶体管T1H的源极连接端处的电位下降到低于衬底电位PSUB——这可能由于典型地不可预见的事件(例如短路)而发生，则示例性示出的三个寄生NPN晶体管NPN1、NPN2或NPN3中的至少一个开始导通，从而电流在由连接端PDCL代表的发射极中流动。该电流到达其他N区或这些N区的组件的所示连接端，所述连接端分别形成相应NPN晶体管NPN1、NPN2和NPN3的集电极。这又会导致其他电子部件发生故障。
图lb示出了高侧输出晶体管T1H的示意简化状况，该高侧输出晶体管的任务是将分配给该高侧输出晶体管的外部连接触点PDH——其是IC的外部连接端——经由另外的外部连接触点PDS与正供电电位VDD连接。典型地，在引导正供电电位VDD的线路和高侧输出晶体管T1H之间还连接了安全晶体管ST(参见图2)。在安全气囊电路中，引导正供电电位VDD的线路典型地、但不一定是能量储备器的正极。为了简单起见，安全晶体管ST未在图1b中示出。高侧输出晶体管T1H典型地可以经由高侧输出晶体管T1H的控制电极VG1H由ESD保护电路导通，这基本上是已知的。此外，功能电路GC(例如是用于在碰撞情况下触发安全气囊的电路)可以接通和关断高侧输出晶体管T1H，其中ESD保护电路典型地可以“覆盖”功能电路GC。ESD保护电路的其他实现方式是可能的。当在高侧输出晶体管T1H的外部连接触点PDH提取较大电流时会出现问题。这例如当由于如上所述的事故外部连接触点PDH负担了与规定运行状况不对应的明显较低的电位时出现。其原因在此将不再详细地讨论，因为它们与对本发明的理解无关。
高侧晶体管T1H典型地形成在衬底Sub的n掺杂阱中(参见图1a)。CMOS电路的衬底Sub优选是p掺杂的。当然，电荷载流子的极性可以被逆转，这是不常见的，但在技术上是可以实现的(并且也适用于根据图1a的示例)。因此，尽管下面从p掺杂衬底出发，但是本发明也明确地涉及具有n掺杂衬底的CMOS电路。
现在假设n阱与外部连接触点PDH连接。例如，n阱可以是ESD保护结构的构造。n阱的确切性质与本发明无关，因为这里只有寄生NPN晶体管NPNparaL、NPNparaH的形成是相关的。因此，如果在外部连接触点PDH处提取更大的电流，则将导致电流从n阱流出并且因此导致n阱和衬底Sub之间不可避免的寄生PN二极管的断开，如果衬底Sub的电位PSUB减去n阱的电位的电位差变为负值并且低于该PN二极管的负阈值电压的话。在现代CMOS电路中，衬底典型地处于基准电位GND(以下有时也称为基准电位线路GND)，这在图中由虚线示出并且典型地是接地。由于CMOS电路包括多个n阱处于高于衬底电位的电位，或者更一般地包括衬底中的多个n掺杂区作为电路的其他电路部分OC的设备部分处于高于衬底电位的电位，因此现在经由CMOS的衬底触点补充提供所提取的电流，从而建立平衡。术语“n阱”在这里也可以理解为衬底Sub内的n掺杂区。其他n阱与CMOS电路的衬底Sub和高侧输出晶体管的n阱形成寄生NPN结构，然后该寄生NPN结构在这里可以被看做是具有典型小于1的非常小放大的寄生NPN晶体管NPNparaH。尽管电流增益很小，但寄生NPN晶体管NPNparaH可以在足够高的提取电流时断开，从而使其他n阱与处于非常低电位的外部连接触点PDH短路，这然后导致诸如安全气囊未触发的错误，所述安全气囊应该由集成CMOS电路的其他驱动电路触发。因为该集成CMOS电路具有多个驱动电路，取决于碰撞的类型(例如正面碰撞或侧面碰撞)，安装在车辆中的众多安全气囊中不是所有安全气囊都被触发或不同的安全气囊被触发。
在图1c中示出了低侧输出晶体管T1L的类似情况。低侧输出晶体管T1L的任务是将分配给它的外部连接触点PDL(也是IC的外部连接端)与基准电位线路GND(以下也称为基准电位GND)的负供电电位连接。在安全气囊回路中，这典型地是能量储备器的负极。低侧输出晶体管T1L可由ESD保护电路接通，典型地经由低侧输出晶体管T1L的控制电极VG1L。此外，低侧输出晶体管T1L可以由功能电路GC来接通和关断，其中ESD保护电路典型地能够“覆盖”功能电路GC。当在低侧输出晶体管T1L的外部连接触点PDL处提取较大电流时，就会出现问题。
低侧晶体管T1H再次优选地包括n掺杂阱。低侧输出晶体管T1L的n阱与外部连接触点PDL连接。因此，如果以相对于基准电位线路GND的参考电位为负的电位从外部连接触点PDL提取电流，则导致电流从低侧输出晶体管的n阱流出并因此导致低侧输出晶体管T1L的n阱和衬底Sub之间不可避免的寄生PN二极管断开，此时衬底Sub的电位减去n阱的电位的电位差变为负并且低于该PN二极管的负阈值电压。由于如上所述的CMOS电路在衬底中包括多个n阱作为CMOS电路的其他电路部分OC的设备部分处于高于衬底电位的电位，因此现在经由CMOS的衬底触点补充提供所提取的电流，从而建立平衡。其他n阱与CMOS电路的衬底和高侧输出晶体管的n阱形成寄生NPN结构，于是该寄生NPN结构在此又可以被看做是具有典型小于1的非常小增益的寄生NPN晶体管NPNparaL。尽管电流增益很小，但寄生NPN晶体管NPNparaL可以在足够高的提取电流时断开，从而使其他n阱与处于非常低电位的外部连接触点PDL短路，这然后导致诸如安全气囊未触发的错误，所述安全气囊应该由集成CMOS电路的其他驱动电路触发。
图2示出了现有技术中常见的典型安全气囊触发阶段。经由正供电电压线路VDD和基准电位线路GND向集成CMOS点火电路IC供应电能。该图示被示意性地简化以便于理解。在集成CMOS电路IC内部具有实际的集成电路IS，这里在本示例中该集成电路IS包括控制和监视安全气囊触发功能的操控电路。其细节与理解本发明无关。在图1b和图1c中用功能电路GC例如表示图2的集成电路IS。这里，电路IS产生用于高侧输出晶体管T1H的控制电极的控制信号，并借助于控制信号线路VG1H将该控制信号传输到高侧输出晶体管T1H的控制电极。电路IS还产生用于低侧输出晶体管T1L的控制电极的控制信号，并借助于控制信号线路VG1L将该控制信号传输到低侧输出晶体管T1L的控制电极。开关电路IS也可以(但不是必须)产生用于安全晶体管ST的控制电极的控制信号，并借助于控制信号线路VST经由用于连接安全晶体管ST的控制电极的外部连接触点PDG将该控制信号传输到安全晶体管ST的控制电极。
高侧输出晶体管T1H的漏极触点经由外部连接触点PDS与安全晶体管ST的源极触点连接。
高侧输出晶体管T1H的源极触点经由高侧输出晶体管T1H的外部连接触点PDH与车辆乘员约束系统或车辆安全装置的一个或多个引爆器SQ的第一连接端连接。引爆器SQ典型地是用于展开安全气囊的电点火炸药。
低侧输出晶体管T1L的漏极触点经由低侧输出晶体管T1L的外部连接触点PDL与车辆乘员约束系统或车辆安全装置的引爆器SQ的第二连接端连接。
低侧输出晶体管T1L的源极触点典型地与基准电位线路GND连接。
低侧输出晶体管T1L和高侧输出晶体管T1H的载流能力典型地被设计为，使得它们可以在引爆器SQ点火的很短时间内可靠地承载在有限数量的点火周期期间几安培范围内的非常高的电流。
安全晶体管ST的漏极触点典型地与供电电压线路VDD连接，而其源极触点与外部连接触点PDS连接。
因此，外部连接触点PDH和PDS(以下简称触点)是IC上的外部连接端，车辆内铺设的线路与这些外部连接端连接，所述线路通向由引爆器的高侧晶体管T1H和低侧晶体管T1L构成的一个或多个驱动级。如果这些外部线路由于例如损坏或由于诸如电感和电容的寄生元件而导致意外的电位，则可能如之前基于图1a、1b和1c所述产生失效。
发明内容
本发明所基于的任务是提供一种解决方案，该解决方案不具有现有技术的上述缺点，特别是在寄生结构中的电流方面的缺点，并且提供另外的优点。
本发明涉及用于防止衬底电流注入CMOS电路的衬底Sub的各种设备和方法。为此，这些设备以不同的方式实现用于防止这种注入的方法。所述方法检测集成CMOS电路的触点PDH、PDL的电位，将以此方式检测到的电位值与参考值进行比较，并将触点PDH、PDL连接到导出电路节点(Ableitschaltungsknoten)以导出电流，从而所述电流不流过寄生双极横向结构，即不在衬底中流出。导出电路节点例如可以连接到基准电位线路GND或具有比基准电位线路GND的电位更高的电位的其他线路。然后，当触点PDH、PDL的电位值低于或等于参考值时，激活或启动该电连接，其中该参考值低于衬底Sub的电位值和/或低于基准电位线路GND或上述其他线路的电位值。
该任务通过根据权利要求1、17、33、37和38中任一个的设备和根据权利要求35或36的方法来解决。根据本发明的设备和方法的各个设计是从属权利要求的主题。
在第一变型中，本发明提出了一种在集成CMOS电路中使用的设备，该设备集成在掺杂有第一导电类型的电荷载流子的半导体衬底Sub中，特别是集成在p掺杂的半导体衬底Sub中，所述半导体衬底具有
-多个用与第一导电类型相反的第二导电类型的电荷载流子掺杂的区NG，特别是多个n掺杂的N区NG，每个区形成电子部件或在每个区中形成电子部件，
-监视电路节点PDH、PDL，其位于掺杂区NG之一中或者与一个或多个掺杂区NG电连接并且例如出于确保CMOS电路的功能性的原因就其电位受到监视，
-其中向半导体衬底Sub施加有衬底电位PSUB，
-其中CMOS电路具有基准电位GND，并且
-其中在具有监视电路节点PDH、PDL的掺杂区NG和与该掺杂区NG相邻的至少一个掺杂区NG之间，或在与监视电路节点PDH、PDL电连接的至少一个掺杂区NG和与所述掺杂区NG相邻的掺杂区NG或与这些掺杂区NG之一相邻的掺杂区NG之间形成寄生双极横向结构，特别是寄生双极NPN横向结构，
-具有传导路径和控制电极的电子开关T2、T1L，所述传导路径一方面与监视电路节点PDH、PDL电连接，另一方面与导出电路节点ABK电连接以从所述监视电路节点PDH、PDL导出电流，所述控制电极用于切换所述传导路径的截止和导通，
-用于监视电路节点PDH、PDL的监视电路UVH、UVL，所述监视电路检测代表在监视电路节点PDH、PDL处的电位的电位值，
-其中所述监视电路UVH、UVL具有将检测到的电位值与预给定的参考电位进行比较的比较器电路，
-其中所述参考电位等于或小于衬底电位PSUB或等于或小于基准电位GND或等于衬底电位PSUB和基准电位GND两者或小于衬底电位PSUB和基准电位GND两者，以及
-其中当检测到的电位值等于参考电位或低于参考电位时，监视电路UVH、UVL直接或间接产生用于导通电子开关T2、T1L的接通信号。
因此，利用根据这个变型和其他变型的本发明提出了监视电路节点的电位，所述电路节点在低于参考电位时可能无意中激活形成在半导体衬底中的寄生双极横向结构。这将意味着在半导体衬底中产生可能干扰半导体衬底的相邻有源区的功能的衬底电流，在所述相邻有源区中形成另外的电子部件和电路。根据本发明，通过将所述待监视电路节点(以下称为监视电路节点)处的电位与参考电位进行比较来防止这种情况发生，以确保在低于参考电位时或在等于该参考电位时产生不是在半导体衬底中“传播”、而是在半导体衬底的一个或多个有源区内流动的电流。为此，根据本发明使用连接到监视电路节点和导出电路节点之间的电子开关。如果监视电路节点的电位等于参考电位或低于该参考电位，则电子开关被接通(例如开关晶体管被切换到导通)以再次提高监视电路节点处的电位。因此，导出电路节点引导高于参考电位的电位。该参考电位又可以等于或低于通常情况下为地的参考电位，或者等于或低于半导体衬底所处于的衬底电位。根据本发明的想法现在是，当电位受到监视的节点的电位从较高值下降到参考电位或下降到低于参考电位时，在需要情况下通过电子开关再次提高该节点的电位。有利地，监视电路节点和导出电路节点之间的电位差对于监视电路节点处的根据本发明的电压限制功能应该足够高，但另一方面同时也有利地不应选择得太高，以最小化用于维持导出电路节点处的电位所需要的电功率。导出电路节点应尽可能低阻抗。原则上，地电位满足所有这些特性，因为它既具有低阻抗又高于参考电位，换句话说，选择参考电位使得其低于地电位。
上述关于导出电路节点的性质和施加于所述导出电路节点的电位的考虑完全适用于本发明的所有设计。
在本发明的适宜的扩展中可以规定，监视电路节点PDH、PDL是CMOS电路的向外引出或将向外引出的外部连接触点或与CMOS电路的向外引出或将向外引出的外部连接触点电连接。如上文结合现有技术中有时遇到的问题已经描述的，特别是集成CMOS电路的那些形成IC部件的外部连接触点或与这种外部连接触点连接的节点应当就它们的电位受到监视。由于外部影响，这种典型地设计为封装IC的连接引脚或连接表面形式的外部连接触点可能会无意中被施加可能对CMOS电路的可功能性有害的电位，这是上面详细描述的。
在本发明的另一有利设计中可以规定，所述监视电路节点PDH、PDL是CMOS电路的输出驱动级的晶体管的输出端。
最后，在本发明的上述设计中，所述输出驱动级的晶体管可以是连接到基准电位GND的低侧晶体管T1L，其中电子开关T2布置在监视电路节点PDH、PDL和导出电路节点ABK之间(换言之，因此就其传导路径而言与低侧晶体管TIL并联连接)。
在上述变型的另一有利设计中，所述输出驱动级的晶体管可以是连接到基准电位GND的低侧晶体管T1L，其中该低侧晶体管T1L形成所述电子开关。这是特别重要的，并且例如可以与连接到参考电位的晶体管连接(例如输出驱动级的低侧晶体管处就是这种情况)或者与导出电路节点连接。这种也用于CMOS电路的正常运行的晶体管然后可以在需要的情况下切换到导通，然后承担将监视电路节点处的电位升高到参考电位或升高到导出电路节点的电位的功能。这种是按规定工作的CMOS电路的一部分的晶体管的按功能规定的运行在此被保留。因此，可以说在这些应用中“省去”了根据本发明设置的电子开关。
在根据本发明的设备的另一变型中，所述输出驱动级的晶体管是所述输出驱动级的高侧晶体管T1H，该高侧晶体管直接或间接连接到供电电位VDD，其中电子开关T2布置在高侧晶体管T1H的监视电路节点PDH、PDL和导出电路节点ABK之间。
为了显示或通知根据本发明设置的用于监视电路节点的监视电路输出用于将电子开关切换到导通的信号这一事实，所述监视电路可以产生与此有关的状态信号，而且是在内部产生或用于外部进一步处理。关于该状态信号的产生的信息可以暂时或永久地存储在存储器中，或者设置存储器以用于暂时或永久地存储关于所述状态信号的产生的信息。
在本发明的另一有利设计中可以规定，CMOS电路具有与监视电路节点PDH、PDL电连接的可操控电子部件例如晶体管、晶闸管等以及具有用于为使该部件和与该部件电气交互的其他部件按规定工作而操控所述部件的操控电路IS、GC。如上所述，用于CMOS电路的功能的电子部件例如晶体管或晶闸管或其他可操控电子部件典型地连接到监视电路节点。用于CMOS电路的功能的这些类型的电子部件由用于CMOS电路的按规定运行的操控电路操控。
在本发明的有利设计中规定，
-所述比较器电路具有运算放大器OP，该运算放大器具有正输入连接端IP和负输入连接端IN以及输出连接端OPOH、OPOL，
-所述参考电位由参考电压源Vref提供(该参考电压源例如连接到基准电位GND与运算放大器OP的正输入连接端IP之间)，
-运算放大器OP的负输入连接端IN与监视电路节点PDH、PDL连接或通过二极管D2的中间连接与监视电路节点PDH、PDL连接，所述二极管D2具有电连接到监视电路节点PDH、PDL的阴极和电连接到运算放大器OP的负输入连接端IN的阳极，并且
-运算放大器OP的输出连接端OPOH、OPOL与电子开关T2、T1L的控制电极电连接或通过二极管D1的中间连接与所述控制电极电连接，所述二极管D1具有与电子开关T2、T1L的控制电极电连接的阴极和与运算放大器OP的输出连接端OPOH、OPOL电连接的阳极。
下拉电阻R6可以电连接到运算放大器OP的输出连接端OPOH、OPOL与电子开关T2、T1L的控制电极的连接部，该下拉电阻与基准电位GND电连接。
在期望的情况下，当检测到的电位值等于或低于参考电位时，运算放大器OP可以在其输出连接端OPOH、OPOL产生用于将电子开关T2、T1L切换到导通的接通信号并且在其控制电极上输出该接通信号，其中运算放大器OP输出状态信号，以及所述接通信号也可以用作状态信号。
本发明的另一有利设计的特征在于
-具有源极连接端、漏极连接端和控制电极的第一晶体管T4，
-具有源极连接端、漏极连接端和控制电极的第二晶体管T5，
-具有输出连接端的第一电流源IQ1，用于输出第一电流I1，
-电阻R3，
-其中第一电流源IQ1的输出连接端与电阻R3电连接并且该电阻R3与第一晶体管T4的漏极连接端电连接，第一晶体管T4的源极连接端与基准电位GND电连接，
-具有输出连接端的第二电流源IQ2，用于输出第二电流I2，所述输出连接端与第二晶体管T5的漏极连接端电连接，第二晶体管T5的源极连接端与监视电路节点PDH、PDL电连接或在中间连接一个由电阻R4和具有阳极和阴极的二极管D2构成的串联电路的情况下与监视电路节点PDH、PDL电连接，其中二极管D2的阳极与第二晶体管T5的源极连接端电连接，而二极管D2的阴极与电阻R4电连接，并且电阻R4与监视电路节点PDH、PDL电连接，或电阻R4与第二晶体管T5的源极连接端电连接并且二极管D2的阳极与电阻R4电连接，二极管D2的阴极与监视电路节点PDH、PDL电连接，
-其中第一电流源IQ1的输出连接端与第一晶体管T4的控制电极电连接，
-其中第一晶体管T4的漏极连接端与第二晶体管T5的控制电极电连接，以及
-具有输入端和输出端OPOL、OPOH的负增益放大器V，所述输出端用于输出电子开关T2、T1L的接通信号，所述输入端与第二电流源IQ2的输出连接端(并因此与第二晶体管的漏极连接端)电连接，
-其中放大器V的输出端OPOL、OPOH电连接到电子开关T2、T1L的控制电极或在中间连接二极管D1的情况下与所述控制电极电连接，所述二极管D1具有电连接到电子开关T2、T1L的控制电极的阴极和电连接到放大器V的输出端OPOL、OPOH的阳极。
根据本发明的设备的另一替代设计的特征在于
-具有源极连接端、漏极连接端和控制电极的第一晶体管T4，
-具有源极连接端、漏极连接端和控制电极的第二晶体管T5，
-具有输出连接端的第一电流源IQ1，用于输出第一电流I1，
-其中第一电流源IQ1的输出连接端与第一晶体管T4的漏极连接端电连接，第一晶体管T4的源极连接端与基准电位GND电连接，
-具有输出连接端的第二电流源IQ2，用于输出第二电流I2，所述输出连接端与第二晶体管T5的漏极连接端电连接，第二晶体管T5的源极连接端在中间连接电阻R4或二极管D2的情况下与监视电路节点PDH、PDL电连接，其中二极管D2的阳极与第二晶体管T5的源极连接端电连接，而二极管D2的阴极与监视电路节点PDH、PDL电连接，
-其中第一电流源IQ1的输出连接端与第一晶体管T4的控制电极电连接，
-其中第一晶体管T4的漏极连接端与第二晶体管T5的控制电极电连接，以及
-具有输入端和输出端OPOL、OPOH的负增益放大器V，所述输出端用于输出电子开关T2、T1L的接通信号，所述输入端与第二电流源IQ2的输出连接端(并因此与第二晶体管的漏极连接端)电连接，
-其中放大器V的输出端OPOL、OPOH电连接到电子开关T2、T1L的控制电极或在中间连接二极管D1的情况下与所述控制电极电连接，所述二极管D1具有电连接到电子开关T2、T1L的控制电极的阴极和电连接到放大器V的输出端OPOL、OPOH的阳极。
最后，本发明设备的附加的可能变型的特征在于
-具有源极连接端、漏极连接端和控制电极的第一晶体管T4，
-具有源极连接端、漏极连接端和控制电极的第二晶体管T5，
-具有输出连接端的第一电流源IQ1，用于输出第一电流I1，
-其中第一电流源IQ1的输出连接端与第一晶体管T4的漏极连接端电连接，第一晶体管T4的源极连接端与基准电位GND电连接，
-具有输出连接端的第二电流源IQ2，用于输出第二电流I2，所述输出连接端与第二晶体管T5的漏极连接端电连接，第二晶体管T5的源极连接端与监视电路节点PDH、PDL电连接，
-其中第一电流源IQ1的输出连接端与第一晶体管T4的控制电极电连接，
-其中第一晶体管T4的漏极连接端与第二晶体管T5的控制电极电连接，以及
-具有输入端和输出端OPOL、OPOH的负增益放大器V，所述输出端用于输出电子开关T2、T1L的接通信号，所述输入端与第二电流源IQ2的输出连接端(并因此与第二晶体管的漏极连接端)电连接，
-其中放大器V的输出端OPOL、OPOH电连接到电子开关T2、T1L的控制电极或在中间连接二极管D1的情况下与所述控制电极电连接，所述二极管D1具有电连接到电子开关T2、T1L的控制电极的阴极和电连接到放大器V的输出端OPOL、OPOH的阳极，以及，
-其中第一电流源IQ1的第一电流I1的大小与第二电流源IQ2的第二电流I2的大小不同，和/或第一晶体管T4的控制电极具有与第二晶体管T5的控制电极不同的大小，和/或第一晶体管T4具有与第二晶体管T5的阈值电压大小不同的阈值电压。
在这一点上应该再次指出，可以向导出电路节点ABK施加高于参考电位的电位。
本发明还提供一种用于监视CMOS电路的监视电路节点PDH、PDL的电位的设备，
-其中监视电路节点PDH、PDL位于掺杂有第二导电类型的电荷载流子的区NG中，特别是在n掺杂的N区NG中或与一个或多个这种区NG电连接，
-其中一个或多个这种掺杂区NG形成在半导体衬底Sub中的掺杂有与第二导电类型相反的第一导电类型的电荷载流子，特别是形成在p掺杂的半导体衬底Sub中，
-其中半导体衬底Sub具有多个掺杂区NG并且被施加了衬底电位PSUB，每个掺杂区NG形成电子部件或在每个掺杂区NG中形成电子部件，
-其中CMOS电路具有基准电位GND，以及
-其中在具有监视电路节点PDH、PDL的掺杂区NG和与该掺杂区NG相邻的至少一个掺杂区NG之间，或在与监视电路节点PDH、PDL电连接的至少一个掺杂区NG和与所述掺杂区NG相邻的掺杂区NG或与掺杂区NG之一相邻的掺杂区NG之间形成寄生双极横向结构，特别是寄生双极NPN横向结构，
-其中设置将监视电路节点PDH、PDL的电位与参考电位进行比较的比较器电路，所述参考电位等于或小于基准电位GND或等于衬底电位PSUB和基准电位GND两者或小于衬底电位PSUB和基准电位GND两者，
-其中如果检测到的电位值(即监视电路节点的电位)小于或等于参考电位，则所述比较器电路直接或间接产生开关信号用于将电子开关T2、T1L切换到导通，所述电子开关可以布置在监视电路节点PDH、PDL和用于导出电流的导出电路节点ABK之间。
在本发明的有利设计中可以规定，监视电路节点PDH、PDL是CMOS电路的向外引出或将向外引出的外部连接触点或与CMOS电路的向外引出或将向外引出的外部连接触点电连接。
在本发明的另一有利设计中可以规定，监视电路节点PDH、PDL是CMOS电路的输出驱动级的晶体管的输出端。
此外，根据本发明可以规定，所述输出驱动级的晶体管可以是连接到基准电位GND的低侧晶体管T1L，并且所述电子开关布置在监视电路节点PDH、PDL和导出电路节点ABK之间(换言之，因此就其传导路径而言与低侧晶体管TIL并联连接)。
在本发明的有利设计中可以规定，所述输出驱动级的晶体管是连接到基准电位GND的低侧晶体管T1L，并且低侧晶体管T1L形成所述电子开关。
在本发明的另一有利设计中可以规定，所述输出驱动级的晶体管是所述输出驱动级的高侧晶体管T1H，该高侧晶体管直接或间接连接到供电电位VDD，并且电子开关T2布置在高侧晶体管T1H的监视电路节点PDH、PDL和导出电路节点ABK之间。
在本发明的有利设计中规定，监视电路UVH、UV输出用于通知电子开关T2、T1L切换到接通的状态信号。
在本发明的另一有利设计中规定，关于所述状态信号的产生的信息可以暂时或永久地存储在存储器中，或者设置存储器以用于暂时或永久地存储关于所述状态信号的产生的信息。
在本发明的有利设计中可以规定，CMOS电路具有与监视电路节点PDH、PDL电连接的可操控电子部件例如晶体管、晶闸管等，以及具有用于为使该部件和与该部件电气交互的其他部件按规定工作而操控所述部件的操控电路IS、GC。
在本发明的有利设计中规定，
-所述比较器电路具有运算放大器OP，该运算放大器具有正输入连接端IP和负输入连接端IN以及输出连接端OPOH、OPOL，
-所述参考电位由参考电压源Vref提供(该参考电压源例如连接到基准电位GND与运算放大器OP的正输入连接端IP之间)，
-运算放大器OP的负输入连接端IN与监视电路节点PDH、PDL连接或在中间连接二极管D2的情况下与监视电路节点PDH、PDL连接，所述二极管D2具有电连接到监视电路节点PDH、PDL的阴极和电连接到运算放大器OP的负输入连接端IN的阳极，并且
-运算放大器OP的输出连接端OPOH、OPOL与电子开关T2、T1L的控制电极电连接或在中间连接二极管D1的情况下与所述控制电极电连接，所述二极管D1具有与电子开关T2、T1L的控制电极电连接的阴极和与电子开关T2、T1L的输出连接端OPOH、OPOL电连接的阳极。
下拉电阻R6可以电连接到运算放大器OP的输出连接端OPOH、OPOL与电子开关T2、T1L的控制电极的连接部，该下拉电阻与基准电位GND电连接。
在期望的情况下，运算放大器OP可以在其输出连接端OPOH、OPOL产生用于将电子开关T2、T1L切换到导通的接通信号，并且在检测到的电位值等于或低于参考电位时在其控制电极上输出该接通信号，其中运算放大器OP输出状态信号，并且所述接通信号也可以用作状态信号。
发明的另一有利设计的特征在于
-具有源极连接端、漏极连接端和控制电极的第一晶体管T4，
-具有源极连接端、漏极连接端和控制电极的第二晶体管T5，
-具有输出连接端的第一电流源IQ1，用于输出第一电流I1，
-电阻R3，
-其中第一电流源IQ1的输出连接端与电阻R3电连接并且该电阻R3与第一晶体管T4的漏极连接端电连接，第一晶体管T4的源极连接端与基准电位GND电连接，
-具有输出连接端的第二电流源IQ2，用于输出第二电流12，所述输出连接端与第二晶体管T5的漏极连接端电连接，第二晶体管T5的源极连接端与监视电路节点PDH、PDL电连接或在中间连接一个由电阻R4和具有阳极和阴极的二极管D2构成的串联电路的情况下与监视电路节点PDH、PDL电连接，其中二极管D2的阳极与第二晶体管T5的源极连接端电连接，而二极管D2的阴极与电阻R4电连接，并且电阻R4与监视电路节点PDH、PDL电连接，或电阻R4与第二晶体管T5的源极连接端电连接并且二极管D2的阳极与电阻R4电连接，二极管D2的阴极与监视电路节点PDH、PDL电连接，
-其中第一电流源IQ1的输出连接端与第一晶体管T4的控制电极电连接，
-其中第一晶体管T4的漏极连接端与第二晶体管T5的控制电极电连接，以及
-具有输入端和输出端OPOL、OPOH的负增益放大器V，用于输出电子开关T2、T1L的接通信号，所述输入端与第二电流源IQ2的输出连接端(并因此与第二晶体管的漏极连接端)电连接，
-其中放大器V的输出端OPOL、OPOH电连接到电子开关T2、T1L的控制电极或在中间连接二极管D1的情况下与所述控制电极电连接，所述二极管D1具有电连接到电子开关T2、T1L的控制电极的阴极和电连接到放大器V的输出端OPOL、OPOH的阳极。
根据本发明的另一有利设计的特征在于
-具有源极连接端、漏极连接端和控制电极的第一晶体管T4，
-具有源极连接端、漏极连接端和控制电极的第二晶体管T5，
-具有输出连接端的第一电流源IQ1，用于输出第一电流I1，
-其中第一电流源IQ1的输出连接端与第一晶体管T4的漏极连接端电连接，第一晶体管T4的源极连接端与基准电位GND电连接，
-具有输出连接端的第二电流源IQ2，用于输出第二电流12，所述输出连接端与第二晶体管T5的漏极连接端电连接，第二晶体管T5的源极连接端在中间连接电阻R4或二极管D2的情况下与监视电路节点PDH、PDL电连接，其中二极管D2的阳极与第二晶体管T5的源极连接端电连接，而二极管D2的阴极与监视电路节点PDH、PDL电连接，
-其中第一电流源IQ1的输出连接端与第一晶体管T4的控制电极电连接，
-其中第一晶体管T4的漏极连接端与第二晶体管T5的控制电极电连接，以及
-具有输入端和输出端OPOL、OPOH的负增益放大器V，用于输出电子开关T2、T1L的接通信号，所述输入端与第二电流源IQ2的输出连接端(并因此与第二晶体管的漏极连接端)电连接，
-其中放大器V的输出端OPOL、OPOH电连接到电子开关T2、T1L的控制电极或在中间连接二极管D1的情况下与所述控制电极电连接，所述二极管D1具有电连接到电子开关T2、T1L的控制电极的阴极和电连接到放大器V的输出端OPOL、OPOH的阳极。
最后，本发明设备的附加的可能变型的特征在于
-具有源极连接端、漏极连接端和控制电极的第一晶体管T4，
-具有源极连接端、漏极连接端和控制电极的第二晶体管T5，
-具有输出连接端的第一电流源IQ1，用于输出第一电流I1，
-其中第一电流源IQ1的输出连接端与第一晶体管T4的漏极连接端电连接，第一晶体管T4的源极连接端与基准电位GND电连接，
-具有输出连接端的第二电流源IQ2，用于输出第二电流12，所述输出连接端与第二晶体管T5的漏极连接端电连接，第二晶体管T5的源极连接端与监视电路节点PDH、PDL电连接，
-其中第一电流源IQ1的输出连接端与第一晶体管T4的控制电极电连接，
-其中第一晶体管T4的漏极连接端与第二晶体管T5的控制电极电连接，以及
-具有输入端和输出端OPOL、OPOH的负增益放大器V，用于输出电子开关T2、T1L的接通信号，所述输入端与第二电流源IQ2的输出连接端(并因此与第二晶体管的漏极连接端)电连接，
-其中放大器V的输出端OPOL、OPOH电连接到电子开关T2、T1L的控制电极或在中间连接二极管D1的情况下与所述控制电极电连接，所述二极管D1具有电连接到电子开关T2、T1L的控制电极的阴极和电连接到放大器V的输出端OPOL、OPOH的阳极，以及，
-其中第一电流源IQ1的第一电流I1的大小与第二电流源IQ2的第二电流I2的大小不同，和/或第一晶体管T4的控制电极具有与第二晶体管T5的控制电极不同的大小，和/或第一晶体管T4具有与第二晶体管T5的阈值电压大小不同的阈值电压。
如上所述，可以向导出电路节点ABK施加高于所述参考电位的电位。
本发明的主要应用目的在于确保在按规定操控被动车辆安全系统的激活元件时的功能。激活元件典型地是用于产生燃烧气体以使安全气囊膨胀或用于安全带张紧器的烟火技术加载。
根据本发明，这种用于操控被动车辆安全系统的激活元件、特别是用于操控例如车辆的安全气囊或安全带张紧器的烟火技术加载的安全设备设有
-集成在半导体衬底Sub中的CMOS电路，所述CMOS电路具有用于操控激活元件SQ的输出驱动级，
-其中半导体衬底Sub处于衬底电位PSUB，并且CMOS电路具有供电电位VDD和基准电位GND，
-其中所述输出驱动级具有两个将向外引出或向外引出的外部连接触点以用于连接到激活元件SQ，并且具有高侧输出晶体管T1L以及低侧输出晶体管T1L，高侧输出晶体管T1L以及低侧输出晶体管T1L分别形成两个外部连接触点中的不同外部连接触点，
-至少一个监视电路UVH、UVL，用于监视输出级的两个外部连接触点之一处的电位，
-用于将一个外部连接触点受控地连接到用于导出电流的导出电路节点ABK的连接装置，
-其中至少一个监视电路UVH、UVL检测代表在所述输出驱动级的两个外部连接触点之一处的电位的电位值并与参考电位进行比较，
-其中所述参考电位等于或小于衬底电位PSUB，或等于或小于基准电位GND，或等于衬底电位PSUB与基准电位GND两者，或小于衬底电位PSUB与参考电位GND两者，以及
-其中如果检测到的电位值(即所述外部连接触点的电位)等于或小于参考电位，则所述连接装置可由至少一个监视电路UVH、UVL操控以将所述外部连接触点连接到导出电路节点ABK。
有利地，在这种安全设备中可以规定，
-为所述输出驱动级的每个外部连接触点分配监视电路UVH、UVL，用于监视和检测代表两个外部连接触点每一个处的电位的电位值，
-为每个监视电路UVH、UVL布置用于将外部连接触点与导出电路节点ABK受控连接或与用于导出电流的共同导出电路节点ABK受控连接的连接装置，并且
-如果检测到的电位值(即分配给所涉及监视电路UVH、UVL的外部连接触点处的电位)等于或小于参考电位，则每个连接装置可由所涉及的监视电路UVH、UVL操控以将所涉及的外部连接触点与所涉及的或共同的导出电路节点ABK连接。
本发明还涉及一种用于监视CMOS电路的输出驱动级的方法，所述CMOS电路用于操控被动车辆安全系统的激活元件，特别是用于操控例如车辆的安全气囊或安全带张紧器的烟火技术加载，其中
-所述CMOS电路集成在半导体衬底Sub中，所述半导体衬底具有用于操控激活元件SQ的输出驱动级，
-半导体衬底Sub处于衬底电位PSUB，并且CMOS电路具有供电电位VDD和基准电位GND，
-所述输出驱动级具有两个将被向外引出或被向外引出的外部连接触点，以用于连接到激活元件SQ，并且具有高侧输出晶体管T1L以及低侧输出晶体管T1L，高侧输出晶体管T1L以及低侧输出晶体管T1L分别与两个外部连接触点中的另一个电连接，其中在CMOS电路运行期间执行以下步骤：
-检测两个外部连接触点中至少一个处的电位，并且
-如果至少一个外部连接触点处的电位等于或小于衬底电位PSUB或等于或小于基准电位GND或等于衬底电位PSUB以及基准电位GND两者或小于衬底电位PSUB和基准电位GND两者，则将所述至少一个外部连接触点与CMOS电路的用于导出电流的导出电路节点ABK连接。
在本发明的另一形式中，本发明涉及一种用于防止在半导体衬底Sub中产生横向引导的衬底电流的方法，在所述半导体衬底中集成了CMOS电路并且所述半导体衬底具有
-多个用与第一导电类型相反的第二导电类型的电荷载流子掺杂的区NG，特别是多个n掺杂的N区NG，每个区形成电子部件或在每个区中形成电子部件，
-监视电路节点PDH、PDL，其位于掺杂区NG之一中或者与一个或多个掺杂区NG电连接并且(例如出于确保CMOS电路的功能性的原因)就其电位受到监视，
-其中向半导体衬底Sub施加衬底电位PSUB，
-其中CMOS电路具有基准电位GND，并且
-其中在具有监视电路节点PDH、PDL的掺杂区NG和与该掺杂区NG相邻的至少一个掺杂区NG之间，或在监视电路节点PDH、PDL与之连接的至少一个掺杂区NG和与所述掺杂区NG相邻的掺杂区NG或与掺杂区NG之一相邻的掺杂区NG之间形成寄生双极横向结构，特别是寄生双极NPN横向结构，
其中在CMOS电路运行期间执行以下步骤：
-检测代表监视电路节点PDH、PDL处电位的电位值，
-将检测到的电位值(即监视电路节点的电位)与参考电位进行比较，所述参考电位等于或小于衬底电位PSUB或等于或小于基准电位GND或等于衬底电位PSUB和基准电位GND两者或小于衬底电位PSUB和基准电位GND两者，
-如果所述电位值(即监视电路节点处的电位)等于或小于参考值，则将监视电路节点PDH、PDL与用于导出电流的导出电路节点ABK连接。
此外，本发明的另一形式涉及一种在集成CMOS电路中使用的设备，所述CMOS电路集成在用第一导电类型的电荷载流子掺杂的半导体衬底Sub中，特别是集成在p掺杂的半导体衬底Sub中，所述半导体衬底具有
-多个用与第一导电类型相反的第二导电类型的电荷载流子掺杂的区NG，特别是多个n掺杂的N区NG，每个区形成电子部件或在每个区中形成电子部件，
-监视电路节点PDH、PDL，其位于掺杂区NG之一中或者与一个或多个掺杂区NG电连接并且(例如出于确保CMOS电路的功能性的原因)就其电位受到监视，
-其中向半导体衬底Sub施加衬底电位PSUB，
-其中CMOS电路具有基准电位GND，并且
-其中在具有监视电路节点PDH、PDL的掺杂区NG和与该掺杂区NG相邻的至少一个掺杂区NG之间，或在与监视电路节点PDH、PDL电连接的至少一个掺杂区NG和与所述掺杂区NG相邻的掺杂区NG或与掺杂区NG之一相邻的掺杂区NG之间形成寄生双极横向结构，特别是寄生双极NPN横向结构，
其中在CMOS电路运行期间执行以下步骤：
-串联在供电电位VDD3和基准电位GND之间的电流源IQ3、欧姆电阻R5和第一晶体管T6，
-其中第一晶体管T6具有控制电极和布置在欧姆电阻R5和基准电位GND之间的传导路径，
-其中电流源IQ3将电流馈入由电阻R4和第一晶体管T6构成的串联电路的第一电路节点K4，
-其中第一电路节点K4和第一晶体管T6的控制电极彼此电连接，
-具有传导路径和控制电极的第二晶体管T2L，
-其中第二晶体管T2L的传导路径连接到监视电路节点GEN_I/O和导出电路节点ABK之间，
-所述串联电路的布置在欧姆电阻R5和第一晶体管T6之间的第二电路节点，该第二电路节点与第二晶体管T2L的控制电极电连接，
-其中当监视电路节点GEN_I/O的电位低于预给定的参考值时第二晶体管T2L导通，所述参考值主要由电阻R5和/或两个晶体管T6、T2L的阈值电压或两个晶体管T6、T2L的阈值电压差和/或两个晶体管T6、T2L的控制电极的大小或两个晶体管T6、T2L的控制电极的大小差定义。
最后，本发明的另一形式涉及一种用于输出晶体管T2L的设备，所述输出晶体管例如是用于操控被动车辆安全系统的激活元件、特别是用于操控例如车辆的安全气囊或安全带张紧器的烟火技术加载的输出驱动级，
-其中输出晶体管T2L集成在半导体衬底Sub中并布置在向外引出或将向外引出的、特别是用于连接激活元件的外部连接触点GEN_I/O和基准电位GND之间，并且具有控制电极VG2L，
-其中半导体衬底Sub用第一导电类型的电荷载流子掺杂并且具有多个用与第一导电类型相反的第二导电类型的电荷载流子掺杂的区NG，特别是多个n掺杂的N区NG，每个区形成电子部件或在每个区中形成电子部件，
-其中外部连接触点GEN_I/O位于掺杂区NG之一中或与掺杂区NG中的一个或多个电连接并且(即，出于确保CMOS电路的功能性的原因)监视所述外部连接触点的电位，
-其中向半导体衬底Sub施加衬底电位PSUB，
-其中CMOS电路具有基准电位GND，并且
-其中在具有外部连接触点GEN_I/O的掺杂区NG和与该掺杂区NG相邻的至少一个掺杂区NG之间，或在与外部连接触点GEN_I/O电连接的至少一个掺杂区NG和与所述掺杂区NG相邻的掺杂区NG或与掺杂区NG之一相邻的掺杂区NG之间形成寄生双极横向结构，特别是寄生双极NPN横向结构，
-其中所述设备设有
-串联在供电电位VDD3和基准电位GND之间的电流源IQ3、欧姆电阻R5和第一晶体管T6，
-其中第一晶体管T6具有布置在欧姆电阻R5和基准电位GND之间的传导路径，
-所述串联电路的布置在电流源IQ3和欧姆电阻R5之间的第一电路节点K4，电流源IQ3将电流馈入该第一电路节点K4并且第一电路节点K4与第一晶体管T6的控制电极电连接，
-具有传导路径和控制电极的第二晶体管T2L，
-其中第二晶体管T2L的传导路径连接到监视电路节点GEN_I/O和导出电路节点ABK之间，以及
-所述串联电路的布置在欧姆电阻R5与第一晶体管T6之间的第二电路节点，该第二电路节点与第二晶体管T2L的控制电极电连接。
上述任务因此通过在CMOS集成电路中使用的设备和方法来解决。一种可能的设备包括CMOS电路的触点PDH、PDL，该CMOS电路具有p掺杂的衬底Sub和n掺杂的N区NG。N区NG位于p掺杂的衬底Sub内。此外，所述设备包括线路PDCH、PDCL、基准电位线路GND、输出晶体管T1H、T1L、功能电路GC和可选的ESD保护电路。N区电连接到输出线路PDCH、PDCL，这些输出线路又通向触点PDH、PDL。可选的ESD保护电路可以在ESD事件的情况下必要时接通输出晶体管T1H、T1L。表示CMOS电路的实际功能的功能电路GC可以分别接通和关断输出晶体管T1H、T1L。ESD电路在此可以优选地“覆盖”功能电路GC用于输出晶体管T1H、T1L的控制命令。
根据本发明的设备现在优选地包括开关晶体管T2，在监视与低侧输出晶体管T1L连接的外部触点PDL、PDH处的电位的情况下，所述开关晶体管T2优选地与输出晶体管T1L相同，并且在高侧输出晶体管T1H的情况下优选地与该高侧输出晶体管T1H分开实施。在此的优点是，在高侧输出晶体管T1H的情况下，附加的开关晶体管T2在此还可以针对基准电位线路GND对相关联的触点PDH进行ESD保护，这将在下面结合附图描述更详细地解释。该设备优选地包括监视电路UVH、UVL。监视电路UVH、UVL检测触点PDL、PDH的电位并将触点PDL、PDH的电位值与参考值、优选地与参考电压进行比较。该参考电压必要时可以在监视电路UVH、UVL内从运行电压中产生。如果触点PDH、PDL的电位值低于参考值，则监视电路UVH、UVL现在导通开关晶体管T2、T1L。在此情况下对于解决问题重要的是，该参考值优选低于衬底Sub的电位值和/或低于基准电位线路GND的电位值。由此，开关晶体管T2、T1L接管了在触点PDH、PDL错误提取的大部分电流，因此该电流不再流过寄生NPN双极晶体管NPNparaH、NPNparaL的基极-发射极二极管。因此，该寄生基极-发射极电流不再能够导通寄生NPN晶体管NPNparaH、NPNparaL并因此不再能够导致可能放大的衬底电流和/或消除阱绝缘和/或扭曲CMOS电路内的节点电位或阱电位。
因此，当开关晶体管T2、T1L由于触点PDH、PDL的错误电位而被监视电路UVH、UVL接通时，开关晶体管T2、T1L将触点PDH、PDL连接到基准电位线路GND。
在该基本结构的进一步发展中，监视电路UVH、UVL的必要时附加的输出端可以用于产生针对在触点PDH、PDL处提取电流的信令，其中该信令于是优选地表明开关晶体管T2、T1L将被监视电路UVH、UVL接通或已被接通。由此使设备能够识别这种故障状态，并在必要时对通过触点PDH、PDL提取的电流大到使得随后通过开关晶体管T2、T1L提供的电流不足的情况采取预防措施。
用于上述类型的设备的监视电路的可能实现现在可以是，使得该监视电路包括例如差分放大器OP和参考电压源Vref。在此，运算放大器OP在其负输入端IN处优选直接地或者经由二极管D2并因此间接地检测触点PDL/PDH的电位，以及在其正输入端IP处检测参考电压源Vref的电位。在此情况下，运算放大器OP然后可以优选地借助于其输出端OPOH、OPOL直接或经由另外的二极管D1间接地接通开关晶体管T2、T1L。开关晶体管T2、T1L的控制电极的多个驱动器的互连有利地设计为，使得典型地存在的ESD保护优选地在开关晶体管T2、T1L的接通方面具有最高优先级，通过运算放大器OP的接通具有次高优先级，由此通过功能电路GC的操控在这三个接通可能性中具有最低优先级。
在该构造的进一步发展中，参考电压源Vref的参考电压被选择为，使得在触点PDH、PDL的电位值低于衬底Sub的电位值和/或低于基准电位线路GND的电位值时，运算放大器OP借助于其输出端OPOH、OPOL接通开关晶体管T2、T1L。
在该构造的进一步发展中，运算放大器OP的必要时附加的输出端用于产生针对触点PDH、PDL处的电流提取的所述信令。如前所述，该信令然后以类似方式表明开关晶体管T2、T1L将被运算放大器OP接通或已被接通。
下面描述该运算放大器电路的具体实现。具体的、非常紧凑的实现包括第四晶体管T4、第五晶体管T5、第三电阻R3、第一电流源IQ1、第二电流源IQ2、第一节点K1、第二节点K2和第三节点K3。第三电阻R3具有第一连接端和第二连接端。
第四晶体管T4以其源极连接端连接到基准电位GND。第四晶体管以其漏极连接端连接到第二节点K2。第四晶体管T4的控制电极连接到第一节点K1。
第三电阻R3的第一连接端连接到第一节点K1。第三电阻R3的第二连接端连接到第二节点K2。
第五晶体管T5的源极连接端直接或间接地，特别是经由第二二极管D2连接到待监视的外部触点PDL、PDH。第五晶体管T5的控制电极连接到第二节点K2。第五晶体管T5的漏极连接端连接到第三触点K3。
第三触点K3的电位的可能值范围可以导致开关晶体管T2接通，下面将对此进一步描述。
第一电流源IQ1将第一电流II馈入到第一节点K1中。第二电流源IQ2将第二电流I2馈入到第三节点K3中。
根据本发明的设备的这种构造和功能原理可以转移到安全气囊点火级，仅举多个可能应用示例之一。
这种安全气囊点火级包括用于CMOS电路的衬底Sub，高侧输出晶体管T1H和低侧输出晶体管T1L位于该衬底Sub中。点火元件SQ即引爆器串联连接到低侧输出晶体管T1L和高侧输出晶体管T1H之间，这在现有技术中是常见的。点火元件SQ典型地具有第一连接端和第二连接端。本发明向安全气囊点火级的应用的特征现在在于，所述安全气囊点火级设有至少一个监视电路UVH、UVL。所述安全气囊点火级具有用于将点火元件的至少一个连接端连接到基准电位线路GND的装置(在此即例如以开关晶体管T1L、T2的形式)，其中这些装置T1L、T2能够尤其是通过监视电路UVH、UVL控制。在此情况下应该注意，在某些情况下，如前所述，这些装置，特别是低侧输出晶体管T1L，可以满足双重功能。监视电路UVH、UVL检测点火元件SQ的至少一个连接端的电位。必要时，如果检测到的至少一个连接端PDH、PDL的电位值低于衬底Sub的电位值和/或低于基准电位线路GND的电位值或低于参考电位Vref的值，所述参考电位典型地与基准电位线路GND的电位有关，则监视电路UVH、UVL促使装置T1L、T2将点火元件的一个连接端连接到基准电位线路GND。
虽然前面的描述还涉及仅在点火元件SQ的两个连接端之一上具有监视电路的安全气囊点火级，但更有利的是监视点火元件SQ的两个连接端。
这种安全气囊点火级又包括具有高侧输出晶体管T1H和低侧输出晶体管T1L的衬底Sub。点火元件SQ，即引爆器，串联连接到低侧输出晶体管T1L和高侧输出晶体管T1H之间，这在现有技术中是常见的。点火元件SQ典型地具有第一连接端和第二连接端。本发明的应用的特征现在在于，所述安全气囊点火级设有第一监视电路UVH和第二监视电路UVL。所述安全气囊点火级包括用于将点火元件的第一连接端PDH连接到基准电位线路GND的第一装置(在此以开关晶体管T2的形式)和用于将点火元件的第二连接端PDL连接到基准电位线路GND的第二装置(在此以开关晶体管T1L的形式)。第一装置T2能够通过第一监视电路UVH控制。第二装置T1L能够通过第二监视电路UVL控制。第一监视电路UVH检测点火元件SQ的第一连接端PDH的电位。第二监视电路UVL检测点火元件SQ的第二连接端PDL的电位。如果检测到的第一连接端PDH的第一电位值低于衬底Sub的电位值和/或低于基准电位线路GND的电位值和/或低于参考电位Vref的值，所述参考电位与基准电位线路GND的电位有关，则第一监视电路UVH促使第一装置T2将点火元件的第一连接端PDH连接到基准电位线路GND。如果检测到的第二连接端PDL的第二电位值低于衬底Sub的电位值和/或低于基准电位线路GND的电位值，则第二监视电路UVL促使第二装置T1L将点火元件的第二连接端PDL连接到基准电位线路GND。
为了完整起见，下面介绍低侧输出晶体管T1L的IC输出开关级(图21)的原理的进一步实施，其中低侧输出晶体管T1L本身用作电压测量装置以接通自己。因此，输出晶体管T1L、T1H用作或可以用作分配给它的监视电路UVH、UVL的一部分显然是本发明的一部分。
这种开关级包括触点PDL、第三电流源IQ3、第五电阻R5、第六晶体管T6、第四节点K4、输出端OPOL、低侧连接线路PDCL和基准电位线路GND。第六晶体管T6具有第一连接端和第二连接端以及控制连接端。低侧输出晶体管T1L具有第一连接端和第二连接端以及控制连接端。第三电流源IQ3将第三电流I3馈入第四节点K4中。第六晶体管T6的第一连接端与开关级的输出端OPOL电连接。第六晶体管T6的第二连接端与基准电位线路GND电连接。第六晶体管T6的控制连接端电连接到第四节点K4。低侧输出晶体管T1L的第一连接端电连接到低侧连接线路PDCL。低侧输出晶体管T1L的第二连接端与基准电位线路GND电连接。低侧输出晶体管T1L的控制连接端电连接到开关级的输出端OPOL。
本发明使得能够在故障情况下至少部分地避免电流注入IC电路的衬底，在那里这样的电流会影响其他集成电路组件的功能性或者甚至可能导致这种组件的失效或故障。然而，优点不限于此。
例如输出晶体管的在电位过低方面受监视的外部连接触点也可以附加地与ESD保护连接，该ESD保护可以是例如晶体管的组成部分或者可以实现为附加于晶体管形成的电路部分。最后，ESD保护也可以构造为晶体管的操控器的形式，在ESD事件时通过所述操控器来切换晶体管。
附图说明
下面基于多个实施例更详细地描述本发明。具体地在此：
图1a示出了说明当各个有源区的电位低于衬底电位时，具有集成CMOS电路的半导体衬底中寄生结构的形成的图示，
图1b和1c示出了来自现有技术的高侧开关和低侧开关中的寄生结构的后果，
图2示出了对应于现有技术的安全气囊点火阶段，
图3示出了将本发明应用于保护气囊点火电路的高侧输出晶体管T1H的基本思想，
图4示出了对应于图3中的电路的电路，具有发信号通知故障状态的附加特性，
图5示出了对应于图4中的电路的电路，不同之处在于与图3中的示例不同地生成故障状态的信令，
图6示出了将本发明应用于保护低侧输出晶体管T1L的基本思想，该低侧输出晶体管作为开关晶体管，
图6a示出了本发明应用于保护具有单独的开关晶体管T2的低侧输出晶体管T1L的基本思想，
图7示出了与图6中的电路相对应的电路，具有发信号通知故障状态的附加特性，
图8示出了与图7中的电路相对应的电路，具有替代实施的发信号通知故障状态，
图9示例性地示出了本发明在图2的安全气囊点火阶段中的应用，现在根据本发明，其添加了用于触点PDH的第一监视电路UVH，IC内的高侧输出晶体管T1H与该触点PDH连接，并且添加了用于触点PDL的第二监视电路UVL，IC内的低侧输出晶体管T1L与该触点PDL连接，
图10示出了用于触点PDL的第二监视电路UVL的示例性实现，低侧输出晶体管T1L与该触点PDL连接，
图11示出了用于触点PDH的第一监视电路UVH的示例性实现，高侧输出晶体管T1H与该触点PDH连接，
图12示出了一个电路，其与图10中的电路大体上对应，其中图10和图12的电路之间的差异对应于图6和图7之间的电路差异，
图13示出了一个电路，其与图11中的电路大体上对应，其中图11和图13的电路之间的差异对应于图3和图4之间的电路差异，
图14示出了第二监视电路UVL的可能实现，
图15示出了第一监视电路UVH的可能实现，
图16示出了第二监视电路UVL的另一种可能的实现，其中与图14的第二监视电路UVL相比，第三电阻R3由跨接线代替并且在IN处连接了二极管D2(例如肖特基二极管，
图17示出了第二监视电路UVL的另一种可能的实现，其中与图14的第二监视电路UVL相比，第三电阻R3由跨接线代替并且在IN处连接了第四电阻R4，
图18示出了第二监视电路UVL的另一种可能的实现，其中与图14的第二监视电路UVL相比，在IN处替代成由第四电阻R4和二极管D2组成的串联电路，
图19示出了第二监视电路UVL的另一中可能的实现(但也适合作为第一监视电路UVH的实现)，其中替代地处理电流镜的两个晶体管的不同阈值电压和电流密度或与其组合，
图20示出了第二监视电路UVL的另一种可能的实现(但也适合作为第一监视电路UVH的实现)，以及
图21示出了监视电路的另一实施例，其中低侧输出晶体管T2L是第二监视电路UVL的一部分，其方式是该低侧输出晶体管的栅极-源极路径检测触点GEN_I/O的电位。
具体实施方式
在图3至图21中示出了
-用于在监视电路节点上监视和提高电位的基本布线(图3至图5针对将高侧输出晶体管连接到监视电路节点的情况以及图6、图6a、图7和图8针对低侧输出晶体管连接到监视电路节点的情况)，
-两个监视电路节点的监视，用于被动车辆安全系统的激活元件的输出驱动级的应用情况(图9)，
-带有比较器电路和电子开关的控制器的监视电路的各个设计(图10至图13)，
-用于产生参考电压或参考电位的实施例，所述参考电压或参考电位与监视电路节点的电位进行比较以激活其电位的提高(图14至图20)，以及
-实现连接到待监视的监视电路节点并在低于参考电位时导通的电子开关的电预设置(参见图21)。
在图3至图21中也始终标记出导出电路节点ABK，其中作为该节点应当处于的可能电位而给出基准电位GND。应该指出的是，这些是实施例，并且上面已经描述的关于导出电路节点的阻抗和电位的一般特性也适用，这些特性在迄今为止的描述中被描述为有利的设计。
图3示出了本发明在保护高侧输出晶体管T1H的应用中的基本思想。为了更好地理解，图1b的电路部分也与寄生NPN晶体管NPNparaH一起在图3中示出。在图1b的修改中，现在设置了监视电路UVH，用于监视连接到高侧输出晶体管T1H的触点PHD处的电位，例如安全气囊的爆炸装药SQ(Sprengladung)通过外部线路连接到该触点PHD。借助于IC内部的高侧连接线路PDCH，监视电路UVH检测触点PDH的电位，因此该触点PDH是监视电路节点或与监视电路节点电连接(这也对应地适用于本发明其他实施例的电路)，并将该电位与内部或外部参考电位进行比较。在此情况下，电压源或功能类似的设备部分例如二极管可以连接到监视电路UVH和高侧连接线路PDCH之间，以便能够使用由该电压源或功能类似的设备部分产生的参考电位，该参考电位的值等于或大于基准电位线路GND的基准电位值或至少等于或大于衬底Sub的电位值。附加的电子开关T2(以下称为开关晶体管)由监视电路UVH借助于用于开关晶体管T2的控制电极的控制信号线路VG2通过监视电路UVH来控制。在触点PDH的电位低于基准电位线路GND的基准电位GND时，监视电路UVH典型地接通开关晶体管T2。然而，至少监视电路UVH典型地应该在触点PDH的电位低于衬底Sub的电位PSUB时(这可能在错误的情况下发生)接通开关晶体管T2。在这些情况下，开关晶体管T2然后再次补充提供在触点PDH处提取的电流，从而将触点PDH的电位再次拉向基准电位线路的(基准)电位的方向。这防止了电流进一步注入到衬底中并因此防止寄生NPN晶体管NPNparaH的断开。然而，即使开关晶体管T2不能补偿所有提取的电流，寄生NPN晶体管NPNparaH的发射极-基极电流也在绝对值方面减小，由此减少其断开的影响。如果由于外部意外错误导致触点PDH处的电位低于衬底电位，例如在发生碰撞时(该触点向外引出，因为爆炸装药SQ连接到该触点)，则在电路中获得时间以便还能通过其他驱动级点火另外的安全气囊。由于部分相当大的电流必须得到补偿，因此开关晶体管T2典型地具有与高侧输出晶体管T1H相似的尺寸。开关晶体管T2在所述故障情况下的使用寿命与高侧输出晶体管T1H在不受干扰的点火运行中的使用寿命相似。然而，该时间足以保证通过集成点火设备IC对安全气囊系统的其他点火电路点火，否则在没有根据本发明的措施的情况下可能会受到“杂散”衬底电流的干扰。
在根据图3的电路中以及在本发明实施例的所有电路中，导出电路节点ABK处于基准电位线路GND的电位，但不一定必须如此。对于导出电路节点ABK的电位选择起决定性作用的是，当连接到电子开关T2的监视电路节点PDH、PDL处的电位等于或低于参考电位时，电子开关T2(或TIL)导通。
图4对应于图3，具有以下附加特征：监视电路UVH现在产生第二输出信号OPO2H，该第二输出信号例如可以通过施密特触发器电路VSTH来稳定，以便随后借助于信令晶体管T3H在信令线路REV_DET上出现错误的情况下能够通过例如有线或逻辑关联发信号通知低于衬底电位或低于基准电位，但不是绝对必要的。
必要时，该信号还可以发送到控制设备或写入存储器，以便能够在以后的事故分析中追踪安全气囊未打开(此处为事故引起的短路)的原因，这在损害赔偿索赔中可能很重要。
图5与图4相对应，不同之处在于：现在将用于开关晶体管T2的控制电极的控制信号线路VG2上的控制信号来代替特殊的第二输出信号OPO2H直接用于发信号通知错误。
图6示出了现在应用于保护低侧输出晶体管T1L的基本思想。为了更好地理解，图1c的电路部分也与寄生NPN晶体管NPNparaL一起显示在图6中。在图1c的修改中，设置了监视电路UVL，用于监视连接到低侧输出晶体管T1L的触点PDL处的电位(这又是监视电路节点或与其连接的节点)，例如安全气囊的爆炸装药SQ连接到该触点。借助于通向触点PDL的连接线路PDCL，监视电路UVL检测触点PDL的电位并将该电位与内部或外部参考电位进行比较。在此情况下，电压源或功能类似的设备部分例如二极管可以连接到监视电路UVL和低侧连接线路PDCL之间，以便又能够使用由这些部件产生的参考电位，该参考电位的值等于或大于基准电位线路GND的电位值或至少等于或大于衬底Sub的电位PSUB值。
然而，与根据图3的电路相比，现在附加的电子开关T2(以下也称为开关晶体管)不是绝对必要的。当本发明出现时，已经认识到低侧输出晶体管T1L可以用作这种开关晶体管。因此在本发明的这类实施例中，导出电路节点ABK具有基准电位线路的电位GND。当低侧输出晶体管T1L由监视电路UVL操控时，第一二极管D1使得电流能够馈入到用于低侧输出晶体管T1L的控制电极的控制信号线路VG1L中。例如，如果ESD保护控制器响应或为安全气囊的预期触发而设置的功能电路GC操控低侧输出晶体管T1L，则二极管D1阻止相应的将低侧输出晶体管转换到导通状态的操控信号的转发。如果监视电路UVL的输出端太低欧姆或者如果监视电路UVL输出不同于零的“二进制”信号，即具有第一大小的第一信号(在所述第一信号时低侧输出晶体管T1L尚未接通)以及通常较大的用于接通低侧输出晶体管T1L的第二信号，二极管D1特别有利。来自监视电路UVL的电流，或者更确切地说是该监视电路UVL的输出电压被测量为，使得其他电路的输出信号(即典型地存在的ESD保护和功能电路GC的输出信号)被覆盖并且低侧输出晶体管T1L导通，从而将基准电位线路GND连接到触点PDL。因此，在故障情况下，低侧输出晶体管T1L由监视电路UVL经由控制信号线路VG1L控制。监视电路UVL典型地在触点PDL的电位低于基准电位线路GND的基准电位时接通低侧输出晶体管T1L。然而，监视电路UVL至少应该在触点PDL的电位低于衬底Sub的电位PSUB时(这可能在错误的情况下发生)接通低侧输出晶体管T1L。在这些情况下，低侧输出晶体管T1L补充提供在触点PDL提取的电流，从而将触点PDL的电位又拉向基准电位线路的基准电位GND的方向。然后这防止了电流进一步注入到衬底中并因此防止寄生NPN晶体管NPNparaL的断开。然而，即使低侧输出晶体管T1L不能补偿全部提取的电流，寄生NPN晶体管NPNparaL的发射极-基极电流也在绝对值方面减小，由此减少其断开的影响。如果由于外部意外错误导致触点PDH处的电位低于衬底电位，例如在发生碰撞时(该触点向外引出，因为爆炸装药SQ连接到该触点)，则在电路中获得时间以便还能通过其他驱动级点火另外的安全气囊。在故障情况下，低侧输出晶体管T1L的使用寿命与无干扰点火运行中的高侧输出晶体管T1H的使用寿命相似。然而，该时间也足以保证通过集成点火设备IC对安全气囊系统的其他点火电路(也是CMOS电路的一部分)的点火，否则在没有根据本发明的措施的情况下可能会受到“杂散”衬底电流的干扰。
图6a示出了用于导出触点PDL处的具有低于衬底电位的值的电位的替代电路，但使用专用开关晶体管T2，其由监视电路UVL、而不是低侧输出晶体管T1L操控(如图6的示例中)。在此情况下，导出电路节点ABK可以具有与基准电位GND不同的电位。
图7的电路对应于图6的电路，只是现在用于低侧输出晶体管T1L的触点PDL的监视电路UVL产生第二输出信号OPO2L，该第二输出信号可以例如通过施密特触发器VSTL来保护，以便在故障情况下能够经由信令线路REV_DET借助于信令晶体管T3H来通过有线或逻辑关联发信号通知低于衬底电位或低于基准电位。
必要时，该信号还可以发送到控制设备或写入存储器，以便能够在以后的事故分析中追踪安全气囊未打开(此处为事故引起的短路)的原因，这在损害赔偿索赔中可能很重要。
图8的电路与图7的电路相对应，不同之处在于，用于操控低侧输出晶体管T1L的监视电路UVL的控制信号OPOL代替了特殊的第二输出信号OPO2L而直接用于发信号通知故障。
图9示出了图2的示例性安全气囊系统，该安全气囊系统现在根据本发明添加了用于高侧输出晶体管T1H的触点PDH的第一监视电路UVH(根据图3至图5之一)和用于低侧输出晶体管T1L的触点PDL的第二监视电路UVL(根据图6、图6a、图7和图8之一)。爆炸装药SQ典型地通过车辆中可能较长的铺设线路连接在这两个触点之间。
第一监视电路UVH监视高侧输出晶体管T1H的触点PDH的电位。
第二监视电路UVL监视低侧输出晶体管T1L的触点PDL的电位。
此外，为了中和高侧输出晶体管T1H上的触点PDH处的故障电流设置所述开关晶体管T2，该开关晶体管在故障情况下将触点PDH拉向基准电位线路GND的基准电位的方向。开关晶体管T2在此由第一监视电路UVH控制。因此，关于第一监视电路UVH、高侧输出晶体管T1H和开关晶体管T2的状况对应于图3中电路的状况。
低侧输出晶体管T1L上的触点PDL处故障电流的中和是通过该低侧输出晶体管T1L本身进行的，从而这里不需要单独的开关晶体管，但仍然可以设置(如图6a的示例所示)。第二监视电路UVL在故障情况下接通低侧输出晶体管T1L。然后在故障情况下，低侧输出晶体管T1L将用于低侧输出晶体管T1L的触点PDL的电位拉向基准电位线路GND的基准电位的方向。关于第二监视电路UVL和低侧输出晶体管T1H，图9的状况对应于图6的状况。
图10示出了用于连接到低侧输出晶体管T1L的触点的第二监视电路UVL的示例性实现。运算放大器OP利用其负输入端IN经由(第二)二极管D2检测与用于低侧输出晶体管T1L的触点PDL电连接的低侧连接线路PDCL的电位。运算放大器OP的正输入端IP连接到参考电位源Vref。如果低侧连接线路PDCL的电位加上第二二极管D2的阈值电压下降到低于参考电位Vref，则运算放大器OP导通并经由二极管D1为低侧输出晶体管T1L的控制电极的控制信号线路充电，使得低侧输出晶体管T1L导通并将触点PD低电阻地电连接到基准电位线路GND，从而低侧输出晶体管T1L可以从基准电位线路GND补充提供大部分由于故障事件从触点PDL提取的电流，从而将触点PDL的电位至少拉动足以在基准电位线路GND的基准电位方向上点燃其他安全气囊的时间，使得集成电路的其他点火电路仍保持功能。在此，运算放大器OP例如由于其输出驱动器的足够强的电流供应能力而覆盖功能电路GC的输出信号和必要时存在的ESD保护电路。
图11示出了用于高侧输出晶体管T1H的触点PDH的第一监视电路UVH的示例性实现。运算放大器OP利用其负输入端IN再次经由(第二)二极管D2检测与用于高侧输出晶体管T1H的触点PDH电连接的内部高侧连接线路PDCH上的电位。运算放大器OP的正输入端IP连接到参考电位源Vref。如果高侧连接线路PDCH的电位加上第二二极管D2的阈值电压下降到低于参考电位Vref，则运算放大器OP导通并为附加开关二极管T2的控制电极的控制信号线路VG2充电，使得开关二极管T2将触点PDH低电阻地电连接到基准电位线路，从而高侧输出晶体管T1L可以从基准电位线路GND补充提供大部分由于故障事件从触点PDH提取的电流，从而将触点PDH的电位至少拉动足以在基准电位线路GND的基准电位方向上点燃其他安全气囊的时间，使得集成电路的其他点火电路仍保持功能。在此，运算放大器OP由于其输出驱动器的足够强的电流供应能力而覆盖功能电路GC和必要时存在的ESD保护电路的输出信号，并经由VG2操控开关晶体管T2。下拉电阻R6可以可选地设置。
图12的电路在很大程度上对应于图10的电路。图10和图12之间的差异对应于图6和图7的电路之间的差异。参见上面对信令的描述。根据图12，运算放大器OP的输出端OPOL2(输出端OPOL2可以与输出端OPOL相同)用于发信号通知输出连接端触点PDL处的电位已经达到或低于参考值的事实。
图13的电路在很大程度上对应于图11的电路。图11和图13之间的差异对应于图3和图4的电路之间的差异。参见上面对信令的描述。根据图13，运算放大器OP的输出端OPOH2(输出端OPOH2可以与输出端OPOH相同)用于发信号通知输出连接端触点PDH处的电位已经达到或低于参考值的事实。
图14示出了第二监视电路UVL的具体实现并且尤其是涉及产生低于衬底的电位或低于通常为接地的基准电位的参考电位的第一可能性。因此，参考电位为0或负值。第一电流源IQ1将(第一)电流I1馈入第一节点K1。第一电流I1流过(第三)电阻R3，并在那里引起第一节点K1和第二节点K2之间的电压降。(第四)晶体管T4用作“失谐”MOS二极管，这是由电阻R3上的附加电压降引起的。(第五)晶体管T5用作电流源，其中通过晶体管T5的电流取决于其栅极-源极电压，并因此取决于连接到低侧输出晶体管T1L的触点PDL处的电位。通过晶体管T5从节点K3提取的电流对抗(第二)电流I2，第二电流源IQ2将该电流I2馈入第三节点K3。如果触点PDL的电位下降太多，则通过晶体管T5的电流变得大于第二电流源IQ2的电流I2。第三节点K3的电位随后下降，这然后导致第二监视电路UVL的控制信号OPOL的电位由于具有负增益的放大器V而增加，并由此导致经由二极管D1接通低侧输出晶体管T1L，这又导致低侧输出晶体管T1L的触点PDL的电位以及因此第三节点K3的电位再次提高，直到再次建立平衡。只有当低侧输出晶体管T1L的电流提供能力被触点PDL处的故障电流超过时，触点PDL处的电位才会进一步下降。该措施可以与根据图16和/或图17和/或图18和/或图19的电路的措施组合。这些措施可以以类似的方式应用于以下描述的图15的电路的修改。
图15示出了第一监视电路UVH的具体实现并且尤其是涉及产生参考电位的第二可能性，该参考电位低于衬底的电位或低于通常为地的基准电位。因此，参考电位为0或负值。可以容易地看出，监视电路UVH与图14中监视电路UVL的实施没有区别。(第一)电流源IQ1将(第一)电流I1馈入(第一)节点K1。第一电流I1流过(第三)电阻R3，并在那里引起第一节点K1和第二节点K2之间的电压降。(第四)晶体管T4用作“失谐”MOS二极管，这是由电阻R3上的附加电压降引起的。(第五)晶体管T5用作电流源，其中通过晶体管T5的电流取决于其栅极-源极电压，并因此取决于高侧输出晶体管T1H的触点PDH处的电位。通过晶体管T5从节点K3提取的电流对抗第二电流I2，第二电流源IQ2将该电流I2馈入第三节点K3。如果与高侧输出晶体管T1H连接的触点PDH的电位下降太多，则通过晶体管T5的电流变得大于电流源IQ2的电流I2。节点K3的电位随后下降，这然后导致第一监视电路UVH的控制信号OPOH的电位由于具有负增益的放大器V而增加，并由此导致控制晶体管T2接通，这又导致高侧输出晶体管T1H的触点PDH的电位以及因此第三节点K3的电位再次增加，直到再次建立平衡。只有当控制晶体管T2的电流提供能力被高侧输出晶体管T1H的触点PDH处的故障电流超过时，高侧输出晶体管T1H的触点PDH处的电位才会进一步下降。
根据图16的电路对应于图14的电路。与根据图14的电路相比取消了电阻R3。二极管D2插入在负输出端IN和低侧连接线路PDCL之间，该二极管例如可以构造为双极二极管或肖特基二极管。在这种情况下，当触点PDL处的电位比基准电位线路GND的基准电位低对应于第二二极管D2的阈值电压的绝对值时，低侧输出晶体管T1L开始导通。该措施可以与根据图15和/或图17和/或图18和/或图19和/或图20的电路的措施组合。这些措施可以以类似的方式应用于根据图15的电路的修改。
根据图17的电路对应于图14的电路，与根据图14的电路相比取消了电阻R3。(第四)电阻R4插入在负输出端IN和低侧连接线路PDCL之间。在这种情况下，当触点PDL处的电位比基准电位线路GND的基准电位低第二电流I1的绝对值与电阻R4的值的乘积绝对值时，低侧输出晶体管T1L开始导通。该措施可以与根据图14和/或图18和/或图19和/或图20的电路的措施组合。这些措施可以以类似的方式应用于图15的修改。
图18示出了第二监视电路UVL的可能实现，其中与根据图14的电路的第二监视电路UVL相比，在负输出端IN处设置了由(第四)电阻R4和二极管D2组成的串联电路。
图18的电路对应于图14的电路。与根据图14的电路相比，在负输出端IN和低侧输出晶体管T1L之间插入了由电阻R4和二极管D2组成的串联电路。在这种情况下，当触点PDL处的电位比基准电位线路GND的基准电位低第二电流I1的大小与电阻R4的值的乘积绝对值加上二极管D2的阈值电压时，低侧输出晶体管T1L开始导通。这些措施可以以类似的方式应用于根据图15的电路的修改。
图14至图18示出了用于设置和预给定参考电压的各种实现可能性，在低于该参考电压时根据本发明的用于防止衬底电流注入的措施生效。作为例如图14和图15以及图16和图17的替代，不同的参考电压也可以通过具有不同阈值电压或具有不同电流密度(即不同尺寸的栅电极和因此不同尺寸的沟道)的晶体管T4和T5来实现。电流I1和I2也可以具有不同的大小。在这方面应注意，本发明不限于上述图中所示的电路。图19应当示出所有这些变体，这些变体的用于例如监视电路UVL(但也用于监视电路UVH)的电路具有电流镜，所述电流镜具有两个电流源IQ1、IQ2和两个晶体管T4、T5，其中第二电流源IQ2与晶体管T5的连接部与放大器V的输入端连接，该放大器具有负增益。基准电位GND出现在连接端IP上，而连接端IN与待监视的PDL触点连接。根据图19的电路用于实现监视电路UVH的应用同样是可能的。
图20示出了具有运算放大器OP的监视电路UVL或UVH的实现，运算放大器OP具有输出端OPOH或OPOL以及负输入端和正输入端。两个输入端分别连接到两个分压器SPT1、SPT2中相应另外的分压器的电路节点。分压器SPT1的两个电阻SPTR1和SPTR2连接到供电电位VDD和基准电位GND之间，而分压器SPT2的电阻SPTR3和SPTR4连接到供电电位VDD和待监视的节点PDH或PDL之间。
图21示出了监视电路的另一实施例，其中低侧输出晶体管T2L是第二监视电路UVL的一部分，因为其栅极-源极路径检测触点GEN_I/O PDL的电位。
图21示出了放电电路形式的监视电路UVL2的替代实现，该放电电路可以用于监视IC的在上述意义上关键的外部连接端处的欠压电位。为简单起见，用于实现正常功能的低侧输出晶体管T2L的控制电极的控制信号线路VG2L的操控电路未示出，因此传输设备UVL2的主要部分及其功能是已知的。根据图21的电路的一个特殊之处是低侧输出晶体管T2L又可以是监视电路UVL2的一部分。低侧输出晶体管T2L检测一方面具有用于其控制电极的控制信号线路VG2L的电位形式的其栅极电位与另一方面触点GEN_I/O的电位之间的电位差。当触点GEN_I/O的电位低于控制信号线路VG2L的电位和基准电位线路GND的电位并且当该电位差足以超过低侧输出晶体管T2L的开关阈值时，低侧输出晶体管T2L断开(oeffnet)。
如果触点GEN_I/O的电位低于基准电位线路GND的基准电位，则寄生NPN晶体管NPNparaL2导通。如果不采取对策，触点GEN_I/O的这种低电位可能干扰集成CMOS电路的在衬底中相邻布置且可能敏感的其他电路部分。
寄生NPN晶体管NPNparaL2在此示例性地具体地通过以下方式形成：低侧输出晶体管T2L具有与触点GEN_I/O电连接并且与CMOS电路的p掺杂衬底Sub直接接触的n阱。在故障情况下，该n阱作为寄生NPN晶体管NPNparaL2的发射极运行。衬底Sub典型地是p掺杂的，并且优选地与基准电位线路GND连接，或者优选地具有低于基准电位线路GND的电位的电位。
集电极是集成CMOS电路的任何其他电路部分的位于低侧连接晶体管T2L附近的n阱。例如，这可以是高压稳压器的跨导放大器OTA，其在输出端处在这种n阱中具有高压NMOS晶体管。
如果触点GEN_I/O处出现足够负电压，例如由于连接到该触点并在车辆中铺设的线路中的意外短路，在没有这里所示电路的情况下将通过OTA的输出晶体管的n阱与低侧输出晶体管T2L的n阱之间的短路影响该OTA的输出电流，从而稳压器可能受到干扰或完全失效。
在上述情况下，GEN_I/O触点的放电具有两个功能：
a.对触点GEN_I/O处的寄生电容放电，以及
b.防止注入的电流，使得该电流不会作为子衬底电流注入到衬底Sub中，并作为基极-发射极电流导通寄生晶体管NPNparaL2。
可以为低侧输出晶体管T2L设置任何类型的ESD保护。
(第四)节点K4经由(第五)电阻R5连接到输出端OPOL，该输出端OPOL控制低侧输出晶体管T1L。然后，由(第六)晶体管T6和低侧输出晶体管T2L组成的晶体管对用作(第三)电流源IQ3的(第三)电流13的电流镜，然后该电流镜可以确定通过引爆器(Squib)SQ的电流，但现在节点K4相对于输出端OPOL升高了对应于第三电流I3的值与第五电阻R5的值的乘积的电压。
电流镜也用作放电电路，该放电电路对触点GEN_I/O处的负载放电，即直接在该触点处吸收额外注入的电流。
在正常运行中，低侧输出晶体管T2L应始终截止。为此，基准电位线路GND的基准电位和输出端OPOL之间的电压必须小于阈值电压VTH。这是通过电流源IQ3将电流I3注入第四节点K4来实现的，从那里电流I3在电阻R5上产生电压降。然后输出信号OPOL2与基准电位线路的基准电位之间的低侧输出晶体管T2L的栅极-源极电压VG_T2L为：
VG_T1L＝VTH_T6-I3xR5。
由于阈值电压VTH_T6大约等于低侧输出晶体管T2L的阈值电压VTH_T2L，因此始终确保了如果低侧输出晶体管T2L在不受干扰的情况下(正常运行)应该截止，则低侧输出晶体管T2L截止。
然而，在故障情况下，当触点GEN_I/O的电位低于基准电位线路GND的基准电位时，低侧输出晶体管T2L变为导通。在这种情况下，低侧输出晶体管T2L的漏极触点和源极触点交换了角色。因此，于是低侧输出晶体管T2L的导电性由输出端OPOL2和触点GEN_I/O之间的电压确定。然后在正确选择第三电流13的绝对值的情况下，低侧输出晶体管T2L变为导通并将基准电位线路GND连接到触点GEN_I/O。由于低侧输出晶体管T2L补充提供在该触点处提取的电流，因此它防止了寄生NPN晶体管NPNParaL2的激活。
由于输出端OPOL2被偏置，因此与基准电位线路GND相比，触点GEN_I/O处的小负电压足以在上述反向情况下(漏极和源极触点互换)运行低侧输出晶体管T2L。
由此可靠地防止了寄生NPN晶体管NPNparaL2的激活。
对于寄生NPN晶体管NPNparaL2的这种激活，典型地在衬底Sub和触点GEN_I/O之间需要绝对值为0.7V的电压。如果I3xR5的开关阈值为-300mV，则与在触点GEN_I/O处的基准电位线路GND相比，低侧输出晶体管T2L在-300mV时接通。与基准电位线路GND相比，触点GEN_I/O处的-300mV电压不足以触发寄生NPN晶体管NPNparaL2，因为寄生NPN晶体管NPNparaL2的基极-发射极二极管的阈值电压需要绝对值更高的电压。
因此在根据图21的电路中，晶体管T2L的控制电极被电“偏置”，使得一旦在晶体管T2L的漏极连接端处施加了等于或低于参考电位的电位，则该晶体管T2L就导通。对应的“合适”电位施加在晶体管T2L的源极连接端处，所述源极连接端电连接到导出电路节点ABK。
根据图21的电路可以用作监视电路UVH和监视电路UVL两者的另一替代方案，其中分别使用专用的开关晶体管T2L，该开关晶体管例如关于具有高侧晶体管和低侧晶体管的输出驱动级分别布置在所述输出驱动级的引向外部且其电位受到监视的连接端和共同的或分别单独的导出电路节点之间。
本发明具有以下所述的特征组中的至少一个或一些或以下所述的一个或多个特征组的一个或一些特征：
1.用在CMOS集成电路中的设备，
-具有CMOS电路的触点PDH、PDL，
-具有CMOS电路的p掺杂衬底Sub，
-具有n掺杂的N区NG，
-具输出线路PDCH、PDCL，
-具有输出晶体管T1H、T1L，
-具有功能电路GC，
-具有可选的ESD保护电路，并且
-具有基准电位线路GND，
-其中N区NG位于p掺杂衬底Sub中，
-其中N区NG与输出线路PDCH、PDCL电连接，
-其中触点PDH/PDL与输出线路PDCH、PDCL电连接，
-其中可选的ESD保护电路可以接通输出晶体管T1H、T1L，
-其中功能电路GC可以接通和关断输出晶体管T1H、T1L，
-其中该设备包括开关晶体管T2、T1L，
-其中该设备包括监视电路UVH、UVL，
-其中监视电路UVH、UVL检测触点PDH、PDL的电位或由此导出的电位，
-其中监视电路UVH、UVL将触点PDH、PDL的电位的检测值和/或从触点PDH、PDL的电位导出的电位的检测值与参考值进行比较，
-其中当触点PDH、PDL的电位值低于参考值时，监视电路UVH、UVL接通开关晶体管T2、T1L，
-其中触点PDH、PDL的电位值的参考值低于衬底Sub的电位值和/或低于基准电位线路GND的电位值，
-其中当开关晶体管T2、T1L接通时，开关晶体管T2、T1L将触点PDH、PDL与基准电位线路GND连接，
-其中开关晶体管T1L可以与输出晶体管T1L相同。
2.根据数字1的设备，
-其中监视电路UVH、UVL的输出端被用于产生用于通知触点PDH、PDL处的电流消耗的信令，
-其中该信令表明开关晶体管T2、T1L由监视电路UVH、UVL接通或已接通。
3.用于根据数字1或2的设备的监视电路，
-具有差分放大器OP，
-具有参考电压源Vref，
-其中运算放大器OP直接或间接地经由第一二极管D1利用其负输入端IN检测触点PDH、PDL的电位，以及
-其中运算放大器OP通过其正输入端IP检测参考电压源Vref的电位，并且
-其中运算放大器OP可以直接或间接地经由第二二极管D2借助于其输出端OPOH接通开关晶体管T2、T1L。
4.根据数字3的监视电路，其中参考电压源Vref的参考电压被选择为，使得在触点POH、POL的电位值低于衬底Sub的电位值和/或低于基准电位线路GND的电位值时，运算放大器OP通过其输出OPOH、OPOL导通开关晶体管T2、T1L。
5.根据数字3或4的监视电路，
-其中运算放大器OP的输出端用于产生通知触点PDH、PDL处的电流消耗的信令，
-其中该信令表明开关晶体管T2、T1L由运算放大器OP接通或已接通。
6.用于根据数字1或2的设备的监视电路，
-具有第四晶体管T4，
-具有第五晶体管T5，
-具有第三电阻R3，
-具有第一电流源IQ1，
-具有第二电流源IQ2，
-具有第一节点K1，
-具有第二节点K2，
-具有第三节点K3，
-具有放大器V，
-其中第三电阻R3具有第一连接端和第二连接端，
-其中第四晶体管T4通过其源极连接端与基准电位GND连接，
-其中第四晶体管通过其漏极连接端与第二节点K2连接，
-其中第四晶体管T4的控制电极连接到第一节点K1，
-其中第三电阻R3的第一连接端与第一节点K1连接，
-其中第三电阻R3的第二连接端与第二节点K2连接，
-其中第五晶体管T5的源极连接端直接或间接地，特别是经由第一二极管D1和/或第四电阻R4，与触点PDL连接，
-其中第五晶体管T5的控制电极连接到第二节点K2，
-其中第五晶体管T5的漏极连接端连接到第三触点K3，
-其中放大器V可以根据第三节点K3的电位借助于其输出信号OPOH、OPOL来接通开关晶体管T2或低侧输出晶体管T1L，
其中第一电流源IQ1将第一电流I1馈入第一节点K1，以及
-其中第二电流源IQ2将第二电流I2馈入第三触点K3。
7.用于根据数字1或2的设备的监视电路(图16)，
-具有第四晶体管T4，
-具有第五晶体管T5，
-具有第一电流源IQ1，
-具有第二电流源IQ2，
-具有第二节点K2，
-具有第三节点K3，
-具有放大器V，
-其中第四晶体管T4通过其源极连接端与基准电位GND连接，
-其中第四晶体管通过其漏极连接端与第二节点K2连接，
-其中第四晶体管T4的控制电极连接到第二节点K2，
-其中第五晶体管T5的源极连接端直接或间接地，特别是经由第一二极管D1和/或第四电阻R4，连接到触点PDL、PDH，
-其中第五晶体管T5的控制电极连接到连接到第二节点K2，
-其中第五晶体管T5的漏极连接端与第三触点K3连接，
-其中放大器V可以根据第三节点K3的电位借助于其输出信号OPOH、OPOL来接通开关晶体管T2或低侧输出晶体管T1L，
-其中第一电流源IQ1将第一电流I1馈入第一节点K1，并且
-其中第二电流源IQ2将第二电流I2馈入第三触点K3。
8.安全气囊点火级
-具有衬底Sub，
-具有高侧输出晶体管T1H，
-具有低侧输出晶体管T1L，
-具有点火元件SQ，
-其中点火元件SQ连接到低侧输出晶体管T1L和高侧输出晶体管T1H之间，
-其中点火元件SQ具有第一连接端和第二连接端，
-其中所述安全气囊点火级包括至少一个监视电路UVH、UVL
-其中所述安全气囊点火级具有用于将点火元件的至少一个连接端与基准电位线路GND连接的装置T1L、T2，
-其中这些装置T1L、T2可以由监视电路UVH、UVL控制，
-其中监视电路UVH、UVL检测点火元件SQ的至少一个连接端的电位，
-其中当至少一个连接端PDH、PDL的检测到的电位值低于衬底Sub的电位值和/或低于基准电位线路GND的电位值时，监视电路UVH、UVL促使装置T1L、T2将点火元件的至少一个连接端与基准电位线路GND连接。
9.安全气囊点火级，
-具有衬底Sub，
-具有高侧输出晶体管T1H，
-具有低侧输出晶体管T1L，
-具有点火元件SQ，
-其中点火元件SQ连接到低侧输出晶体管TlL和高侧输出晶体管T1H之间，
-其中点火元件SQ具有第一连接端和第二连接端，
-其中所述安全气囊点火级包括第一监视电路UVH，
-其中所述安全气囊点火级包括第二监视电路UVL，
-其中所述安全气囊点火级具有用于将点火元件的至少第一连接端PDH与基准电位线路GND连接的第一装置T2，
-其中安全气囊点火级具有用于将点火元件的至少第二连接端PDL连接到基准电位线路GND的第二装置T1L，
-其中第一装置T2可以由第一监视电路UVH控制，
-其中第二装置T1L可以由第二监视电路UVL控制，
-其中第一监视电路UVH检测点火元件SQ的第一连接端PDH的第一电位，
-其中第二监视电路UVL检测点火元件SQ的第二连接端PDL的第二电位，
-其中当第一连接端PDH的检测到的第一电位值低于衬底Sub的电位值和/或低于基准电位线路GND的电位值时，第一监视电路UVH促使第一装置T2将点火元件SQ的第一连接端PDH与基准电位线路GND连接，
-其中当第二连接端PDL的检测到的第二电位值低于衬底Sub的电位值和/或低于基准电位线路GND的电位值时，第二监视电路UVL促使第二装置T1L将点火元件SQ的第二连接端PDL与基准电位线路GND连接。
10.用于监视安全气囊点火级的方法，所述安全气囊点火级
-具有衬底Sub，
-具有高侧输出晶体管T1H，
-具有低侧输出晶体管T1L，以及
-具有点火元件SQ，
-其中点火元件SQ连接到低侧输出晶体管TlL和高侧输出晶体管T1H之间，
-其中点火元件SQ具有第一连接端和第二连接端，并且
在安全气囊点火级运行期间具有以下步骤：
-检测点火元件SQ的至少一个连接端的电位，
-如果点火元件SQ的至少一个连接端的检测到的电位值低于衬底Sub的电位值和/或低于基准电位线路GND的电位值，则将点火元件SQ的至少一个连接端连接到基准电位线路GND或电位高于基准电位线路GND的电位的其他线路。
11.用于防止衬底电流注入CMOS电路的衬底Sub的方法，所述CMOS电路具有–具有所述CMOS电路的触点PDH、PDL，
-具有基准电位线路GND，
具有步骤：
-检测触点PDH、PDL的电位；
-将检测到的触点PDH、PDL的电位值与参考值进行比较；
-如果触点PDH、PDL的电位值低于参考值，则将触点PDH、PDL连接到基准电位线路GND或电位高于基准电位线路GND的电位的其他线路，其中触点PDH、PDL的电位值的该参考值低于衬底Sub的电位值和/或低于基准电位线路GND的电位值。
12.用于安全气囊系统的低侧输出晶体管T1L的开关级(图20)，
-具有触点PDL，
-具有第三电流源IQ3，
-具有第五电阻R5，
-具有第六晶体管T6
-具有第四节点K4，
-具有输出端OPOL，
-具有低侧连接线PDCL，
-具有基准电位线路GND，
-其中第六晶体管T6具有第一连接端和第二连接端和控制连接端，
-其中低侧输出晶体管T1L具有第一连接端和第二连接端和控制连接端，
-其中第三电流源IQ3将第三电流I3馈入第四节点K4，
-其中第六晶体管T6的第一连接端与输出端OPOL连接，
-其中第六晶体管T6的第二连接端与基准电位线路GND连接，
-其中第六晶体管T6ver的控制连接端与第四节点K4连接，
-其中低侧输出晶体管T1L的第一连接端连接到低端连接线路PDCL，
-其中低侧输出晶体管T1L的第二连接端连接到基准电位线路GND，
-其中低侧输出晶体管T1L的控制连接端连接到输出端OPOL。
参考文献列表
ABK 导出电路节点
B 基极
C1 集电极
C2 集电极
C3 集电极
D1 第一二极管
D2 第二二极管
E 发射极
EN 接通信号
GC 功能电路，其实现CMOS电路的实际功能
GEN_I/O 外部连接触点
GND 基准电位线路
11 第一电流
I2 第二电流
I3 第三电流
IC 集成CMOS电路
IN 运算放大器OP的负输入端
IP 运算放大器OP的正输入端
IQ1 第一电流源
IQ2 第二电流源
IQ3 第三电流源
IS 集成电路IC的内部电路
K1 第一节点
K2 第二节点
K3 第三节点
K4 第四节点
NG N区
NG1 N区
NG2 N区
NG3 N区
NPN1 NPN晶体管
NPN2 NPN晶体管
NPN3 NPN晶体管
NPNpara 寄生NPN晶体管
NPNparaH 连接到高侧输出晶体管T1H的外部连接触点PDH处的寄生NPN晶体管
NPNparaL 连接到低侧输出晶体管T1L的外部连接触点PDL处的寄生NPN晶体管
NPNparaL2 低侧输出晶体管T2L的外部连接触点GEN_I/O处的寄生NPN晶体管
OFF 关断信号
OP 运算放大器
OPOH 运算放大器OP的输出端或第一监视电路UVH的控制信号
OPOL 运算放大器OP的输出端或第二监视电路UVL的控制信号
OPOL2 运算放大器OP的输出端或第二监视电路UVL2的控制信号
OPO2H 用于发信号通知连接到高侧输出晶体管T1H的外部连接触点PDH的电位过低的第二输出信号
OPO2L 用于发信号通知连接到低侧输出晶体管T1L的外部连接触点PDL的电位过低的第二输出信号
OS 衬底上侧
PDCH IC内部高侧连接线路
PDCL IC内部低侧连接线路
PDG IC的外部连接触点，安全晶体管ST的控制电极经由外部线路连接到该外部连接触点
PDH IC的外部连接触点(监视电路节点)，高侧输出晶体管T1H连接到其上并且爆炸装药(引爆管)经由外部线路连接到其上
PDL IC的连接到低侧输出晶体管T1L的外部连接触点(监视电路节点)
PDS IC的被安全晶体管ST从外部连接到的外部连接触点
PSUB 衬底电位
R1 第一电阻
R2 第二电阻
R3 第三电阻
R4 第四电阻
R5 第五电阻
R6 第六电阻
REV_DET 信号线路
SPT1 第一分压器
SPT2 第二分压器
SPTR1 第一分压器的第一电阻
SPTR2 第一分压器的第二电阻
SPTR3 第二分压器的第一电阻
SPTR4 第二分压器的第二电阻
SQ 特别是被动的车辆乘员约束系统(例如安全带张紧器)或特别是被动的车辆安全装置(例如安全气囊)的引爆管(爆炸装药)
Sub CMOS电路的衬底
ST 外部安全晶体管
T1H 高侧输出晶体管
T1L 低侧输出晶体管
T2L 低侧输出晶体管
T2 开关晶体管，其必要时可以相同地连接到输出晶体管T1L
T3 信令晶体管
T3H 信令晶体管
T3L 信令晶体管
T4 电流镜的(第四)晶体管
T5 电流镜的(第五)晶体管
T6 (第六)晶体管
UVH 连接到高侧输出晶体管T1H的外部连接触点PDH的第一监视电路
UVL 连接到低侧输出晶体管T1L的外部连接触点PDL的第二监视电路
UVL2 监视电路
VDD 供电电位
VDD1 供电电位
VDD2 供电电位
VDD3 供电电位
VG1H 高侧输出晶体管T1H的控制电极的控制信号线路
VG1L 低侧输出晶体管T1L的控制电极的控制信号线路
VG2L 低侧输出晶体管T2L的控制电极的控制信号线路
VG2 开关晶体管T2的控制电极的控制信号线路
VG3H 信令晶体管T3H的控制电极的控制信号线路
VG3L 信令晶体管T3L的控制电极的控制信号线路
VST 安全晶体管ST的控制电极的控制信号线路
VSTH 施密特触发器
VSTL 施密特触发器
Vref 参考电压源。

Claims (38)

1.一种在集成CMOS电路中使用的设备，所述设备集成在掺杂有第一导电类型的电荷载流子的半导体衬底(Sub)中，特别是集成在p掺杂的半导体衬底(Sub)中，所述半导体衬底具有
-多个用与第一导电类型相反的第二导电类型的电荷载流子掺杂的区(NG)，特别是多个n掺杂的N区(NG)，它们各自形成电子部件或在其中各自形成电子部件，
-监视电路节点(PDH、PDL)，其位于掺杂区(NG)之一中或者与一个或多个掺杂区(NG)电连接并且就其电位受到监视，
-其中向所述半导体衬底(Sub)施加衬底电位(PSUB)，
-其中所述CMOS电路具有基准电位(GND)，并且
-其中在具有所述监视电路节点(PDH、PDL)的掺杂区(NG)和与该掺杂区(NG)相邻的至少一个掺杂区(NG)之间，或在与所述监视电路节点(PDH、PDL)电连接的至少一个掺杂区(NG)和与所述掺杂区(NG)相邻的掺杂区(NG)或与掺杂区(NG)之一相邻的掺杂区(NG)之间形成寄生双极横向结构，特别是寄生双极NPN横向结构，
其特征在于，
-具有传导路径和控制电极的电子开关(T2、T1L)，所述传导路径一方面与所述监视电路节点(PDH、PDL)电连接，另一方面与导出电路节点(ABK)电连接，所述导出电路节点用于从所述监视电路节点(PDH、PDL)导出电流，所述控制电极用于切换所述传导路径的截止和导通，
-用于所述监视电路节点(PDH、PDL)的监视电路(UVH、UVL)，所述监视电路检测代表在所述监视电路节点(PDH、PDL)处的电位的电位值，
-其中所述监视电路(UVH、UVL)具有将检测到的电位值与预给定的参考电位进行比较的比较器电路，
-其中所述参考电位等于或小于所述衬底电位(PSUB)或等于或小于所述基准电位(GND)或等于所述衬底电位(PSUB)和所述基准电位(GND)两者或小于所述衬底电位(PSUB)和所述基准电位(GND)两者，以及
-其中当检测到的电位值等于所述参考电位或低于所述参考电位时，所述监视电路(UVH、UVL)直接或间接产生用于导通所述电子开关(T2、T1L)的接通信号。
2.根据权利要求1所述的设备，其特征在于，所述监视电路节点(PDH、PDL)是所述CMOS电路的向外引出或将向外引出的外部连接触点或与所述CMOS电路的向外引出或将向外引出的外部连接触点电连接。
3.根据权利要求1或2所述的设备，其特征在于，所述监视电路节点(PDH、PDL)是所述CMOS电路的输出驱动级的晶体管的输出端。
4.根据权利要求3所述的设备，其特征在于，所述输出驱动级的晶体管是连接到所述基准电位(GND)的低侧晶体管(T1L)，并且所述电子开关(T2)布置在所述监视电路节点(PDH、PDL)和所述导出电路节点(ABK)之间。
5.根据权利要求3所述的设备，其特征在于，所述输出驱动级的晶体管是连接到所述基准电位(GND)的低侧晶体管(T1L)，并且所述低侧晶体管(T1L)构成所述电子开关。
6.根据权利要求3所述的设备，其特征在于，所述输出驱动级的晶体管是所述输出驱动级的高侧晶体管(T1H)，所述高侧晶体管直接或间接地连接到供电电位(VDD)，其中所述电子开关(T2)布置在所述高侧晶体管(T1H)的监视电路节点(PDH、PDL)和所述导出电路节点(ABK)之间。
7.根据权利要求1至6中任一项所述的设备，其特征在于，所述监视电路(UVH、UVL)发送状态信号，用于通知所述电子开关(T2、T1L)被切换到导通。
8.根据权利要求7所述的设备，其特征在于，关于所述状态信号的产生的信息能够暂时或永久地存储在存储器中，或者设置存储器以用于暂时或永久地存储关于所述状态信号的产生的信息。
9.根据权利要求1至8中任一项所述的设备，其特征在于，所述CMOS电路具有与所述监视电路节点(PDH、PDL)电连接的可操控电子部件例如晶体管、晶闸管等，以及具有用于为使该部件和与该部件电气交互的其他部件按规定工作而操控所述部件的操控电路(IS、GC)。
10.根据权利要求1至9中任一项所述的设备，其特征在于，
-所述比较器电路具有运算放大器(OP)，所述运算放大器具有正输入连接端(IP)和负输入连接端(IN)以及输出连接端(OPOH、OPOL)，
-所述参考电位由参考电压源(Vref)提供，
-所述运算放大器(OP)的负输入连接端(IN)与所述监视电路节点(PDH、PDL)连接或通过二极管(D2)的中间连接与所述监视电路节点(PDH、PDL)连接，所述二极管具有电连接到所述监视电路节点(PDH、PDL)的阴极和电连接到所述运算放大器(OP)的负输入连接端(IN)的阳极，并且
-所述运算放大器(OP)的输出连接端(OPOH、OPOL)与所述电子开关(T2、T1L)的控制电极电连接或通过二极管(D1)的中间连接与所述控制电极电连接，所述二极管具有与所述电子开关(T2、T1L)的控制电极电连接的阴极和与运算放大器(OP)的输出连接端(OPOH、OPOL)电连接的阳极。
11.根据权利要求10所述的设备，其特征在于，下拉电阻(R6)电连接到所述运算放大器(OP)的输出连接端(OPOH、OPOL)与所述电子开关(T2、T1L)的控制电极的连接部，所述下拉电阻与所述基准电位(GND)电连接。
12.根据权利要求7或8以及根据权利要求10或11所述的设备，其特征在于，当检测到的电位值等于或低于所述参考电位时，所述运算放大器(OP)在其输出连接端(OPOH、OPOL)产生用于将所述电子开关(T2、T1L)切换到导通的接通信号并且在其控制电极上输出所述接通信号，其中所述运算放大器(OP)输出所述状态信号，或者所述接通信号也用作状态信号。
13.根据权利要求1至9中任一项所述的设备，其特征在于
-具有源极连接端、漏极连接端和控制电极的第一晶体管(T4)，
-具有源极连接端、漏极连接端和控制电极的第二晶体管(T5)，
-具有输出连接端的第一电流源(IQ1)，用于输出第一电流(I1)，
-电阻(R3)，
-其中所述第一电流源(IQ1)的输出连接端与所述电阻(R3)电连接并且该电阻与所述第一晶体管(T4)的漏极连接端电连接，所述第一晶体管的源极连接端与所述基准电位(GND)电连接，
-具有输出连接端的第二电流源(IQ2)，用于输出第二电流(I2)，所述输出连接端与所述第二晶体管(T5)的漏极连接端电连接，所述第二晶体管的源极连接端与所述监视电路节点(PDH、PDL)电连接或在中间连接由电阻(R4)和具有阳极和阴极的二极管(D2)构成的串联电路的情况下与所述监视电路节点(PDH、PDL)电连接，其中所述二极管(D2)的阳极与所述第二晶体管(T5)的源极连接端电连接，而所述二极管(D2)的阴极与电阻(R4)电连接，并且电阻(R4)与所述监视电路节点(PDH、PDL)电连接，或电阻(R4)与所述第二晶体管(T5)的源极连接端电连接并且所述二极管(D2)的阳极与电阻(R4)电连接，所述二极管(D2)的阴极与所述监视电路节点(PDH、PDL)电连接，
-其中所述第一电流源(IQ1)的输出连接端与所述第一晶体管(T4)的控制电极电连接，
-其中所述第一晶体管(T4)的漏极连接端与所述第二晶体管(T5)的控制电极电连接，以及
-具有输入端和输出端(OPOL、OPOH)的负增益放大器(V)，所述输出端用于输出所述电子开关(T2、T1L)的接通信号，所述输入端与所述第二电流源(IQ2)的输出连接端电连接，
-其中所述放大器(V)的输出端(OPOL、OPOH)电连接到所述电子开关(T2、T1L)的控制电极或在中间连接二极管(D1)的情况下与所述控制电极电连接，所述二极管具有电连接到所述电子开关(T2、T1L)的控制电极的阴极和电连接到所述放大器(V)的输出端(OPOL、OPOH)的阳极。
14.根据权利要求1至9中任一项所述的设备，其特征在于
-具有源极连接端、漏极连接端和控制电极的第一晶体管(T4)，
-具有源极连接端、漏极连接端和控制电极的第二晶体管(T5)，
-具有输出连接端的第一电流源(IQ1)，用于输出第一电流(I1)，
-其中所述第一电流源(IQ1)的输出连接端与所述第一晶体管(T4)的漏极连接端电连接，所述第一晶体管的源极连接端与所述基准电位(GND)电连接，
-具有输出连接端的第二电流源(IQ2)，用于输出第二电流(I2)，所述输出连接端与所述第二晶体管(T5)的漏极连接端电连接，所述第二晶体管的源极连接端在中间连接由电阻(R4)或二极管(D2)的情况下与所述监视电路节点(PDH、PDL)电连接，所述二极管(D2)的阳极电连接到所述第二晶体管(T5)的源极连接端，而所述二极管(D2)的阴极与所述监视电路节点(PDH、PDL)电连接，
-其中所述第一电流源(IQ1)的输出连接端与所述第一晶体管(T4)的控制电极电连接，
-其中所述第一晶体管(T4)的漏极连接端与所述第二晶体管(T5)的控制电极电连接，以及
-具有输入端和输出端(OPOL、OPOH)的负增益放大器(V)，所述输出端用于输出所述电子开关(T2、T1L)的接通信号，所述输入端与所述第二电流源(IQ2)的输出连接端电连接，
-其中所述放大器(V)的输出端(OPOL、OPOH)电连接到所述电子开关(T2、T1L)的控制电极或在中间连接二极管(D1)的情况下与所述控制电极电连接，所述二极管具有电连接到所述电子开关(T2、T1L)的控制电极的阴极和电连接到所述放大器(V)的输出端(OPOL、OPOH)的阳极。
15.根据权利要求1至9中任一项所述的设备，其特征在于
-具有源极连接端、漏极连接端和控制电极的第一晶体管(T4)，
-具有源极连接端、漏极连接端和控制电极的第二晶体管(T5)，
-具有输出连接端的第一电流源(IQ1)，用于输出第一电流(I1)，
-其中所述第一电流源(IQ1)的输出连接端与所述第一晶体管(T4)的漏极连接端电连接，所述第一晶体管的源极连接端与所述基准电位(GND)电连接，
-具有输出连接端的第二电流源(IQ2)，用于输出第二电流(I2)，所述输出连接端与所述第二晶体管(T5)的漏极连接端电连接，所述第二晶体管的源极连接端与所述监视电路节点(PDH、PDL)电连接，
-其中所述第一电流源(IQ1)的输出连接端与所述第一晶体管(T4)的控制电极电连接，
-其中所述第一晶体管(T4)的漏极连接端与所述第二晶体管(T5)的控制电极电连接，以及
-具有输入端和输出端(OPOL、OPOH)的负增益放大器(V)，所述输出端用于输出所述电子开关(T2、T1L)的接通信号，所述输入端与所述第二电流源(IQ2)的输出连接端电连接，
-其中所述放大器(V)的输出端(OPOL、OPOH)电连接到所述电子开关(T2、T1L)的控制电极或在中间连接二极管(D1)的情况下与所述控制电极电连接，所述二极管具有电连接到所述电子开关(T2、T1L)的控制电极的阴极和电连接到所述放大器(V)的输出端(OPOL、OPOH)的阳极，以及
-其中所述第一电流源(IQ1)的第一电流(I1)的大小与所述第二电流源(IQ2)的第二电流(I2)的大小不同，和/或所述第一晶体管(T4)的控制电极具有与所述第二晶体管(T5)的控制电极不同的大小，和/或所述第一晶体管(T4)具有与所述第二晶体管(T5)的阈值电压大小不同的阈值电压。
16.根据权利要求1至15中任一项所述的设备，其特征在于，向所述导出电路节点(ABK)施加高于所述参考电位的电位。
17.一种用于监视CMOS电路的监视电路节点(PDH、PDL)的电位的设备，
-其中所述监视电路节点(PDH、PDL)位于掺杂有第二导电类型的电荷载流子的区(NG)中，特别是在n掺杂的N区(NG)中或与一个或多个这种区(NG)电连接，
-其中一个或多个这种掺杂区(NG)形成掺杂有与第二导电类型相反的第一导电类型的电荷载流子的半导体衬底(Sub)中，特别是在p掺杂的半导体衬底(Sub)中，
其中所述半导体衬底(Sub)具有多个掺杂区(NG)并且被施加了衬底电位(PSUB)，这些掺杂区分别形成电子部件或在这些掺杂区中分别形成电子部件，
-其中所述CMOS电路具有基准电位(GND)，以及
-其中在具有所述监视电路节点(PDH、PDL)的掺杂区(NG)和与该掺杂区(NG)相邻的至少一个掺杂区(NG)之间，或在与所述监视电路节点(PDH、PDL)电连接的至少一个掺杂区(NG)和与所述掺杂区(NG)相邻的掺杂区(NG)或与掺杂区(NG)之一相邻的掺杂区(NG)之间形成寄生双极横向结构，特别是寄生双极NPN横向结构，
其特征在于
-用于将所述监视电路节点(PDH、PDL)的电位与所述参考电位进行比较的比较器电路，所述参考电位等于或小于所述基准电位(GND)或等于所述衬底电位(PSUB)和所述基准电位(GND)两者或小于所述衬底电位(PSUB)和所述基准电位(GND)两者，
-其中如果检测到的电位值小于或等于所述参考电位，则所述比较器电路直接或间接产生开关信号用于将所述电子开关(T2、T1L)切换到导通，所述电子开关能够布置在所述监视电路节点(PDH、PDL)和用于导出电流的导出电路节点(ABK)之间。
18.根据权利要求17所述的设备，其特征在于，所述监视电路节点(PDH、PDL)是所述CMOS电路的向外引出或将向外引出的外部连接触点或与所述CMOS电路的向外引出或将向外引出的外部连接触点电连接。
19.根据权利要求17或18所述的设备，其特征在于，所述监视电路节点(PDH，PDL)是所述CMOS电路的输出驱动级的晶体管的输出端。
20.根据权利要求19所述的设备，其特征在于，所述输出驱动级的晶体管是连接到所述基准电位(GND)的低侧晶体管(T1L)，并且所述电子开关(T2)布置在所述监视电路节点(PDH、PDL)和所述导出电路节点(ABK)之间。
21.根据权利要求19所述的设备，其特征在于，所述输出驱动级的晶体管是连接到所述基准电位(GND)的低侧晶体管(T1L)，并且所述低侧晶体管(T1L)形成所述电子开关。
22.根据权利要求19所述的设备，其特征在于，所述输出驱动级的晶体管是所述输出驱动级的高侧晶体管(T1H)，所述高侧晶体管直接或间接地连接到供电电位(VDD)，并且所述电子开关(T2)布置在所述高侧晶体管(T1H)的监视电路节点(PDH、PDL)和所述导出电路节点(ABK)之间。
23.根据权利要求17至22中任一项所述的设备，其特征在于，所述监视电路(UVH、UVL)发送状态信号，用于通知所述电子开关(T2、T1L)被切换到导通。
24.根据权利要求23所述的设备，其特征在于，关于所述状态信号的产生的信息能够暂时或永久地存储在存储器中，或者设置存储器以用于暂时或永久地存储关于所述状态信号的产生的信息。
25.根据权利要求17至24中任一项所述的设备，其特征在于，所述CMOS电路具有与所述监视电路节点(PDH、PDL)电连接的可操控电子部件例如晶体管、晶闸管等，以及具有用于为使该部件和与该部件电气交互的其他部件按规定工作而操控所述部件的操控电路(IS、GC)。
26.根据权利要求17至25中任一项所述的设备，其特征在于，
-所述比较器电路具有运算放大器(OP)，所述运算放大器具有正输入连接端(IP)和负输入连接端(IN)以及输出连接端(OPOH、OPOL)，
-所述参考电位由参考电压源(Vref)提供，
-所述运算放大器(OP)的负输入连接端(IN)与所述监视电路节点(PDH、PDL)连接或通过二极管(D2)的中间连接与所述监视电路节点(PDH、PDL)连接，所述二极管具有电连接到所述监视电路节点(PDH、PDL)的阴极和电连接到所述运算放大器(OP)的负输入连接端(IN)的阳极，并且
-所述运算放大器(OP)的输出连接端(OPOH、OPOL)与所述电子开关(T2、T1L)的控制电极电连接或通过二极管(D1)的中间连接与所述控制电极电连接，所述二极管具有与所述电子开关(T2、T1L)的控制电极电连接的阴极和与运算放大器(OP)的输出连接端(OPOH、OPOL)电连接的阳极。
27.根据权利要求26所述的设备，其特征在于，下拉电阻(R6)电连接到所述运算放大器(OP)的输出连接端(OPOH、OPOL)与所述电子开关(T2、T1L)的控制电极的连接部，所述下拉电阻与所述基准电位(GND)电连接。
28.根据权利要求23或24以及根据权利要求26或27所述的设备，其特征在于，当检测到的电位值等于或低于所述参考电位时，所述运算放大器(OP)在其输出连接端(OPOH、OPOL)产生用于将所述电子开关(T2、T1L)切换到导通的接通信号并且在其控制电极上输出所述接通信号，其中所述运算放大器(OP)输出所述状态信号，或者所述接通信号也用作状态信号。
29.根据权利要求17至25中任一项所述的设备，其特征在于
-具有源极连接端、漏极连接端和控制电极的第一晶体管(T4)，
-具有源极连接端、漏极连接端和控制电极的第二晶体管(T5)，
-具有输出连接端的第一电流源(IQ1)，用于输出第一电流(I1)，
-电阻(R3)，
-其中所述第一电流源(IQ1)的输出连接端与所述电阻(R3)电连接并且该电阻与所述第一晶体管(T4)的漏极连接端电连接，所述第一晶体管的源极连接端与所述基准电位(GND)电连接，
-具有输出连接端的第二电流源(IQ2)，用于输出第二电流(I2)，所述输出连接端与所述第二晶体管(T5)的漏极连接端电连接，所述第二晶体管的源极连接端与所述监视电路节点(PDH、PDL)电连接或在中间连接由电阻(R4)和具有阳极和阴极的二极管(D2)构成的串联电路的情况下与所述监视电路节点(PDH、PDL)电连接，其中所述二极管(D2)的阳极与所述第二晶体管(T5)的源极连接端电连接，而所述二极管(D2)的阴极与电阻(R4)电连接，并且电阻(R4)与所述监视电路节点(PDH、PDL)电连接，或电阻(R4)与所述第二晶体管(T5)的源极连接端电连接并且所述二极管(D2)的阳极与电阻(R4)电连接，所述二极管(D2)的阴极与所述监视电路节点(PDH、PDL)电连接，
-其中所述第一电流源(IQ1)的输出连接端与所述第一晶体管(T4)的控制电极电连接，
-其中所述第一晶体管(T4)的漏极连接端与所述第二晶体管(T5)的控制电极电连接，以及
-具有输入端和输出端(OPOL、OPOH)的负增益放大器(V)，所述输出端用于输出所述电子开关(T2、T1L)的接通信号，所述输入端与所述第二电流源(IQ2)的输出连接端电连接，
-其中所述放大器(V)的输出端(OPOL、OPOH)电连接到所述电子开关(T2、T1L)的控制电极或在中间连接二极管(D1)的情况下与所述控制电极电连接，所述二极管具有电连接到所述电子开关(T2、T1L)的控制电极的阴极和电连接到所述放大器(V)的输出端(OPOL、OPOH)的阳极。
30.根据权利要求17至25中任一项所述的设备，其特征在于
-具有源极连接端、漏极连接端和控制电极的第一晶体管(T4)，
-具有源极连接端、漏极连接端和控制电极的第二晶体管(T5)，
-具有输出连接端的第一电流源(IQ1)，用于输出第一电流(I1)，
-其中所述第一电流源(IQ1)的输出连接端与所述第一晶体管(T4)的漏极连接端电连接，所述第一晶体管的源极连接端与所述基准电位(GND)电连接，
-具有输出连接端的第二电流源(IQ2)，用于输出第二电流(I2)，所述输出连接端与所述第二晶体管(T5)的漏极连接端电连接，所述第二晶体管的源极连接端在中间连接有电阻(R4)或二极管(D2)的情况下与所述监视电路节点(PDH、PDL)电连接，所述二极管(D2)的阳极电连接到所述第二晶体管(T5)的源极连接端，而所述二极管(D2)的阴极与所述监视电路节点(PDH、PDL)电连接，
-其中所述第一电流源(IQ1)的输出连接端与所述第一晶体管(T4)的控制电极电连接，
-其中所述第一晶体管(T4)的漏极连接端与所述第二晶体管(T5)的控制电极电连接，以及
-具有输入端和输出端(OPOL、OPOH)的负增益放大器(V)，所述输出端用于输出所述电子开关(T2、T1L)的接通信号，所述输入端与所述第二电流源(IQ2)的输出连接端电连接，
-其中所述放大器(V)的输出端(OPOL、OPOH)电连接到所述电子开关(T2、T1L)的控制电极或在中间连接二极管(D1)的情况下与所述控制电极电连接，所述二极管具有电连接到所述电子开关(T2、T1L)的控制电极的阴极和电连接到所述放大器(V)的输出端(OPOL、OPOH)的阳极。
31.根据权利要求17至25中任一项所述的设备，其特征在于
-具有源极连接端、漏极连接端和控制电极的第一晶体管(T4)，
-具有源极连接端、漏极连接端和控制电极的第二晶体管(T5)，
-具有输出连接端的第一电流源(IQ1)，用于输出第一电流(I1)，
-其中所述第一电流源(IQ1)的输出连接端与所述第一晶体管(T4)的漏极连接端电连接，所述第一晶体管的源极连接端与所述基准电位(GND)电连接，
-具有输出连接端的第二电流源(IQ2)，用于输出第二电流(I2)，所述输出连接端与所述第二晶体管(T5)的漏极连接端电连接，所述第二晶体管的源极连接端与所述监视电路节点(PDH、PDL)电连接，
-其中所述第一电流源(IQ1)的输出连接端与所述第一晶体管(T4)的控制电极电连接，
-其中所述第一晶体管(T4)的漏极连接端与所述第二晶体管(T5)的控制电极电连接，以及
-具有输入端和输出端(OPOL、OPOH)的负增益放大器(V)，所述输出端用于输出所述电子开关(T2、T1L)的接通信号，所述输入端与所述第二电流源(IQ2)的输出连接端电连接，
-其中所述放大器(V)的输出端(OPOL、OPOH)电连接到所述电子开关(T2、T1L)的控制电极或在中间连接二极管(D1)的情况下与所述控制电极电连接，所述二极管具有电连接到所述电子开关(T2、T1L)的控制电极的阴极和电连接到所述放大器(V)的输出端(OPOL、OPOH)的阳极，以及
-其中所述第一电流源(IQ1)的第一电流(I1)的大小与所述第二电流源(IQ2)的第二电流(I2)的大小不同，和/或所述第一晶体管(T4)的控制电极具有与所述第二晶体管(T5)的控制电极不同的大小，和/或所述第一晶体管(T4)具有与所述第二晶体管(T5)的阈值电压大小不同的阈值电压。
32.根据权利要求17至31中任一项所述的设备，其特征在于，向所述导出电路节点(ABK)施加高于所述参考电位的电位。
33.一种用于操控被动车辆安全系统的激活元件、特别是用于操控例如车辆的安全气囊或安全带张紧器的烟火技术加载的安全设备，具有
-集成在半导体衬底(Sub)中的CMOS电路，所述CMOS电路具有用于操控激活元件(SQ)的输出驱动级，
-其中所述半导体衬底(Sub)处于衬底电位(PSUB)，并且所述CMOS电路具有供电电位(VDD)和基准电位(GND)，
-其中所述输出驱动级具有两个将向外引出或向外引出的外部连接触点以用于连接到所述激活元件(SQ)，并且具有高侧输出晶体管(T1L)以及低侧输出晶体管(T1L)，所述高侧输出晶体管以及所述低侧输出晶体管分别形成两个外部连接触点中的不同外部连接触点，
-至少一个监视电路(UVH、UVL)，用于监视输出级的两个外部连接触点之一处的电位，
-用于将一个外部连接触点受控地连接到用于导出电流的导出电路节点(ABK)的连接装置，
-其中所述至少一个监视电路(UVH、UVL)检测代表在所述输出驱动级的两个外部连接触点之一处的电位的电位值并与参考电位进行比较，
-其中所述参考电位等于或小于所述衬底电位(PSUB)，或等于或小于所述基准电位(GND)，或等于所述衬底电位(PSUB)与所述基准电位(GND)两者，或小于所述衬底电位(PSUB)与所述参考电位(GND)两者，以及
-其中如果检测到的电位值等于或小于参考电位，则所述连接装置可由所述至少一个监视电路(UVH、UVL)操控以将所述外部连接触点连接到所述导出电路节点(ABK)。
34.根据权利要求33所述的安全设备，其特征在于，
-为所述输出驱动级的每个外部连接触点分配监视电路(UVH、UVL)，用于监视和检测代表两个外部连接触点每一个处的电位的电位值，
-为每个监视电路(UVH、UVL)布置用于将外部连接触点与导出电路节点(ABK)受控连接或与用于导出电流的共同导出电路节点(ABK)受控连接的连接装置，并且
-如果检测到的电位值等于或小于所述参考电位，则每个连接装置可由所涉及的监视电路(UVH、UVL)操控以将所涉及的外部连接触点与所涉及的或共同的导出电路节点(ABK)连接。
35.一种用于监视CMOS电路的输出驱动级的方法，所述CMOS电路用于操控被动车辆安全系统的激活元件，特别是用于操控例如车辆的安全气囊或安全带张紧器的烟火技术加载，其中
-所述CMOS电路集成在半导体衬底(Sub)中，所述CMOS电路具有用于操控激活元件(SQ)的输出驱动级，
-其中所述半导体衬底(Sub)处于衬底电位(PSUB)，并且所述CMOS电路具有供电电位(VDD)和基准电位(GND)，
-其中所述输出驱动级具有两个将向外引出或向外引出的外部连接触点以用于连接到所述激活元件(SQ)，并且具有高侧输出晶体管(T1L)以及低侧输出晶体管(T1L)，所述高侧输出晶体管以及所述低侧输出晶体管分别与这两个外部连接触点中的另一外部连接触点电连接，
其特征在于
在所述CMOS电路运行期间的以下步骤：
-检测两个外部连接触点中至少一个处的电位，并且
-如果至少一个外部连接触点处的电位等于或小于所述衬底电位(PSUB)或等于或小于所述基准电位(GND)或等于所述衬底电位(PSUB)以及所述基准电位(GND)两者或小于所述衬底电位(PSUB)和所述基准电位(GND)两者，则将所述至少一个外部连接触点与所述CMOS电路的用于导出电流的导出电路节点(ABK)连接。
36.一种用于防止在半导体衬底(Sub)中产生横向引导的衬底电流的方法，在所述半导体衬底中集成了CMOS电路并且所述半导体衬底具有
-多个用与第一导电类型相反的第二导电类型的电荷载流子掺杂的区(NG)，特别是多个n掺杂的N区(NG)，这些区分别形成电子部件或在这些区中分别形成电子部件，
-监视电路节点(PDH、PDL)，其位于掺杂区(NG)之一中或者与一个或多个掺杂区(NG)电连接并且就其电位受到监视，
-其中向所述半导体衬底(Sub)施加衬底电位(PSUB)，
-其中所述CMOS电路具有基准电位(GND)，并且
-其中在具有所述监视电路节点(PDH、PDL)的掺杂区(NG)和与该掺杂区(NG)相邻的至少一个掺杂区(NG)之间，或在与所述监视电路节点(PDH、PDL)电连接的至少一个掺杂区(NG)和与所述掺杂区(NG)相邻的掺杂区(NG)或与这些掺杂区(NG)之一相邻的掺杂区(NG)之间形成寄生双极横向结构，特别是寄生双极NPN横向结构，
其特征在于
在CMOS电路运行期间的以下步骤：
-检测代表所述监视电路节点(PDH、PDL)处电位的电位值，
-将检测到的电位值与参考电位进行比较，所述参考电位等于或小于所述衬底电位(PSUB)或等于或小于所述基准电位(GND)或等于所述衬底电位(PSUB)和所述基准电位(GND)两者或小于所述衬底电位(PSUB)和所述基准电位(GND)两者，
-如果所述电位值等于或小于所述参考值，则将所述监视电路节点(PDH、PDL)与用于导出电流的导出电路节点(ABK)连接。
37.一种用于在集成CMOS电路中使用的设备，所述CMOS电路集成在用第一导电类型的电荷载流子掺杂的半导体衬底(Sub)中，特别是在p掺杂的半导体衬底(Sub)中，所述半导体衬底具有
-多个用与第一导电类型相反的第二导电类型的电荷载流子掺杂的区(NG)，特别是多个n掺杂的N区(NG)，这些区分别形成电子部件或在这些区中分别形成电子部件，
-监视电路节点(PDH、PDL)，其位于掺杂区(NG)之一中或者与一个或多个掺杂区(NG)电连接并且就其电位受到监视，
-其中向半导体衬底(Sub)施加衬底电位(PSUB)，
-其中所述CMOS电路具有基准电位(GND)，并且
-其中在具有所述监视电路节点(PDH、PDL)的掺杂区(NG)和与该掺杂区(NG)相邻的至少一个掺杂区(NG)之间，或在与所述监视电路节点(PDH、PDL)电连接的至少一个掺杂区(NG)和与所述掺杂区(NG)相邻的掺杂区(NG)或与这些掺杂区(NG)之一相邻的掺杂区(NG)之间形成寄生双极横向结构，特别是寄生双极NPN横向结构，
其特征在于，
-串联在供电电位(VDD3)和所述基准电位(GND)之间的电流源(IQ3)、欧姆电阻(R5)和第一晶体管(T6)，
-其中所述第一晶体管(T6)具有控制电极和布置在所述欧姆电阻(R5)和所述基准电位(GND)之间的传导路径，
-其中所述电流源(IQ3)将电流馈入由所述电阻(R4)和所述第一晶体管(T6)构成的串联电路的第一电路节点(K4)，
-其中所述第一电路节点(K4)和所述第一晶体管(T6)的控制电极彼此电连接，
-具有传导路径和控制电极的第二晶体管(T2L)，
-其中所述第二晶体管(T2L)的传导路径连接到所述监视电路节点(GEN_I/O)和导出电路节点(ABK)之间，
-所述串联电路的布置在所述欧姆电阻(R5)和所述第一晶体管(T6)之间的第二电路节点，该第二电路节点与所述第二晶体管(T2L)的控制电极电连接，
-其中当所述监视电路节点(GEN_I/O)的电位低于预给定的参考值时所述第二晶体管(T2L)导通，所述参考值主要由所述电阻(R5)和/或两个晶体管(T6、T2L)的阈值电压或两个晶体管(T6、T2L)的阈值电压差和/或两个晶体管(T6、T2L)的控制电极的大小或两个晶体管(T6、T2L)的控制电极的大小差来定义。
38.一种用于输出晶体管(T2L)的设备，所述输出晶体管例如是特别是用于操控被动车辆安全系统的激活元件、特别是用于操控例如车辆的安全气囊或安全带张紧器的烟火技术加载的输出驱动级，
-其中所述输出晶体管(T2L)集成在半导体衬底(Sub)中并布置在向外引出或将向外引出的、特别是用于连接所述激活元件的外部连接触点(GEN_I/O)和基准电位(GND)之间，并且具有控制电极(VG2L)，
-其中所述半导体衬底(Sub)用第一导电类型的电荷载流子掺杂并且具有多个用与第一导电类型相反的第二导电类型的电荷载流子掺杂的区(NG)，特别是多个n掺杂的N区(NG)，这些区分别形成电子部件或在这些区中分别形成电子部件，
-其中所述外部连接触点(GEN_I/O)位于掺杂区(NG)之一中或与掺杂区(NG)中的一个或多个电连接并且就其电位受到监视，
-其中向所述半导体衬底(Sub)施加衬底电位(PSUB)，
-其中所述CMOS电路具有基准电位(GND)，并且
-其中在具有所述外部连接触点(GEN_I/O)的掺杂区(NG)和与该掺杂区(NG)相邻的至少一个掺杂区(NG)之间，或在与所述外部连接触点(GEN_I/O)电连接的至少一个掺杂区(NG)和与所述掺杂区(NG)相邻的掺杂区(NG)或与这些掺杂区(NG)之一相邻的掺杂区(NG)之间形成寄生双极横向结构，特别是寄生双极NPN横向结构，
-其中所述设备设有
-串联在供电电位(VDD3)和所述基准电位(GND)之间的电流源(IQ3)、欧姆电阻(R5)和第一晶体管(T6)，
-其中所述第一晶体管(T6)具有布置在所述欧姆电阻(R5)和所述基准电位(GND)之间的传导路径，
-所述串联电路的布置在所述电流源(IQ3)和所述欧姆电阻(R5)之间的第一电路节点(K4)，所述电流源(IQ3)将电流馈入所述第一电路节点并且所述第一电路节点与所述第一晶体管(T6)的控制电极电连接，
-具有传导路径和控制电极的第二晶体管(T2L)，
-其中所述第二晶体管(T2L)的传导路径连接到所述监视电路节点(GEN_I/O)和导出电路节点(ABK)之间，以及
-所述串联电路的布置在所述欧姆电阻(R5)与所述第一晶体管(T6)之间的第二电路节点，所述第二电路节点与所述第二晶体管(T2L)的控制电极电连接。
CN202180020900.0A 2020-03-18 2021-03-18 用于防止ic半导体衬底中的衬底电流的设备和方法 Pending CN115280499A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102020107479.4 2020-03-18
DE102020107479.4A DE102020107479A1 (de) 2020-03-18 2020-03-18 Vorrichtung und Verfahren zur Verhinderung der Nichtzündung unbeschädigter Airbag-Zündkreise bei einem Unfall
PCT/EP2021/057001 WO2021185989A1 (de) 2020-03-18 2021-03-18 Vorrichtung und verfahren zur verhinderung eines substratstroms in einem ic-halbleitersubstrat

Publications (1)

Publication Number Publication Date
CN115280499A true CN115280499A (zh) 2022-11-01

Family

ID=75203263

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180020900.0A Pending CN115280499A (zh) 2020-03-18 2021-03-18 用于防止ic半导体衬底中的衬底电流的设备和方法

Country Status (6)

Country Link
US (1) US20230163173A1 (zh)
EP (5) EP4122012A1 (zh)
KR (1) KR20230081992A (zh)
CN (1) CN115280499A (zh)
DE (1) DE102020107479A1 (zh)
WO (1) WO2021185989A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102020107479A1 (de) 2020-03-18 2021-09-23 Elmos Semiconductor Se Vorrichtung und Verfahren zur Verhinderung der Nichtzündung unbeschädigter Airbag-Zündkreise bei einem Unfall

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4432301B4 (de) 1994-09-10 2005-09-08 Robert Bosch Gmbh Elektronisches Steuergerät für Rückhaltesysteme
DE69624493T2 (de) * 1996-12-09 2003-06-26 St Microelectronics Srl Vorrichtung und Verfahren zur Unterdrückung von parasitären Effekten in einer integrierten Schaltung mit pn-Isolationszonen
DE10350162B4 (de) * 2003-10-28 2011-07-28 Infineon Technologies AG, 81669 Halbleiterbauteil
DE102005048239B3 (de) 2005-10-07 2007-05-10 Siemens Ag Anordnung zum Testen einer Schaltungsvorrichtung
US7576396B2 (en) * 2006-07-25 2009-08-18 Dolpan Audio, Llc Synchronous substrate injection clamp
US8853795B2 (en) * 2009-02-23 2014-10-07 Freescale Semiconductor, Inc. Semiconductor device with appraisal circuitry
US8373497B2 (en) * 2011-01-11 2013-02-12 Infineon Technologies Ag System and method for preventing bipolar parasitic activation in a semiconductor circuit
DE102020107479A1 (de) 2020-03-18 2021-09-23 Elmos Semiconductor Se Vorrichtung und Verfahren zur Verhinderung der Nichtzündung unbeschädigter Airbag-Zündkreise bei einem Unfall

Also Published As

Publication number Publication date
EP4236073A2 (de) 2023-08-30
DE102020107479A1 (de) 2021-09-23
EP4254797A3 (de) 2023-11-29
EP4254798A3 (de) 2023-11-29
EP4236072A2 (de) 2023-08-30
KR20230081992A (ko) 2023-06-08
EP4122012A1 (de) 2023-01-25
EP4236072A3 (de) 2023-11-22
EP4254797A2 (de) 2023-10-04
EP4254798A2 (de) 2023-10-04
EP4236073A3 (de) 2023-11-29
US20230163173A1 (en) 2023-05-25
WO2021185989A1 (de) 2021-09-23

Similar Documents

Publication Publication Date Title
US7248078B2 (en) Semiconductor device
EP1134408A2 (en) Ignition device for an internal combustion engine
US8946943B2 (en) High side switch
US11208067B2 (en) Airbag control device and semiconductor device
US7154733B2 (en) Low cost squib driver for airbag application
US9771916B2 (en) Igniter semiconductor device, igniter system, and ignition coil unit
EP2071724A1 (en) Power supply control circuit
JP3427436B2 (ja) 駆動回路
US11594878B2 (en) System and method for ESD protection
US7835123B2 (en) Electrical and electronic system
US7868400B2 (en) Apparatus for driving a load
CN115280499A (zh) 用于防止ic半导体衬底中的衬底电流的设备和方法
US10944251B2 (en) Protective circuit and method for protecting a circuit
US20070268638A1 (en) Circuit arrangement for protection against electrostatic discharges and method for diverting electrostatic discharges
US10916539B2 (en) Semiconductor device having a transistor portion that includes an output resistive portion
US10457237B2 (en) Device and method for providing an activation voltage for a safety unit for a vehicle, and safety device
CN100399665C (zh) 一种电压源的静电放电保护电路
KR20210116632A (ko) 안전-관련 부하에 대한 전기 전압을 제어하기 위한 방법 및 장치
DE102020107477B4 (de) Verfahren zur Verhinderung der Nichtzündung unbeschädigter Airbag-Zündkreise bei einem Unfall
DE102020107475B4 (de) Air-Bag-Zündstufe mit mehreren Mitteln zur Verhinderung der Nichtzündung unbeschädigter Airbag-Zündkreise bei einem Unfall
DE102020107474B4 (de) Air-Bag-Zündstufe mit Mitteln zur Verhinderung der Nichtzündung unbeschädigter Airbag-Zündkreise bei einem Unfall
DE102020107478B4 (de) Verfahren zur Verhinderung der Injektion von Substratströmen über einen Kontakt eines integrierten Schaltkreises bei einem Unfall
DE102020107473B4 (de) Vorrichtung zur Verhinderung der Nichtzündung unbeschädigter Airbag-Zündkreise bei einem Unfall durch Ableitung der Injektionsströme
DE102020107472B4 (de) Verwendung des Low-Side-Ausgangstransistors eines Airbag-Systems zur Verhinderung der Nichtzündung unbeschädigter Airbag-Zündkreise bei einem Unfall
US11728803B2 (en) Multichannel switch integrated circuit

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination