CN115279953A - 低腐蚀坑密度、低滑移线密度、以及低应变磷化铟 - Google Patents

Abstract

本发明公开了具有低腐蚀坑密度、低滑移线密度、以及低应变磷化铟的方法和晶片，其可以包括具有4英寸以上的直径，具有小于500cm^‑2的测量的腐蚀坑密度，并具有通过X射线衍射成像测量的少于5个位错或滑移线的磷化铟单晶晶片。所述晶片可具有200cm^‑2以下、或100cm^‑2以下、或10cm^‑2以下的测量的腐蚀坑密度。所述晶片可以具有6英寸以上的直径。测量的腐蚀坑密度为零的晶片面积可以是表面总面积的至少80％。测量的腐蚀坑密度为零的晶片面积可以是表面总面积的至少90％。

Description

低腐蚀坑密度、低滑移线密度、以及低应变磷化铟

相关申请的交叉引用/并入引用

本申请要求在2020年2月28日提交的美国临时申请62/983244号的优先权和权益。

技术领域

本公开的某些实施方式涉及半导体衬底。更具体而言，本公开的某些实施方式涉及低腐蚀坑密度、低滑移线密度和低应变磷化铟。

背景技术

半导体衬底，特别是第III-V族半导体衬底，被用于制造电子和光电子器件，例如异质结双极晶体管(HBT)、赝配高电子迁移率晶体管(pHEMT)、激光器和检测器。衬底中的缺陷会降低产率并增加成本。

通过将这些系统与本申请的其余部分中参照附图阐述的本公开进行比较，本领域技术人员将能够明确常规和传统方法的进一步限制和缺点。

发明内容

一种用于低腐蚀坑密度、低滑移线密度和低应变磷化铟的系统和/或方法，基本上如至少一个附图所示和/或结合至少一个附图所描述，如在权利要求中更完整地阐述。

将从以下说明书和附图更充分地理解本公开的各种优点、方面和新的特征，以及其所示实施方式的细节。

附图说明

图1是说明根据本公开的示例性实施方式的垂直梯度凝固反应器的图。

图2示出了使用图1中所示的垂直梯度凝固炉100制造磷化铟晶片的方法。

图3A-3D示出了根据本公开的示例性实施方式的来自不同生长技术的磷化铟衬底的X射线衍射成像结果。

图4A示出了根据本公开的示例性实施方式的四英寸InP衬底的电阻率图。

图4B示出了根据本公开的示例性实施方式的四英寸VGF InP衬底的腐蚀坑密度测量。

图4C示出了根据本公开的示例性实施方式的六英寸VGF硫掺杂InP衬底的腐蚀坑密度测量。

图4D示出了根据本公开的示例性实施方式的六英寸VGF铁掺杂InP衬底的腐蚀坑密度测量。

图5A示出了根据本公开的示例性实施方式的用于缺陷感测的衬底的光致发光测量。

图5B示出了根据本公开的示例性实施方式的非VGF三英寸InP衬底的电阻率、光致发光和腐蚀坑密度测量。

图5C示出了根据本公开的示例性实施方式的腐蚀坑密度测量和X射线衍射成像的比较。

图6示出了根据本公开的示例性实施方式的磷化铟衬底的光弹性测量。

图7示出了根据本公开的示例性实施方式的用于衬底的光电测量的相移和应力方向结果。

图8示出了根据本公开的示例性实施方式的在低腐蚀坑密度磷化铟晶片上制造的器件。

具体实施方式

本公开的某些方面可以在用于低腐蚀坑密度、低滑移线密度和低应变磷化铟的方法和晶片中找到。

图1是说明根据本公开的示例性实施方式的垂直梯度凝固反应器的图。参考图1，显示了垂直梯度凝固(VGF)系统100，其包括安瓿110、支撑件107、加热线圈120和坩埚130。在安瓿110内，可以使用垂直配置的晶种101和液态熔体105进行生长，其中，由于液态熔体105的非常平缓的冷却而形成固体103。坩埚130可以包括，例如，热解氮化硼(PBN)，并且在该过程期间可能容纳熔体和晶种材料。

VGF系统100包括用于生长装料、加热器、绝缘和支撑结构的配置。加热线圈120可以被配置为在晶体生长装料和晶种101中的锥体水平上方提供直接辐射。VGF系统100还可以包括用于在加热线圈120内支撑安瓿110的支撑结构107。另外，绝缘体109可以放置在支撑结构107内，以促进在生长期间向内的径向热通量，以及在生长后的过程和冷却期间的散热。支撑结构107可以包括用于生长安瓿110的圆柱体，该圆柱体可以包括在保持晶种101的晶种袋下方的中空芯，以提供向下穿过中心的传导热流路径。通过向下直到加热器底部的较大直径的石英棒进一步帮助向下的热流并使其更加稳定。

在VGF过程中，可以用如加热线圈120表示的多区炉加热安瓿110中的坩埚130中的多晶装料，晶种101。通过向晶种101熔化装料，从而形成液态熔体105，并在晶种101处缓慢降低温度以冷却液态熔体105，从而开始晶体生长。可以通过改变炉子的不同区域的温度梯度，例如，通过向加热线圈120的不同部分施加不同的电流，来精确控制形成固体103的结晶过程。因此，加热线圈120可以包括多区域加热系统，其中能够实现不同的温度、加热/冷却速率和空间温度曲线。

与其他方法，如液封直拉法(LEC)和水平布里奇曼法(HB)相比，VGF法具有几个优点。首先，晶体和熔体的热环境是径向对称的，可实现平面生长界面和温度曲线的精确控制。其次，在低轴向和径向温度梯度下生长，结合通过坩埚施加的直径控制，以及不需要使用大温度梯度来快速冷冻晶体，显著降低了应变，因此减少了晶体中的位错。第三，液固界面通过熔体向上进展，结晶从坩埚底部的晶种101开始。该系统在底部较冷，并且该系统是热稳定的以防止对流。即使在冷却过程中，易于调节的冷却也可以使晶体以使应力最小化(由此使位错和滑移线最小化)的速率达到室温。

在晶体生长之前，可以通过多晶合成(poly synthesis)来预制磷化铟(InP)多晶体。可以在石英反应管中利用舟法进行多晶合成过程。一旦生成多晶InP，就可以进行VGF晶体生长。为了实现低EPD，需要仔细控制几个VGF参数。第一参数可以包括熔体/晶体界面140的形状，其可以被控制为相对于熔体是凹的、平的或凸的。例如，界面140可以是10mm的凹面或凸面，中心比晶体的边缘低或高～5-20mm。这可以用不同的时间和/或空间温度曲线来控制。

其次，由冷却速率控制的结晶速率可以配置为小于，例如，1摄氏度/小时。可以在锭的不同部分配置不同的凝固速率。沿着生长晶体的温度梯度会在晶锭中产生应力，其中头部冷却得较早，在某些情况下，头部可能比尾部冷～100度，因此期望精确控制。

最后，可以配置熔体/晶体界面处的温度梯度以控制熔体/晶体界面，其中许多所使用的方法是将界面配置为平坦的，然而在本公开中，可以使用弯曲的界面。再次，多区加热可以实现对整个坩埚130的温度的精确控制。在整体固化完成之后，加热的温度可以以在不同的加热区分别为大约1-2摄氏度/小时，2-4摄氏度/小时和10-15摄氏度/小时的速率降低到室温。此过程产生长度约50cm以上、具有圆柱形主体部分的低位错、低滑移线密度、低应变InP单晶。由此过程产生的位错密度小于2cm^-2、小于20cm^-2、小于200cm^-2，以及小于500cm^-2。该晶锭直径由坩埚130的尺寸配置，并且可以是4英寸(可以制造4英寸以下的尺寸的晶片)，可以是6英寸(得到6英寸以下的晶片)，或8英寸(得到8英寸以下的晶片)。更大的尺寸是可能的，这取决于坩埚130和加热线圈120的直径。

图2示出了使用图1中所示的垂直梯度凝固炉100制造InP晶片的方法。通过以下所述的各种技术测量，该方法得到的InP衬底的直径为4、6或8英寸或更大，腐蚀坑密度小于2、20、200和500cm^-2并且没有滑移线缺陷。此方法还可用于制造砷化镓(GaAs)、磷化镓(GaP)或其他相关的III-V化合物半导体。

在步骤201中，可以得到原料InP，并在将其放入用于多晶合成以生产多晶InP的石英管中的舟皿中之前，对原料进行测试。一旦生成了多晶InP，在步骤203中就会发生垂直梯度凝固(VGF)晶体生长，其中密切控制时间和空间温度曲线以配置弯曲的熔体/晶体界面，从而在4或6英寸或更大直径的晶体上得到具有小于20、200、500cm^-2这样的晶体。为了实现低EPD，需要仔细控制几个VGF参数。第一参数可以包括熔体/晶体界面的形状，其可以被控制为是凹的、平的或凸的。这可以用不同的时间和/或空间温度曲线来控制。其次，由冷却速率控制的结晶速率可以被配置为在小于1摄氏度/小时的范围内。可以在锭的不同部分配置不同的凝固速率。

一旦VGF晶体生长(以及任选地被测试)，在步骤205中，可以进行锭成形过程以产生，例如，具有期望平坦度的圆形锭，并且还可以进行测试。一旦锭成形，在步骤207中可以将锭切成晶片，并且可以任选地测试晶片。

一旦已从锭上切下低EPD晶片，该晶片就可以进行晶片处理步骤209。可以进行任选的晶片退火过程。在示例性的晶片退火过程中，可以使用一个或多个退火阶段，其中，晶片可以垂直装载到水平石英舟中并与磷块一起插入到水平石英安瓿中。磷块可以被配置为在退火温度下提供所需的蒸气压以避免从InP衬底的任何磷解离。由于磷的高蒸气压，在退火期间的压力可能会更高。例如，然后可以将安瓿及其内容物插入到水平的3区炉中，并且可以开始将安瓿及其内容物加热到期望的设定(平台)温度。

一旦对低EPD晶片进行退火并任选地测试，可以进行抛光低EPD晶片的晶片抛光过程并且可以再次任选地测试抛光的晶片。一旦对晶片进行抛光，就可以被清洁它们，然后该过程进行到步骤211，其中可以将已抛光和清洁的晶片包装以运送给客户。上述过程也可用于生产砷化镓(GaAs)或其他化合物半导体晶片。作为此过程的结果，生产出低EPD、低滑移线密度和低应变的4英寸、6英寸和更大的InP晶片。

例如，为了评价晶片质量，可以应用各种缺陷测量，例如平均EPD、最大EPD和零EPD的面积百分比。对于滑移线，高于阈值长度的呈线形或接近线形的一定数量的EPD测量方格可能表明存在滑移线。类似地，高于阈值数量的彼此相邻的一定数量的测量区域可用于淘汰晶片。晶片中的应变水平可用于确定晶片是否可能在随后的处理步骤中失效。

光致发光映射可用于评估衬底的质量，其中低或高强度的面或线性区域可能表明缺陷。缺陷可以在不同的波长下发光，具有不同的光谱形状、半高全宽(FWHM)和/或强度曲线。也可以测量线性缺陷，其中滑移线可以增强PL信号。

由于掺杂变化可能与晶体中的应变场相关，因此电阻率测量可用于确定涉及滑移线、位错或其他应变相关缺陷的晶片质量。类似地，光弹性测量能够直接测量可能与位错、滑移线和其他缺陷相关的晶体的应变。X射线衍射成像是另一种表征技术，其可以检测表面和晶体内部的结构缺陷。

图3A-3D示出了根据本公开的示例性实施方式的来自不同生长技术的磷化铟衬底的X射线衍射成像结果。X射线衍射成像(XRDI)使用X射线对单晶衬底中的块状和表面晶体缺陷进行成像。X射线束可以以透射模式透射通过衬底，或以反射模式从衬底反射。以这种方式，可以检测到不可见的晶体缺陷，其中，甚至可以检测到延伸数十微米的单个位错。这些晶体缺陷会导致加工期间的破损。

参考图3A，显示了通过VGF法生长的4英寸InP衬底的反射模式图像和透射模式图像，其显示出，除了在透射模式中的两个边缘缺陷以外，在反射或透射模式测量中没有滑移线、位错或其他结构缺陷。在这里公开的4英寸和6英寸InP衬底中，始终实现少于5个滑移线和位错缺陷。

图3B图示了根据本公开的示例性实施方式的六英寸磷化铟衬底的X射线衍射结果。参考图3B，显示了通过VGF法生长的6英寸硫掺杂的InP衬底的透射模式XRDI结果，其显示出，除了少数边缘缺陷以外，在透射模式测量中没有滑移线、位错或其他结构缺陷。在4英寸和6英寸衬底中，始终实现少于5个滑移线和位错缺陷。

图3C显示了通过另一种技术生长的InP衬底的XRDI反射模式和透射模式的图像。反射模式图像显示出少数缺陷，透射模式图像显示出大量缺陷和显著的应变特征/图案。还应该注意的是，反射模式中的缺陷也显示在透射模式图像中。

图3D显示了通过又一种技术生长的InP衬底的XRDI反射模式和透射模式的图像。在这种情况下，虽然反射模式图像显示没有缺陷，但透射模式图像显示大量滑移线。尤其是，例如，在外延生长期间在它们经受热循环时，这些缺陷会在加工或其他过程期间导致晶片破损。因此，对单晶半导体衬底进行这种位错/缺陷的筛选是很重要的。XRDI分析可用于测量衬底的滑移线和应变，其中晶片规范可包括对具有线性性质的缺陷数量的计数，例如，一行中的特定数量的像素以指示滑移线，或者，例如，面像素以指示高应变区域。

如图3C和3D所示，使用本文公开的VGF法制造的图3A和3B的InP衬底具有比通过其他技术生长的晶片高得多的结构质量。如XRDI结果所示，配置的液体/熔体界面导致在晶片晶格中更低的残余应变，导致没有滑移线或位错。如图3C所示，其他技术，例如LEC、VCZ和VB，产生显著的应变场，这可能导致在后续的晶片/器件加工期间的明显的晶片破损。图3C中较高应变的区域可用作晶片的合格/失败的规范，其中图3A和3B的晶片具有0％的高应变，或没有高应变，而图3C的晶片具有10-30％的高应变，并且有些应变遍布在整个晶片上。类似地，图3D的许多缺陷会导致晶片/器件加工期间的晶片破损，并且即使晶片确实能够在晶片/器件加工中幸存下来，这些滑移线和在滑移线处或其附近的其他缺陷可能会导致在操作期间的器件失效。这样的滑移线的数量可以被用作规范，其中，图3A和3B的晶片上为零或不存在，在图3D的圆周周围存在数十条滑移线。

图4A示出了根据本公开的示例性实施方式的四英寸InP衬底的电阻率图。参考图4A，显示了具有不同类型的不均匀性的两个InP晶片的电阻率图。电阻率变化是晶片的掺杂均匀性的量度，并且，取决于生长技术、熔体-晶体界面、熔体中的对流、和/或从晶锭切割的晶片的位置，可以表现出不同的图案。在左图中，尽管从中心略微倾斜，电阻率变化具有“靶环(bullseye)”图案，而右图在整个晶片上具有线性变化。例如，这些变化可能会受到熔体/晶体界面形状、熔体对流和掺杂剂扩散的影响。

在左图中具有“靶环”电阻率变化的晶片在首端具有14cm^-2的EPD，以及～3％的电阻率变化，且在尾端具有17cm^-2的EPD，以及～8％的电阻率变化，且来自另一个具有更多线性变化的晶锭的晶片在首端具有100cm^-2的EPD，且在尾端具有150cm^-2的EPD，以及2.3-2.5％的电阻率变化。此外，另一个在晶片直径上具有线性电阻率变化的晶锭在首端具有400cm^-2的EPD，且在尾端具有450cm^-2的EPD，以及小于3％的电阻率变化。因此，一些晶片表现出掺杂变化与EPD之间的相关性，而另一些则可能没有。

虽然通常认为平坦的熔体-晶体界面会产生最好的材料，但本文公开的VGF方法表明，非平坦界面可能产生位错减少的材料，尽管与以平坦界面生长的晶体相比，掺杂不均匀性可能会增加。位错和应变可能会对晶片加工产率和器件性能具有更大的影响，因此可以接受掺杂均匀性的权衡，其中熔体-晶体界面是一个重要参数。

图4B示出了根据本公开的示例性实施方式的三个VGF InP衬底的腐蚀坑密度测量。参考图4B，显示了在通过VGF生长的三个四英寸InP衬底上的EPD测量，其显示出接近零缺陷，以及1-2cm^-2的平均EPD，和零EPD的面积范围在93至98％。小于1cm^-2，从0.3cm^-2至3cm^-2平均的EPD证明了以此处描述的VGF过程可以实现高质量InP。具有小于150cm^-2、小于50cm^-2、小于20cm^-2、小于10cm^-2、小于5cm^-2、以及小于2cm^-2的EPD的晶片来自VGF过程。此外，至少50％、至少60％、至少70％、至少80％和至少90％的零EPD面积的晶片是典型的。

图4C示出了根据本公开的示例性实施方式的六英寸VGF硫掺杂InP衬底的腐蚀坑密度测量。参考图4B，其显示了硫掺杂InP的两个69点EPD结果，其中一个晶片显示67cm^-2的EPD，而另一个显示171cm^-2的EPD。这些图显示出，除了角落附近的几个点之外，在扫描中的大多数点处的EPD非常低。

图4D示出了根据本公开的示例性实施方式的六英寸VGF铁掺杂InP衬底的腐蚀坑密度测量。参考图4B，其显示了铁掺杂InP的两个69点EPD结果，其中一个晶片在晶锭的首端显示1261cm^-2的EPD，而另一个在尾端显示431cm^-2的EPD。这说明了，这里描述的VGP过程在4英寸和6英寸晶片中，取决于掺杂剂的类型，得到500cm^-2以下、200cm^-2以下、100cm^-2以下、10cm^-2以下、甚至2cm^-2以下的EPD。

图5A示出了根据本公开的示例性实施方式的用于缺陷感测的衬底的光致发光测量。参考图5A，显示了InP衬底和GaAs衬底的光致发光(PL)强度图。PL测量包括用光源，例如波长足够长以被半导体吸收的激光，来对衬底的照射，产生电子-空穴对，然后电子-空穴对重新组合并产生由PL装置测量的光子。可以通过旋转衬底和将光源从中心径向移动到边缘或反过来而得到类似于图5A中所示的PL映射。

虽然从衬底测量的光强的实际值可能无法用于确定是否存在滑移线、位错或其他缺陷，但例如，相对强度可以通过某些特征和急剧转变来显示缺陷。如图5A中所示，虽然InP衬底确实显示了晶片上的一些强度变化，但它没有显示在强度图中由强度差异大的狭窄区域而指示的滑移线的证据。然而，滑移线特征的缺乏不一定是决定性的，这是因为，取决于光源相对于缺陷状态的波长，滑移线在PL测量中可能不会亮起。

GaAs衬底具有明确的滑移线，该滑移线从晶片的大部分圆周周围的边缘向内延伸，如添加的黑线所示。在这些区域中，PL强度比附近区域显著增加，因为大量缺陷可能位于滑移线处，其中，缺陷可具有高光吸收和快速复合率。

此外，InP滑移线可能处在与InP主发光峰的波长不同的波长处，因此可以调节PL测量系统以检测这些滑移线。当检测到时，特定阈值长度和/或宽度的滑移线的总数可用于评估衬底通过或不通过规范。例如，可以计算一定数量的滑移线，或者可以计算小于10mm的滑移线，以及在10和20mm之间的滑移线，以及大于20mm的滑移线。可以在晶片产率和器件产率之间进行权衡以优化整体产率和成本效率。

图5B图示了根据本公开的示例性实施方式的非VGF三英寸InP衬底的电阻率、光致发光和腐蚀坑密度测量。参考图5B，其显示了非VGF InP衬底的电阻率图、光致发光强度图和EPD图。电阻率变化仅为1.55％，而平均EPD超过300cm^-2并且测量的没有任何腐蚀坑的晶片面积的百分比为25％。高EPD区域可能与滑移线和其他此类位错的存在有关。EPD图中的图案可用于确定滑移线的存在，例如通过测量线性形状的高EPD区域，或者高EPD的2D区域可能与滑移线相关，因此高于EPD水平的阈值区域可用于在滑移线方面通过/不通过晶片。

类似地，PL强度图可以单独使用或与电阻率和EPD图结合使用，以确定滑移线和其他缺陷。与高EPD区域一样，相对于周围区域的高或低PL强度的区域可表明存在缺陷，其中，线性结构和/或高或低强度区域可表明滑移线。

图5C图示了根据本公开的示例性实施方式的腐蚀坑密度测量和X射线衍射成像的比较。参考图5C，其显示了四个非VGF InP晶片的EPD测量和先前在图3C中描述的XRDI测量。从四个EPD测量中可以看出，在“X”图案的四个角处，晶片边缘存在高密度缺陷，这与XRDI图像中显示的滑移线/位错一致，表明在EPD与滑移线之间的相关性。因此，可以利用每种测量技术来确定与滑移线、EPD和应变有关的晶片质量。

图6图示了根据本公开的示例性实施方式的磷化铟衬底的光弹性测量。参考图6，其显示了InP晶片的单极化透射(single-polarization transmission)和剪切应力等效(shear stress equivalent)测量。半导体衬底中的应力会导致破损、翘曲和裂纹，也可以表明位错密度增加。光弹性测量中光源的波长在目标材料的透明度范围内。光弹性测量基于晶片中的诱导双折射，其与晶体中的应力成正比。因此，通过衬底的光的相移是应力的函数，并且应力大小可以根据由接收通过衬底的光信号的光电检测器测量的信号的调制来确定。

图6中所示的传输测量确实指示了晶片边缘附近的缺陷区域，如通过剪切应力等效测量所指示的，其与较高剪切应力的区域相关。此外，由应力的线性变化表明，在单轴应力场和右下角的滑移线丰富区域中在剪切应力等效测量中，一些滑移线是明显的。在光弹性测量中检测到的这种滑移线的数量可用于评价晶片以进行后续加工，其中该特定晶片有2或3条明显的滑移线。

图7图示了根据本公开的示例性实施方式的用于衬底的光电测量的相移和应力方向结果。参考图7，其显示了InP晶片的多极化分析以及计算的相移图和主应力方向图。相移图中的一些特征可能是由晶片厚度变化引起的干涉条纹，特别是当两个衬底表面都被抛光时。

应力测量的方向可用于检测位错/滑移线，其中应力方向的突然翻转可能表明这种缺陷。此外，光弹性测量可以指示如图7中的环状图案所示的衬底中的应力环，表明外部拉应力环。因此，滑移线、位错和其他缺陷可以在光弹性测量中被照亮，例如，应变强度、应变方向翻转或应变下区域的数量可用于评估晶片质量。

图8图示了根据本公开的示例性实施方式的在低腐蚀坑密度磷化铟晶片上制造的器件。参考图8，其显示了使用上述过程制造的4英寸InP晶片801，并在管芯(die)803上用电气和/或光电子设备进一步加工。其还显示了参考面805，例如，其可以在晶片制造中形成以指示晶面。晶片801上的管芯803的数量可以由每个管芯的面积确定，在图8中示出的尺寸仅是一个实例。

晶片加工是非常昂贵的过程，非常重要的是，得到没有滑移线、位错或应变的衬底，可以大大提高过程的产率。提供没有这些缺陷的InP衬底因晶片质量能够以没有晶片破损或仅有限的晶片破损进行晶片加工。

在本公开的一个实施方式中，低腐蚀坑密度、低滑移线密度、以及低应变磷化铟晶片可以包括具有4英寸以上的直径，具有小于500cm^-2的测量的腐蚀坑密度，并具有通过X射线衍射成像测量的少于5个位错或滑移线的磷化铟单晶晶片。所述晶片可具有200cm^-2以下、或100cm^-2以下、或10cm^-2以下的测量的腐蚀坑密度。所述晶片可以具有6英寸以上的直径。测量的腐蚀坑密度为零的晶片面积可以是表面总面积的至少80％。测量的腐蚀坑密度为零的晶片面积可以是表面总面积的至少90％。晶片的电阻率图可以具有靶环图案，其具有电阻率从晶片的中心到外边缘增加的区域。可以在晶片的第一表面上形成电子和/或光电器件。所述晶片可以具有300μm以上的厚度。

在本公开的另一个实施方式中，用于低腐蚀坑密度、低滑移线密度和低应变磷化铟晶片的工艺可以包括：在坩埚中密封包括多晶磷化铟晶种、B₂O₃密封剂和掺杂剂的装料材料；在石英安瓿中密封坩埚；通过使用多区加热系统加热安瓿以逐渐熔解装料材料直到部分晶种熔化来进行垂直梯度凝固晶体生长过程；通过实施多区加热系统的受控冷却，从部分熔化的种子开始生长；在熔体-晶体界面处施加在1和8C/cm之间的温度梯度；在多区加热系统中利用冷却速率控制界面的形状为向熔体凹入，以形成固化的磷化铟晶体；以及将晶体切片以制成4英寸直径以上、具有500cm^-2以下的腐蚀坑密度的磷化铟晶片。

所述多区加热系统的冷却速率可以控制在0.1至2C/h。在将坩埚密封到石英安瓿中之前，可以将所述坩埚抽真空。对于不同加热区，对固化的装料材料可以以0.5至5C/h、1至10C/h和5至20C/h的速率首先冷却300C，然后以20-50C/h的速率冷却至室温。界面形状可以控制为向熔体凹入，中心比凝固晶体的边缘低～10mm。所述晶片可以具有6英寸以上的直径。所述晶片可具有200cm^-2以下、100cm^-2以下、或10cm^-2以下的腐蚀坑密度。

尽管已参照一些实施方式描述了本发明，但本领域的技术人员可以理解，在不脱离本公开的范围的情况下，可进行多种变化，并且可以进行等同替换。此外，在不脱离本公开的范围的情况下，可以进行许多修改以使特定情况或材料适应本公开的教导。因此，本公开不意图限于所公开的特定实施方式，而是本公开将包括落入所附权利要求范围内的所有实施方式。

Claims (20)

1.一种磷化铟单晶晶片，其具有4英寸以上的直径，具有小于500cm^-2的测量的腐蚀坑密度，并具有通过X射线衍射成像测量的少于5个位错或滑移线。

2.根据权利要求1所述的晶片，其中，所述晶片具有200cm^-2以下的测量的腐蚀坑密度。

3.根据权利要求1所述的晶片，其中，所述晶片具有100cm^-2以下的测量的腐蚀坑密度。

4.根据权利要求1所述的晶片，其中，所述晶片具有10cm^-2以下的测量的腐蚀坑密度。

5.根据权利要求1所述的晶片，其中，所述晶片具有6英寸以上的直径。

6.根据权利要求1所述的晶片，其中，测量的腐蚀坑密度为零的晶片面积至少为80％。

7.根据权利要求1所述的晶片，其中，测量的腐蚀坑密度为零的晶片面积至少为90％。

8.根据权利要求1所述的晶片，其中，所述晶片的电阻率图具有靶环图案，其具有电阻率从晶片的中心到外边缘增加的区域。

9.根据权利要求1所述的晶片，其中，在晶片的第一表面上形成电子和/或光电器件。

10.根据权利要求1所述的晶片，其中，所述晶片具有300μm以上的厚度。

11.一种形成单晶磷化铟衬底的方法，该方法包括：

在坩埚中密封包括多晶磷化铟晶种、B₂O₃密封剂和掺杂剂的装料材料；

在石英安瓿中密封所述坩埚；

通过使用多区加热系统加热安瓿以逐渐熔解装料材料直到部分晶种熔化来进行垂直梯度凝固晶体生长过程；

通过实施多区加热系统的受控冷却，从部分熔化的晶种开始生长；

在熔体-晶体界面处施加1和8C/cm之间的温度梯度；

利用多区加热系统中的冷却速率控制界面的形状为向熔体凹入，以形成固化的磷化铟晶体；以及

将晶体切片以制成4英寸直径以上、具有500cm^-2以下的腐蚀坑密度的磷化铟晶片。

12.根据权利要求11所述的方法，包括以0.1至2C/h的速率控制所述多区加热系统的冷却。

13.根据权利要求11所述的方法，包括在将坩埚密封到石英安瓿中之前，将所述坩埚抽真空。

14.根据权利要求11所述的方法，包括对于不同加热区，对固化的装料材料以0.5至5C/h、1至10C/h和5至20C/h的速率首先冷却300C，然后以20-50C/h的速率冷却至室温。

15.根据权利要求11所述的方法，包括控制界面形状为向熔体凹入，中心比凝固晶体的边缘低～10mm。

16.根据权利要求11所述的方法，其中，所述晶片具有6英寸以上的直径。

17.根据权利要求11所述的方法，其中，所述晶片具有200cm^-2以下的测量的腐蚀坑密度。

18.根据权利要求11所述的方法，其中，所述晶片具有100cm^-2以下的测量的腐蚀坑密度。

19.根据权利要求11所述的方法，其中，所述晶片具有10cm^-2以下的测量的腐蚀坑密度。

20.一种半导体衬底，所述衬底包括：

具有4英寸或者6英寸的直径，具有小于50cm^-2的腐蚀坑密度，并具有通过X射线衍射成像测量的少于5个位错或滑移线的磷化铟单晶晶片。

Images