CN115277299A - 一种适用于级联型变换器拓扑的同步环路通信系统 - Google Patents

Abstract

本发明公开了一种适用于级联型变换器拓扑的同步环路通信系统，本发明完全基于FPGA实现通信系统，使用灵活，通信速度快，并且可以实现主从机的同步控制，并且具有故障诊断功能，可以大大减少通信接口的数量，减少通信布线的成本和工作量。

Description

一种适用于级联型变换器拓扑的同步环路通信系统

技术领域

本发明涉及一种适用于级联型变换器拓扑的同步环路通信系统，属于工控、嵌入式领域。

背景技术

在大功率电力电子产品中，级联型变换器是一种常用的设备和技术，变换器的阀控系统是有分布式架构的控制系统，由一个主机（阀控装置）和多个从机（功率模块）组成，它们统称为设备；在这个系统中，主机发送控制信息到各个节点，各个节点将自身的信息发送给主机，除了对基本的通信功能的要求，主机和节点之间要实现同步控制。

目前主从通信主要包括总线拓扑、点对点拓扑和环路拓扑，这些方式存在一下问题：

1、总线拓扑硬件上需要考虑阻抗匹配和驱动能力，连接节点有限，软件上使用请求和应答的通信形式，只适用于速度比较慢的场合，实时性较差；

2、点对点拓扑，由于采用并行通信，可以实现较高的实时性和较高的通信带宽，总线和某个节点之间的连接故障不会影响和其他节点之间的通信，但是这种拓扑对主机的资源要求很高，每个从机要对应一个单独的通信接口；

3、环路拓扑，以Ethercat为例，这种网络具有通信速度快、性能高、同步性好等优点，但是这种拓扑实现很复杂，需要专用的芯片来支持，成本很高。

发明内容

本发明提供了一种适用于级联型变换器拓扑的同步环路通信系统，解决了背景技术中披露的问题。

为了解决上述技术问题，本发明所采用的技术方案是：

一种适用于级联型变换器拓扑的同步环路通信系统，包括主机和若干从机，主机和从机中均设置有通信FPGA，主机和从机的通信FPGA构成通信环路；

主机的通信FPGA：接收外接设备的数据，根据数据生成不同类型的正常报文，将生成的正常报文发送至通信环路中；

接收并解析通信环路中的正常报文，按照正常报文类型将解析的内容发送至相应的外接设备；

接收通信环路中的故障帧报文，根据故障帧报文对环路中的故障进行诊断；

从机的通信FPGA：接收通信环路中的正常报文，按照正常报文的类型，对正常报文进行相应的处理，并将处理后的正常报文发送至通信环路中；

若检测到正常报文接收超时，生成故障帧报文，并将故障帧报文发送至通信环路中；

若接收到故障帧报文，对故障帧报文进行相应的处理，并将处理后的故障帧报文转发至通信环路中。

主机的通信FPGA和从机的通信FPGA均采用相似的时序接收、发送报文。

正常报文的类型包括公共帧报文，公共帧报文包括帧头、中间数据和帧尾，公共帧报文的中间数据包括头部的公共ID、中部的公共信息和尾部的校验码。

从机通信FPGA对公共帧报文的处理过程包括：

A1）接收到公共帧报文帧头，直接将公共帧报文帧头发送至下一个从机；

A2）接收到公共ID，将接收到的公共ID作为自身的ID，在公共ID的值上加1后发送至下一个从机；

A3）接收到公共信息，根据公共信息进行相应的处理，并将处理后的信息发送至下一个从机；

A4）接收到校验码，对原始公共帧报文进行校验，若校验通过，生成处理后公共帧报文的新校验码，将新校验码发送至下一个从机；

A5）接收到帧尾，直接将帧尾发送至下一个从机。

正常报文的类型包括控制帧报文，控制帧报文包括帧头、中间数据和帧尾，控制帧报文的中间数据包括头部的控制目标ID、中部的控制信息和尾部的校验码，控制信息包括针对所有从机的共用控制信息和针对目标从机的专用控制信息。

从机通信FPGA对控制帧报文的处理过程包括：

B1）接收到控制帧报文帧头，直接将控制帧报文帧头发送至下一个从机；

B2）接收到控制目标ID，保存控制目标ID，将控制目标ID发送至下一个从机；

B3）接收到控制信息，保存控制信息，将控制信息发送至下一个从机；；

B4）接收到校验码，将校验码发送至下一个从机，并对原始控制帧报文进行校验；若校验通过、且控制目标ID与自身ID相同，用控制信息中的专用控制信息更新自身实际的控制信息，用控制信息中的共用控制信息更新自身实际的共用控制信息；若校验通过、且控制目标ID与自身ID不相同，用控制信息中的共用控制信息更新自身实际的共用控制信息；

B5）接收到帧尾，直接将帧尾发送至下一个从机。

正常报文的类型包括状态帧报文，状态帧报文包括帧头、中间数据和帧尾，状态帧报文的中间数据包括头部的状态目标ID、中部的状态信息和尾部的校验码。

从机通信FPGA对状态帧报文的处理过程包括：

C1）接收到状态帧报文帧头，直接将状态帧报文帧头发送至下一个从机；

C2）接收到状态目标ID，保存状态目标ID，将状态目标ID发送至下一个从机；

C3）接收到状态信息，若状态目标ID与自身ID相同，用自身的状态信息替接收到的状态信息，并将自身的状态信息发送至下一个从机；

C4）接收到校验码，对原始状态帧报文进行校验，若校验通过、且状态目标ID与自身ID相同，生成处理后状态帧报文的新校验码，将新校验码发送至下一个从机；

C5）接收到帧尾，直接将帧尾发送至下一个从机。

故障帧报文包括帧头、中间数据和帧尾，故障帧报文的中间数据包括头部的故障源ID、中部的故障信息和尾部的校验码；故障帧报文在通信环路传输过程中，转发故障帧报文的从机通信FPGA对故障源ID进行累计处理。

主机通信FPGA根据故障帧报文对环路中的故障进行诊断，包括：

主机通信FPGA根据故障帧报文中的故障源ID和从机总数，确定故障帧报文的始发从机；

根据故障帧报文的始发从机和故障信息进行故障诊断。

本发明所达到的有益效果：本发明硬件上完全基于FPGA实现，并设计了通信环路中不同报文的处理方法，实现基于FPGA的环路通信系统，通信速度快，可以实现主从机的同步控制，可以大大减少通信接口的数量，减少通信布线的成本和工作量，具体如下：

1）相较于总线拓扑，环路通信的通信速度快，一般可以达到50Mbps，正常报文都是由主机发起，并且从机接收到报文之后同步处理，这些都是通过FPGA完成的，延迟固定，补偿之后可以达到很高的同步性；

2）相较于点对点拓扑， 环路通信的方式主机只要1个通信接口即可连接所有从机，对主机资源要求不高；

3）相对于现有的环路拓扑（一般指Ethercat），Ethercat专用于通信，而本发明使用FPGA，具有成本低，使用灵活的优势，而且FPGA还可以实现逻辑、控制、运算等其他功能，是Ethercat取代不了的。

附图说明

图1为本发明系统的拓扑连接图；

图2为主机通信FPGA中的功能模块图；

图3为从机通信FPGA中的功能模块图；

图4为报文格式；

图5为报文发送信号时序；

图6为报文接收信号时序；

图7为各种报文的格式；

图8为正常报文发送时序；

图9为节点通信状态转换图。

具体实施方式

下面结合附图对本发明作进一步描述。以下实施例仅用于更加清楚地说明本发明的技术方案，而不能以此来限制本发明的保护范围。

如图1所示，一种适用于级联型变换器拓扑的同步环路通信系统，包括主机和若干从机，其特征在于，主机和从机中均设置有通信FPGA，主机和从机的通信FPGA构成通信环路。

主机的通信FPGA：接收外接设备的数据，根据数据生成不同类型的正常报文，将生成的正常报文发送至通信环路中；接收并解析通信环路中的正常报文，按照正常报文类型将解析的内容发送至相应的外接设备；接收通信环路中的故障帧报文，根据故障帧报文对环路中的故障进行诊断；

从机的通信FPGA：接收通信环路中的正常报文，按照正常报文的类型，对正常报文进行相应的处理，并将处理后的正常报文发送至通信环路中；

若检测到正常报文接收超时，生成故障帧报文，并将故障帧报文发送至通信环路中；

若接收到故障帧报文，对故障帧报文进行相应的处理，并将处理后的故障帧报文转发至通信环路中。

上述系统硬件上完全基于FPGA实现，并设计了通信环路中不同报文的处理方法，实现基于FPGA的环路通信系统，通信速度快，可以实现主从机的同步控制，可以大大减少通信接口的数量，减少通信布线的成本和工作量，具体如下：

1）相较于总线拓扑，环路通信的通信速度快，一般可以达到50Mbps，正常报文都是由主机发起，并且从机接收到报文之后同步处理，这些都是通过FPGA完成的，延迟固定，补偿之后可以达到很高的同步性；

2）相较于点对点拓扑， 环路通信的方式主机只要1个通信接口即可连接所有从机，对主机资源要求不高；

3）相对于现有的环路拓扑（一般指Ethercat），Ethercat专用于通信，而本发明使用FPGA，具有成本低，使用灵活的优势，而且FPGA还可以实现逻辑、控制、运算等其他功能，是Ethercat取代不了的。

上述通信FPGA按功能可以进一步划分，如图2所示，主机的通信FPGA可以包括环路报文产生模块、第一报文发送模块、第一报文接收模块、环路报文解析模块和环路故障诊断处理模块。

环路报文产生模块接收外接设备的数据，通过预设的时序生成不同类型的正常报文，将生成的正常报文通过第一报文发送模块发送至通信环路中。

第一报文接收模块接收通信环路中的正常报文，通过环路报文解析模块解析正常报文，并按照正常报文类型将解析的内容发送至相应的外接设备。

第一报文接收模块还接收故障帧报文，通过环路故障诊断处理模块对环路中的故障进行诊断。

如图3所示，从机的通信FPGA可以包括第二报文接收模块、环路报文处理模块、第二报文发送模块和故障帧报文产生模块。

第二报文接收模块接收通信环路中的正常报文，环路报文处理模块按照正常报文的类型，对正常报文进行相应的处理，通过第二报文发送模块将处理后的正常报文发送至通信环路中。

故障帧报文产生模块在检测到正常报文接收超时的情况下，生成故障帧报文，并通过第二报文发送模块将故障帧报文发送至通信环路中。

主机和从机之间传输的所有报文格式均一致，如图4所示，均包括帧头、中间数据和帧尾，图中SOF（Start of Frame）为帧头，EOF（End of Frame）为帧尾，DATA0~ DATAn为中间数据。

在实际传输时，帧头、中间数据和帧尾均是经过编码的信号；在发送端tx_sof、tx_data和tx_eof信号被编码为相应的SOF、中间数据和EOF在通信环路里面传输；在接收端，它们被还原成rx_sof、rx_data和rx_eof，有多种编码方式可以实现这样的目的，本发明方法并不特指某种编码，只涉及对信号和数据的处理方法。

图5和图6分别是报文发送和接收的信号时序图（图中的tx_wr是写有效信号，它是高电平时，当前发送数据tx_data被写入发送缓冲区；rx_valid是接收有效信号，它是高电平时，表示接收到了1个数据rx_data，可以把这个数据读取保存），从图中可以看到，主机的通信FPGA和从机的通信FPGA均采用相似的时序接收、发送报文，这种相似性非常适合报文的处理和转发。

上述正常报文的类型包括公共帧报文、控制帧报文和状态帧报文。如图7所示，公共帧报文的中间数据包括头部的公共ID、中部的公共信息和尾部的校验码。控制帧报文的中间数据包括头部的控制目标ID、中部的控制信息和尾部的校验码，控制信息包括针对所有从机的共用控制信息和针对目标从机的专用控制信息。状态帧报文的中间数据包括头部的状态目标ID、中部的状态信息和尾部的校验码。故障帧报文的中间数据包括头部的故障源ID、中部的故障信息和尾部的校验码。

公共帧报文、控制帧报文和状态帧报文都是由主机发起，在报文传输周期内，这3种报文依此传输，见图8；故障帧报文由从机发起，当一个从机接收环路报文超时后，发送故障帧报文。

主机通信FPGA和从机通信FPGA对于不同的报文的处理都不一样，下面进行一一说明：

针对正常报文：

主机通信FPGA发送公共帧报文过程可以如下：

a1）发送SOF；

a2）发送公共ID，ID值为0；

a3）发送公共信息字节1~n，这些字节之间有约定好的逻辑或数学关系；

公共信息可以有多种类型，如累加信息、或状态、与状态等；其中，累加信息是各个从机中某些模拟量的累加和，例如电压采集量累加，所有从机的电压累加，可以获得总的电压；或状态是从机中某个状态的或，例如过压告警，所有从机的状态或起来，可以得到总过压告警状态；与状态是从机中某个状态的或，例如节点就绪状态，所有节点的就绪状态或起来，可以得到总就绪状态

这些公共信息都设为初始值，其中累加信息为初始累加值（累加信息的低字节在前），或状态初始值为0，与状态初始值为1；

a4）发送CRC校验码，校验码是根据实际的报文内容计算出来的校验码；

a5）发送EOF。

从机通信FPGA对公共帧报文的处理过程包括：

1）接收到公共帧报文帧头，知道了接下来要接收的是公共帧报文，直接将公共帧报文帧头发送至下一个从机；

2）接收到公共ID，将接收到的公共ID作为自身的ID，在公共ID的值上加1后发送至下一个从机；

3）接收到公共信息，根据公共信息进行相应的处理，并将处理后的信息发送至下一个从机；

如果接收到累加值，那么将自己的采样值和累加值逐个相加（要记录进位），将得到的和转发到下一个从机点；如果接收到的是或状态，那么将自身的该状态与对应的状态位相或后转发到下一个从机；如果接收到的是与状态，那么将自身的该状态与对应的状态位相与后转发到下一个从机；

4）接收到校验码，对原始公共帧报文进行校验，若校验通过，生成处理后公共帧报文的新校验码，将新校验码发送至下一个从机，接收到帧尾，直接将帧尾发送至下一个从机；

若校验不通过，说明接收到的报文已经被破坏，即使接收到了EOF，节点也不会将其转发，一个没有EOF的报文，在接收时会认为是一个错误的报文，其内容将被丢弃。

从机接收报文时，一方面要对接收到的报文进行CRC校验，看是否正确，另一方面，从机在转发报文时有可能要更新报文内容，需要对更新过内容的报文重新计算其校验码，因此需要有2个校验流程，校验流程1用来校验接收到的原始报文，校验流程2用来校验更新内容后的报文，每次从机接收到SOF后，就会复位2个校验流程，接下来，每接收到一个字节，就会将这个字节送到校验流程1进行校验，每转发一个字节，转发的字节都会送到校验流程2进行校验。

从机有几个工作状态，不同工作状态下对接收到的报文处理也不一样，其状态转换图如附图9所示：

状态1：通信故障状态，从机上电复位后处于这个状态，在正常通信状态下，如果链路断开，节点接收不到正常报文或只能接到故障帧报文，这时从机会进入通信故障状态；

状态2：通信建立状态，在通信故障状态下，如果从机接收到了公共帧报文，说明链路通了，从机进入通信建立状态，继续监视报文的接收状态；

状态3：在连续接收到多个公共帧报文后，节点认为通信链路没有问题，进入正常通信状态。

公共帧报文最终会回到主机，如果校验正确，主机通信FPGA接收到的公共ID的值就是环路中从机的个数，接收到的累加信息即为环路所有从机采集量之和，接收到的或状态为环路所有从机该状态的或，接收到的与状态为环路所有从机该状态的与。

主机通信FPGA发送控制帧报文过程可以如下：

b1）发送SOF；

b2）发送控制目标ID，表明该控制帧里面的专用控制信息是给哪个从机的；

b3）发送控制信息；

控制信息包含公共控制信息和专用控制信息，前者是发送给所有从机，例如对所有从机的解闭锁命令，后者是针对目标从机的控制命令、参数等，发送给目标ID所对应的目标从机；

每个报文传输周期只发送1个控制帧报文，共用控制信息每个控制帧报文就可以发送一次，具有快速性的特点，专用控制信息每个控制帧报文只能发送至1个从机，如果环路中有多个从机，需要多个报文传输周期完成所有目标从机的专用控制信息传输；

b4）发送CRC校验码；

b5）发送EOF。

从机通信FPGA对控制帧报文的处理过程包括：

1）接收到控制帧报文帧头，直接将控制帧报文帧头发送至下一个从机；

2）接收到控制目标ID，保存控制目标ID，将控制目标ID发送至下一个从机；

3）接收到控制信息，保存控制信息，将控制信息发送至下一个从机；；

4）接收到校验码，对原始控制帧报文进行校验；若校验通过、且控制目标ID与自身ID相同，用控制信息中的专用控制信息更新自身实际的控制信息，用控制信息中的共用控制信息更新自身实际的共用控制信息；若校验通过、且控制目标ID与自身ID不相同，用控制信息中的共用控制信息更新自身实际的共用控制信息；

5）接收到帧尾，直接将帧尾发送至下一个从机。

从机不会对控制帧报文做任何改变，只是采用控制信息更新自身信息。控制帧报文最终会回到主机，主机接收后直接丢弃。

主机通信FPGA每个报文周期发送1个状态帧报文，发送控状态帧报文的过程可以如下：

c1）发送SOF；

c2）发送状态目标ID，表明该状态帧是针对哪个从机；

c3）发送状态信息，这些状态信息的内容不重要，全部设置为0；

c4）发送CRC校验码；

c5）发送EOF。

从机通信FPGA对状态帧报文的处理过程包括：

1）接收到状态帧报文帧头，直接将状态帧报文帧头发送至下一个从机；

2）接收到状态目标ID，保存状态目标ID，将状态目标ID发送至下一个从机；

3）接收到状态信息，若状态目标ID与自身ID相同，用自身的状态信息替接收到的状态信息，并将自身的状态信息发送至下一个从机；

4）接收到校验码，对原始状态帧报文进行校验，若校验通过、且状态目标ID与自身ID相同，生成处理后状态帧报文的新校验码，将新校验码发送至下一个从机；

5）接收到帧尾，直接将帧尾发送至下一个从机。

状态帧报文最终会回到主机，主机接收到报文后，根据状态目标ID，将相应的状态信息保存到对应的节点信息进行后续使用和处理。

故障帧报文由从机发起，故障帧报文在通信环路传输过程中，转发故障帧报文的从机通信FPGA对故障源ID进行累计，具体过程如下：

某一从机因为等待报文超时而进入故障状态，进入故障状态后，从机会定时发送故障帧报文到通信环路，初始发送的故障源ID为0；下游从机在转发过程中，对SOF、故障信息、EOF不做调整，直接转发，下游从机会对故障源ID进行累计，即接收到故障源ID，将故障源ID加1后转发。校验码校验和转发公共帧报文、状态帧报文一致，即转发的校验码是对累加过故障源ID之后的报文重新计算的校验码。

故障帧报文会发送到主机，主机通信FPGA根据故障帧报文对环路中的故障进行诊断，包括：主机通信FPGA根据故障帧报文中的故障源ID和从机总数，确定故障帧报文的始发从机；根据故障帧报文的始发从机和故障信息进行故障诊断。

假设通信环路中某两个从机A、B的通信中断，则主机的任何报文都无法到达B，B等待报文超时后，会进入故障状态，开始主动发送故障帧报文到通信环路，这时，B后面的从机也会因为等待报文超时而进入故障状态，进入故障状态后，从机会定时发送故障帧报文到通信环路，故障帧报文的故障源ID在发出时为0，当下一个从机接收到故障帧报文后，会将故障源ID加1后再转发，这样如果某个从机在通信环路中的ID为n（从0开始），通信环路中ID总数为N，那么从机n发出故障帧报文，故障帧报文到达主机时故障源ID值变为N-n-1，主机根据这个值还有从机总数N，就可以计算出发出故障帧报文从机的绝对ID，即n，另外，根据各个从机的故障状态，主机还可以判断出环路断开的位置。

上述系统硬件上完全基于FPGA实现，并且创造性地设计了通信环路中不同报文的处理方法，使用灵活，通信速度快，并且可以实现主从机的同步控制，它可以实现通信环路中主机到从机的共用控制信息和专用控制信息的快速传输、从机状态的反馈，并具有故障诊断功能，使用这种通信结构，可以大大减少通信接口的数量，减少通信布线的成本和工作量。

以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和变形，这些改进和变形也应视为本发明的保护范围。

Claims (10)

1.一种适用于级联型变换器拓扑的同步环路通信系统，包括主机和若干从机，其特征在于，主机和从机中均设置有通信FPGA，主机和从机的通信FPGA构成通信环路；

主机的通信FPGA：接收外接设备的数据，根据数据生成不同类型的正常报文，将生成的正常报文发送至通信环路中；

接收并解析通信环路中的正常报文，按照正常报文类型将解析的内容发送至相应的外接设备；

接收通信环路中的故障帧报文，根据故障帧报文对环路中的故障进行诊断；

从机的通信FPGA：接收通信环路中的正常报文，按照正常报文的类型，对正常报文进行相应的处理，并将处理后的正常报文发送至通信环路中；

若检测到正常报文接收超时，生成故障帧报文，并将故障帧报文发送至通信环路中；

若接收到故障帧报文，对故障帧报文进行相应的处理，并将处理后的故障帧报文转发至通信环路中。

2.根据权利要求1所述的一种适用于级联型变换器拓扑的同步环路通信系统，其特征在于，主机的通信FPGA和从机的通信FPGA均采用相似的时序接收、发送报文。

3.根据权利要求1所述的一种适用于级联型变换器拓扑的同步环路通信系统，其特征在于，正常报文的类型包括公共帧报文，公共帧报文包括帧头、中间数据和帧尾，公共帧报文的中间数据包括头部的公共ID、中部的公共信息和尾部的校验码。

4.根据权利要求3所述的一种适用于级联型变换器拓扑的同步环路通信系统，其特征在于，从机通信FPGA对公共帧报文的处理过程包括：

A1）接收到公共帧报文帧头，直接将公共帧报文帧头发送至下一个从机；

A2）接收到公共ID，将接收到的公共ID作为自身的ID，在公共ID的值上加1后发送至下一个从机；

A3）接收到公共信息，根据公共信息进行相应的处理，并将处理后的信息发送至下一个从机；

A4）接收到校验码，对原始公共帧报文进行校验，若校验通过，生成处理后公共帧报文的新校验码，将新校验码发送至下一个从机；

A5）接收到帧尾，直接将帧尾发送至下一个从机。

5.根据权利要求1所述的一种适用于级联型变换器拓扑的同步环路通信系统，其特征在于，正常报文的类型包括控制帧报文，控制帧报文包括帧头、中间数据和帧尾，控制帧报文的中间数据包括头部的控制目标ID、中部的控制信息和尾部的校验码，控制信息包括针对所有从机的共用控制信息和针对目标从机的专用控制信息。

6.根据权利要求5所述的一种适用于级联型变换器拓扑的同步环路通信系统，其特征在于，从机通信FPGA对控制帧报文的处理过程包括：

B1）接收到控制帧报文帧头，直接将控制帧报文帧头发送至下一个从机；

B2）接收到控制目标ID，保存控制目标ID，将控制目标ID发送至下一个从机；

B3）接收到控制信息，保存控制信息，将控制信息发送至下一个从机；；

B4）接收到校验码，将校验码发送至下一个从机，并对原始控制帧报文进行校验；若校验通过、且控制目标ID与自身ID相同，用控制信息中的专用控制信息更新自身实际的控制信息，用控制信息中的共用控制信息更新自身实际的共用控制信息；若校验通过、且控制目标ID与自身ID不相同，用控制信息中的共用控制信息更新自身实际的共用控制信息；

B5）接收到帧尾，直接将帧尾发送至下一个从机。

7.根据权利要求1所述的一种适用于级联型变换器拓扑的同步环路通信系统，其特征在于，正常报文的类型包括状态帧报文，状态帧报文包括帧头、中间数据和帧尾，状态帧报文的中间数据包括头部的状态目标ID、中部的状态信息和尾部的校验码。

8.根据权利要求7所述的一种适用于级联型变换器拓扑的同步环路通信系统，其特征在于，从机通信FPGA对状态帧报文的处理过程包括：

C1）接收到状态帧报文帧头，直接将状态帧报文帧头发送至下一个从机；

C2）接收到状态目标ID，保存状态目标ID，将状态目标ID发送至下一个从机；

C3）接收到状态信息，若状态目标ID与自身ID相同，用自身的状态信息替接收到的状态信息，并将自身的状态信息发送至下一个从机；

C4）接收到校验码，对原始状态帧报文进行校验，若校验通过、且状态目标ID与自身ID相同，生成处理后状态帧报文的新校验码，将新校验码发送至下一个从机；

C5）接收到帧尾，直接将帧尾发送至下一个从机。

9.根据权利要求1所述的一种适用于级联型变换器拓扑的同步环路通信系统，其特征在于，故障帧报文包括帧头、中间数据和帧尾，故障帧报文的中间数据包括头部的故障源ID、中部的故障信息和尾部的校验码；故障帧报文在通信环路传输过程中，转发故障帧报文的从机通信FPGA对故障源ID进行累计处理。

10.根据权利要求9所述的适用于级联型变换器拓扑的同步环路通信系统，其特征在于，主机通信FPGA根据故障帧报文对环路中的故障进行诊断，包括：

主机通信FPGA根据故障帧报文中的故障源ID和从机总数，确定故障帧报文的始发从机；

根据故障帧报文的始发从机和故障信息进行故障诊断。

Images