CN115273938A - 三态内容寻址存储单元以及三态内容寻址存储器 - Google Patents
三态内容寻址存储单元以及三态内容寻址存储器 Download PDFInfo
- Publication number
- CN115273938A CN115273938A CN202210881371.XA CN202210881371A CN115273938A CN 115273938 A CN115273938 A CN 115273938A CN 202210881371 A CN202210881371 A CN 202210881371A CN 115273938 A CN115273938 A CN 115273938A
- Authority
- CN
- China
- Prior art keywords
- complementary
- memory cell
- bit
- line
- select line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C15/00—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores
- G11C15/04—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores using semiconductor elements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Static Random-Access Memory (AREA)
Abstract
本发明提供一种TCAM单元，属于半导体集成电路设计领域。本发明的TCAM单元包括：CMOS场效应管；互补CMOS场效应管；二极管；互补二极管；存储单元，其第一端与CMOS场效应管的漏极和二极管的负极电连接，且可处于高电阻态和低电阻态；互补存储单元，其第一端与互补CMOS场效应管的漏极和互补二极管的负极电连接；位元/选择线，其与存储单元的第二端电连接；互补位元/选择线，其与互补存储单元的第二端电连接；匹配线，其与二极管和互补二极管的正极电连接；字元线，其与CMOS场效应管和互补CMOS场效应管的栅极电连接；以及接地线，其与CMOS场效应管和互补CMOS场效应管的源极电连接。本发明的TCAM单元漏电电流低，工作和待机功耗低，连接线少，存储密度高。
Description
技术领域
本发明涉及半导体集成电路线路设计领域，尤其涉及一种三态内容寻址存储单元以及三态内容寻址存储器。
背景技术
TCAM(ternary content addressable memory，三态内容寻址存储器)是一种特殊的计算机存储器。TCAM可以进行高速并行数据搜索，对搜索数据进行分类和转发，在网络路由器、模式匹配、缓存控制器、入侵检测和图案识别等5G网络和人工智能(AI)领域应用广泛。5G网络流量大，对数据传输和存储容量需求加大。同时，因为TCAM的高效并行搜索能力，随着人工智能领域的计算需求增加，市场对TCAM的性能需求也不断提高，特别是在响应速度，存储容量，和搜索功耗等方面。如图1所示，传统的TCAM利用静态随机存取存储器(Static Random-Access Memory，SRAM)实现，通常需要16颗CMOS场效应管，8个输入输出端连接线，即，2个位元线BL，2个互补位元线
1个选择线SL，1个互补选择线
1个字元线WL，以及1个匹配线ML。所需器件多，工作和待机功耗高，布线复杂，存储密度低，成本高。
发明内容
本发明旨在提供一种TCAM单元(三态内容寻址存储单元)以及TCAM。应用于5G网络和人工智能领域中，具有高存储密度和低功耗等设计特性。
本发明提供的TCAM单元包括：CMOS场效应管；互补CMOS场效应管；二极管；互补二极管；存储单元，其第一端与所述CMOS场效应管的漏极和所述二极管的负极电连接，且可处于高电阻态和低电阻态；互补存储单元，其第一端与所述互补CMOS场效应管的漏极和所述互补二极管的负极电连接，且可处于高电阻态和低电阻态；位元/选择线，其与所述存储单元的第二端电连接；互补位元/选择线，其与所述互补存储单元的第二端电连接；匹配线，其与所述二极管和所述互补二极管的正极电连接；字元线，其与所述CMOS场效应管和所述互补CMOS场效应管的栅极电连接；以及接地线，其与所述CMOS场效应管和所述互补CMOS场效应管的源极电连接。
本发明还提供一种三态内容寻址存储器，包括：多个三态内容寻址存储单元；匹配线路，其分别与所述多个三态内容寻址存储单元的匹配线电连接，用于向所述匹配线发送电压信号；位元线解码器，其分别与所述多个三态内容寻址存储单元的位元/选择线和互补位元/选择线电连接，用于向所述位元/选择线和互补位元/选择线发送电压信号；以及字元线解码器，其分别与所述多个三态内容寻址存储单元的字元线电连接，用于向所述字元线发送电压信号。
本发明提供的TCAM单元包含2个CMOS场效应管，2个二极管和2个存储单元，合计4个连接线。所需的CMOS场效应管少，提高了存储密度，降低了工作和待机功耗。特别因为其非易失的存储特性，在断电后仍可继续保持数据，同时也降低了TCAM的待机功耗。另外连接线数量少，这使得存储阵列密度更高，存储器芯片结构更小。此外利用PN结二极管作为选择线器件还可以减少漏电电流，提高搜索速度。
附图说明
图1是一种现有技术的基于SRAM的TCAM单元线路设计示意图；
图2是本发明的基于相变存储器的TCAM单元线路设计示意图；
图3是本发明的基于相变存储器的N乘M阵列TCAM线路设计示意图。
符号说明
100 TCAM单元
101 位元/选择线
102 互补位元/选择线
103 匹配线
104 字元线
105 CMOS场效应管
106 互补CMOS场效应管
107 二极管
108 互补二极管
109 存储单元
110 互补存储单元
111 接地线
400 N乘M阵列TCAM
401 匹配线路
402 位元线解码器
403 字元线解码器
具体实施方式
下面参照图2至图3描述本发明的一个实施实例。图2是本发明的TCAM单元的线路设计示意图。如图2所示，TCAM单元100包含CMOS场效应管105，互补CMOS场效应管106，二极管107，互补二极管108，存储单元109，其第一端与CMOS场效应管105的漏极和二极管107的负极电连接，且可处于高电阻态和低电阻态；互补存储单元110，其第一端与互补CMOS场效应管106的漏极和互补二极管108的负极电连接，且可处于高电阻态和低电阻态；位元/选择线101，其与存储单元109的第二端电连接；互补位元/选择线102，其与互补存储单元110的第二端电连接；匹配线103，其与二极管107和互补二极管108的正极电连接；字元线104，其与CMOS场效应管105和互补CMOS场效应管106的栅极电连接；以及接地线111，其与CMOS场效应管105和互补CMOS场效应管106的源极电连接。
二极管107和互补二极管108可以是PN结二极管。存储单元109和互补存储单元110可以是，但是不限于，相变存储单元，磁矩存储单元(Magnetoresistive Random AccessMemory，MRAM)，或者是阻变式存储单元(Resistive Random Access Memory，RRAM)。
在本发明的一个实施实例中，TCAM单元100是利用相变存储器实现的TCAM单元。该TCAM单元100可存储一个字节的单个位元：“0”，“1”，或“don’t care”，也就是“低”，“高”，或“无关”三态。
存储单元109和互补存储单元110是两个互补的相变存储器。该相变储存器可以利用通常的半导体相变材料锗锑碲(Germanium-Antimony-Tellurium，GST)。当相变材料被置于置位状态(Set)，相变材料通常处于结晶态，具有低电阻值。当相变材料被置于复位状态(Reset)，相变材料通常处于非结晶态，具有高电阻值。高电阻和低电阻的电阻值通常至少应相差十倍。
所以TCAM单元100可以将存储单元109设置于低电阻态，同时将互补存储单元110设置于高电阻态，以存储一个字节的低位元“0”。反之，TCAM单元100可以将存储单元109设置于高电阻态，同时将互补存储单元110设置于低电阻态，以存储一个字节的高位元“1”。另外，TCAM单元100还可以将储存单元109和互补存储单元110同时设置于高电阻态，以存储一个字节的“don’t care”，即“无关”态。
TCAM单元100的运行可分为两部分，第一是编程部分，第二是搜索部分。表1是本发明的基于相变存储器的TCAM单元的实施实例的赋值表。
表1
下面参照表1和图2描述TCAM单元100的编程状态。初始时字元线104的电压为零，CMOS场效应管105和互补CMOS场效应管106处于关闭状态。编程开始，当存储高位元“1”时，先将字元线104置于高电压“1”。此处的高电压“1”可以是任何加于CMOS栅级的高电压。此时CMOS场效应管105和互补CMOS场效应管106导通，CMOS场效应管105和互补CMOS场效应管106的漏极电流分别流过存储单元109和互补存储单元110。
然后位元/选择线101向存储单元109发出复位高电压Vreset快速下降的复位脉冲Reset。电流流过存储单元109时，电流产生的焦耳热使存储单元109中的相变材料快速达到熔点温度，从而使得相变材料融化。之后，流过存储单元109的电流迅速减小，相变材料迅速降温退火，形成非结晶态。从而使存储单元109处于高电阻态。
同时，互补位元/选择线102向互补存储单元110发出置位低电压Vset慢速下降的置位脉冲Set。此处的置位低电压Vset低于复位高电压Vreset。电流流过互补存储单元110时，电流产生的焦耳热使互补存储单元110中的相变材料快速达到结晶温度。之后，流过互补存储单元110的电流缓慢减小，相变材料缓慢降温退火，使得相变材料结晶或生长，形成结晶态。从而使互补存储单元110处于低电阻态。这样TCAM单元100就完成了存储一个字节的高位元“1”。
相反的，当存储低位元“0”时，先将字元线104置于高电压“1”，此时CMOS场效应管105和互补CMOS场效应管106导通，CMOS场效应管105和互补CMOS场效应管106的漏极电流分别流过存储单元109和互补存储单元110。
然后位元/选择线101向存储单元109发出置位低电压Vset慢速下降的置位脉冲Set。如上述原因，存储单元109处于低电阻态。
同时，互补位元/选择线102向互补存储单元110发出复位高电压Vreset快速下降的复位脉冲Reset。如上述原因，互补存储单元110处于高电阻态。这样TCAM单元100就完成了存储一个字节的低位元“0”。
此外，当存储数位“无关”时，位元/选择线101向存储单元109发出复位高电压Vreset快速下降的复位脉冲Reset，互补位元/选择线102也向互补存储单元110发出复位高电压Vreset快速下降的复位脉冲Reset。如上述原因，存储单元109和互补存储单元110都处于高电阻态。这样TCAM单元100就完成了存储数位“无关”。
另外，在TCAM单元100的编程状态下，将匹配线103置于置位低电压Vset，这样可以减少通过二极管107和通过互补二极管108的漏电电流。
本发明的TCAM单元100利用二极管而不是CMOS场效应管作为选择线器件，还可利用二极管打开和关闭电流的高比值，以及二极管亚阈值电流针对电压的理想斜率，进一步减少漏电电流，提高搜索速度。
下面参照表1和图2描述TCAM单元100的搜索状态。如表1所示，在搜索状态下，当搜索高位元“1”时，将字元线104置于零伏低电压，此时CMOS场效应管105和互补CMOS场效应管106关闭。然后将匹配线103置于匹配线高电压VML。将位元/选择线101置于零伏低电压，将互补位元/选择线102置于低于匹配线高电压VML的选择线高电压VSL。
如果TCAM单元100存储的也是高位元“1”，则存储单元109处于高电阻态，互补存储单元110处于低电阻态。因此，二极管107和互补二极管108导通电流都较低。这样匹配线103维持在高电压，表示搜索匹配。
而如果TCAM单元100存储的是低位元“0”，则存储单元109处于低电阻态，互补存储单元110处于高电阻态。因此，二极管107导通，互补二极管108导通电流较低。这样匹配线103通过二极管107放电到低电压，表示搜索不匹配。
此外，如果TCAM单元100存储的是数位“无关”，则存储单元109处于高电阻态，互补存储单元110也处于高电阻态。因此，二极管107和互补二极管108导通电流都较低。这样匹配线103维持在高电压，表示搜索匹配。
相反的，当搜索低位元“0”时，将字元线104置于零伏低电压，此时CMOS场效应管105和互补CMOS场效应管106关闭。然后将匹配线103置于匹配线高电压VML。将位元/选择线101置于选择线高电压VSL。将互补位元/选择线102置于零伏低电压。
如果TCAM单元100存储的是高位元“1”，相变存储单元109处于高电阻态，互补相变存储单元110处于低电阻态。因此二极管107导通电流较低，而互补二极管108导通。这样匹配线103通过互补二极管108放电到低电压，表示搜索不匹配。
而如果TCAM单元100存储的也是低位元“0”，则存储单元109处于低电阻态，互补存储单元110处于高电阻态。因此，二极管107和互补二极管108导通电流都较低。这样匹配线103维持在高电压，表示搜索匹配。
此外，如果TCAM单元100存储的是数位“无关”，则存储单元109处于高电阻态，互补存储单元110也处于高电阻态。因此，二极管107和互补二极管108导通电流都较低。这样匹配线103维持在高电压，表示搜索匹配。
另外，当搜索数位“无关”时，将字元线104置于零伏低电压，此时CMOS场效应管105和互补CMOS场效应管106关闭。然后将匹配线103置于匹配线高电压VML。将位元/选择线101和互补位元/选择线102都置于选择线高电压VSL。
这时无论存储单元109和互补存储单元110处于高电阻态还是低电阻态，二极管107和互补二极管108的导通电流都较低。这样匹配线103维持在高电压，表示搜索匹配。
图3是本发明的基于相变存储器的N乘M阵列TCAM线路设计示意图。该TCAM 400中包括N乘M个TCAM单元100；匹配线路(Match Circuit)401，其分别与多个TCAM单元100的匹配线103电连接，用于向匹配线103发送电压信号；位元线解码器(Bitline Decoder)402，其分别与多个TCAM单元100的位元/选择线101和互补位元/选择线102电连接，用于向位元/选择线101和互补位元/选择线102发送电压信号；以及字元线解码器(Wordline Decoder)403，其分别与多个TCAM单元100的字元线104电连接，用于向字元线104发送电压信号。
本发明提供的TCAM单元100包含2个CMOS场效应管，2个二极管和2个存储单元，所需的CMOS场效应管少，提高了存储密度，降低了工作和待机功耗。特别因为其非易失的存储特性，在断电后仍可继续保持数据，同时也降低了TCAM的待机功耗。从而降低了成本。
另外，通过本发明的线路设计，每个TCAM单元100只需引出4个电连接线，即，位元/选择线101，互补位元/选择线102，匹配线103，以及字元线104。相比于现有技术的8个电连接线，减少了电连接线的数量。尤其是对于包括多个TCAM单元100的大容量TCAM阵列，这一线路设计可以大大减少总的引线数量。这样在将TCAM阵列与上层导线连接时，可以大大简化布线难度，有效提高TCAM的存储密度，使得存储器芯片结构更小。
虽然本发明已以实施方式公开如上，然其并非用以限定本发明，任何本领域专业技术人员，在不脱离本发明的精神和范围内，可能作各种需要的更改与润饰，因此本发明的保护范围当视所附的权利要求书所界定的范围为准。
Claims (9)
1.一种三态内容寻址存储单元(100)，其特征在于，包括：
CMOS场效应管(105)；
互补CMOS场效应管(106)；
二极管(107)；
互补二极管(108)；
存储单元(109)，其第一端与所述CMOS场效应管(105)的漏极和所述二极管(107)的负极电连接，且可处于高电阻态和低电阻态；
互补存储单元(110)，其第一端与所述互补CMOS场效应管(106)的漏极和所述互补二极管(108)的负极电连接，且可处于高电阻态和低电阻态；
位元/选择线(101)，其与所述存储单元(109)的第二端电连接；
互补位元/选择线(102)，其与所述互补存储单元(110)的第二端电连接；
匹配线(103)，其与所述二极管(107)和所述互补二极管(108)的正极电连接；
字元线(104)，其与所述CMOS场效应管(105)和所述互补CMOS场效应管(106)的栅极电连接；以及
接地线(111)，其与所述CMOS场效应管(105)和所述互补CMOS场效应管(106)的源极电连接。
2.如权利要求1所述的三态内容寻址存储单元(100)，其特征在于，所述存储单元(109)和所述互补存储单元(110)是相变存储单元。
3.如权利要求2所述的三态内容寻址存储单元(100)，其特征在于，在编程状态下，将所述匹配线(103)置于置位低电压，当存储高位元时，将所述字元线(104)置于高电压，所述位元/选择线(101)向所述存储单元(109)发出复位高电压快速下降的复位脉冲，使所述存储单元(109)处于高电阻态，所述互补位元/选择线(102)向所述互补存储单元(110)发出置位低电压慢速下降的置位脉冲，使所述互补存储单元(110)处于低电阻态。
4.如权利要求2所述的三态内容寻址存储单元(100)，其特征在于，在编程状态下，将所述匹配线(103)置于置位低电压，当存储低位元时，将所述字元线(104)置于高电压，向所述位元/选择线(101)发出置位低电压慢速下降的置位脉冲，使所述存储单元(109)处于低电阻态，向所述互补位元/选择线(102)发出复位高电压快速下降的复位脉冲，使所述互补存储单元(110)处于高电阻态。
5.如权利要求2所述的三态内容寻址存储单元(100)，其特征在于，在编程状态下，将所述匹配线(103)置于置位低电压，当存储数位“无关”时，将所述字元线(104)置于高电压，向所述位元/选择线(101)和所述互补位元/选择线(102)发出复位高电压快速下降的复位脉冲，使所述存储单元(109)和所述互补存储单元(110)处于高电阻态。
6.如权利要求2所述的三态内容寻址存储单元(100)，其特征在于，在搜索状态下，当搜索高位元时，将所述字元线(104)置于零伏低电压，将所述匹配线(103)置于匹配线高电压，将所述位元/选择线(101)置于零伏低电压，将所述互补位元/选择线(102)置于低于所述匹配线高电压的选择线高电压。
7.如权利要求2所述的三态内容寻址存储单元(100)，其特征在于，在搜索状态下，当搜索低位元时，将所述字元线(104)置于零伏低电压，将所述匹配线(103)置于匹配线高电压，将所述位元/选择线(101)置于所述选择线高电压，将所述互补位元/选择线(102)置于零伏低电压。
8.如权利要求2所述的三态内容寻址存储单元(100)，其特征在于，在搜索状态下，当搜索数位“无关”时，将所述字元线(104)置于零伏低电压，将所述匹配线(103)置于匹配线高电压，将所述位元/选择线(101)和所述互补位元/选择线(102)置于所述选择线高电压。
9.一种三态内容寻址存储器，其特征在于，包括：
多个如权利要求1所述的三态内容寻址存储单元(100)；
匹配线路(401)，其分别与所述多个三态内容寻址存储单元(100)的匹配线(103)电连接，用于向所述匹配线(103)发送电压信号；
位元线解码器(402)，其分别与所述多个三态内容寻址存储单元(100)的位元/选择线(101)和互补位元/选择线(102)电连接，用于向所述位元/选择线(101)和互补位元/选择线(102)发送电压信号；以及
字元线解码器(403)，其分别与所述多个三态内容寻址存储单元(100)的字元线(104)电连接，用于向所述字元线(104)发送电压信号。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210881371.XA CN115273938A (zh) | 2022-07-26 | 2022-07-26 | 三态内容寻址存储单元以及三态内容寻址存储器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210881371.XA CN115273938A (zh) | 2022-07-26 | 2022-07-26 | 三态内容寻址存储单元以及三态内容寻址存储器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115273938A true CN115273938A (zh) | 2022-11-01 |
Family
ID=83769875
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210881371.XA Pending CN115273938A (zh) | 2022-07-26 | 2022-07-26 | 三态内容寻址存储单元以及三态内容寻址存储器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115273938A (zh) |
-
2022
- 2022-07-26 CN CN202210881371.XA patent/CN115273938A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101405801B1 (ko) | 스위치를 갖는 상변화 메모리의 에너지 효율적인 셋 기입 | |
| CN108806746B (zh) | 混合式交叉点存储器装置及其操作方法 | |
| US7402847B2 (en) | Programmable logic circuit and method of using same | |
| JP5819822B2 (ja) | 非オーム選択層を有する不揮発性メモリセル | |
| US7619917B2 (en) | Memory cell with trigger element | |
| US20070133250A1 (en) | Phase change memory including diode access device | |
| US10374009B1 (en) | Te-free AsSeGe chalcogenides for selector devices and memory devices using same | |
| CN105097023B (zh) | 非挥发性存储单元以及非挥发性存储装置 | |
| US20140131653A1 (en) | Unipolar programmable metallization cell | |
| JP2017537463A (ja) | メモリセル適用のための選択デバイス | |
| US20180040374A1 (en) | Ternary content addressable memories having a bit cell with memristors and serially connected match-line transistors | |
| CN109949847B (zh) | 集成电路及其操作方法 | |
| CN101620884A (zh) | 使用相变器件的高密度内容寻址存储器 | |
| US9990995B2 (en) | Systems having a resistive memory device | |
| US11848052B2 (en) | Ternary content addressable memory based on memory diode | |
| US9013917B2 (en) | Semiconductor memory device | |
| US7447053B2 (en) | Memory device and method for operating such a memory device | |
| Zhou et al. | The trend of emerging non-volatile TCAM for parallel search and AI applications | |
| CN115273938A (zh) | 三态内容寻址存储单元以及三态内容寻址存储器 | |
| US20220336012A1 (en) | Semiconductor memory devices with differential threshold voltages | |
| RU2643650C1 (ru) | Логическая матрица на основе мемристорной коммутационной ячейки | |
| CN112002362B (zh) | 对称型存储单元及bnn电路 | |
| CN113096706B (zh) | 中央处理器及其制造方法 | |
| US20170317280A1 (en) | Nonvolatile bipolar junction memory cell | |
| US7751217B2 (en) | Content addressable memory using phase change devices |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |