CN115273737A - 像素电路及其驱动方法、显示面板和显示装置 - Google Patents

像素电路及其驱动方法、显示面板和显示装置 Download PDF

Info

Publication number
CN115273737A
CN115273737A CN202211026510.7A CN202211026510A CN115273737A CN 115273737 A CN115273737 A CN 115273737A CN 202211026510 A CN202211026510 A CN 202211026510A CN 115273737 A CN115273737 A CN 115273737A
Authority
CN
China
Prior art keywords
module
electrically connected
terminal
bias
phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211026510.7A
Other languages
English (en)
Inventor
李杰良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiamen Tianma Display Technology Co Ltd
Original Assignee
Xiamen Tianma Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiamen Tianma Display Technology Co Ltd filed Critical Xiamen Tianma Display Technology Co Ltd
Priority to CN202211026510.7A priority Critical patent/CN115273737A/zh
Publication of CN115273737A publication Critical patent/CN115273737A/zh
Priority to US17/987,886 priority patent/US20240071289A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0248—Precharge or discharge of column electrodes before or after applying exact column voltages
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本申请实施例提供了像素电路及其驱动方法、显示面板和显示装置，像素电路包括：驱动模块；第一偏置模块，用于提供第一偏置信号；发光元件的发光周期包括刷新帧或保持帧，刷新帧和保持帧均包括第一阶段和第二阶段，第一阶段包括偏置阶段，第二阶段包括发光阶段，在偏置阶段，第一偏置模块开启，第一偏置信号传输至驱动模块；保持帧中的第一偏置模块的开启时长大于刷新帧中的第一偏置模块的开启时长；和/或，保持帧中的第一偏置模块的开启起始时刻距离发光阶段的间隔大于刷新帧中的第一偏置模块的开启起始时刻距离发光阶段的时间间隔；和/或，刷新帧中的第一偏置模块的开启阶段至少部分与其他偏置阶段交叠。本申请实施例能够改善闪烁问题。

Description

像素电路及其驱动方法、显示面板和显示装置
技术领域
本申请属于显示技术领域，尤其涉及一种像素电路及其驱动方法、显示面板和显示装置。
背景技术
目前，显示面板在不同的模式下可以采用不同的刷新率进行显示。例如，在视频模式或者游戏模式下，可以采用刷新率较高的驱动方式来驱动显示动态画面，以保证显示画面的流畅性。例如在显示一些静态图像时，可以采用刷新率较低的驱动方式来驱动显示静态画面，以降低功耗。
经本申请的发明人研究发现，在显示面板以较低刷新率显示画面时，存在屏幕闪烁的问题。
发明内容
本申请实施例提供一种像素电路及其驱动方法、显示面板和显示装置，能够改善显示面板在以较低刷新率显示画面时的屏幕闪烁的问题。
第一方面，本申请实施例提供了一种像素电路，像素电路包括：驱动模块，驱动模块用于驱动发光元件发光；第一偏置模块，第一偏置模块与驱动模块的第一端或者第二端电连接，用于向驱动模块的第一端或者第二端提供第一偏置信号，第一偏置信号用于调节驱动模块的偏置状态；发光元件的一个发光周期包括刷新帧或者保持帧，刷新帧中驱动模块的控制端存在刷新，保持帧中驱动模块的控制端不刷新；刷新帧和保持帧均包括第一阶段和第二阶段，第一阶段位于第二阶段之前，第一阶段至少包括一个偏置阶段，第二阶段包括发光元件的发光阶段，在偏置阶段，第一偏置模块开启，第一偏置信号传输至驱动模块的第一端或者第二端；其中，保持帧中的第一偏置模块的开启时长大于刷新帧中的第一偏置模块的开启时长；和/或，保持帧中的第一偏置模块的开启起始时刻距离保持帧中的发光阶段的时间间隔大于刷新帧中的第一偏置模块的开启起始时刻距离刷新帧中的发光阶段的时间间隔；和/或，刷新帧中的第一偏置模块的开启阶段至少部分与刷新帧中的其他偏置阶段交叠。
第二方面，本申请实施例提供了一种像素电路的驱动方法，像素电路包括：驱动模块，驱动模块用于驱动发光元件发光；第一偏置模块，第一偏置模块与驱动模块的第一端或者第二端电连接，用于向驱动模块的第一端或者第二端提供第一偏置信号，第一偏置信号用于调节驱动模块的偏置状态；发光元件的一个发光周期包括刷新帧或者保持帧，刷新帧中驱动模块的控制端存在刷新，保持帧中驱动模块的控制端不刷新；刷新帧和保持帧均包括第一阶段和第二阶段，第一阶段位于第二阶段之前，第一阶段至少包括一个偏置阶段，第二阶段包括发光元件的发光阶段；驱动方法包括：在偏置阶段，控制第一偏置模块开启，将第一偏置信号传输至驱动模块的第一端或者第二端；其中，保持帧中的第一偏置模块的开启时长大于刷新帧中的第一偏置模块的开启时长；和/或，保持帧中的第一偏置模块的开启起始时刻距离保持帧中的发光阶段的时间间隔大于刷新帧中的第一偏置模块的开启起始时刻距离刷新帧中的发光阶段的时间间隔；和/或，刷新帧中的第一偏置模块的开启阶段至少部分与刷新帧中的其他偏置阶段交叠。
第三方面，本申请实施例提供了一种显示面板，显示面板包括如第一方面提供的像素电路。
第四方面，本申请实施例提供了一种显示装置，显示装置包括如第二方面提供的显示面板。
本申请实施例的像素电路及其驱动方法、显示面板和显示装置，通过增加保持帧中第一偏置模块的开启时长，和/或，通过增加保持帧中的第一偏置模块的开启起始时刻距离保持帧中的发光阶段的时间间隔，和/或，使得刷新帧中的第一偏置模块的开启阶段至少部分与刷新帧中的其他偏置阶段交叠，从而增加保持帧中驱动模块处于导通-偏置状态的时间和/或减少刷新帧中驱动模块处于导通-偏置状态的时间，进而可以改善保持帧中的驱动模块的阈值电压与刷新帧中的驱动模块的阈值电压的差异，使得刷新帧的亮度与保持帧的亮度差异变小，改善闪烁问题。
附图说明
为了更清楚地说明本申请实施例的技术方案，下面将对本申请实施例中所需要使用的附图作简单的介绍，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为像素电路中的驱动模块Id-Vg曲线漂移的示意图；
图2为本申请实施例提供的像素电路的一种电路示意图；
图3为本申请实施例提供的像素电路的一种时序示意图；
图4为本申请实施例提供的像素电路的另一种时序示意图；
图5为本申请实施例提供的像素电路的又一种时序示意图；
图6为本申请实施例提供的像素电路的又一种时序示意图；
图7为本申请实施例提供的像素电路的又一种时序示意图；
图8为本申请实施例提供的像素电路的又一种时序示意图；
图9为本申请实施例提供的像素电路的另一种电路示意图；
图10为本申请实施例提供的像素电路的又一种电路示意图；
图11为本申请实施例提供的像素电路的又一种时序示意图；
图12为本申请实施例提供的像素电路的又一种时序示意图；
图13为本申请实施例提供的像素电路的又一种电路示意图；
图14为本申请实施例提供的像素电路的又一种时序示意图；
图15为本申请实施例提供的像素电路的又一种时序示意图；
图16为本申请实施例提供的像素电路的又一种电路示意图；
图17为本申请实施例提供的像素电路的又一种时序示意图；
图18为本申请实施例提供的像素电路的又一种电路示意图；
图19为本申请实施例提供的像素电路的又一种时序示意图；
图20为本申请实施例提供的像素电路的又一种电路示意图；
图21为本申请实施例提供的像素电路的又一种时序示意图；
图22为本申请实施例提供的像素电路的又一种时序示意图；
图23为本申请实施例提供的像素电路的又一种电路示意图；
图24为本申请实施例提供的像素电路的又一种时序示意图；
图25为本申请实施例提供的像素电路的又一种时序示意图；
图26为本申请实施例提供的像素电路的又一种时序示意图；
图27为本申请实施例提供的像素电路的又一种时序示意图；
图28为本申请实施例提供的像素电路的又一种电路示意图；
图29为本申请实施例提供的像素电路的又一种时序示意图；
图30为本申请实施例提供的像素电路的又一种电路示意图；
图31为本申请实施例提供的像素电路的又一种时序示意图；
图32为本申请实施例提供的像素电路的驱动方法的一种流程示意图；
图33为本申请实施例提供的像素电路的驱动方法的另一种流程示意图；
图34为本申请实施例提供的像素电路的驱动方法的又一种流程示意图；
图35为本申请实施例提供的显示面板的一种结构示意图；
图36为本申请实施例提供的显示装置的一种结构示意图。
具体实施方式
下面将详细描述本申请的各个方面的特征和示例性实施例，为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及具体实施例，对本申请进行进一步详细描述。应理解，此处所描述的具体实施例仅意在解释本申请，而不是限定本申请。对于本领域技术人员来说，本申请可以在不需要这些具体细节中的一些细节的情况下实施。下面对实施例的描述仅仅是为了通过示出本申请的示例来提供对本申请更好的理解。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
应当理解，本文中使用的术语“和/或”仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。
需要说明的是，本申请实施例中的晶体管可以为N型晶体管，也可以为P型晶体管。对于N型晶体管来说，导通电平为高电平，截止电平为低电平。即，N型晶体管的栅极为高电平时，其第一极和第二极之间导通，N型晶体管的栅极为低电平时，其第一极和第二极之间关断。对于P型晶体管来说，导通电平为低电平，截止电平为高电平。即，P型晶体管的控制极为低电平时，其第一极和第二极之间导通，P型晶体管的控制端为高电平时，其第一极和第二极之间关断。在具体实施时，上述各晶体管的栅极作为其控制极，并且，根据各晶体管的栅极的信号以及其类型，可以将其第一极作为源极，第二极作为漏极，或者将其第一极作为漏极，第二极作为源极，在此不做区分，另外本发明实施例中的导通电平和截止电平均为泛指，导通电平是指任何能够使晶体管导通的电平，截止电平是指任何能够使晶体管截止/关断的电平。
在本申请实施例中，术语“电连接”可以是指两个组件直接电连接，也可以是指两个组件之间经由一个或多个其它组件电连接。
在本申请实施例中，第一节点、第二节点和第三节点只是为了便于描述电路结构而定义的，第一节点、第二节点和第三节点并不是一个实际的电路单元。
在不脱离本申请的精神或范围的情况下，在本申请中能进行各种修改和变化，这对于本领域技术人员来说是显而易见的。因而，本申请意在覆盖落入所对应权利要求(要求保护的技术方案)及其等同物范围内的本申请的修改和变化。需要说明的是，本申请实施例所提供的实施方式，在不矛盾的情况下可以相互组合。
在阐述本申请实施例所提供的技术方案之前，为了便于对本申请实施例理解，本申请首先对现有技术中存在的问题进行具体说明：
如前所述，经本申请的发明人发现，相关技术中存在显示面板在以较低刷新率显示画面时会出现屏幕闪烁的问题。
为了解决上述技术问题，本申请的发明人首先对于导致上述技术问题的根因进行了研究和分析，具体的研究和分析过程如下：
显示面板在以较低刷新率显示画面时，一个画面刷新周期可以包括刷新帧和保持帧，在保持帧中，像素电路中的驱动模块的控制端不刷新，以降低功耗。其中，较低刷新率例如可以包括1Hz、2Hz、10Hz或者其他赫兹的刷新率，本申请实施例对此不作限定。
本申请发明人研究发现，图1为像素电路中的驱动模块Id-Vg曲线漂移的示意图。如图1所示，像素电路在发光阶段等非偏置阶段，可能存在驱动模块的控制端电位大于驱动模块的第二端电位的情形，长期这样设置会导致驱动模块内部的离子极性化，进而驱动模块内部形成内建电场，导致驱动模块的阈值电压Vth不断增大，导致Id-Vg曲线发生偏移，从而影响流入发光元件的驱动电流，进而影响显示均一性。例如在黑画面切换成白画面时，显示亮度会缓慢上升，需要经历4-5帧的数据刷新，亮度才能趋于稳定，由于该恢复时间较长，因此人眼就能察觉到画面闪烁。
为了改善驱动模块的阈值电压Vth漂移所导致的首帧亮度偏低的问题，可以在刷新帧增设偏置阶段，使得驱动模块的第二端电位等于或大于驱动模块的控制端电位，从而使得驱动模块处于导通-偏置(On-bias，OBS)状态，进而改善驱动模块的第二端电位和控制端电位之间的电势差，减弱驱动模块内部离子极性化程度，降低驱动模块的阈值电压Vth，实现对驱动模块的阈值电压Vth的调节。
但是，这样一来，会使得刷新帧中驱动模块处于OBS状态的时间大于保持帧中驱动模块处于OBS状态的时间，进而使得刷新帧中驱动模块的阈值电压Vth与保持帧中驱动模块的阈值电压Vth差异较大，刷新帧的亮度与保持帧的亮度差异较大，导致显示面板仍然存在闪烁问题。
鉴于发明人的上述研究发现，本申请实施例提供了一种像素电路及其驱动方法、显示面板和显示装置，能够解决相关技术中存在的显示面板在以较低刷新率显示画面时会出现屏幕闪烁的技术问题。
本申请实施例的技术构思在于：通过增加保持帧中第一偏置模块的开启时长，和/或，通过增加保持帧中的第一偏置模块的开启起始时刻距离保持帧中的发光阶段的时间间隔，和/或，使得刷新帧中的第一偏置模块的开启阶段至少部分与刷新帧中的其他偏置阶段交叠，从而增加保持帧中驱动模块处于导通-偏置状态的时间和/或减少刷新帧中驱动模块处于导通-偏置状态的时间，进而可以改善保持帧中的驱动模块的阈值电压与刷新帧中的驱动模块的阈值电压的差异，使得刷新帧的亮度与保持帧的亮度差异变小，改善闪烁问题。
下面首先对本申请实施例所提供的像素电路进行介绍。
图2为本申请实施例提供的像素电路的一种电路示意图。如图2所示，本申请实施例提供的像素电路10可以包括驱动模块101和第一偏置模块102。驱动模块101的控制端与第一节点N1电连接，驱动模块101可以用于驱动发光元件D发光。其中，发光元件D包括但不限于有机发光二极管(Organic Light-Emitting Diode，OLED)、次毫米发光二极管(MiniLED)、微型发光二极管(Micro LED)或者量子点发光二极管(Quantum Dot Light EmittingDiodes，QLED)。第一偏置模块102与驱动模块101的第一端或者第二端电连接，第一偏置模块102可以用于向驱动模块101的第一端或者第二端提供第一偏置信号。第一偏置信号可以用于调节驱动模块101的偏置状态，即可以使得驱动模块101的第二端电位等于或大于驱动模块101的控制端电位，使得驱动模块101处于OBS状态，实现对驱动模块101的阈值电压Vth的调节。
图3为本申请实施例提供的像素电路的一种时序示意图。如图3所示，发光元件的一个发光周期可以包括刷新帧F1或者保持帧F2。其中，一个发光周期可以理解为一帧，即一个发光周期可以包括非发光阶段和发光阶段。在非发光阶段，发光元件不发光；在发光阶段，发光元件发光。例如对于7T1C像素电路而言，非发光阶段可以为发光控制信号Emit为截止电平(如高电平)时的阶段，发光阶段可以为发光控制信号Emit为导通电平(如低电平)时的阶段。
结合图2和图3所示，刷新帧F1中驱动模块101的控制端存在刷新，即刷新帧F1中驱动模块101的控制端电位发生变化，如驱动模块101的控制端电位先变低后升高。保持帧F2中驱动模块101的控制端不刷新，从而可以降低功耗。刷新帧F1和保持帧F2均可以包括第一阶段t1和第二阶段t2，第一阶段t1位于第二阶段t2之前。第一阶段t1至少包括一个偏置阶段p，第二阶段t2可以包括发光元件的发光阶段f。
在偏置阶段p，第一偏置模块102开启(或称导通)，第一偏置信号传输至驱动模块101的第一端a或者第二端b。需要说明的是，在偏置阶段p，驱动模块101可以处于导通状态，因而无论是将第一偏置信号传输至驱动模块101的第一端a还是驱动模块101的第二端b，第一偏置信号最终均能够传输至驱动模块101的第二端b。需要说明的是，图2中仅以第一偏置模块102的第二端与驱动模块101的第二端b电连接为例进行示意，但是可以理解的是，第一偏置模块102的第二端也可以与驱动模块101的第一端a电连接。在一些具体的示例中，驱动模块101可以为薄膜晶体管(Thin Film Transistor，TFT)，驱动模块101的第一端a和第二端b中的一者可以为薄膜晶体管的源极，另一者可以为薄膜晶体管的漏极。
驱动模块101的控制端电位通常为负值，即小于0V。因此，在一些实施例中，第一偏置信号的电压值可以大于0V，也可以为负数，但需要大于或等于驱动模块101的控制端电位。
在第一偏置信号传输至驱动模块101的第二端b之后，直至发光阶段之前，驱动模块101会处于OBS状态，实现对驱动模块101的阈值电压Vth的调节。
结合图2和图3所示，为了便于说明，以低电平表示第一偏置模块102的开启。保持帧F2中的第一偏置模块102的开启时长可以大于刷新帧F1中的第一偏置模块102的开启时长。即，通过增加保持帧F2中的第一偏置模块102的开启时长，从而增加保持帧F2中驱动模块处于OBS状态的时间，改善保持帧F2中驱动模块处于OBS状态的时间与刷新帧F1中驱动模块处于OBS状态的时间之间的差异，进而可以改善保持帧F2中的驱动模块的阈值电压与刷新帧F1中的驱动模块的阈值电压的差异，使得刷新帧F1的亮度与保持帧F2的亮度差异变小，改善闪烁问题。
图4为本申请实施例提供的像素电路的另一种时序示意图。如图4所示，在本申请实施例中，保持帧F2中的第一偏置模块102的开启时长也可以与刷新帧F1中的第一偏置模块102的开启时长相等。但是，保持帧F2中的第一偏置模块101的开启起始时刻距离保持帧F2中的发光阶段的时间间隔T1可以大于刷新帧F1中的第一偏置模块101的开启起始时刻距离刷新帧F1中的发光阶段的时间间隔T2。在T1或者T2的这段时间内，驱动模块101均会保持OBS状态(即驱动模块101的第二端电位等于或大于驱动模块101的控制端电位)。
如此一来，通过增加保持帧F2中的第一偏置模块的开启起始时刻距离保持帧F2中的发光阶段的时间间隔，从而增加保持帧F2中驱动模块处于OBS状态的时间，改善保持帧F2中驱动模块处于OBS状态的时间与刷新帧F1中驱动模块处于OBS状态的时间之间的差异，进而可以改善保持帧F2中的驱动模块的阈值电压与刷新帧F1中的驱动模块的阈值电压的差异，使得刷新帧F1的亮度与保持帧F2的亮度差异变小，改善闪烁问题。
继续参见图2，根据本申请的一些实施例，可选地，第一偏置模块102的控制端可以与第一扫描信号端Scn1电连接，第一偏置模块102的第一端可以与第一偏置信号端V1电连接，第一偏置模块102的第二端可以与驱动模块101的第一端a或者第二端b电连接。第一偏置模块102可以在第一扫描信号端Scn1提供的第一扫描信号的控制下导通，将第一偏置信号端V1提供的第一偏置信号传输至驱动模块101的第一端a或者第二端b。如前所述，可选地，当驱动模块101可以为薄膜晶体管时，驱动模块101的第一端a和第二端b中的一者可以为薄膜晶体管的源极，另一者可以为薄膜晶体管的漏极。结合图2、图3或者图4所示，在一些具体的实施例中，在刷新帧F1和保持帧F2，偏置阶段p可以包括第一偏置阶段p1。在第一偏置阶段p1，第一偏置模块102开启，第一偏置信号传输至驱动模块101的第一端a或者第二端b，从而调节驱动模块101的阈值电压。具体而言，在第一偏置阶段p1，第一扫描信号端Scn1可以输出导通电平，第一偏置模块102响应于第一扫描信号端Scn1输出的导通电平而导通，第一偏置信号端V1提供的第一偏置信号通过导通的第一偏置模块102传输至驱动模块101的第一端a或者第二端b，从而使得驱动模块101处于OBS状态，实现对于驱动模块101的阈值电压的调节。
在一些具体的实施例中，保持帧F2中的第一偏置阶段p1的时长可以大于刷新帧F1中的第一偏置阶段p1的时长，和/或，保持帧F2中的第一偏置阶段p1距离保持帧F2中的发光阶段f的时间间隔可以大于刷新帧F1中的第一偏置阶段p1距离刷新帧F1中的发光阶段f的时间间隔。
如此一来，通过增加保持帧F2中的第一偏置阶段p1的时长，和/或，通过增加保持帧F2中的第一偏置阶段p1距离保持帧F2中的发光阶段的时间间隔，从而增加保持帧F2中驱动模块处于OBS状态的时间，改善保持帧F2中驱动模块处于OBS状态的时间与刷新帧F1中驱动模块处于OBS状态的时间之间的差异，进而可以改善保持帧F2中的驱动模块的阈值电压与刷新帧F1中的驱动模块的阈值电压的差异，使得刷新帧F1的亮度与保持帧F2的亮度差异变小，改善闪烁问题。
图5为本申请实施例提供的像素电路的又一种时序示意图。结合图2和图5所示，根据本申请的一些实施例，可选地，在刷新帧F1和保持帧F2，第一扫描信号均可以包括控制第一偏置模块102开启的脉冲k，即脉冲k可以称作开启脉冲。具体地，第一扫描信号可以包括按照时间顺序间隔排布的第1个至第M个脉冲k，记作k1～kM，M为正整数。其中，k1表示第1个脉冲k，kM表示第M个脉冲k。示例性地，M可以等于1，也可以大于或等于2，本申请实施例对此不作限定。
为了便于说明，将保持帧F2中第一扫描信号的第1个脉冲k1的开启时刻与保持帧F2中的发光阶段之间的时间间隔称作第一时间间隔T1’，将刷新帧F1中第一扫描信号的第1个脉冲k1的开启时刻与刷新帧F1中的发光阶段之间的时间间隔为第二时间间隔T2’。以第一扫描信号为低电平时，第一偏置模块开启(或称导通)为例，第一时间间隔T1’可以指的是保持帧F2中第一扫描信号的第1个脉冲k1的下降沿与保持帧F2中的发光阶段之间的时间间隔，第二时间间隔T2’可以指的是刷新帧F1中第一扫描信号的第1个脉冲k1的下降沿与刷新帧F1中的发光阶段之间的时间间隔。其中，第一时间间隔T1’大于第二时间间隔T2’。
如此一来，通过增加保持帧F2中第一扫描信号的第1个脉冲k1的开启时刻与保持帧F2中的发光阶段之间的时间间隔(即第一时间间隔T1’)，从而增加保持帧F2中驱动模块处于OBS状态的时间，改善保持帧F2中驱动模块处于OBS状态的时间与刷新帧F1中驱动模块处于OBS状态的时间之间的差异，进而可以改善保持帧F2中的驱动模块的阈值电压与刷新帧F1中的驱动模块的阈值电压的差异，使得刷新帧F1的亮度与保持帧F2的亮度差异变小，改善闪烁问题。
继续参见图5，根据本申请的一些实施例，可选地，保持帧F2中的脉冲k的宽度可以与刷新帧F1中的脉冲k的宽度相等。如前所述，脉冲k为开启脉冲，开启脉冲可以控制第一偏置模块102(中的TFT)开启的脉冲的宽度，宽度则理解为时长。同理，下文中脉冲的宽度也可以理解为时长，为了描述简洁，在下文中不再赘述。具体地，保持帧F2中的每个脉冲k的宽度可以与刷新帧F1中的每个脉冲k的宽度相等。例如保持帧F2中的每个脉冲k的宽度均为Δt，同样地，刷新帧F1中的每个脉冲k的宽度也可以为Δt。也就是说，在图5所示实施例中，保持帧F2中的第一偏置模块的开启时长可以与刷新帧F1中的第一偏置模块的开启时长相等。但是，由于第一时间间隔T1’大于第二时间间隔T2’，所以也可以增加保持帧F2中驱动模块处于OBS状态的时间，进而使得刷新帧F1的亮度与保持帧F2的亮度差异变小，改善闪烁问题。也就是说，保持帧F2中，更早的进入SCn1的开启阶段。这样，可以更早的开始对保持帧F2中驱动模块处于OBS状态的时间与刷新帧F1中驱动模块处于OBS状态的时间之间的差异(简称OBS时间差异)进行补偿。一方面，可以为补偿OBS时间差异留有足够的时间，另一方面可以避免保持帧F2中补充的脉冲k(即保持帧F2中增加的SCn1开启时间段)距离发光阶段f过近，影响帧中的其他时间段。
图6为本申请实施例提供的像素电路的又一种时序示意图。结合图2和图6所示，根据本申请的另一些实施例，可选地，在刷新帧F1和保持帧F2，第一扫描信号均可以包括控制第一偏置模块102开启的脉冲k，即脉冲k可以称作开启脉冲。其中，保持帧F2中第一扫描信号的脉冲k的数量可以与刷新帧F1中第一扫描信号的脉冲k的数量可以相等，也可以不等。在图6所示实施例中，保持帧F2中的至少一个脉冲k的宽度可以大于刷新帧F1中的任意一个脉冲k的宽度。示例性地，例如保持帧F2中第一扫描信号的第1个脉冲k1的宽度可以大于刷新帧F1中第一扫描信号的第1个脉冲k1的宽度。当然，也可以是保持帧F2中第一扫描信号的各个脉冲k的宽度均大于刷新帧F1中第一扫描信号的各个脉冲k的宽度。例如保持帧F2中的每个脉冲k的宽度均为Δt1，刷新帧F1中的每个脉冲k的宽度均为Δt2，Δt1＞Δt2。
如此一来，可以使得保持帧F2中的第一偏置模块的开启时长大于刷新帧F1中的第一偏置模块的开启时长。即，通过增加保持帧F2中的第一偏置模块的开启时长，从而增加保持帧F2中驱动模块处于OBS状态的时间，改善保持帧F2中驱动模块处于OBS状态的时间与刷新帧F1中驱动模块处于OBS状态的时间之间的差异，进而可以改善保持帧F2中的驱动模块的阈值电压与刷新帧F1中的驱动模块的阈值电压的差异，使得刷新帧F1的亮度与保持帧F2的亮度差异变小，改善闪烁问题。
图7为本申请实施例提供的像素电路的又一种时序示意图。结合图2和图7所示，根据本申请的又一些实施例，可选地，在刷新帧F1，第一扫描信号可以包括控制第一偏置模块102开启的N1个脉冲k，N1个脉冲k可以按照时间顺序间隔排布，记作k1～kN1，N1为正整数。其中，k1表示第1个脉冲k，kN1表示第N1个脉冲k。在保持帧F2，第一扫描信号可以包括控制第一偏置模块开启102的N2个脉冲k，N2个脉冲k可以按照时间顺序间隔排布，记作k1～kN2，N2＞N1且N2为正整数。其中，k1表示第1个脉冲k，kN2表示第N2个脉冲k。
也就是说，保持帧F2中第一扫描信号的脉冲k的数量可以大于刷新帧F1中第一扫描信号的脉冲k的数量。举例而言，例如在一些具体的示例中，保持帧F2中第一扫描信号的脉冲k的数量为3个，刷新帧F1中第一扫描信号的脉冲k的数量为2个。
由于保持帧F2中第一扫描信号的脉冲k的数量大于刷新帧F1中第一扫描信号的脉冲k的数量，所以可以使得保持帧F2中的第一偏置模块的开启时长大于刷新帧F1中的第一偏置模块的开启时长。这样一来，通过增加保持帧F2中的第一偏置模块的开启时长，从而增加保持帧F2中驱动模块处于OBS状态的时间，改善保持帧F2中驱动模块处于OBS状态的时间与刷新帧F1中驱动模块处于OBS状态的时间之间的差异，进而可以改善保持帧F2中的驱动模块的阈值电压与刷新帧F1中的驱动模块的阈值电压的差异，使得刷新帧F1的亮度与保持帧F2的亮度差异变小，改善闪烁问题。
需要说明的是，在图7所示实施例中，保持帧F2中的脉冲k的宽度可以与刷新帧F1中的脉冲k的宽度相等，当然保持帧F2中的脉冲k的宽度也可以与刷新帧F1中的脉冲k的宽度不等，如保持帧F2中的脉冲k的宽度可以大于刷新帧F1中的脉冲k的宽度，本申请实施例对此不作限定。
继续参见图7，在一些具体的实施例中，可选地，为了便于说明，将保持帧F2中第一扫描信号的第1个脉冲k1的开启时刻与保持帧F2中的发光阶段之间的时间间隔称作第一时间间隔T1’，将刷新帧F1中第一扫描信号的第1个脉冲k1的开启时刻与刷新帧F1中的发光阶段之间的时间间隔为第二时间间隔T2’。以第一扫描信号为低电平时，第一偏置模块开启(或称导通)为例，第一时间间隔T1’可以指的是保持帧F2中第一扫描信号的第1个脉冲k1的下降沿与保持帧F2中的发光阶段之间的时间间隔，第二时间间隔T2’可以指的是刷新帧F1中第一扫描信号的第1个脉冲k1的下降沿与刷新帧F1中的发光阶段之间的时间间隔。其中，第一时间间隔T1’大于第二时间间隔T2’。
如此一来，不仅可以满足保持帧F2中的第一偏置模块的开启时长大于刷新帧F1中的第一偏置模块的开启时长，而且第一时间间隔T1’大于第二时间间隔T2’，即在增加保持帧F2中的第一偏置模块的开启时长的同时，增加保持帧F2中第一扫描信号的第1个脉冲k1的开启时刻与保持帧F2中的发光阶段之间的时间间隔(即第一时间间隔T1’)，通过两种方式的叠加增加保持帧F2中驱动模块处于OBS状态的时间，能够较好地改善保持帧F2中驱动模块处于OBS状态的时间与刷新帧F1中驱动模块处于OBS状态的时间之间的差异，进而可以较好地改善保持帧F2中的驱动模块的阈值电压与刷新帧F1中的驱动模块的阈值电压的差异，使得刷新帧F1的亮度与保持帧F2的亮度差异变小，改善闪烁问题。
图8为本申请实施例提供的像素电路的又一种时序示意图。结合图2和图8所示，根据本申请的一些实施例，可选地，刷新帧F1的第一阶段t1还可以包括数据写入阶段t81。在数据写入阶段t81，数据信号可以写入驱动模块101，驱动模块101的控制端电位发生变化。数据信号的电压值大小可以影响驱动模块101中流过的驱动电流的大小，进而影响发光元件D的亮度。因而，通过控制数据信号的电压值大小，可以控制发光元件D的亮度大小。
图9为本申请实施例提供的像素电路的另一种电路示意图。结合图8和图9所示，根据本申请的一些实施例，可选地，像素电路10还可以包括数据写入模块103，数据写入模块103的控制端与第二扫描信号端Scn2电连接，数据写入模块103的第一端与数据信号端data电连接，数据写入模块103的第二端与驱动模块101的第一端a或者第二端b电连接。如前所述，在一些具体的示例中，当驱动模块101可以为薄膜晶体管时，驱动模块101的第一端a和第二端b中的一者可以为薄膜晶体管的源极，另一者可以为薄膜晶体管的漏极。类似地，数据写入模块103也可以为晶体管，数据写入模块103的控制端可以为晶体管的栅极，数据写入模块103的第一端和第二端中的一者可以为晶体管的源极，另一者可以为晶体管的漏极。
需要说明的是，与图2类似的，图8中仅以数据写入模块103的第二端与驱动模块101的第一端a电连接为例进行示意，但是可以理解的是，数据写入模块103的第二端也可以与驱动模块101的第二端b电连接。
在数据写入阶段t81，数据写入模块103可以在第二扫描信号端Scn2提供的第二扫描信号的控制下导通，数据写入模块103用于将数据信号端data提供的数据信号传输至驱动模块101的第一端a或者第二端b。具体而言，在数据写入阶段t81，第二扫描信号端Scn2可以输出导通电平(如低电平)，数据写入模块103响应于第二扫描信号端Scn2输出的导通电平而导通，数据信号端data提供的数据信号通过导通的数据写入模块103传输至驱动模块101的第一端a或者第二端b。例如，驱动模块101的第二端b可以与驱动模块101的控制端连通，因而数据信号可以传输至驱动模块101的控制端，从而实现对于驱动模块101的开关程度的控制。
经本申请的发明人进一步研究发现，在数据信号写入到驱动模块101之后，驱动模块101的状态还不是太稳定，驱动模块的阈值电压Vth仍会有一定程度的变化，因此会引起驱动模块的阈值电压Vth在发光阶段的初期不稳定，导致发光阶段的初期发光亮度发生变化。
有鉴于此，本申请考虑在数据写入阶段与发光阶段之间再增设第二偏置阶段，再次对于驱动模块的阈值电压Vth进行调节，以使驱动模块101的特性曲线尽快恢复到数据信号写入时所对应的正常阈值电压，避免发光阶段初期发光亮度的变化。
具体而言，至少刷新帧F1的偏置阶段p还可以包括第二偏置阶段p2，第二偏置阶段p2位于数据写入阶段t81与发光阶段f之间。需要说明的是，在一些示例中，可以仅刷新帧F1包括第二偏置阶段p2。在另一些示例中，保持帧F2也可以包括第二偏置阶段p2，本申请实施例对此不作限定。
结合图8和图9所示，在第二偏置阶段p2，第一偏置模块102开启，第一偏置信号传输至驱动模块101的第一端a或者第二端b，从而通过第一偏置信号再次对于驱动模块的阈值电压Vth进行调节，使得驱动模块101的特性曲线尽快恢复到数据信号写入时所对应的正常阈值电压，有效避免发光阶段初期发光亮度的变化。
图10为本申请实施例提供的像素电路的又一种电路示意图。如图10所示，根据本申请的一些实施例，可选地，第一偏置模块102可以复用数据写入模块103，第一扫描信号端Scn1复用第二扫描信号端Scn2，第一偏置信号端V1复用数据信号端data。
具体而言，在第一偏置阶段p1，数据写入模块103响应于第二扫描信号端Scn2输出的导通电平而导通，数据信号端data提供的第一偏置信号通过导通的数据写入模块103传输至驱动模块101的第一端a或者第二端b，从而使得驱动模块101处于OBS状态，实现对于驱动模块101的阈值电压的调节。在数据写入阶段t81，数据写入模块103响应于第二扫描信号端Scn2输出的导通电平而导通，数据信号端data提供的数据信号通过导通的数据写入模块103传输至驱动模块101的第一端a或者第二端b。
需要说明的是，第一偏置信号的电压值可以与数据信号的电压值相同，也可以不同，本申请实施例对此不作限定。
图11为本申请实施例提供的像素电路的又一种时序示意图。如图11所示，保持帧F2中的第一偏置阶段p1的数据写入模块103的开启时长可以大于与刷新帧F1中的第一偏置阶段p1的数据写入模块103的开启时长。和/或，保持帧F2中的数据写入模块103的开启起始时刻距离保持帧F2中的发光阶段的时间间隔T1可以大于刷新帧F1中的数据写入模块103的开启起始时刻距离刷新帧F1中的发光阶段的时间间隔T2。
如此一来，通过增加保持帧F2中的第一偏置阶段p1的数据写入模块103的开启时长，和/或，通过增加保持帧F2中的数据写入模块103的开启起始时刻距离保持帧F2中的发光阶段的时间间隔，从而增加保持帧F2中驱动模块处于OBS状态的时间，改善保持帧F2中驱动模块处于OBS状态的时间与刷新帧F1中驱动模块处于OBS状态的时间之间的差异，进而可以改善保持帧F2中的驱动模块的阈值电压与刷新帧F1中的驱动模块的阈值电压的差异，使得刷新帧F1的亮度与保持帧F2的亮度差异变小，改善闪烁问题。
图12为本申请实施例提供的像素电路的又一种时序示意图。结合图9和图12所示，根据本申请的另一些实施例，可选地，第一偏置模块102也可以不复用数据写入模块103，即像素电路10中同时包括第一偏置模块102和数据写入模块103。保持帧F2还可以包括数据写入模块开启阶段t91，在保持帧F2，数据写入模块开启阶段t91位于发光阶段f之前。在数据写入模块开启阶段t91，第二扫描信号端Scn2可以输出导通电平(如低电平)，数据写入模块103响应于第二扫描信号端Scn2输出的导通电平而导通，数据信号端data提供的数据信号通过导通的数据写入模块103传输至驱动模块101的第一端a或者第二端b。在数据写入模块开启阶段t91，驱动模块101的第二端b与驱动模块101的控制端(即与第一节点N1连接的一端)之间不连通，因而数据信号不会传输至驱动模块101的控制端，驱动模块101的控制端电位不会刷新。
在保持帧F2中，数据写入模块开启阶段t91可以位于第一偏置阶段p1之后或者数据写入模块开启阶段t91的开启时刻与第一偏置阶段p1的开启时刻相同。也就是说，在第一偏置阶段p1，可以是仅第一偏置模块102开启，通过第一偏置信号使得驱动模块101处于OBS状态，实现对驱动模块101的阈值电压Vth的调节。也可以是在第一偏置阶段p1，第一偏置模块102和数据写入模块103均开启，通过第一偏置信号和数据信号共同作用使得驱动模块101处于OBS状态，实现对驱动模块101的阈值电压Vth的调节。
继续参见图12，根据本申请的一些实施例，可选地，在刷新帧F1中，数据写入阶段t81可以位于第一偏置阶段p1之后。
由于第一偏置信号和数据信号均写入驱动模块101的第一端或者第二端，所以将数据写入阶段t81设置于第一偏置阶段p1之后，可以避免在数据信号写入时，第一偏置信号对数据信号的写入造成干扰，即保证驱动模块101写入准确的数据信号。
此外，无论是刷新帧F1，还是保持帧F2，第一偏置信号中的开启脉冲k均在数据写入模块开启之前。这样，第一偏置信号能保持频率稳定，容易通过驱动IC实现。
如图12所示，保持帧F2中的至少一个脉冲k的宽度可以大于刷新帧F1中的任意一个脉冲k的宽度，从而增加保持帧F2中驱动模块处于OBS状态的时间，改善保持帧F2中驱动模块处于OBS状态的时间与刷新帧F1中驱动模块处于OBS状态的时间之间的差异。但是，也可以通过上述的增加保持帧F2中的脉冲k的数量和/或增大第一时间间隔T1’的方式，增加保持帧F2中驱动模块处于OBS状态的时间，本申请实施例不限于此。图13为本申请实施例提供的像素电路的又一种电路示意图。如图13所示，根据本申请的一些实施例，可选地，驱动模块101的控制端可以与第一节点N1电连接，驱动模块101的第一端a可以与第二节点N2电连接，驱动模块101的第二端b可以与第三节点N3电连接。
像素电路10还可以包括阈值补偿模块104，阈值补偿模块104的控制端与第三扫描信号端Scn3电连接，阈值补偿模块104的第一端与第一节点N1电连接，阈值补偿模块104的第二端与第三节点N3电连接，阈值补偿模块104可以在第三扫描信号端Scn3提供的第三扫描信号的控制下导通，用于连通驱动模块101的控制端与驱动模块101的第二端。例如，在数据写入阶段，阈值补偿模块104可以导通，以连通驱动模块101的控制端与驱动模块101的第二端，从而配合数据写入模块103实现对于驱动模块101的阈值电压的补偿。
像素电路10还可以包括第一复位模块105，第一复位模块105的控制端与第四扫描信号端Scn4电连接，第一复位模块105的第一端与第一初始化信号端Vref1电连接，第一复位模块105的第二端与第一节点N1电连接。第一复位模块105可以在第四扫描信号端Scn4提供的第四扫描信号的控制下导通，将第一初始化信号端Vref1提供的第一初始化信号传输至第一节点N1，以对第一节点N1进行复位。
在本申请实施例中，除了上述通过增加保持帧中第一偏置模块的开启时长，和/或，通过增加保持帧中的第一偏置模块的开启起始时刻距离保持帧中的发光阶段的时间间隔的方式之外，还可以通过使得刷新帧中的第一偏置模块的开启阶段至少部分与刷新帧中的其他偏置阶段交叠，以减小刷新帧中驱动模块处于导通-偏置状态的时间，进而改善保持帧中的驱动模块的阈值电压与刷新帧中的驱动模块的阈值电压的差异，改善闪烁问题，具体如图14所示。
图14为本申请实施例提供的像素电路的又一种时序示意图。结合图13和图14所示，刷新帧F1的偏置阶段p还可以包括第三偏置阶段p3，第三偏置阶段p3可以与第一偏置阶段p1至少部分重合。在第三偏置阶段p3，阈值补偿模块104在第三扫描信号端Scn3提供的第三扫描信号的控制下导通，第一复位模块105在第四扫描信号端Scn4提供的第四扫描信号的控制下导通，第一初始化信号端Vref1输出的第二偏置信号传输至驱动模块101的控制端和驱动模块101的第二端。与第一偏置信号类似的，第二偏置信号可以用于调节驱动模块101的偏置状态，即可以使得驱动模块101处于OBS状态，实现对驱动模块101的阈值电压Vth的调节。
与此同时，由于第三偏置阶段p3与第一偏置阶段p1至少部分重合，所以在第三偏置阶段p3中的与第一偏置阶段p1重合的部分阶段，第一偏置模块102也会开启，第一偏置信号传输至驱动模块101的第一端或者第二端。
如此一来，在第三偏置阶段p3，由于阈值补偿模块104导通，连通驱动模块101的控制端与驱动模块101的第二端，所以可以使得驱动模块101的第二端电位等于驱动模块101的控制端电位。在第一偏置信号和第二偏置信号的共同作用下，驱动模块101处于OBS状态，从而实现对驱动模块101的阈值电压Vth的调节。对于不同的像素电路而言，第二偏置信号的电压值的大小可以不同。因此，可以根据驱动模块101的阈值电压的偏移程度，匹配对应电压值的第二偏置信号，从而实现驱动模块101的阈值电压的精准化调节。
本申请实施例通过在保持帧F2增加第一偏置阶段p1，增加了保持帧中驱动模块处于OBS状态的时间，能够较好地改善保持帧中驱动模块处于OBS状态的时间与刷新帧中驱动模块处于OBS状态的时间之间的差异，进而改善闪烁问题。但是，本申请的发明人考虑到仅保持帧F2增加第一偏置阶段p1的话，势必会造成Scn1信号在刷新帧F1与保持帧F2之间的差异，增加Scn1信号的复杂性，不便于驱动IC的调节输出。因此，在保持帧F2增加第一偏置阶段p1的基础上，又在刷新帧F1增加第一偏置阶段p1，从而使得Scn1信号在刷新帧F1和保持帧F2保持频率稳定，减少Scn1信号的复杂性，便于驱动IC实现。进一步地，通过使得刷新帧F1中第一偏置阶段p1与第三偏置阶段p3交叠，即第三偏置阶段p3覆盖第一偏置阶段p1，可以使得即便刷新帧F1中增加了第一偏置阶段p1，但是由于第一偏置阶段p1与第三偏置阶段p3交叠，所以也不会额外增加刷新帧F1中驱动模块处于OBS状态的时间，即减小刷新帧中驱动模块处于OBS状态的时间，有利于缩小保持帧中驱动模块处于OBS状态的时间与刷新帧中驱动模块处于OBS状态的时间之间的差异。而且，由于在第一偏置阶段p1与第三偏置阶段p3交叠的阶段，第一偏置模块102、阈值补偿模块104和第一复位模块105均导通，在第一偏置信号和第二偏置信号的共同作用下，实现对驱动模块101的阈值电压Vth的调节，具有较好的调节效果。
此外，由于保持帧F2和刷新帧F1的之间的OBS时间差异就在于刷新帧F1比保持帧F2多第三偏置阶段p3，通过这样的设计可以保证保持帧F2的第一偏置阶段p1在保持帧F2中的时间位置与刷新帧F1中第三偏置阶段p3(即Scn3的导通电平与Scn4的导通电平交叠阶段)的时间位置一致，减小保持帧F2和刷新帧F1的之间的OBS时间差异。
可选地，保持帧F2中的第一偏置模块102的开启阶段至少部分不与该保持帧F2中的其他偏置阶段交叠。
当然在本申请的其他可选实施例中，保持帧F2中的第一偏置模块102的开启阶段虽然至少部分与该保持帧F2中的其他偏置阶段交叠；但是交叠的时间长度小于刷新帧F1中的第一偏置模块102的开启阶段与该刷新帧F1中的其他偏置阶段交叠的时间长度。也就是说，保持帧F2中第一偏置模块102的独立作用在驱动模块的有效的偏置信号的时间长度大于刷新帧F1。
可选地，上述其他偏置阶段的偏置信号也为第一偏置模块接入像素电路的节点。或者上述其他偏置阶段所要针对偏置或作用电路中的另外的模的块与第一偏置模块要针对偏置的模块至少部分一致。
结合图13和图14所示，根据本申请的一些实施例，可选地，刷新帧F1的第一阶段t1还可以包括初始化阶段t41，初始化阶段t41可以位于数据写入阶段t81之前。在初始化阶段t41，阈值补偿模块104在第三扫描信号端Scn3提供的第三扫描信号的控制下截止，第一复位模块105在第四扫描信号端Scn4提供的第四扫描信号的控制下导通，第一初始化信号端Vref1输出的第一初始化信号传输至驱动模块101的控制端(即第一节点N1)，从而实现对于第一节点N1的复位。其中，第一初始化信号的电压值可以与第二偏置信号的电压值相同，也可以不同，本申请实施例对比不作限定。
图15为本申请实施例提供的像素电路的又一种时序示意图。结合图13和图15所示，与图14所示实施例不同的是，第三偏置阶段p3可以位于第一偏置阶段p1之前。
在第三偏置阶段p3，阈值补偿模块104在第三扫描信号端Scn3提供的第三扫描信号的控制下导通，第一复位模块105在第四扫描信号端Scn4提供的第四扫描信号的控制下导通，第一初始化信号端Vref1输出的第二偏置信号传输至驱动模块101的控制端和驱动模块101的第二端。与第一偏置信号类似的，第二偏置信号可以用于调节驱动模块101的偏置状态，即可以使得驱动模块101处于OBS状态，实现对驱动模块101的阈值电压Vth的调节。
如此一来，在第二偏置信号的作用下，驱动模块101处于OBS状态，从而实现对驱动模块101的阈值电压Vth的调节。对于不同的像素电路而言，第二偏置信号的电压值的大小可以不同。因此，可以根据驱动模块101的阈值电压的偏移程度，匹配对应电压值的第二偏置信号，从而实现驱动模块101的阈值电压的精准化调节。
如图15所示，保持帧F2中的第一偏置模块的开启起始时刻距离保持帧F2中的发光阶段的时间间隔T1可以大于刷新帧F1中的第一偏置模块的开启起始时刻距离刷新帧F1中的发光阶段的时间间隔T2，从而增加保持帧F2中驱动模块处于OBS状态的时间，改善保持帧F2中驱动模块处于OBS状态的时间与刷新帧F1中驱动模块处于OBS状态的时间之间的差异。但是，也可以通过上述的增加保持帧F2中的脉冲k的数量和/或宽度的方式，增加保持帧F2中驱动模块处于OBS状态的时间，本申请实施例不限于此。同理，下图中图17、图19、图21、图24、图29和图31等也以时间间隔T1大于时间间隔T2为例进行示意。为了描述简洁，在下文中不再赘述。
图16为本申请实施例提供的像素电路的又一种电路示意图。如图16所示，与图13所示实施例不同的是，根据本申请的另一些实施例，可选地，第一复位模块105的第二端可以与第三节点N3电连接。
具体而言，阈值补偿模块104的控制端与第三扫描信号端Scn3电连接，阈值补偿模块104的第一端与第一节点N1电连接，阈值补偿模块104的第二端与第三节点N3电连接，阈值补偿模块104可以在第三扫描信号端Scn3提供的第三扫描信号的控制下导通，用于连通驱动模块101的控制端与驱动模块101的第二端。第一复位模块105的控制端与第四扫描信号端Scn4电连接，第一复位模块105的第一端与第一初始化信号端Vref1电连接，第一复位模块105的第二端与第三节点N3电连接。
图17为本申请实施例提供的像素电路的又一种时序示意图。结合图16和图17所示，根据本申请的一些实施例，可选地，刷新帧F1的第一阶段t1还可以包括初始化阶段t41，初始化阶段t41可以位于数据写入阶段t81之前。以第三扫描信号端Scn3输出高电平时阈值补偿模块104导通，第四扫描信号端Scn4输出低电平时第一复位模块105导通为例，在初始化阶段t41，阈值补偿模块104在第三扫描信号端Scn3提供的第三扫描信号的控制下导通，第一复位模块105在第四扫描信号端Scn4提供的第四扫描信号的控制下导通，第一初始化信号端Vref1输出的第一初始化信号依次通过导通的第一复位模块105和阈值补偿模块104传输至驱动模块101的控制端(即第一节点N1)，从而实现对于第一节点N1的复位。其中，第一初始化信号的电压值可以与第二偏置信号的电压值相同，也可以不同，本申请实施例对比不作限定。
在第三偏置阶段p3，阈值补偿模块104在第三扫描信号端Scn3提供的第三扫描信号的控制下导通，第一复位模块105在第四扫描信号端Scn4提供的第四扫描信号的控制下导通，第一初始化信号端Vref1输出的第二偏置信号传输至驱动模块101的控制端和驱动模块101的第二端，使得驱动模块101处于OBS状态，实现对驱动模块101的阈值电压Vth的调节。
需要说明的是，在一些实施例中，在刷新帧F1中，初始化阶段t41和第三偏置阶段p3可以重合，即可以将初始化阶段t41和第三偏置阶段p3看作是同一个阶段。因此，可以在实现对于第一节点N1进行复位的同时，使得驱动模块101处于OBS状态，实现对驱动模块101的阈值电压Vth的调节。
图18为本申请实施例提供的像素电路的又一种电路示意图。如图18所示，根据本申请的一些实施例，可选地，第一偏置模块102可以复用第一复位模块105。第一复位模块105的控制端与第四扫描信号端Scn4电连接，第一复位模块105的第一端与第一初始化信号端Vref1电连接，第一复位模块105的第二端与第三节点N3电连接。图19为本申请实施例提供的像素电路的又一种时序示意图。结合图18和图19所示，在第一偏置阶段p1，第一复位模块105开启，第一初始化信号端Vref1输出的第一偏置信号传输至驱动模块101的第二端。
具体而言，以第四扫描信号端Scn4输出低电平时第一复位模块105导通为例，在第一偏置阶段p1，第一复位模块105在第四扫描信号端Scn4提供的第四扫描信号的控制下导通，第一初始化信号端Vref1输出的第一偏置信号传输至驱动模块101的控制端和驱动模块101的第二端，使得驱动模块101处于OBS状态，实现对驱动模块101的阈值电压Vth的调节。
以第三扫描信号端Scn3输出高电平时阈值补偿模块104导通，第四扫描信号端Scn4输出低电平时第一复位模块105导通为例，在刷新帧F1的初始化阶段t41，阈值补偿模块104在第三扫描信号端Scn3提供的第三扫描信号的控制下导通，第一复位模块105在第四扫描信号端Scn4提供的第四扫描信号的控制下导通，第一初始化信号端Vref1输出的第一初始化信号依次通过导通的第一复位模块105和阈值补偿模块104传输至驱动模块101的控制端(即第一节点N1)，从而实现对于第一节点N1的复位。其中，第一初始化信号的电压值可以与第一偏置信号的电压值相同，也可以不同，本申请实施例对比不作限定。
如此一来，由于第一偏置模块102复用第一复位模块105，所以可以减少像素电路中电子器件的数量，有利于节省布线空间，降低生产成本。
图20为本申请实施例提供的像素电路的又一种电路示意图。如图20所示，根据本申请的一些实施例，可选地，像素电路10还可以包括第二偏置模块106，第二偏置模块106的控制端可以与第五扫描信号端Scn5电连接，第二偏置模块106的第一端与第二偏置信号端V2电连接，第二偏置模块106的第二端与驱动模块101的第一端或者第二端电连接。
图21为本申请实施例提供的像素电路的又一种时序示意图。结合图20和图21所示，在刷新帧F1，数据写入阶段t81可以与第一偏置阶段p1重合，第三偏置阶段p3可以位于第一偏置阶段p1之前。在第三偏置阶段p3，第二偏置模块106在第五扫描信号端Scn5提供的第五扫描信号的控制下导通，第二偏置信号端V2输出的第二偏置信号传输至驱动模块101的第一端或者第二端，使得驱动模块101处于OBS状态，实现对驱动模块101的阈值电压Vth的调节。
如此一来，在数据写入阶段t81之前，通过第二偏置信号对驱动模块101的阈值电压Vth进行调节，使得驱动模块的Id-Vg曲线偏移程度减小，进而保证显示面板的显示均一性，提高切换画面时首帧的亮度。
继续结合图20和图21所示，根据本申请的一些实施例，可选地，保持帧F2中的第一偏置模块102的开启起始时刻距离保持帧F2中的发光阶段f的时间间隔T3可以与刷新帧F1中的第二偏置模块106的开启起始时刻距离刷新帧F1中的发光阶段f的时间间隔T4相等。
如此一来，由于时间间隔T3与时间间隔T4相等，所以可以使得保持帧F2中驱动模块处于OBS状态的时间与刷新帧F1中驱动模块处于OBS状态的时间相等，进而保持帧F2中的驱动模块的阈值电压与刷新帧F1中的驱动模块的阈值电压之间几乎无差异，使得刷新帧F1的亮度与保持帧F2的亮度之间的差异很小，较好的改善闪烁问题。
图22为本申请实施例提供的像素电路的又一种时序示意图。结合图20和图22所示，根据本申请的另一实施例，可选地，在第三偏置阶段p3，阈值补偿模块104和第一复位模块105也可以导通。具体而言，在第三偏置阶段p3，阈值补偿模块104在第三扫描信号端Scn3提供的第三扫描信号的控制下导通，第一复位模块105在第四扫描信号端Scn4提供的第四扫描信号的控制下导通，第二偏置模块106在第五扫描信号端Scn5提供的第五扫描信号的控制下导通，第一初始化信号端Vref1输出的第二偏置信号传输至驱动模块101的控制端和驱动模块101的第二端，第二偏置信号端V2输出的第三偏置信号传输至驱动模块101的第一端或者第二端。与第一偏置信号和第二偏置信号类似的，第三偏置信号可以用于调节驱动模块101的偏置状态，即可以使得驱动模块101处于OBS状态，实现对驱动模块101的阈值电压Vth的调节。
如此一来，在第二偏置信号和第三偏置信号的共同作用下，驱动模块101处于OBS状态，从而实现对驱动模块101的阈值电压Vth的调节。
图23为本申请实施例提供的像素电路的又一种电路示意图。如图23所示，根据本申请的一些实施例，可选地，像素电路10还可以包括第一发光控制模块107，第一发光控制模块107的控制端与发光控制信号线EM电连接，第一发光控制模块107的第一端与驱动模块101的第二端电连接，第一发光控制模块107的第二端与发光元件D的第一极电连接。其中，发光元件D可以包括第一极和第二极，发光元件D的第一极可以为发光元件D的阳极，发光元件D的第二极可以为发光元件D的阴极。
像素电路10还可以包括第二复位模块108，第二复位模块108的控制端与第六扫描信号线Scn6电连接，第二复位模块108的第一端与第二初始化信号端Vref2电连接，第二复位模块108的第二端与发光元件D的第一极电连接。
图24为本申请实施例提供的像素电路的又一种时序示意图。结合图23和图24所示，在刷新帧F1，数据写入阶段t81可以与第一偏置阶段p1重合，第三偏置阶段p3可以位于第一偏置阶段p1之前。在第三偏置阶段p3，第一发光控制模块107在发光控制信号端EM提供的发光控制信号的控制下导通，第二复位模块108在第六扫描信号端Scn6提供的第六扫描信号的控制下导通，第二初始化信号端Vref2输出的第二偏置信号传输至驱动模块101的第二端，从而使得驱动模块101处于OBS状态，实现对驱动模块101的阈值电压Vth的调节。
第二复位模块108还可以在发光阶段f之前的任意阶段(如数据写入阶段)，在第六扫描信号端Scn6提供的第六扫描信号的控制下导通，将第二初始化信号端Vref2输出的第二初始化信号传输至发光元件D的第一极，从而对于发光元件D的第一极进行复位。其中，第二初始化信号的电压值与第二偏置信号的电压值可以相同，也可以不同。
如此一来，通过复用第二复位模块108来对驱动模块101的阈值电压Vth的调节，可以减少像素电路中电子器件的数量，有利于节省布线空间，降低生产成本。
在本申请实施例中，像素电路可以应用于显示面板中，显示面板的一个画面刷新周期H可以包括多帧。例如，在显示面板以较低刷新率显示画面时，一个画面刷新周期H可以包括一个刷新帧F1和至少两个保持帧F2。其中，一个画面刷新周期H中保持帧F2的数量可以根据实际情况灵活调整，本申请实施例对此不作限定。
图25为本申请实施例提供的像素电路的又一种时序示意图。如图25所示，根据本申请的一些实施例，可选地，以第一偏置模块102在低电平时开启为例，同一个画面刷新周期H中，第i个保持帧F2中的第一偏置模块的开启时长可以等于第i+1个保持帧F2中的第一偏置模块的开启时长，i为正整数。和/或，同一个画面刷新周期H中，第i个保持帧F2中的第一偏置模块的开启起始时刻距离第i个保持帧F2中的发光阶段的时间间隔T1可以等于第i+1个保持帧F2中的第一偏置模块的开启起始时刻距离第i+1个保持帧F2中的发光阶段的时间间隔T1。
如此一来，可以使得同一个画面刷新周期中的多个保持帧F2中驱动模块处于OBS状态的时间相同或相近，进而使得同一个画面刷新周期中的多个保持帧F2中的驱动模块的阈值电压相同或相近，使得同一个画面刷新周期中的多个保持帧F2的亮度相同或相近，进一步改善不同保持帧F2之间的亮度闪烁问题。
图26为本申请实施例提供的像素电路的又一种时序示意图。如图26所示，在一些具体的实施例中，第i个保持帧F2中的第一偏置模块的开启时长等于第i+1个保持帧F2中的第一偏置模块的开启时长，具体可以包括：
第i个保持帧F2中的第一扫描信号的脉冲数量与第i+1个保持帧F2中的第一扫描信号的脉冲数量相等。具体地，第i个保持帧F2中第一扫描信号的脉冲k的数量可以大于刷新帧F1中第一扫描信号的脉冲k的数量，第i+1个保持帧F2中第一扫描信号的脉冲k的数量可以大于刷新帧F1中第一扫描信号的脉冲k的数量，第i个保持帧F2中第一扫描信号的脉冲k的数量可以等于第i+1个保持帧F2中第一扫描信号的脉冲k的数量。
图27为本申请实施例提供的像素电路的又一种时序示意图。如图26所示，在一些具体的实施例中，第i个保持帧F2中的第一偏置模块的开启时长等于第i+1个保持帧F2中的第一偏置模块的开启时长，具体可以包括：
第i个保持帧F2中的第一扫描信号的脉冲的宽度与第i+1个保持帧F2中的第一扫描信号的脉冲的宽度相等。例如，第i个保持帧F2和第i+1个保持帧F2中的每个脉冲k的宽度均为Δt1，刷新帧F1中的每个脉冲k的宽度均为Δt2，Δt1＞Δt2。
如此一来，可以使得保持帧F2中的第一偏置模块的开启时长大于刷新帧F1中的第一偏置模块的开启时长，改善保持帧F2中驱动模块处于OBS状态的时间与刷新帧F1中驱动模块处于OBS状态的时间之间的差异，进而可以改善保持帧F2中的驱动模块的阈值电压与刷新帧F1中的驱动模块的阈值电压的差异，使得刷新帧F1的亮度与保持帧F2的亮度差异变小，改善闪烁问题。同时，可以使得同一个画面刷新周期中的多个保持帧F2中驱动模块处于OBS状态的时间相同或相近，进而使得同一个画面刷新周期中的多个保持帧F2中的驱动模块的阈值电压相同或相近，使得同一个画面刷新周期中的多个保持帧F2的亮度相同或相近，进一步改善不同保持帧F2之间的亮度闪烁问题。
为了便于理解，下面结合一些具体的应用实施例对于本申请实施例的像素电路进行举例说明。
图28为本申请实施例提供的像素电路的又一种电路示意图。如图28所示，在一些具体的实施例中，可选地，像素电路10可以为7T1C像素电路，即包括7个晶体管和1个存储电容的像素电路。第一偏置模块可以复用数据写入模块。具体而言，像素电路10可以包括驱动模块101、数据写入模块103、阈值补偿模块104、第一复位模块105、第一发光控制模块107、第二复位模块108、第二发光控制模块109和存储模块110。
驱动模块101的控制端可以与第一节点N1电连接，驱动模块101的第一端可以与第二节点N2电连接，驱动模块101的第二端可以与第三节点N3电连接。
数据写入模块103的控制端与第二扫描信号端Scn2电连接，数据写入模块103的第一端与数据信号端data电连接，数据写入模块103的第二端与驱动模块101的第一端或者第二端电连接。
阈值补偿模块104的控制端与第三扫描信号端Scn3电连接，阈值补偿模块104的第一端与第一节点N1电连接，阈值补偿模块104的第二端与第三节点N3电连接。
第一复位模块105的控制端与第四扫描信号端Scn4电连接，第一复位模块105的第一端与第一初始化信号端Vref1电连接，第一复位模块105的第二端与第一节点N1电连接。
第一发光控制模块107的控制端与发光控制信号线EM电连接，第一发光控制模块107的第一端与驱动模块101的第二端电连接，第一发光控制模块107的第二端与发光元件D的第一极电连接。
第二复位模块108的控制端与第六扫描信号线Scn6电连接，第二复位模块108的第一端与第二初始化信号端Vref2电连接，第二复位模块108的第二端与发光元件D的第一极电连接。
第二发光控制模块109的控制端与发光控制信号线EM电连接，第二发光控制模块109的第一端与第一电源信号端PVDD电连接，第二发光控制模块109的第二端与第二节点N2电连接。
存储模块110的第一端与第一电源信号端PVDD电连接，存储模块110的第二端与第一节点N1电连接。
在一些实施例中，第二扫描信号端Scn2和第六扫描信号线Scn6可以复用。
图29为本申请实施例提供的像素电路的又一种时序示意图。结合图28和图29所示，刷新帧F1可以包括按照时间顺序依次排列的初始化阶段t41、第三偏置阶段p3、数据写入阶段t81、第二偏置阶段p2和发光阶段f。其中，刷新帧F1中的数据写入阶段t81与刷新帧F1中的第一偏置阶段p1可以为同一个阶段。保持帧F2可以包括按照时间顺序依次排列的第一偏置阶段p1、第二偏置阶段p2和发光阶段f。
在刷新帧F1的初始化阶段t41，阈值补偿模块104在第三扫描信号端Scn3提供的第三扫描信号的控制下截止，第一复位模块105在第四扫描信号端Scn4提供的第四扫描信号的控制下导通，第一初始化信号端Vref1输出的第一初始化信号传输至驱动模块101的控制端(即第一节点N1)，从而实现对于第一节点N1的复位。
在刷新帧F1的第三偏置阶段p3，阈值补偿模块104在第三扫描信号端Scn3提供的第三扫描信号的控制下导通，第一复位模块105在第四扫描信号端Scn4提供的第四扫描信号的控制下导通，第一初始化信号端Vref1输出的第二偏置信号传输至驱动模块101的控制端和驱动模块101的第二端，使得驱动模块101处于OBS状态，实现对驱动模块101的阈值电压Vth的调节。
在刷新帧F1的数据写入阶段t81，数据写入模块103响应于第二扫描信号端Scn2输出的导通电平而导通，数据信号端data提供的数据信号通过导通的数据写入模块103传输至驱动模块101的第一端。阈值补偿模块104在第三扫描信号端Scn3提供的第三扫描信号的控制下导通，以连通驱动模块101的控制端与驱动模块101的第二端，从而配合数据写入模块103实现对于驱动模块101的阈值电压的补偿。
在刷新帧F1的第二偏置阶段p2，数据写入模块103响应于第二扫描信号端Scn2输出的导通电平而导通，阈值补偿模块104在第三扫描信号端Scn3提供的第三扫描信号的控制下截止，数据信号端data提供的第一偏置信号通过导通的数据写入模块103传输至驱动模块101的第一端。由于第一节点N1为低电位，所以驱动模块101导通，数据信号端data提供的第一偏置信号通过导通的驱动模块101传输至驱动模块101的第二端，使得驱动模块101的第二端电位大于或等于驱动模块101的控制端电位，从而通过第一偏置信号再次对于驱动模块的阈值电压Vth进行调节，使得驱动模块101的特性曲线尽快恢复到数据信号写入时所对应的正常阈值电压，有效避免发光阶段初期发光亮度的变化。
在刷新帧F1的发光阶段f，第一发光控制模块107在发光控制信号端EM提供的发光控制信号的控制下导通，第二发光控制模块109在发光控制信号端EM提供的发光控制信号的控制下导通，驱动模块101在第一节点N1的控制下导通，发光元件D发光。
在保持帧F2的第一偏置阶段p1，数据写入模块103响应于第二扫描信号端Scn2输出的导通电平而导通，数据信号端data提供的第一偏置信号通过导通的数据写入模块103传输至驱动模块101的第一端。由于第一节点N1为低电位，所以驱动模块101导通，数据信号端data提供的第一偏置信号通过导通的驱动模块101传输至驱动模块101的第二端，使得驱动模块101的第二端电位大于或等于驱动模块101的控制端电位，从而通过第一偏置信号对于驱动模块的阈值电压Vth进行调节。
在保持帧F2的第二偏置阶段p2，数据写入模块103响应于第二扫描信号端Scn2输出的导通电平而导通，数据信号端data提供的第一偏置信号通过导通的数据写入模块103传输至驱动模块101的第一端。由于第一节点N1为低电位，所以驱动模块101导通，数据信号端data提供的第一偏置信号通过导通的驱动模块101传输至驱动模块101的第二端，使得驱动模块101的第二端电位大于或等于驱动模块101的控制端电位，从而通过第一偏置信号对于驱动模块的阈值电压Vth进行调节。
在保持帧F2的发光阶段f，第一发光控制模块107在发光控制信号端EM提供的发光控制信号的控制下导通，第二发光控制模块109在发光控制信号端EM提供的发光控制信号的控制下导通，驱动模块101在第一节点N1的控制下导通，发光元件D发光。
需要说明的是，虽然图29仅示出了一个保持帧F2，但是如结合图26和图29所示，在一些实施例中，一个画面刷新周期可以包括多个保持帧F2，一个画面刷新周期中的后面其他保持帧F2的时序可以参照图29所示的保持帧F2的时序。
继续参见图28，在一些具体的实施例中，可选地，驱动模块101包括第一晶体管M1，数据写入模块103包括第二晶体管M2，阈值补偿模块104包括第三晶体管M3，第一复位模块105包括第四晶体管M4，第一发光控制模块107包括第五晶体管M5，第二发光控制模块109包括第六晶体管M6，第二复位模块108包括第七晶体管M7，存储模块110包括存储电容Cst，其中：
第一晶体管M1的栅极与第一节点N1电连接，第一晶体管M1的第一极与第二节点N2电连接，第一晶体管M1的第二极与第三节点N3电连接；
第二晶体管M2的栅极与第二扫描信号端Scn2电连接，第二晶体管M2的第一极与数据信号端data电连接，第二晶体管M2的第二极与第二节点N2或者第三节点N3电连接；
第三晶体管M3的栅极与第三扫描信号端Scn3电连接，第三晶体管M3的第一极与第一节点N1电连接，第三晶体管M3的第二极与第三节点N3电连接；
第四晶体管M4的栅极与第四扫描信号端Scn4电连接，第四晶体管M4的第一极与第一初始化信号端Vref1电连接，第四晶体管M4的第二极与第一节点N1电连接；
第五晶体管M5的栅极与发光控制信号线EM电连接，第五晶体管M5的第一极与第三节点N3电连接，第五晶体管M5的第二极与发光元件D的第一极电连接；
第六晶体管M6的栅极与发光控制信号线EM电连接，第六晶体管M6的第一极与第一电源信号端PVDD电连接，第六晶体管M6的第二极与第二节点N2电连接；
第七晶体管M7的栅极与第六扫描信号线Scn6电连接，第七晶体管M7的第一极与第二初始化信号端Vref2电连接，第七晶体管M7的第二极与发光元件D的第一极电连接；
存储电容Cst的第一极板与第一电源信号端PVDD电连接，存储电容Cst的第二极板与第一节点N1电连接。
在一些实施例中，第三晶体管M3和第四晶体管M4可以为N型晶体管，第一晶体管M1、第二晶体管M2、第五晶体管M5、第六晶体管M6和第七晶体管M7可以为P型晶体管。
在一些实施例中，第三晶体管M3和第四晶体管M4可以为氧化物薄膜晶体管，如铟镓锌氧化物薄膜晶体管，第一晶体管M1、第二晶体管M2、第五晶体管M5、第六晶体管M6和第七晶体管M7可以为低温多晶硅薄膜晶体管。
图30为本申请实施例提供的像素电路的又一种电路示意图。如图30所示，与如28所示实施例不同的是，在另一些具体的实施例中，可选地，第二偏置模块可以不复用数据写入模块。具体而言，第一偏置模块102的控制端可以与第一扫描信号端Scn1电连接，第一偏置模块102的第一端可以与第一偏置信号端V1电连接，第一偏置模块102的第二端可以与驱动模块101的第一端或者第二端电连接。
此外，像素电路10还可以包括驱动模块101、数据写入模块103、阈值补偿模块104、第一复位模块105、第一发光控制模块107、第二复位模块108、第二发光控制模块109和存储模块110，这些模块的具体结构和连接方式与28所示实施例相同，为了描述简洁，在此不再赘述。
图31为本申请实施例提供的像素电路的又一种时序示意图。结合图30和图31所示，刷新帧F1可以包括按照时间顺序依次排列的初始化阶段t41、第三偏置阶段p3、数据写入阶段t81、第二偏置阶段p2和发光阶段f。其中，刷新帧F1中的数据写入阶段t81与刷新帧F1中的第一偏置阶段p1可以为同一个阶段。保持帧F2可以包括按照时间顺序依次排列的第一偏置阶段p1、第二偏置阶段p2和发光阶段f。
在刷新帧F1的初始化阶段t41，阈值补偿模块104在第三扫描信号端Scn3提供的第三扫描信号的控制下截止，第一复位模块105在第四扫描信号端Scn4提供的第四扫描信号的控制下导通，第一初始化信号端Vref1输出的第一初始化信号传输至驱动模块101的控制端(即第一节点N1)，从而实现对于第一节点N1的复位。
在刷新帧F1的第三偏置阶段p3，阈值补偿模块104在第三扫描信号端Scn3提供的第三扫描信号的控制下导通，第一复位模块105在第四扫描信号端Scn4提供的第四扫描信号的控制下导通，第一偏置模块102在第一扫描信号端Scn1提供的第五扫描信号的控制下导通，第一初始化信号端Vref1输出的第二偏置信号传输至驱动模块101的控制端和驱动模块101的第二端，第一偏置信号端V1输出的第一偏置信号传输至驱动模块101的第一端或者第二端，使得驱动模块101处于OBS状态，实现对驱动模块101的阈值电压Vth的调节。
在刷新帧F1的数据写入阶段t81，数据写入模块103响应于第二扫描信号端Scn2输出的导通电平而导通，数据信号端data提供的数据信号通过导通的数据写入模块103传输至驱动模块101的第一端。阈值补偿模块104在第三扫描信号端Scn3提供的第三扫描信号的控制下导通，以连通驱动模块101的控制端与驱动模块101的第二端，从而配合数据写入模块103实现对于驱动模块101的阈值电压的补偿。
在刷新帧F1的第二偏置阶段p2，数据写入模块103响应于第二扫描信号端Scn2输出的导通电平而导通，阈值补偿模块104在第三扫描信号端Scn3提供的第三扫描信号的控制下截止，数据信号端data提供的第一偏置信号通过导通的数据写入模块103传输至驱动模块101的第一端。由于第一节点N1为低电位，所以驱动模块101导通，数据信号端data提供的第一偏置信号通过导通的驱动模块101传输至驱动模块101的第二端，使得驱动模块101的第二端电位大于或等于驱动模块101的控制端电位，从而通过第一偏置信号再次对于驱动模块的阈值电压Vth进行调节，使得驱动模块101的特性曲线尽快恢复到数据信号写入时所对应的正常阈值电压，有效避免发光阶段初期发光亮度的变化。
或者，在刷新帧F1的第二偏置阶段p2，第一偏置模块102在第一扫描信号端Scn1提供的第五扫描信号的控制下导通，第一偏置信号端V1输出的第一偏置信号传输至驱动模块101的第一端或者第二端，使得驱动模块101处于OBS状态，实现对驱动模块101的阈值电压Vth的调节
在刷新帧F1的发光阶段f，第一发光控制模块107在发光控制信号端EM提供的发光控制信号的控制下导通，第二发光控制模块109在发光控制信号端EM提供的发光控制信号的控制下导通，驱动模块101在第一节点N1的控制下导通，发光元件D发光。
在保持帧F2的第一偏置阶段p1和第二偏置阶段p2，数据写入模块103响应于第二扫描信号端Scn2输出的导通电平而导通，数据信号端data提供的第一偏置信号通过导通的数据写入模块103传输至驱动模块101的第一端。由于第一节点N1为低电位，所以驱动模块101导通，数据信号端data提供的第一偏置信号通过导通的驱动模块101传输至驱动模块101的第二端，使得驱动模块101的第二端电位大于或等于驱动模块101的控制端电位，从而通过第一偏置信号对于驱动模块的阈值电压Vth进行调节。
或者，在保持帧F2的第一偏置阶段p1和第二偏置阶段p2，第一偏置模块102在第一扫描信号端Scn1提供的第五扫描信号的控制下导通，第一偏置信号端V1输出的第一偏置信号传输至驱动模块101的第一端或者第二端，使得驱动模块101处于OBS状态，实现对驱动模块101的阈值电压Vth的调节。
在保持帧F2的发光阶段f，第一发光控制模块107在发光控制信号端EM提供的发光控制信号的控制下导通，第二发光控制模块109在发光控制信号端EM提供的发光控制信号的控制下导通，驱动模块101在第一节点N1的控制下导通，发光元件D发光。
需要说明的是，虽然图31仅示出了一个保持帧F2，但是如结合图26和图31所示，在一些实施例中，一个画面刷新周期H可以包括多个保持帧F2，一个画面刷新周期中的后面其他保持帧F2的时序可以参照图31所示的保持帧F2的时序
继续参见图30，在一些实施例中，可选地，驱动模块101包括第一晶体管M1，数据写入模块103包括第二晶体管M2，阈值补偿模块104包括第三晶体管M3，第一复位模块105包括第四晶体管M4，第一发光控制模块107包括第五晶体管M5，第二发光控制模块109包括第六晶体管M6，第二复位模块108包括第七晶体管M7，第一偏置模块102包括第八晶体管M8，存储模块包括存储电容Cst，其中：
第一晶体管M1的栅极与第一节点N1电连接，第一晶体管M1的第一极与第二节点N2电连接，第一晶体管M1的第二极与第三节点N3电连接；
第二晶体管M2的栅极与第二扫描信号端Scn2电连接，第二晶体管M2的第一极与数据信号端data电连接，第二晶体管M2的第二极与第二节点N2或者第三节点N3电连接；
第三晶体管M3的栅极与第三扫描信号端Scn3电连接，第三晶体管M3的第一极与第一节点N1电连接，第三晶体管M3的第二极与第三节点N3电连接；
第四晶体管M4的栅极与第四扫描信号端Scn4电连接，第四晶体管M4的第一极与第一初始化信号端Vref1电连接，第四晶体管M4的第二极与第一节点N1电连接；
第五晶体管M5的栅极与发光控制信号线EM电连接，第五晶体管M5的第一极与第三节点N3电连接，第五晶体管M5的第二极与发光元件D的第一极电连接；
第六晶体管M6的栅极与发光控制信号线EM电连接，第六晶体管M6的第一极与第一电源信号端PVDD电连接，第六晶体管M6的第二极与第二节点N2电连接；
第七晶体管M7的栅极与第六扫描信号线Scn6电连接，第七晶体管M7的第一极与第二初始化信号端Vref2电连接，第七晶体管M7的第二极与发光元件D的第一极电连接；
第八晶体管M8的栅极与第一扫描信号端Scn1电连接，第八晶体管M8的第一极与第一偏置信号端V1电连接，第八晶体管M8的第二极与第二节点N2或者第三节点N3电连接；
存储电容Cst的第一极板与第一电源信号端PVDD电连接，存储电容Cst的第二极板与第一节点N1电连接。
基于与上述实施例提供的像素电路10相同的技术构思，相应地，本申请实施例还提供了一种像素电路的驱动方法，该像素电路的驱动方法可以应用于如上述实施例提供的像素电路10。
如图2所示，像素电路可以包括驱动模块101和第一偏置模块102。驱动模块101可以用于驱动发光元件D发光。其中，发光元件D包括但不限于有机发光二极管(OrganicLight-Emitting Diode，OLED)、次毫米发光二极管(Mini LED)、微型发光二极管(MicroLED)或者量子点发光二极管(Quantum Dot Light Emitting Diodes，QLED)。第一偏置模块102与驱动模块101的第一端或者第二端电连接，第一偏置模块102可以用于向驱动模块101的第一端或者第二端提供第一偏置信号。第一偏置信号可以用于调节驱动模块101的偏置状态，即可以使得驱动模块101的第二端电位等于或大于驱动模块101的控制端电位，使得驱动模块101处于OBS状态，实现对驱动模块101的阈值电压Vth的调节。
发光元件的一个发光周期包括刷新帧F1或者保持帧F2，刷新帧F1中驱动模块的控制端存在刷新，保持帧F2中驱动模块的控制端不刷新；刷新帧F1和保持帧F2均包括第一阶段和第二阶段，第一阶段位于第二阶段之前，第一阶段至少包括一个偏置阶段，第二阶段包括发光元件的发光阶段。
图32为本申请实施例提供的像素电路的驱动方法的一种流程示意图。如图32所示，像素电路的驱动方法包括以下步骤：
S101、在偏置阶段，控制第一偏置模块开启，将第一偏置信号传输至驱动模块的第一端或者第二端。
其中，保持帧F2中的第一偏置模块的开启时长大于刷新帧F1中的第一偏置模块的开启时长；和/或，保持帧F2中的第一偏置模块的开启起始时刻距离保持帧F2中的发光阶段的时间间隔大于刷新帧F1中的第一偏置模块的开启起始时刻距离刷新帧F1中的发光阶段的时间间隔；和/或，刷新帧中的第一偏置模块的开启阶段至少部分与刷新帧中的其他偏置阶段交叠。
本申请实施例提供的像素电路的驱动方法，通过增加保持帧中第一偏置模块的开启时长，和/或，通过增加保持帧中的第一偏置模块的开启起始时刻距离保持帧中的发光阶段的时间间隔，和/或，使得刷新帧中的第一偏置模块的开启阶段至少部分与刷新帧中的其他偏置阶段交叠，从而增加保持帧中驱动模块处于导通-偏置状态的时间和/或减少刷新帧中驱动模块处于导通-偏置状态的时间，进而可以改善保持帧中的驱动模块的阈值电压与刷新帧中的驱动模块的阈值电压的差异，使得刷新帧的亮度与保持帧的亮度差异变小，改善闪烁问题。
在一些实施例中，第一偏置模块的控制端与第一扫描信号端电连接，第一偏置模块的第一端与第一偏置信号端电连接，第一偏置模块的第二端与驱动模块的第一端或者第二端电连接，第一偏置模块在第一扫描信号端提供的第一扫描信号的控制下，将第一偏置信号端提供的第一偏置信号传输至驱动模块的第一端或者第二端；在刷新帧和保持帧，偏置阶段包括第一偏置阶段；
S101具体可以包括：在第一偏置阶段，控制第一偏置模块开启，将第一偏置信号传输至驱动模块的第一端或者第二端。
在一些实施例中，刷新帧的第一阶段还包括数据写入阶段，至少刷新帧的偏置阶段还包括第二偏置阶段，第二偏置阶段位于数据写入阶段与发光阶段之间；。图32为本申请实施例提供的像素电路的驱动方法的一种流程示意图。如图32所示，像素电路的驱动方法还可以包括以下步骤：
S102、在第二偏置阶段，控制第一偏置模块开启，将第一偏置信号传输至驱动模块的第一端或者第二端。
在一些实施例中，像素电路还包括数据写入模块，数据写入模块的控制端与第二扫描信号端电连接，数据写入模块的第一端与数据信号端电连接，数据写入模块的第二端与驱动模块的第一端或者第二端电连接；第一偏置模块复用数据写入模块，第一扫描信号端复用第二扫描信号端，第一偏置信号端复用数据信号端。
在一些实施例中，刷新帧的偏置阶段还包括第三偏置阶段，第三偏置阶段与第一偏置阶段至少部分重合。驱动模块的控制端与第一节点电连接，驱动模块的第一端与第二节点电连接，驱动模块的第二端与第三节点电连接。像素电路还包括阈值补偿模块，阈值补偿模块的控制端与第三扫描信号端电连接，阈值补偿模块的第一端与第一节点电连接，阈值补偿模块的第二端与第三节点电连接，阈值补偿模块在第三扫描信号端提供的第三扫描信号的控制下，用于连通驱动模块的控制端与驱动模块的第二端。像素电路还包括第一复位模块，第一复位模块的控制端与第四扫描信号端电连接，第一复位模块的第一端与第一初始化信号端电连接，第一复位模块的第二端与第一节点或者第三节点电连接。
图33为本申请实施例提供的像素电路的驱动方法的另一种流程示意图。如图33所示，像素电路的驱动方法还可以包括以下步骤：
S103、在第三偏置阶段，阈值补偿模块在第三扫描信号端提供的第三扫描信号的控制下导通，第一复位模块在第四扫描信号端提供的第四扫描信号的控制下导通，第一初始化信号端输出的第二偏置信号传输至驱动模块的控制端和驱动模块的第二端，第二偏置信号用于调节驱动模块的偏置状态。
在一些实施例中，驱动模块的控制端与第一节点电连接，驱动模块的第一端与第二节点电连接，驱动模块的第二端与第三节点电连接。像素电路还包括阈值补偿模块，阈值补偿模块的控制端与第三扫描信号端电连接，阈值补偿模块的第一端与第一节点电连接，阈值补偿模块的第二端与第三节点电连接，阈值补偿模块在第三扫描信号端提供的第三扫描信号的控制下，用于连通驱动模块的控制端与驱动模块的第二端。像素电路还包括第一复位模块，第一复位模块的控制端与第四扫描信号端电连接，第一复位模块的第一端与第一初始化信号端电连接，第一复位模块的第二端与第一节点或者第三节点电连接。刷新帧的偏置阶段还包括第三偏置阶段，第三偏置阶段位于第一偏置阶段之前。
如图33所示，像素电路的驱动方法还可以包括以下步骤：
S103、在第三偏置阶段，阈值补偿模块在第三扫描信号端提供的第三扫描信号的控制下导通，第一复位模块在第四扫描信号端提供的第四扫描信号的控制下导通，第一初始化信号端输出的第二偏置信号传输至驱动模块的控制端和驱动模块的第二端，第二偏置信号用于调节驱动模块的偏置状态。
在一些实施例中，像素电路还包括第二偏置模块，第二偏置模块的控制端与第五扫描信号端电连接，第二偏置模块的第一端与第二偏置信号端电连接，第二偏置模块的第二端与驱动模块的第一端或者第二端电连接。刷新帧的偏置阶段还包括第三偏置阶段，第三偏置阶段位于第一偏置阶段之前。图34为本申请实施例提供的像素电路的驱动方法的又一种流程示意图。如图34所示，像素电路的驱动方法还可以包括以下步骤：
S103、在第三偏置阶段，第二偏置模块在第五扫描信号端提供的第三扫描信号的控制下导通，第二偏置信号端输出的第二偏置信号传输至驱动模块的第一端或者第二端，第二偏置信号用于调节驱动模块的偏置状态。
需要说明的是，上述步骤S101至S103的具体过程已经在上述实施例提供的像素电路10中详细说明，为了描述简洁，在此不再赘述。此外，为了描述简洁，本申请实施例提供的像素电路的驱动方法中的部分技术特征没有一一列出，但是容易理解的是，本申请实施例提供的像素电路的驱动方法具有与像素电路10相同或相应的技术特征，即上述实施例提供的像素电路10中的全部技术特征均适用于本申请实施例提供的像素电路的驱动方法。
图35为本申请实施例提供的显示面板的一种结构示意图。如图35所示，本申请还提供了一种显示面板360，显示面板360可以包括本申请实施例提供的像素电路10。
本申请实施例提供的显示面板360，具有本申请实施例提供的像素电路10的有益效果，具体可以参考上述各实施例对于像素电路10的具体说明，本实施例在此不再赘述。
基于上述实施例提供的显示面板360，相应地，本申请还提供了一种显示装置，包括本申请提供的显示面板。请参考图36，图36为本申请实施例提供的显示装置的一种结构示意图。图36提供的显示装置1000包括本申请上述任一实施例提供的显示面板360。图36实施例例如以手机为例，对显示装置1000进行说明，可以理解的是，本申请实施例提供的显示装置，可以是可穿戴产品、电脑、电视、车载显示装置等其他具有显示功能的显示装置，本申请对此不作具体限制。本申请实施例提供的显示装置，具有本申请实施例提供的显示面板360或者像素电路10的有益效果，具体可以参考上述各实施例对于显示面板360或者像素电路10的具体说明，本实施例在此不再赘述。
应当理解的是，本申请实施例附图提供的像素电路的具体结构以及显示面板的结构仅仅是一些示例，并不用于限定本申请。另外，在不矛盾的情况下，本申请提供的上述各实施例可以相互结合。
需要明确的是，本申请并不局限于上文所描述并在图中示出的特定配置和处理。为了简明起见，这里省略了对已知方法的详细描述。在上述实施例中，描述和示出了若干具体的步骤作为示例。但是，本申请的方法过程并不限于所描述和示出的具体步骤，本领域的技术人员可以在领会本申请的精神后，作出各种改变、修改和添加，或者改变步骤之间的顺序。
以上所述的结构框图中所示的功能块可以实现为硬件、软件、固件或者它们的组合。当以硬件方式实现时，其可以例如是电子电路、专用集成电路(Application SpecificIntegrated Circuit，ASIC)、适当的固件、插件、功能卡等等。当以软件方式实现时，本申请的元素是被用于执行所需任务的程序或者代码段。程序或者代码段可以存储在机器可读介质中，或者通过载波中携带的数据信号在传输介质或者通信链路上传送。“机器可读介质”可以包括能够存储或传输信息的任何介质。机器可读介质的例子包括电子电路、半导体存储器设备、ROM、闪存、可擦除ROM(EROM)、软盘、CD-ROM、光盘、硬盘、光纤介质、射频(RadioFrequency，RF)链路，等等。代码段可以经由诸如因特网、内联网等的计算机网络被下载。
还需要说明的是，本申请中提及的示例性实施例，基于一系列的步骤或者装置描述一些方法或系统。但是，本申请不局限于上述步骤的顺序，也就是说，可以按照实施例中提及的顺序执行步骤，也可以不同于实施例中的顺序，或者若干步骤同时执行。
上面参考根据本申请的实施例的方法、装置(系统)和计算机程序产品的流程图和/或框图描述了本申请的各方面。应当理解，流程图和/或框图中的每个方框以及流程图和/或框图中各方框的组合可以由计算机程序指令实现。这些计算机程序指令可被提供给通用计算机、专用计算机、或其它可编程数据处理装置的处理器，以产生一种机器，使得经由计算机或其它可编程数据处理装置的处理器执行的这些指令使能对流程图和/或框图的一个或多个方框中指定的功能/动作的实现。这种处理器可以是但不限于是通用处理器、专用处理器、特殊应用处理器或者现场可编程逻辑电路。还可理解，框图和/或流程图中的每个方框以及框图和/或流程图中的方框的组合，也可以由执行指定的功能或动作的专用硬件来实现，或可由专用硬件和计算机指令的组合来实现。
以上所述，仅为本申请的具体实施方式，所属领域的技术人员可以清楚地了解到，为了描述的方便和简洁，上述描述的系统、模块和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。应理解，本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到各种等效的修改或替换，这些修改或替换都应涵盖在本申请的保护范围之内。

Claims (35)

1.一种像素电路，其特征在于，包括：
驱动模块，所述驱动模块用于驱动发光元件发光；
第一偏置模块，所述第一偏置模块与所述驱动模块的第一端或者第二端电连接，用于向所述驱动模块的第一端或者第二端提供第一偏置信号，所述第一偏置信号用于调节所述驱动模块的偏置状态；
所述发光元件的一个发光周期包括刷新帧或者保持帧，所述刷新帧中所述驱动模块的控制端存在刷新，所述保持帧中所述驱动模块的控制端不刷新；所述刷新帧和所述保持帧均包括第一阶段和第二阶段，所述第一阶段位于所述第二阶段之前，所述第一阶段至少包括一个偏置阶段，所述第二阶段包括所述发光元件的发光阶段，在所述偏置阶段，所述第一偏置模块开启，所述第一偏置信号传输至所述驱动模块的第一端或者第二端；
其中，所述保持帧中的所述第一偏置模块的开启时长大于所述刷新帧中的所述第一偏置模块的开启时长；和/或，
所述保持帧中的所述第一偏置模块的开启起始时刻距离所述保持帧中的所述发光阶段的时间间隔大于所述刷新帧中的所述第一偏置模块的开启起始时刻距离所述刷新帧中的所述发光阶段的时间间隔；和/或，所述刷新帧中的第一偏置模块的开启阶段至少部分与所述刷新帧中的其他偏置阶段交叠。
2.根据权利要求1所述的像素电路，其特征在于，所述第一偏置模块的控制端与第一扫描信号端电连接，所述第一偏置模块的第一端与第一偏置信号端电连接，所述第一偏置模块的第二端与所述驱动模块的第一端或者第二端电连接，所述第一偏置模块在所述第一扫描信号端提供的第一扫描信号的控制下，将所述第一偏置信号端提供的第一偏置信号传输至所述驱动模块的第一端或者第二端；
在所述刷新帧和所述保持帧，所述偏置阶段包括第一偏置阶段，在所述第一偏置阶段，所述第一偏置模块开启，所述第一偏置信号传输至所述驱动模块的第一端或者第二端。
3.根据权利要求2所述的像素电路，其特征在于，在所述刷新帧和所述保持帧，所述第一扫描信号均包括控制所述第一偏置模块开启的脉冲，所述脉冲包括按照时间顺序间隔排布的第1个至第M个脉冲，M为正整数；
所述保持帧中所述第一扫描信号的第1个脉冲的开启时刻与所述保持帧中的所述发光阶段之间的时间间隔为第一时间间隔，所述刷新帧中所述第一扫描信号的第1个脉冲的开启时刻与所述刷新帧中的所述发光阶段之间的时间间隔为第二时间间隔，所述第一时间间隔大于所述第二时间间隔。
4.根据权利要求3所述的像素电路，其特征在于，所述保持帧中的所述脉冲的宽度与所述刷新帧中的所述脉冲的宽度相等。
5.根据权利要求2或3所述的像素电路，其特征在于，在所述刷新帧和所述保持帧，所述第一扫描信号均包括控制所述第一偏置模块开启的脉冲；
所述保持帧中的至少一个所述脉冲的宽度大于所述刷新帧中的任意一个所述脉冲的宽度。
6.根据权利要求2所述的像素电路，其特征在于，在所述刷新帧，所述第一扫描信号包括控制所述第一偏置模块开启的N1个脉冲，N1个所述脉冲按照时间顺序间隔排布，N1为正整数；
在所述保持帧，所述第一扫描信号包括控制所述第一偏置模块开启的N2个脉冲，N2个所述脉冲按照时间顺序间隔排布，N2＞N1且N2为正整数。
7.根据权利要求6所述的像素电路，其特征在于，
所述保持帧中所述第一扫描信号的第1个所述脉冲的开启时刻与所述保持帧中的所述发光阶段之间的时间间隔为第一时间间隔，所述刷新帧中所述第一扫描信号的第1个所述脉冲的开启时刻与所述刷新帧中的所述发光阶段之间的时间间隔为第二时间间隔，所述第一时间间隔大于所述第二时间间隔。
8.根据权利要求2所述的像素电路，其特征在于，
所述刷新帧的所述第一阶段还包括数据写入阶段，至少所述刷新帧的所述偏置阶段还包括第二偏置阶段，所述第二偏置阶段位于所述数据写入阶段与所述发光阶段之间，在所述第二偏置阶段，所述第一偏置模块开启，所述第一偏置信号传输至所述驱动模块的第一端或者第二端。
9.根据权利要求2所述的像素电路，其特征在于，所述像素电路还包括数据写入模块，所述数据写入模块的控制端与第二扫描信号端电连接，所述数据写入模块的第一端与数据信号端电连接，所述数据写入模块的第二端与所述驱动模块的第一端或者第二端电连接；
所述刷新帧还包括数据写入阶段，所述数据写入阶段位于所述刷新帧的所述发光阶段之前，在所述数据写入阶段，所述数据写入模块在所述第二扫描信号端提供的第二扫描信号的控制下导通，用于将所述数据信号端提供的数据信号传输至所述驱动模块的第一端或者第二端。
10.根据权利要求9所述的像素电路，其特征在于，所述第一偏置模块复用所述数据写入模块，所述第一扫描信号端复用所述第二扫描信号端，所述第一偏置信号端复用所述数据信号端。
11.根据权利要求9所述的像素电路，其特征在于，
所述保持帧还包括数据写入模块开启阶段，在所述保持帧，所述数据写入模块开启阶段位于所述发光阶段之前，所述数据写入模块开启阶段位于所述第一偏置阶段之后或者所述数据写入模块开启阶段的开启时刻与所述第一偏置阶段的开启时刻相同。
12.根据权利要求11所述的像素电路，其特征在于，在所述刷新帧中，所述数据写入阶段位于所述第一偏置阶段之后。
13.根据权利要求12所述的像素电路，其特征在于，所述刷新帧的偏置阶段还包括第三偏置阶段，所述第三偏置阶段与所述第一偏置阶段至少部分重合；
所述驱动模块的控制端与第一节点电连接，所述驱动模块的第一端与第二节点电连接，所述驱动模块的第二端与第三节点电连接；
所述像素电路还包括阈值补偿模块，所述阈值补偿模块的控制端与第三扫描信号端电连接，所述阈值补偿模块的第一端与所述第一节点电连接，所述阈值补偿模块的第二端与所述第三节点电连接，所述阈值补偿模块在所述第三扫描信号端提供的第三扫描信号的控制下，用于连通所述驱动模块的控制端与所述驱动模块的第二端；
所述像素电路还包括第一复位模块，所述第一复位模块的控制端与第四扫描信号端电连接，所述第一复位模块的第一端与第一初始化信号端电连接，所述第一复位模块的第二端与所述第一节点电连接；
在所述第三偏置阶段，所述阈值补偿模块在所述第三扫描信号端提供的第三扫描信号的控制下导通，所述第一复位模块在所述第四扫描信号端提供的第四扫描信号的控制下导通，所述第一初始化信号端输出的第二偏置信号传输至所述驱动模块的控制端和所述驱动模块的第二端，所述第二偏置信号用于调节所述驱动模块的偏置状态。
14.根据权利要求2所述的像素电路，其特征在于，所述驱动模块的控制端与第一节点电连接，所述驱动模块的第一端与第二节点电连接，所述驱动模块的第二端与第三节点电连接；
所述像素电路还包括阈值补偿模块，所述阈值补偿模块的控制端与第三扫描信号端电连接，所述阈值补偿模块的第一端与所述第一节点电连接，所述阈值补偿模块的第二端与所述第三节点电连接，所述阈值补偿模块在所述第三扫描信号端提供的第三扫描信号的控制下，用于连通所述驱动模块的控制端与所述驱动模块的第二端；
所述像素电路还包括第一复位模块，所述第一复位模块的控制端与第四扫描信号端电连接，所述第一复位模块的第一端与第一初始化信号端电连接，所述第一复位模块的第二端与所述第一节点电连接；
所述刷新帧的偏置阶段还包括第三偏置阶段，所述第三偏置阶段位于所述第一偏置阶段之前，在所述第三偏置阶段，所述阈值补偿模块在所述第三扫描信号端提供的第三扫描信号的控制下导通，所述第一复位模块在所述第四扫描信号端提供的第四扫描信号的控制下导通，所述第一初始化信号端输出的第二偏置信号传输至所述驱动模块的控制端和所述驱动模块的第二端，所述第二偏置信号用于调节所述驱动模块的偏置状态。
15.根据权利要求2所述的像素电路，其特征在于，所述驱动模块的控制端与第一节点电连接，所述驱动模块的第一端与第二节点电连接，所述驱动模块的第二端与第三节点电连接；
所述像素电路还包括阈值补偿模块，所述阈值补偿模块的控制端与第三扫描信号端电连接，所述阈值补偿模块的第一端与所述第一节点电连接，所述阈值补偿模块的第二端与所述第三节点电连接，所述阈值补偿模块在所述第三扫描信号端提供的第三扫描信号的控制下，用于连通所述驱动模块的控制端与所述驱动模块的第二端；
所述像素电路还包括第一复位模块，所述第一复位模块的控制端与第四扫描信号端电连接，所述第一复位模块的第一端与第一初始化信号端电连接，所述第一复位模块的第二端与所述第三节点电连接；
所述刷新帧的偏置阶段还包括第三偏置阶段，所述第三偏置阶段位于所述第一偏置阶段之前，在所述第三偏置阶段，所述阈值补偿模块在所述第三扫描信号端提供的第三扫描信号的控制下导通，所述第一复位模块在所述第四扫描信号端提供的第四扫描信号的控制下导通，所述第一初始化信号端输出的第二偏置信号传输至所述驱动模块的控制端和所述驱动模块的第二端，所述第二偏置信号用于调节所述驱动模块的偏置状态。
16.根据权利要求15所述的像素电路，其特征在于，所述第一偏置模块复用所述第一复位模块，在所述第一偏置阶段，所述第一复位模块开启，所述第一初始化信号端输出的所述第一偏置信号传输至所述驱动模块的第二端。
17.根据权利要求2所述的像素电路，其特征在于，所述像素电路还包括第二偏置模块，所述第二偏置模块的控制端与第五扫描信号端电连接，所述第二偏置模块的第一端与第二偏置信号端电连接，所述第二偏置模块的第二端与所述驱动模块的第一端或者第二端电连接；
所述刷新帧的偏置阶段还包括第三偏置阶段，所述第三偏置阶段位于所述第一偏置阶段之前，在所述第三偏置阶段，所述第二偏置模块在所述第五扫描信号端提供的第三扫描信号的控制下导通，所述第二偏置信号端输出的第二偏置信号传输至所述驱动模块的第一端或者第二端，所述第二偏置信号用于调节所述驱动模块的偏置状态。
18.根据权利要求14或15所述的像素电路，其特征在于，所述像素电路还包括第二偏置模块，所述第二偏置模块的控制端与第五扫描信号端电连接，所述第二偏置模块的第一端与第二偏置信号端电连接，所述第二偏置模块的第二端与所述驱动模块的第一端或者第二端电连接；
所述刷新帧的偏置阶段还包括第三偏置阶段，所述第三偏置阶段位于所述第一偏置阶段之前，在所述第三偏置阶段，所述第二偏置模块在所述第五扫描信号端提供的第五扫描信号的控制下导通，所述第二偏置信号端输出的第三偏置信号传输至所述驱动模块的第一端或者第二端，所述第三偏置信号用于调节所述驱动模块的偏置状态。
19.根据权利要求2所述的像素电路，其特征在于，所述像素电路还包括第一发光控制模块，所述第一发光控制模块的控制端与发光控制信号线电连接，所述第一发光控制模块的第一端与所述驱动模块的第二端电连接，所述第一发光控制模块的第二端与所述发光元件的第一极电连接；
所述像素电路还包括第二复位模块，所述第二复位模块的控制端与第六扫描信号线电连接，所述第二复位模块的第一端与第二初始化信号端电连接，所述第二复位模块的第二端与所述发光元件的第一极电连接；
所述刷新帧的偏置阶段还包括第三偏置阶段，所述第三偏置阶段位于所述第一偏置阶段之前，在所述第三偏置阶段，所述第一发光控制模块在所述发光控制信号端提供的发光控制信号的控制下导通，所述第二复位模块在所述第六扫描信号端提供的第六扫描信号的控制下导通，所述第二初始化信号端输出的第二偏置信号传输至所述驱动模块的第二端，所述第二偏置信号用于调节所述驱动模块的偏置状态。
20.根据权利要求2所述的像素电路，其特征在于，所述像素电路应用于显示面板中，所述显示面板的一个画面刷新周期包括一个所述刷新帧和至少两个所述保持帧；
同一个所述画面刷新周期中，第i个所述保持帧中的所述第一偏置模块的开启时长等于第i+1个所述保持帧中的所述第一偏置模块的开启时长，i为正整数；和/或，
同一个所述画面刷新周期中，第i个所述保持帧中的所述第一偏置模块的开启起始时刻距离第i个所述保持帧中的所述发光阶段的时间间隔等于第i+1个所述保持帧中的所述第一偏置模块的开启起始时刻距离第i+1个所述保持帧中的所述发光阶段的时间间隔。
21.根据权利要求20所述的像素电路，其特征在于，所述第i个所述保持帧中的所述第一偏置模块的开启时长等于第i+1个所述保持帧中的所述第一偏置模块的开启时长，包括：
第i个所述保持帧中的所述第一扫描信号的脉冲数量与第i+1个所述保持帧中的所述第一扫描信号的脉冲数量相等；和/或，
第i个所述保持帧中的所述第一扫描信号的脉冲的宽度与第i+1个所述保持帧中的所述第一扫描信号的脉冲的宽度相等。
22.根据权利要求2所述的像素电路，其特征在于，所述像素电路还包括第二偏置模块，所述第二偏置模块与所述驱动模块的第一端或者第二端电连接；
所述刷新帧的偏置阶段还包括第三偏置阶段，所述第三偏置阶段位于所述第一偏置阶段之前，在所述第三偏置阶段，所述第二偏置模块开启，所述第二偏置信号传输至所述驱动模块的第一端或者第二端，所述第二偏置信号用于调节所述驱动模块的偏置状态；
所述保持帧中的所述第一偏置模块的开启起始时刻距离所述保持帧中的所述发光阶段的时间间隔与所述刷新帧中的所述第二偏置模块的开启起始时刻距离所述刷新帧中的所述发光阶段的时间间隔相等。
23.根据权利要求10所述的像素电路，其特征在于，所述驱动模块的控制端与第一节点电连接，所述驱动模块的第一端与第二节点电连接，所述驱动模块的第二端与第三节点电连接；
所述像素电路还包括：
阈值补偿模块，所述阈值补偿模块的控制端与第三扫描信号端电连接，所述阈值补偿模块的第一端与所述第一节点电连接，所述阈值补偿模块的第二端与所述第三节点电连接，所述阈值补偿模块在所述第三扫描信号端提供的第三扫描信号的控制下，用于连通所述驱动模块的控制端与所述驱动模块的第二端；
第一复位模块，所述第一复位模块的控制端与第四扫描信号端电连接，所述第一复位模块的第一端与第一初始化信号端电连接，所述第一复位模块的第二端与所述第一节点电连接；
第一发光控制模块，所述第一发光控制模块的控制端与发光控制信号线电连接，所述第一发光控制模块的第一端与所述驱动模块的第二端电连接，所述第一发光控制模块的第二端与所述发光元件的第一极电连接；
第二发光控制模块，所述第二发光控制模块的控制端与所述发光控制信号线电连接，所述第二发光控制模块的第一端与第一电源信号端电连接，所述第二发光控制模块的第二端与所述第二节点电连接；
第二复位模块，所述第二复位模块的控制端与第六扫描信号线电连接，所述第二复位模块的第一端与第二初始化信号端电连接，所述第二复位模块的第二端与所述发光元件的第一极电连接；
存储模块，所述存储模块的第一端与所述第一电源信号端电连接，所述存储模块的第二端与所述第一节点电连接；
所述刷新帧的偏置阶段还包括第三偏置阶段，所述第三偏置阶段位于所述第一偏置阶段之前，在所述第三偏置阶段，所述阈值补偿模块在所述第三扫描信号端提供的第三扫描信号的控制下导通，所述第一复位模块在所述第四扫描信号端提供的第四扫描信号的控制下导通，所述第一初始化信号端输出的第二偏置信号传输至所述驱动模块的控制端和所述驱动模块的第二端，所述第二偏置信号用于调节所述驱动模块的偏置状态。
24.根据权利要求23所述的像素电路，其特征在于，所述驱动模块包括第一晶体管，所述数据写入模块包括第二晶体管，所述阈值补偿模块包括第三晶体管，所述第一复位模块包括第四晶体管，所述第一发光控制模块包括第五晶体管，所述第二发光控制模块包括第六晶体管，所述第二复位模块包括第七晶体管，所述存储模块包括存储电容，其中：
所述第一晶体管的栅极与所述第一节点电连接，所述第一晶体管的第一极与所述第二节点电连接，所述第一晶体管的第二极与所述第三节点电连接；
所述第二晶体管的栅极与所述第二扫描信号端电连接，所述第二晶体管的第一极与所述数据信号端电连接，所述第二晶体管的第二极与所述第二节点或者所述第三节点电连接；
所述第三晶体管的栅极与所述第三扫描信号端电连接，所述第三晶体管的第一极与所述第一节点电连接，所述第三晶体管的第二极与所述第三节点电连接；
所述第四晶体管的栅极与所述第四扫描信号端电连接，所述第四晶体管的第一极与所述第一初始化信号端电连接，所述第四晶体管的第二极与所述第一节点电连接；
所述第五晶体管的栅极与所述发光控制信号线电连接，所述第五晶体管的第一极与所述第三节点电连接，所述第五晶体管的第二极与所述发光元件的第一极电连接；
所述第六晶体管的栅极与所述发光控制信号线电连接，所述第六晶体管的第一极与所述第一电源信号端电连接，所述第六晶体管的第二极与所述第二节点电连接；
所述第七晶体管的栅极与所述第六扫描信号线电连接，所述第七晶体管的第一极与所述第二初始化信号端电连接，所述第七晶体管的第二极与所述发光元件的第一极电连接；
所述存储电容的第一极板与所述第一电源信号端电连接，所述存储电容的第二极板与所述第一节点电连接。
25.根据权利要求13所述的像素电路，其特征在于，所述驱动模块的控制端与第一节点电连接，所述驱动模块的第一端与第二节点电连接，所述驱动模块的第二端与第三节点电连接；
所述像素电路还包括：
第一发光控制模块，所述第一发光控制模块的控制端与发光控制信号线电连接，所述第一发光控制模块的第一端与所述驱动模块的第二端电连接，所述第一发光控制模块的第二端与所述发光元件的第一极电连接；
第二发光控制模块，所述第二发光控制模块的控制端与所述发光控制信号线电连接，所述第二发光控制模块的第一端与第一电源信号端电连接，所述第二发光控制模块的第二端与所述第二节点电连接；
第二复位模块，所述第二复位模块的控制端与第六扫描信号线电连接，所述第二复位模块的第一端与第二初始化信号端电连接，所述第二复位模块的第二端与所述发光元件的第一极电连接；
存储模块，所述存储模块的第一端与所述第一电源信号端电连接，所述存储模块的第二端与所述第一节点电连接。
26.根据权利要求25所述的像素电路，其特征在于，所述驱动模块包括第一晶体管，所述数据写入模块包括第二晶体管，所述阈值补偿模块包括第三晶体管，所述第一复位模块包括第四晶体管，所述第一发光控制模块包括第五晶体管，所述第二发光控制模块包括第六晶体管，所述第二复位模块包括第七晶体管，所述第一偏置模块包括第八晶体管，所述存储模块包括存储电容，其中：
所述第一晶体管的栅极与所述第一节点电连接，所述第一晶体管的第一极与所述第二节点电连接，所述第一晶体管的第二极与所述第三节点电连接；
所述第二晶体管的栅极与所述第二扫描信号端电连接，所述第二晶体管的第一极与所述数据信号端电连接，所述第二晶体管的第二极与所述第二节点或者所述第三节点电连接；
所述第三晶体管的栅极与所述第三扫描信号端电连接，所述第三晶体管的第一极与所述第一节点电连接，所述第三晶体管的第二极与所述第三节点电连接；
所述第四晶体管的栅极与所述第四扫描信号端电连接，所述第四晶体管的第一极与所述第一初始化信号端电连接，所述第四晶体管的第二极与所述第一节点电连接；
所述第五晶体管的栅极与所述发光控制信号线电连接，所述第五晶体管的第一极与所述第三节点电连接，所述第五晶体管的第二极与所述发光元件的第一极电连接；
所述第六晶体管的栅极与所述发光控制信号线电连接，所述第六晶体管的第一极与所述第一电源信号端电连接，所述第六晶体管的第二极与所述第二节点电连接；
所述第七晶体管的栅极与所述第六扫描信号线电连接，所述第七晶体管的第一极与所述第二初始化信号端电连接，所述第七晶体管的第二极与所述发光元件的第一极电连接；
所述第八晶体管的栅极与所述第一扫描信号端电连接，所述第八晶体管的第一极与第一偏置信号端电连接，所述第八晶体管的第二极与所述第二节点或者所述第三节点电连接；
所述存储电容的第一极板与所述第一电源信号端电连接，所述存储电容的第二极板与所述第一节点电连接。
27.一种像素电路的驱动方法，其特征在于，所述像素电路包括：驱动模块，所述驱动模块用于驱动发光元件发光；第一偏置模块，所述第一偏置模块与所述驱动模块的第一端或者第二端电连接，用于向所述驱动模块的第一端或者第二端提供第一偏置信号，所述第一偏置信号用于调节所述驱动模块的偏置状态；
所述发光元件的一个发光周期包括刷新帧或者保持帧，所述刷新帧中所述驱动模块的控制端存在刷新，所述保持帧中所述驱动模块的控制端不刷新；所述刷新帧和所述保持帧均包括第一阶段和第二阶段，所述第一阶段位于所述第二阶段之前，所述第一阶段至少包括一个偏置阶段，所述第二阶段包括所述发光元件的发光阶段；
所述驱动方法包括：
在所述偏置阶段，控制所述第一偏置模块开启，将所述第一偏置信号传输至所述驱动模块的第一端或者第二端；
其中，所述保持帧中的所述第一偏置模块的开启时长大于所述刷新帧中的所述第一偏置模块的开启时长；和/或，
所述保持帧中的所述第一偏置模块的开启起始时刻距离所述保持帧中的所述发光阶段的时间间隔大于所述刷新帧中的所述第一偏置模块的开启起始时刻距离所述刷新帧中的所述发光阶段的时间间隔；和/或，所述刷新帧中的第一偏置模块的开启阶段至少部分与所述刷新帧中的其他偏置阶段交叠。
28.根据权利要求27所述的驱动方法，其特征在于，所述第一偏置模块的控制端与第一扫描信号端电连接，所述第一偏置模块的第一端与第一偏置信号端电连接，所述第一偏置模块的第二端与所述驱动模块的第一端或者第二端电连接，所述第一偏置模块在所述第一扫描信号端提供的第一扫描信号的控制下，将所述第一偏置信号端提供的第一偏置信号传输至所述驱动模块的第一端或者第二端；
在所述刷新帧和所述保持帧，所述偏置阶段包括第一偏置阶段；
所述驱动方法具体包括：在所述第一偏置阶段，控制所述第一偏置模块开启，将所述第一偏置信号传输至所述驱动模块的第一端或者第二端。
29.根据权利要求28所述的驱动方法，其特征在于，所述刷新帧的所述第一阶段还包括数据写入阶段，至少所述刷新帧的所述偏置阶段还包括第二偏置阶段，所述第二偏置阶段位于所述数据写入阶段与所述发光阶段之间；
所述驱动方法还包括：
在所述第二偏置阶段，控制所述第一偏置模块开启，将所述第一偏置信号传输至所述驱动模块的第一端或者第二端。
30.根据权利要求28所述的驱动方法，其特征在于，所述像素电路还包括数据写入模块，所述数据写入模块的控制端与第二扫描信号端电连接，所述数据写入模块的第一端与数据信号端电连接，所述数据写入模块的第二端与所述驱动模块的第一端或者第二端电连接；
所述第一偏置模块复用所述数据写入模块，所述第一扫描信号端复用所述第二扫描信号端，所述第一偏置信号端复用所述数据信号端。
31.根据权利要求28所述的驱动方法，其特征在于，所述刷新帧的偏置阶段还包括第三偏置阶段，所述第三偏置阶段与所述第一偏置阶段至少部分重合；
所述驱动模块的控制端与第一节点电连接，所述驱动模块的第一端与第二节点电连接，所述驱动模块的第二端与第三节点电连接；
所述像素电路还包括阈值补偿模块，所述阈值补偿模块的控制端与第三扫描信号端电连接，所述阈值补偿模块的第一端与所述第一节点电连接，所述阈值补偿模块的第二端与所述第三节点电连接，所述阈值补偿模块在所述第三扫描信号端提供的第三扫描信号的控制下，用于连通所述驱动模块的控制端与所述驱动模块的第二端；
所述像素电路还包括第一复位模块，所述第一复位模块的控制端与第四扫描信号端电连接，所述第一复位模块的第一端与第一初始化信号端电连接，所述第一复位模块的第二端与所述第一节点或者所述第三节点电连接；
所述驱动方法还包括：
在所述第三偏置阶段，所述阈值补偿模块在所述第三扫描信号端提供的第三扫描信号的控制下导通，所述第一复位模块在所述第四扫描信号端提供的第四扫描信号的控制下导通，所述第一初始化信号端输出的第二偏置信号传输至所述驱动模块的控制端和所述驱动模块的第二端，所述第二偏置信号用于调节所述驱动模块的偏置状态。
32.根据权利要求28所述的驱动方法，其特征在于，所述驱动模块的控制端与第一节点电连接，所述驱动模块的第一端与第二节点电连接，所述驱动模块的第二端与第三节点电连接；
所述像素电路还包括阈值补偿模块，所述阈值补偿模块的控制端与第三扫描信号端电连接，所述阈值补偿模块的第一端与所述第一节点电连接，所述阈值补偿模块的第二端与所述第三节点电连接，所述阈值补偿模块在所述第三扫描信号端提供的第三扫描信号的控制下，用于连通所述驱动模块的控制端与所述驱动模块的第二端；
所述像素电路还包括第一复位模块，所述第一复位模块的控制端与第四扫描信号端电连接，所述第一复位模块的第一端与第一初始化信号端电连接，所述第一复位模块的第二端与所述第一节点或者所述第三节点电连接；
所述刷新帧的偏置阶段还包括第三偏置阶段，所述第三偏置阶段位于所述第一偏置阶段之前；
所述驱动方法还包括：
在所述第三偏置阶段，所述阈值补偿模块在所述第三扫描信号端提供的第三扫描信号的控制下导通，所述第一复位模块在所述第四扫描信号端提供的第四扫描信号的控制下导通，所述第一初始化信号端输出的第二偏置信号传输至所述驱动模块的控制端和所述驱动模块的第二端，所述第二偏置信号用于调节所述驱动模块的偏置状态。
33.根据权利要求28所述的驱动方法，其特征在于，所述像素电路还包括第二偏置模块，所述第二偏置模块的控制端与第五扫描信号端电连接，所述第二偏置模块的第一端与第二偏置信号端电连接，所述第二偏置模块的第二端与所述驱动模块的第一端或者第二端电连接；
所述刷新帧的偏置阶段还包括第三偏置阶段，所述第三偏置阶段位于所述第一偏置阶段之前；
所述驱动方法还包括：
在所述第三偏置阶段，所述第二偏置模块在所述第五扫描信号端提供的第三扫描信号的控制下导通，所述第二偏置信号端输出的第二偏置信号传输至所述驱动模块的第一端或者第二端，所述第二偏置信号用于调节所述驱动模块的偏置状态。
34.一种显示面板，其特征在于，包括如权利要求1至26所述的像素电路。
35.一种显示装置，其特征在于，包括如权利要求34所述的显示面板。
CN202211026510.7A 2022-08-25 2022-08-25 像素电路及其驱动方法、显示面板和显示装置 Pending CN115273737A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202211026510.7A CN115273737A (zh) 2022-08-25 2022-08-25 像素电路及其驱动方法、显示面板和显示装置
US17/987,886 US20240071289A1 (en) 2022-08-25 2022-11-16 Pixel circuit and driving method thereof, display panel and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211026510.7A CN115273737A (zh) 2022-08-25 2022-08-25 像素电路及其驱动方法、显示面板和显示装置

Publications (1)

Publication Number Publication Date
CN115273737A true CN115273737A (zh) 2022-11-01

Family

ID=83754241

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211026510.7A Pending CN115273737A (zh) 2022-08-25 2022-08-25 像素电路及其驱动方法、显示面板和显示装置

Country Status (2)

Country Link
US (1) US20240071289A1 (zh)
CN (1) CN115273737A (zh)

Also Published As

Publication number Publication date
US20240071289A1 (en) 2024-02-29

Similar Documents

Publication Publication Date Title
CN112259050B (zh) 显示面板及其驱动方法、显示装置
US11854473B2 (en) Display panel, driving method thereof and display device
KR102482335B1 (ko) 표시 장치 및 이를 이용한 표시 패널의 구동 방법
US9466242B2 (en) Pixel circuit for organic light emitting diode, driving method for pixel circuit and active matrix organic light emitting diode display device
US20240105119A1 (en) Pixel Circuit, Driving Method Therefor, and Display Apparatus
US11380246B2 (en) Electroluminescent display device having pixel driving
CN114038383B (zh) 显示面板及其驱动方法、显示装置
US11244623B2 (en) Pixel circuit and driving method thereof
US8497820B2 (en) Display device and driving method thereof
US11721288B2 (en) Pixel circuit, pixel circuit driving method, display panel and display apparatus
CN113140188A (zh) 显示装置
CN113593481B (zh) 显示面板及其驱动方法
KR20100054001A (ko) 표시 장치 및 그의 구동 방법
US20240005842A1 (en) Display panel and display device
CN115273737A (zh) 像素电路及其驱动方法、显示面板和显示装置
CN111179833B (zh) 像素电路及其驱动方法、显示装置
US20100214274A1 (en) Active-matrix display panel and device, and method for driving same
US20240078948A1 (en) Display panel and display device
CN117423314B (zh) 像素电路及其驱动方法、显示面板
US20240135884A1 (en) Display panel driving method and display panel
CN115547236A (zh) 显示面板及其驱动方法、显示装置
US20220406261A1 (en) Light emission control circuit, display panel and display device
KR20100062578A (ko) 표시 장치 및 그의 구동 방법
CN115588397A (zh) 显示面板及其驱动方法、显示装置
CN116386505A (zh) 显示面板及其驱动方法、显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination