CN115270690B - 查找空闲存储的装置、方法及芯片 - Google Patents

查找空闲存储的装置、方法及芯片 Download PDF

Info

Publication number
CN115270690B
CN115270690B CN202211169106.5A CN202211169106A CN115270690B CN 115270690 B CN115270690 B CN 115270690B CN 202211169106 A CN202211169106 A CN 202211169106A CN 115270690 B CN115270690 B CN 115270690B
Authority
CN
China
Prior art keywords
logic gate
output
storage unit
input
queue
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202211169106.5A
Other languages
English (en)
Other versions
CN115270690A (zh
Inventor
李彦
刘明
石昊明
杨媛媛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenglong Singapore Pte Ltd
Original Assignee
Sunlune Technology Beijing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sunlune Technology Beijing Co Ltd filed Critical Sunlune Technology Beijing Co Ltd
Priority to CN202211169106.5A priority Critical patent/CN115270690B/zh
Publication of CN115270690A publication Critical patent/CN115270690A/zh
Application granted granted Critical
Publication of CN115270690B publication Critical patent/CN115270690B/zh
Priority to PCT/CN2023/103331 priority patent/WO2024066561A1/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/396—Clock trees
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2115/00—Details relating to the type of the circuit
    • G06F2115/06—Structured ASICs

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Architecture (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Logic Circuits (AREA)

Abstract

本文公开一种查找空闲存储的装置、方法及芯片。查找空闲存储的装置包括：指示队列处理模块，配置为为存储块构建指示队列以表示存储块中存储单元的占用情况；指示队列包括多个元素，元素的数值用于指示元素对应的存储单元是否空闲；信息收集模块，配置为在向存储块写入目标数据前，通过第一逻辑门树获取存储块的指示队列的信息，根据所述信息判断存储块中是否存在空闲存储单元；仲裁及控制模块，配置为当存储块中存在空闲存储单元时，利用第二逻辑门树按照二分法的搜索规则从存储块的指示队列中搜索一个指示空闲存储单元的目标元素，将目标元素对应的空闲存储单元作为目标空闲存储单元以写入目标数据。本文的方案能够加快查找空闲存储的速度。

Description

查找空闲存储的装置、方法及芯片
技术领域
本申请实施例涉及集成电路设计领域，尤其涉及一种查找空闲存储的装置、方法及芯片。
背景技术
在很多需要使用片内缓存的芯片应用场景下，为避免把已经写入的数据覆盖，通常需要查询缓存地址是否被占用。由于数据的读写行为具有随机性，即存储地址的占用和解除带有随机性，因此需要反复去检查存储地址的占用情况。
当面对大缓存深度的存储器时，一旦存储器处于大部分被占用的情况，则查找空闲存储的逻辑路径会相当冗长，当系统频率很高时，可能无法在单个系统时钟周期内完成空闲存储的查找。
发明内容
本申请实施例提供了一种查找空闲存储的装置，包括：
指示队列处理模块，配置为为存储块构建指示队列以表示所述存储块中存储单元的占用情况；其中，所述指示队列包括多个元素，所述元素的数值用于指示该元素对应的存储单元是否空闲；
信息收集模块，配置为在向所述存储块写入目标数据前，通过第一逻辑门树获取所述存储块的指示队列的信息，根据所述指示队列的信息判断所述存储块中是否存在空闲存储单元；
仲裁及控制模块，配置为当所述存储块中存在空闲存储单元时，利用第二逻辑门树按照二分法的搜索规则从所述存储块的指示队列中搜索一个指示空闲存储单元的目标元素，将所述目标元素对应的空闲存储单元作为目标空闲存储单元以写入所述目标数据。
本申请实施例提供了一种查找空闲存储的方法，包括：
为存储块构建指示队列以表示所述存储块中存储单元的占用情况；其中，所述指示队列包括多个元素，所述元素的数值用于指示该元素对应的存储单元是否空闲；
在向所述存储块写入目标数据前，通过第一逻辑门树获取所述存储块的指示队列的信息，根据所述指示队列的信息判断所述存储块中是否存在空闲存储单元；当所述存储块中存在空闲存储单元时，利用第二逻辑门树按照二分法的搜索规则从所述存储块的指示队列中搜索一个指示空闲存储单元的目标元素，将所述目标元素对应的空闲存储单元作为目标空闲存储单元以写入所述目标数据。
本申请实施例提供了一种芯片，包括上述查找空闲存储的装置。
本申请实施例提供的查找空闲存储的装置包括指示队列处理模块、信息收集模块和仲裁及控制模块，指示队列处理模块为存储块构建指示队列以表示所述存储块中存储单元的占用情况；信息收集模块在向所述存储块写入目标数据前，通过第一逻辑门树获取所述存储块的指示队列的信息，根据所述指示队列的信息判断所述存储块中是否存在空闲存储单元；仲裁及控制模块当所述存储块中存在空闲存储单元时，利用第二逻辑门树按照二分法的搜索规则从所述存储块的指示队列中搜索一个指示空闲存储单元的目标元素，将所述目标元素对应的空闲存储单元作为目标空闲存储单元以写入所述目标数据。由于二分法可以缩小一半的搜索量，因此上述实施例提供的查找空闲存储的装置和方法能够加快查找空闲存储的速度。
在阅读并理解了附图和详细描述后，可以明白其他方面。
附图说明
附图用来提供对本申请技术方案的理解，并且构成说明书的一部分，与本申请实施例一起用于解释本申请的技术方案，并不构成对本申请技术方案的限制。
图1为本申请实施例的一种查找空闲存储的装置的结构示意图；
图2为本申请实施例的一种第一逻辑门树的结构示意图；
图3为图2所示的第一逻辑门树的一个示例的结构示意图（指示队列包括16比特）；
图4为本申请实施例的一种第二逻辑门树的结构示意图；
图5为本申请实施例的另一种第二逻辑门树的结构示意图；
图6为图5所示的第二逻辑门树的一个示例的结构示意图（指示队列包括16比特）；
图7为本申请实施例的另一种第二逻辑门树的结构示意图；
图8为图7所示的第二逻辑门树的一个示例的结构示意图（指示队列包括16比特）；
图9-1为本申请实施例的一种第二逻辑门的结构示意图（与门的组合）；
图9-2为本申请实施例的另一种第二逻辑门的结构示意图（与门的组合）；
图10-1为本申请实施例的另一种第二逻辑门的结构示意图（或门的组合）；
图10-2为本申请实施例的另一种第二逻辑门的结构示意图（或门的组合）；
图11为本申请实施例的一种查找空闲存储的方法的流程图；
图12-1为本申请实施例的一种通过二分法搜索目标位的方法流程图；
图12-2为本申请实施例的另一种通过二分法搜索目标位的方法流程图。
具体实施方式
本申请描述了多个实施例，但是该描述是示例性的，而不是限制性的，并且对于本领域的普通技术人员来说显而易见的是，在本申请所描述的实施例包含的范围内可以有更多的实施例和实现方案。尽管在附图中示出了许多可能的特征组合，并在具体实施方式中进行了讨论，但是所公开的特征的许多其它组合方式也是可能的。除非特意加以限制的情况以外，任何实施例的任何特征或元件可以与任何其它实施例中的任何其他特征或元件结合使用，或可以替代任何其它实施例中的任何其他特征或元件。
本申请包括并设想了与本领域普通技术人员已知的特征和元件的组合。本申请已经公开的实施例、特征和元件也可以与任何常规特征或元件组合，以形成由所附权利要求限定的独特的发明方案。任何实施例的任何特征或元件也可以与来自其它发明方案的特征或元件组合，以形成另一个由所附权利要求限定的独特的发明方案。因此，应当理解，在本申请中示出和/或讨论的任何特征可以单独地或以任何适当的组合来实现。因此，除了根据所附权利要求及其等同替换所做的限制以外，实施例不受其它限制。此外，可以在所附权利要求的保护范围内进行各种修改和改变。
本申请实施例提供一种查找空闲存储的装置。如图1所示，一种查找空闲存储的装置，包括：
指示队列处理模块10，配置为为存储块构建指示队列以表示所述存储块中存储单元的占用情况；其中，所述指示队列包括多个元素，所述元素的数值用于指示该元素对应的存储单元是否空闲；
信息收集模块20，配置为在向所述存储块写入目标数据前，通过第一逻辑门树获取所述存储块的指示队列的信息，根据所述指示队列的信息判断所述存储块中是否存在空闲存储单元；
仲裁及控制模块30，配置为当所述存储块中存在空闲存储单元时，利用第二逻辑门树按照二分法的搜索规则从所述存储块的指示队列中搜索一个指示空闲存储单元的目标元素，将所述目标元素对应的空闲存储单元作为目标空闲存储单元以写入所述目标数据。
本申请实施例提供的查找空闲存储的装置包括指示队列处理模块、信息收集模块和仲裁及控制模块。指示队列处理模块为存储块构建指示队列以表示所述存储块中存储单元的占用情况；信息收集模块在向所述存储块写入目标数据前，通过第一逻辑门树获取所述存储块的指示队列的信息，根据所述指示队列的信息判断所述存储块中是否存在空闲存储单元；仲裁及控制模块当所述存储块中存在空闲存储单元时，利用第二逻辑门树按照二分法的搜索规则从所述存储块的指示队列中搜索一个指示空闲存储单元的目标元素，将所述目标元素对应的空闲存储单元作为目标空闲存储单元以写入所述目标数据。由于二分法可以缩小一半的搜索量，因此上述实施例提供的查找空闲存储的装置能够加快查找空闲存储的速度。
在一些示例性的实施方式中，所述存储块为缓存。
在一些示例性的实施方式中，所述指示队列的元素为1比特二进制数。
在一些示例性的实施方式中，所述指示队列的数值可以保存在寄存器中，寄存器的各位与指示队列的各个元素一一对应。
在一些示例性的实施方式中，所述元素的数值用于指示该元素对应的存储单元是否空闲，包括： 0表示该元素对应的存储单元被占用， 1表示该元素对应的存储单元为空闲；或者，1表示该元素对应的存储单元被占用，0表示该元素对应的存储单元为空闲。
在一些示例性的实施方式中，信息收集模块，配置为采用以下方式通过第一逻辑门树获取所述存储块的指示队列的信息：
通过第1级第一逻辑门组获取以下信息：指示队列的每个第1级子队列中是否存在指示空闲存储单元的元素；其中，指示队列的第1级子队列共2m-1个；
当m大于2时，所述第一逻辑门树的第k级第一逻辑门组用于获取以下信息；指示队列的每个第k级子队列中是否存在指示空闲存储单元的元素；其中，指示队列的第k级子队列共2m-k个；2≤k≤m-1；
通过第m级第一逻辑门组获取以下信息：指示队列的所有元素中是否存在指示空闲存储单元的元素；
其中，所述第一逻辑门树包括级联的m级第一逻辑门组，第i级第一逻辑门组包括2m-i个第一逻辑门L(i,j)；其中，1≤i≤m；1≤j≤2m-i；N为存储块包含的存储单元的总数，N=2m；m为大于1的正整数。
在一些示例性的实施方式中，仲裁及控制模块，配置为采用以下方式利用第二逻辑门树按照二分法的搜索规则从所述存储块的指示队列中搜索一个指示空闲存储单元的目标元素：
向所述第二逻辑门树的第1级第二逻辑门输入第m级第一逻辑门的输出以及第m-1级第一逻辑门的输出，两个输出端的输出分别作为两个相邻的下一级第二逻辑门的输入；
当m大于2时，向所述第二逻辑门树的第k级第二逻辑门的第一输入端输入上一级第二逻辑门的输出，第二输入端输入第m-k级第一逻辑门的输出，两个输出端的输出分别作为两个相邻的下一级第二逻辑门的输入；2≤k≤m-1；
向所述第二逻辑门树的第m级第二逻辑门的第一输入端输入上一级第二逻辑门的输出，第二输入端输入指示队列的一个元素的数值，两个输出端的输出分别表示指示队列的该元素和该元素的相邻元素对应的存储单元是否为空闲存储单元；
其中，所述第二逻辑门的处理逻辑为：当第一输入端的输入为真时，两个输出端中有且仅有一个的输出为真，第二输入端的输入用于确定哪一个输出端的输出为真；当第一输入端的输入为假时，两个输出端的输出均为假。
在一些示例性的实施方式中，所述仲裁及控制模块，还配置为将所述目标数据写入所述目标空闲存储单元中后，通过第二逻辑门树向指示队列处理模块发送第一控制信号；其中，所述第一控制信号携带所述目标空闲存储单元对应的指示队列中的目标元素的信息；
所述指示队列处理模块，还配置为接收到第一控制信号，更新所述目标空闲存储单元对应的指示队列：将所述指示队列中所述目标空闲存储单元对应的目标元素的数值修改为指示所述存储单元被占用。
在一些示例性的实施方式中，所述仲裁及控制模块，还配置为从目标存储单元中读出数据后，通过第二逻辑门树向指示队列处理模块发送第二控制信号；其中，所述第二控制信号携带所述目标存储单元对应的指示队列中的目标元素的信息；
所述指示队列处理模块，还配置为接收到第二控制信号，更新所述目标存储单元对应的指示队列：将所述指示队列中所述目标存储单元对应的目标元素的数值修改为指示所述存储单元为空闲。
在一些示例性的实施方式中，所述第一逻辑门树包括级联的m级第一逻辑门组，第i级第一逻辑门组包括2m-i个第一逻辑门L(i,j)；其中，1≤i≤m；1≤j≤2m-i；N为存储块包含的存储单元的总数，N=2m；m为大于1的正整数；
所述第一逻辑门包括：两个输入端和一个输出端；
所述第一逻辑门树的第1级第一逻辑门的两个输入端分别输入指示队列的两个相邻元素的数值，输出端连接下一级的第一逻辑门的输入端；
所述第一逻辑门树的第m级第一逻辑门的两个输入端分别连接两个相邻的上一级第一逻辑门的输出端，输出端的输出用于指示所述指示队列对应的存储块中是否存在空闲存储单元；
当m大于2时，所述第一逻辑门树的第k级第一逻辑门的两个输入端分别连接两个相邻的上一级第一逻辑门的输出端，输出端连接下一级的第一逻辑门的输入端；2≤k≤m-1；
所述第一逻辑门的处理逻辑为：当两个输入端的输入中至少一个为真时，输出端的输出为真；当两个输入端的输入均为假时，输出端的输出为假。
在一些示例性的实施方式中，如图2所示，所述第一逻辑门树包括级联的m级第一逻辑门组，第i级第一逻辑门组包括2m-i个第一逻辑门L(i,j)；其中，1≤i≤m；1≤j≤2m-i；N=2m；m为大于1的正整数；
第一逻辑门包括：第一输入端、第二输入端和输出端；
第1级第j个第一逻辑门L(1,j)的第一输入端输入指示队列的第2j-1位，L(1,j)的第二输入端输入指示队列的第2j位；1≤j≤2m-1；
第m级第一逻辑门包括一个第一逻辑门L(m,1)， L(m,1)的第一输入端连接第m-1级第1个第一逻辑门L(m-1,1)的输出端，L(m,1)的第二输入端连接第m-1级第2个第一逻辑门L(m-1,2)的输出端；
当m大于2时，第k级第j个第一逻辑门L(k,j)的第一输入端连接第k-1级第2j-1个第一逻辑门L(k-1, 2j-1)的输出端，L(k,j)的第二输入端连接第k-1级第2j个第一逻辑门L(k-1, 2j)的输出端；2≤k≤m-1；1≤j≤2m-k。
下述表1是第一逻辑门的一种真值表。第一输入端的输入为x1、第二输入端的输入为x2，输出端的输出为y。
表1
x1 x2 y
真 假 真
真 真 真
假 真 真
假 假 假
如图3所示，假设指示队列包括16个元素，每个元素是1比特的二进制数（0或者1），N=16=24；第一逻辑门树包括4级级联的第一逻辑门L(i,j)组，1≤i≤4,1≤j≤24-i。
第一级第一逻辑门组包括8个第一逻辑门，分别是：L(1,1)，L(1,2)，L(1,3)，L(1,4)，L(1,5)，L(1,6)，L(1,7)，L(1,8)。L(1,1)的两个输入分别是：指示队列的第1位和第2位。L(1,2)的两个输入分别是：指示队列的第3位和第4位。L(1,3)的两个输入分别是：指示队列的第5位和第6位。L(1,4)的两个输入分别是：指示队列的第7位和第8位。L(1,5)的两个输入分别是：指示队列的第9位和第10位。L(1,6)的两个输入分别是：指示队列的第11位和第12位。L(1,5)的两个输入分别是：指示队列的第13位和第14位。L(1,6)的两个输入分别是：指示队列的第15位和第16位。
第二级第一逻辑门组包括4个第一逻辑门，分别是：L(2,1)，L(2,2)，L(2,3)，L(2,4)。L(2,1)的两个输入分别是：L(1,1)的输出和L(1,2)的输出。L(2,2)的两个输入分别是：L(1,3)的输出和L(1,4)的输出。L(2,3)的两个输入分别是：L(1,5)的输出和L(1,6)的输出。L(2,4)的两个输入分别是：L(1,7)的输出和L(1,8)的输出。
第三级第一逻辑门组包括2个第一逻辑门，分别是：L(3,1)，L(3,2)。L(3,1)的两个输入分别是：L(2,1)的输出和L(2,2)的输出。L(3,2)的两个输入分别是： L(2,3)的输出和L(2,4)的输出。
第四级第一逻辑门组包括1个第一逻辑门L(4,1)。L(4,1)的两个输入分别是： L(3,1)的输出L(3,2)的输出。
在一些示例性的实施方式中，所述第二逻辑门树包括级联的m级第二逻辑门组，第i级第二逻辑门组包括2i-1个第二逻辑门R(i,j)；其中，1≤i≤m；1≤j≤2i-1；N=2m，m为大于1的正整数；
所述第二逻辑门包括：第一输入端、第二输入端和两个输出端；
所述第二逻辑门树的第1级第二逻辑门的第一输入端连接第m级第一逻辑门的输出端，第二输入端连接第m-1级第一逻辑门的输出端，两个输出端分别连接两个相邻的下一级第二逻辑门的输入端；
所述第二逻辑门树的第m级第二逻辑门的第一输入端连接上一级第二逻辑门的输出端，第二输入端输入指示队列的一个元素的数值，两个输出端的输出分别表示指示队列的该元素和该元素的相邻元素对应的存储单元是否为空闲存储单元；
当m大于2时，所述第二逻辑门树的第k级第二逻辑门的第一输入端连接上一级第二逻辑门的输出端，第二输入端连接第m-k级第一逻辑门的输出端，两个输出端分别连接两个相邻的下一级第二逻辑门的输入端；
所述第二逻辑门的处理逻辑为：当第一输入端的输入为真时，两个输出端中有且仅有一个的输出为真，第二输入端的输入用于确定哪一个输出端的输出为真；当第一输入端的输入为假时，两个输出端的输出均为假。
在一些示例性的实施方式中，如图4所示，所述第二逻辑门树包括级联的m级第二逻辑门组，第i级第二逻辑门组包括2i-1个第二逻辑门R(i,j)；其中，1≤i≤m；1≤j≤2i-1；N=2m，m为大于1的正整数；任意一个第二逻辑门包括：两个输入端和两个输出端；
第1级第二逻辑门R(1,1)的两个输入端分别连接第m级第一逻辑门的输出端和第m-1级第一逻辑门的输出端，R(1,1)的两个输出端分别连接两个相邻的第2级第二逻辑门的输入端；
第m级第j个第二逻辑门R(m,j)的两个输入端中的一个连接第k-1级第二逻辑门的输出端，另一个输入指示队列H的一个元素的数值，R(m,j)的两个输出端的输出分别表示指示队列的该元素和该元素的相邻元素对应的存储单元是否为空闲存储单元；
当m大于2时，第k级第j个第二逻辑门R(k,j)的两个输入端分别连接第k-1级第二逻辑门的输出端和第m-k级第一逻辑门的输出端，R(k,j)的两个输出端分别连接两个相邻的第k+1级第二逻辑门的输入端；2≤k≤m-1。
在一些示例性的实施方式中，如图5所示，所述第二逻辑门树包括级联的m级第二逻辑门组，第i级第二逻辑门组包括2i-1个第二逻辑门R(i,j)；其中，1≤i≤m；1≤j≤2i-1；N=2m，m为大于1的正整数；
任意一个第二逻辑门包括：第一输入端、第二输入端、第一输出端和第二输出端；
第1级第二逻辑门R(1,1)的第一输入端连接第m级第1个第一逻辑门L(m,1)的输出端，R(1,1)的第二输入端连接第m-1级第2个第一逻辑门L(m-1,2)的输出端，R(1,1)的第一输出端连接第2级第1个第二逻辑门R(2,1)的第一输入端，R(1,1)的第二输出端连接第2级第2个第二逻辑门R(2,2)的第一输入端；
第m级第2t-1个第二逻辑门R(m, 2t-1)的第一输入端连接第m-1级第t个第二逻辑门R(m-1, t)的第一输出端，R(m, 2t-1)的第二输入端输入指示队列的第4t-2个元素的数值，R(m, 2t-1)的第一输出端的输出表示指示队列的第4t-3个元素对应的存储单元是否空闲，R(m, 2t-1)的第二输出端的输出表示指示队列的第4t-2个元素对应的存储单元是否空闲；1≤t≤2m-2；
第m级第2t个第二逻辑门R(m, 2t)的第一输入端连接第m-1级第t个第二逻辑门R(m-1, t)的第二输出端，R(m, 2t)的第二输入端输入指示队列的第4t个元素的数值，R(m,2t)的第一输出端的输出表示指示队列的第4t-1个元素对应的存储单元是否空闲，R(m,2t)的第二输出端的输出表示指示队列的第4t个元素对应的存储单元是否空闲；1≤t≤2m -2；
当m大于2时，第k级第2t-1个第二逻辑门R(k, 2t-1)的第一输入端连接第k-1级第t个第二逻辑门R(k-1, t)的第一输出端，R(k, 2t-1)的第二输入端连接第m-k级第4t-2个第一逻辑门L(m-k, 4t-2)的输出端，R(k, 2t-1)的第一输出端连接第k+1级第4t-3个第二逻辑门R(k+1, 4t-3)的第一输入端，R(k, 2t-1)的第二输出端连接第k+1级第4t-2个第二逻辑门R(k+1, 4t-2)的第一输入端；其中，2≤k≤m-1；1≤t≤2k-2；
当m大于2时，第k级第2t个第二逻辑门R(k, 2t)的第一输入端连接第k-1级第t个第二逻辑门R(k-1, t)的第二输出端，R(k, 2t)的第二输入端连接第m-k级第4t个第一逻辑门L(m-k, 4t)的输出端，R(k, 2t)的第一输出端连接第k+1级第4t-1个第二逻辑门R(k+1,4t-1)的第一输入端，R(k, 2t)的第二输出端连接第k+1级第4t个第二逻辑门R(k+1, 4t)的第一输入端；其中，2≤k≤m-1；1≤t≤2k-2。
在一些示例性的实施方式中，所述第二逻辑门的处理逻辑为：当第一输入端的输入x1为真时，如果第二输入端的输入x2为真，则第二输出端的输出y2为真且第一输出端的输出y1为假，如果第二输入端的输入x2为假，则第一输出端的输出y1为真且第二输出端的输出y2为假；当第一输入端的输入x1为假时，第一输出端的输出y1和第二输出端的输出y2均为假。
下述表2是第二逻辑门的一种真值表。
表2
x1 x2 y1 y2
真 真 假 真
真 假 真 假
假 * 假 假
在上述表2中，“*”表示“真”和“假”均可。
如图6所示，假设指示队列包括16个元素，每个元素是1比特的二进制数（0或者1），N=16=24；第二逻辑门树包括4级级联的第二逻辑门R(i,j)组，1≤i≤4,1≤j≤2i-1。
第1级第二逻辑门组包括1个第二逻辑门R(1,1)。R(1,1)的第一输入端连接第4级第1个第一逻辑门L(4,1)的输出端，R(1,1)的第二输入端连接第3级第2个第一逻辑门L(3,2)的输出端，R(1,1)的第一输出端连接第2级第1个第二逻辑门R(2,1)的第一输入端，R(1,1)的第二输出端连接第2级第2个第二逻辑门R(2,2)的第一输入端。
第2级第二逻辑门组包括2个第二逻辑门，分别是：R(2,1)和R(2,2)。
R(2,1)的第一输入端连接第1级第1个第二逻辑门R(1,1)的第一输出端，R(2,1)的第二输入端连接第2级第2个第一逻辑门L(2,2)的输出端，R(2,1)的第一输出端连接第3级第1个第二逻辑门R(3,1)的第一输入端，R(2,1)的第二输出端连接第3级第2个第二逻辑门R(3,2)的第一输入端。
R(2,2)的第一输入端连接第1级第1个第二逻辑门R(1,1)的第二输出端，R(2,2)的第二输入端连接第2级第4个第一逻辑门L(2,4)的输出端，R(2,2)的第一输出端连接第3级第3个第二逻辑门R(3,3)的第一输入端，R(2,2)的第二输出端连接第3级第4个第二逻辑门R(3,4)的第一输入端。
第3级第二逻辑门组包括4个第二逻辑门，分别是：R(3,1)、R(3,2)、R(3,3)和R(3,4)。
R(3,1)的第一输入端连接第2级第1个第二逻辑门R(2,1)的第一输出端，R(3,1)的第二输入端连接第1级第2个第一逻辑门L(1,2)的输出端，R(3,1)的第一输出端连接第4级第1个第二逻辑门R(4,1)的第一输入端，R(3,1)的第二输出端连接第4级第2个第二逻辑门R(4,2)的第一输入端。
R(3,2)的第一输入端连接第2级第1个第二逻辑门R(2,1)的第二输出端，R(3,2)的第二输入端连接第1级第4个第一逻辑门L(1,4)的输出端，R(3,2)的第一输出端连接第4级第3个第二逻辑门R(4,3)的第一输入端，R(3,2)的第二输出端连接第4级第4个第二逻辑门R(4,4)的第一输入端。
R(3,3)的第一输入端连接第2级第2个第二逻辑门R(2,2)的第一输出端，R(3,3)的第二输入端连接第1级第6个第一逻辑门L(1,6)的输出端，R(3,3)的第一输出端连接第4级第5个第二逻辑门R(4,5)的第一输入端，R(3,3)的第二输出端连接第4级第6个第二逻辑门R(4,6)的第一输入端。
R(3,4)的第一输入端连接第2级第2个第二逻辑门R(2,2)的第二输出端，R(3,4)的第二输入端连接第1级第8个第一逻辑门L(1,8)的输出端，R(3,4)的第一输出端连接第4级第7个第二逻辑门R(4,7)的第一输入端，R(3,4)的第二输出端连接第4级第8个第二逻辑门R(4,8)的第一输入端。
第4级第二逻辑门组包括8个第二逻辑门，分别是：R(4,1)、R(4,2)、R(4,3)、R(4,4)、R(4,5)、R(4,6)、R(4,7)、R(4,8)。
R(4, 1)的第一输入端连接第3级第1个第二逻辑门R(3, 1)的第一输出端，R(4,1)的第二输入端输入指示队列的第2位的数值，R(4, 1)的第一输出端的输出表示指示队列的第1位对应的存储单元是否空闲，R(4, 1)的第二输出端的输出表示指示队列的第2位对应的存储单元是否空闲。
R(4, 2)的第一输入端连接第3级第1个第二逻辑门R(3, 1)的第二输出端，R(4,2)的第二输入端输入指示队列的第4位的数值，R(4, 2)的第一输出端的输出表示指示队列的第3位对应的存储单元是否空闲，R(4, 2)的第二输出端的输出表示指示队列的第4位对应的存储单元是否空闲。
R(4, 3)的第一输入端连接第3级第2个第二逻辑门R(3, 2)的第一输出端，R(4,3)的第二输入端输入指示队列的第6位的数值，R(4, 3)的第一输出端的输出表示指示队列的第5位对应的存储单元是否空闲，R(4, 3)的第二输出端的输出表示指示队列的第6位对应的存储单元是否空闲。
R(4, 4)的第一输入端连接第3级第2个第二逻辑门R(3, 1)的第二输出端，R(4,4)的第二输入端输入指示队列的第8位的数值，R(4, 4)的第一输出端的输出表示指示队列的第7位对应的存储单元是否空闲，R(4, 4)的第二输出端的输出表示指示队列的第8位对应的存储单元是否空闲。
R(4, 5)的第一输入端连接第3级第3个第二逻辑门R(3, 3)的第一输出端，R(4,5)的第二输入端输入指示队列的第10位的数值，R(4, 5)的第一输出端的输出表示指示队列的第9位对应的存储单元是否空闲，R(4, 5)的第二输出端的输出表示指示队列的第10位对应的存储单元是否空闲。
R(4, 6)的第一输入端连接第3级第3个第二逻辑门R(3, 3)的第二输出端，R(4,6)的第二输入端输入指示队列的第12位的数值，R(4, 6)的第一输出端的输出表示指示队列的第11位对应的存储单元是否空闲，R(4, 6)的第二输出端的输出表示指示队列的第12位对应的存储单元是否空闲。
R(4, 7)的第一输入端连接第3级第4个第二逻辑门R(3, 4)的第一输出端，R(4,7)的第二输入端输入指示队列的第14位的数值，R(4, 7)的第一输出端的输出表示指示队列的第13位对应的存储单元是否空闲，R(4, 7)的第二输出端的输出表示指示队列的第14位对应的存储单元是否空闲。
R(4, 8)的第一输入端连接第3级第4个第二逻辑门R(3, 4)的第二输出端，R(4,8)的第二输入端输入指示队列的第16位的数值，R(4, 8)的第一输出端的输出表示指示队列的第15位对应的存储单元是否空闲，R(4, 8)的第二输出端的输出表示指示队列的第16位对应的存储单元是否空闲。
在一些示例性的实施方式中，如图7所示，所述第二逻辑门树包括级联的m级第二逻辑门组，第i级第二逻辑门组包括2i-1个第二逻辑门R(i,j)；其中，1≤i≤m；1≤j≤2i-1；N=2m，m为大于1的正整数；
任意一个第二逻辑门包括：第一输入端、第二输入端、第一输出端和第二输出端；
第1级第二逻辑门R(1,1)的第一输入端连接第m级第1个第一逻辑门L(m,1)的输出端，R(1,1)的第二输入端连接第m-1级第1个第一逻辑门L(m-1,1)的输出端，R(1,1)的第一输出端连接第2级第1个第二逻辑门R(2,1)的第一输入端，R(1,1)的第二输出端连接第2级第2个第二逻辑门R(2,2)的第一输入端；
第m级第2t-1个第二逻辑门R(m, 2t-1)的第一输入端连接第m-1级第t个第二逻辑门R(m-1, t)的第一输出端，R(m, 2t-1)的第二输入端输入指示队列的第4t-3个元素的数值，R(m, 2t-1)的第一输出端的输出表示指示队列的第4t-3个元素对应的存储单元是否空闲，R(m, 2t-1)的第二输出端的输出表示指示队列的第4t-2个元素对应的存储单元是否空闲；1≤t≤2m-2；
第m级第2t个第二逻辑门R(m, 2t)的第一输入端连接第m-1级第t个第二逻辑门R(m-1, t)的第二输出端，R(m, 2t)的第二输入端输入指示队列的第4t-1个元素的数值，R(m, 2t)的第一输出端的输出表示指示队列的第4t-1个元素对应的存储单元是否空闲，R(m, 2t)的第二输出端的输出表示指示队列的第4t个元素对应的存储单元是否空闲；1≤t≤2m-2；
当m大于2时，第k级第2t-1个第二逻辑门R(k, 2t-1)的第一输入端连接第k-1级第t个第二逻辑门R(k-1, t)的第一输出端，R(k, 2t-1)的第二输入端连接第m-k级第4t-3个第一逻辑门L(m-k, 4t-3)的输出端，R(k, 2t-1)的第一输出端连接第k+1级第4t-3个第二逻辑门R(k+1, 4t-3)的第一输入端，R(k, 2t-1)的第二输出端连接第k+1级第4t-2个第二逻辑门R(k+1, 4t-2)的第一输入端；其中，2≤k≤m-1；1≤t≤2k-2；
当m大于2时，第k级第2t个第二逻辑门R(k, 2t)的第一输入端连接第k-1级第t个第二逻辑门R(k-1, t)的第二输出端，R(k, 2t)的第二输入端连接第m-k级第4t-1个第一逻辑门L(m-k, 4t)的输出端，R(k, 2t)的第一输出端连接第k+1级第4t-1个第二逻辑门R(k+1, 4t-1)的第一输入端，R(k, 2t)的第二输出端连接第k+1级第4t个第二逻辑门R(k+1,4t)的第一输入端；其中，2≤k≤m-1；1≤t≤2k-2。
在一些示例性的实施方式中，所述第二逻辑门的处理逻辑为：当第一输入端的输入x1为真时，如果第二输入端的输入x2为真，则第一输出端的输出y1为真且第二输出端的输出y2为假，如果第二输入端的输入x2为假，则第二输出端的输出y2为真且第一输出端的输出y1为假；当第一输入端的输入x1为假时，第一输出端的输出y1和第二输出端的输出y2均为假。
下述表3是第二逻辑门的一种真值表。
表3
x1 x2 y1 y2
真 真 真 假
真 假 假 真
假 * 假 假
在上述表3中，“*”表示“真”和“假”均可。
如图8所示，假设指示队列包括16个元素，每个元素是1比特二进制数（0或者1），N=16=24；第二逻辑门组包括4级级联的第二逻辑门R(i,j)组，1≤i≤4,1≤j≤2i-1。
第1级第二逻辑门组包括1个第二逻辑门R(1,1)。R(1,1)的第一输入端连接第4级第1个第一逻辑门L(4,1)的输出端，R(1,1)的第二输入端连接第3级第1个第一逻辑门L(3,1)的输出端，R(1,1)的第一输出端连接第2级第1个第二逻辑门R(2,1)的第一输入端，R(1,1)的第二输出端连接第2级第2个第二逻辑门R(2,2)的第一输入端。
第2级第二逻辑门组包括2个第二逻辑门，分别是：R(2,1)和R(2,2)。
R(2,1)的第一输入端连接第1级第1个第二逻辑门R(1,1)的第一输出端，R(2,1)的第二输入端连接第2级第1个第一逻辑门L(2,1)的输出端，R(2,1)的第一输出端连接第3级第1个第二逻辑门R(3,1)的第一输入端，R(2,1)的第二输出端连接第3级第2个第二逻辑门R(3,2)的第一输入端。
R(2,2)的第一输入端连接第1级第1个第二逻辑门R(1,1)的第二输出端，R(2,2)的第二输入端连接第2级第3个第一逻辑门L(2,3)的输出端，R(2,2)的第一输出端连接第3级第3个第二逻辑门R(3,3)的第一输入端，R(2,2)的第二输出端连接第3级第4个第二逻辑门R(3,4)的第一输入端。
第3级第二逻辑门组包括4个第二逻辑门，分别是：R(3,1)、R(3,2)、R(3,3)和R(3,4)。
R(3,1)的第一输入端连接第2级第1个第二逻辑门R(2,1)的第一输出端，R(3,1)的第二输入端连接第1级第1个第一逻辑门L(1,1)的输出端，R(3,1)的第一输出端连接第4级第1个第二逻辑门R(4,1)的第一输入端，R(3,1)的第二输出端连接第4级第2个第二逻辑门R(4,2)的第一输入端。
R(3,2)的第一输入端连接第2级第1个第二逻辑门R(2,1)的第二输出端，R(3,2)的第二输入端连接第1级第3个第一逻辑门L(1,3)的输出端，R(3,2)的第一输出端连接第4级第3个第二逻辑门R(4,3)的第一输入端，R(3,2)的第二输出端连接第4级第4个第二逻辑门R(4,4)的第一输入端。
R(3,3)的第一输入端连接第2级第2个第二逻辑门R(2,2)的第一输出端，R(3,3)的第二输入端连接第1级第5个第一逻辑门L(1,5)的输出端，R(3,3)的第一输出端连接第4级第5个第二逻辑门R(4,5)的第一输入端，R(3,3)的第二输出端连接第4级第6个第二逻辑门R(4,6)的第一输入端。
R(3,4)的第一输入端连接第2级第2个第二逻辑门R(2,2)的第二输出端，R(3,4)的第二输入端连接第1级第7个第一逻辑门L(1,7)的输出端，R(3,4)的第一输出端连接第4级第7个第二逻辑门R(4,7)的第一输入端，R(3,4)的第二输出端连接第4级第8个第二逻辑门R(4,8)的第一输入端。
第4级第二逻辑门组包括8个第二逻辑门，分别是：R(4,1)、R(4,2)、R(4,3)、R(4,4)、R(4,5)、R(4,6)、R(4,7)、R(4,8)。
R(4, 1)的第一输入端连接第3级第1个第二逻辑门R(3, 1)的第一输出端，R(4,1)的第二输入端输入指示队列的第1位的数值，R(4, 1)的第一输出端的输出表示指示队列的第1位对应的存储单元是否空闲，R(4, 1)的第二输出端的输出表示指示队列的第2位对应的存储单元是否空闲。
R(4, 2)的第一输入端连接第3级第1个第二逻辑门R(3, 1)的第二输出端，R(4,2)的第二输入端输入指示队列的第3位的数值，R(4, 2)的第一输出端的输出表示指示队列的第3位对应的存储单元是否空闲，R(4, 2)的第二输出端的输出表示指示队列的第4位对应的存储单元是否空闲。
R(4, 3)的第一输入端连接第3级第2个第二逻辑门R(3, 2)的第一输出端，R(4,3)的第二输入端输入指示队列的第5位的数值，R(4, 3)的第一输出端的输出表示指示队列的第5位对应的存储单元是否空闲，R(4, 3)的第二输出端的输出表示指示队列的第6位对应的存储单元是否空闲。
R(4, 4)的第一输入端连接第3级第2个第二逻辑门R(3, 1)的第二输出端，R(4,4)的第二输入端输入指示队列的第7位的数值，R(4, 4)的第一输出端的输出表示指示队列的第7位对应的存储单元是否空闲，R(4, 4)的第二输出端的输出表示指示队列的第8位对应的存储单元是否空闲。
R(4, 5)的第一输入端连接第3级第3个第二逻辑门R(3, 3)的第一输出端，R(4,5)的第二输入端输入指示队列的第9位的数值，R(4, 5)的第一输出端的输出表示指示队列的第9位对应的存储单元是否空闲，R(4, 5)的第二输出端的输出表示指示队列的第10位对应的存储单元是否空闲。
R(4, 6)的第一输入端连接第3级第3个第二逻辑门R(3, 3)的第二输出端，R(4,6)的第二输入端输入指示队列的第11位的数值，R(4, 6)的第一输出端的输出表示指示队列的第11位对应的存储单元是否空闲，R(4, 6)的第二输出端的输出表示指示队列的第12位对应的存储单元是否空闲。
R(4, 7)的第一输入端连接第3级第4个第二逻辑门R(3, 4)的第一输出端，R(4,7)的第二输入端输入指示队列的第13位的数值，R(4, 7)的第一输出端的输出表示指示队列的第13位对应的存储单元是否空闲，R(4, 7)的第二输出端的输出表示指示队列的第14位对应的存储单元是否空闲。
R(4, 8)的第一输入端连接第3级第4个第二逻辑门R(3, 4)的第二输出端，R(4,8)的第二输入端输入指示队列的第15位的数值，R(4, 8)的第一输出端的输出表示指示队列的第15位对应的存储单元是否空闲，R(4, 8)的第二输出端的输出表示指示队列的第16位对应的存储单元是否空闲。
在一些示例性的实施方式中，所述第二逻辑门包括：第一与门、第二与门、第一反向器、第一输入端、第二输入端、第一输出端和第二输出端；
第一与门和第二与门均包括两个输入端和一个输出端；第一反向器包括一个输入端和一个输出端；
所述第一与门和第二与门的一个输入端均连接所述第二逻辑门的第一输入端，所述第一与门的另一个输入端与所述第二逻辑门的第二输入端连接，所述第二与门的另一个输入端与第一反向器的输出端连接，所述第一反向器的输入端与所述第二逻辑门的第二输入端连接；所述第一与门的输出端与所述第二逻辑门的第一输出端连接，所述第二与门的输出端与所述第二逻辑门的第二输出端连接。
在一些示例性的实施方式中，所述第二逻辑门包括：第一或门、第二或门、第二反向器、第一输入端、第二输入端、第一输出端和第二输出端；
第一或门和第二或门均包括两个输入端和一个输出端；第二反向器包括一个输入端和一个输出端；
所述第一或门和第二或门的一个输入端均连接所述第二逻辑门的第一输入端，所述第一或门的另一个输入端与所述第二逻辑门的第二输入端连接，所述第二或门的另一个输入端与第二反向器的输出端连接，所述第二反向器的输入端与所述第二逻辑门的第二输入端连接；所述第一或门的输出端与所述第二逻辑门的第一输出端连接，所述第二或门的输出端与所述第二逻辑门的第二输出端连接。
在一些示例性的实施方式中，如果所述指示队列中任意一个元素的数值为0表示该元素对应的存储单元被占用，数值为1表示该元素对应的存储单元空闲，则所述第二逻辑门为或门的组合，“0”表示“假”，“1”表示“真”。如果所述指示队列中任意一个元素的数值为1表示该元素对应的存储单元被占用，数值为0表示该元素对应的存储单元空闲，则所述第二逻辑门为与门的组合，“1”表示“假”，“0”表示“真”。
在一些示例性的实施方式中，如图9-1所示，所述第二逻辑门包括第一与门R1、第二与门R2和第一反向器D1、第一输入端X1、第二输入端X2、第一输出端Y1和第二输出端Y2；第一与门和第二与门均包括两个输入端和一个输出端；
所述第一与门的一个输入端与所述第二逻辑门的第一输入端连接，另一个输入端与第一反向器的输出端连接，所述第一反向器的输入端与所述第二逻辑门的第二输入端连接；所述第一与门的输出端与所述第二逻辑门的第一输出端连接；
所述第二与门的两个输入端分别与所述第二逻辑门的第一输入端和第二输入端连接，一个输出端与所述第二逻辑门的第二输出端连接。
在一些示例性的实施方式中，图9-1所示的第二逻辑门的处理逻辑为：当第一输入端的输入x1为真时，如果第二输入端的输入x2为真，则第二输出端的输出y2为真且第一输出端的输出y1为假，如果第二输入端的输入x2为假，则第一输出端的输出y1为真且第二输出端的输出y2为假；当第一输入端的输入x1为假时，第一输出端的输出y1和第二输出端的输出y2均为假。所述指示队列中任意一个元素的数值为0表示该元素对应的存储单元被占用，数值为1表示该元素对应的存储单元空闲，在逻辑处理过程中“0”表示“假”，“1”表示“真”。
在一些示例性的实施方式中，如图9-2所示，所述第二逻辑门包括第三与门R3、第四与门R4和第二反向器D2、第一输入端X1、第二输入端X2、第一输出端Y1和第二输出端Y2；第三与门和第四与门均包括两个输入端和一个输出端；
所述第三与门的两个输入端分别与所述第二逻辑门的第一输入端和第二输入端连接，一个输出端与所述第二逻辑门的第一输出端连接；
所述第四与门的一个输入端与所述第二逻辑门的第一输入端连接，另一个输入端与第二反向器的输出端连接，所述第二反向器的输入端与所述第二逻辑门的第二输入端连接；所述第四与门的输出端与所述第二逻辑门的第二输出端连接。
在一些示例性的实施方式中，图9-2所示的第二逻辑门的处理逻辑为：当第一输入端的输入x1为真时，如果第二输入端的输入x2为真，则第一输出端的输出y1为真且第二输出端的输出y2为假，如果第二输入端的输入x2为假，则第二输出端的输出y2为真且第一输出端的输出y1为假；当第一输入端的输入x1为假时，第一输出端的输出y1和第二输出端的输出y2均为假。所述指示队列中任意一个元素的数值为0表示该元素对应的存储单元被占用，数值为1表示该元素对应的存储单元空闲，在逻辑处理过程中“0”表示“假”，“1”表示“真”。
在一些示例性的实施方式中，如图10-1所示，所述第二逻辑门包括第一或门L1、第二或门L2和第三反向器D3、第一输入端X1、第二输入端X2、第一输出端Y1和第二输出端Y2；第一或门和第二或门均包括两个输入端和一个输出端；
所述第一或门的一个输入端与所述第二逻辑门的第一输入端连接，另一个输入端与第一反向器的输出端连接，所述第一反向器的输入端与所述第二逻辑门的第二输入端连接；所述第一或门的输出端与所述第二逻辑门的第一输出端连接；
所述第二或门的两个输入端分别与所述第二逻辑门的第一输入端和第二输入端连接，一个输出端与所述第二逻辑门的第二输出端连接。
在一些示例性的实施方式中，图10-1所示的第二逻辑门的处理逻辑为：当第一输入端的输入x1为真时，如果第二输入端的输入x2为真，则第二输出端的输出y2为真且第一输出端的输出y1为假，如果第二输入端的输入x2为假，则第一输出端的输出y1为真且第二输出端的输出y2为假；当第一输入端的输入x1为假时，第一输出端的输出y1和第二输出端的输出y2均为假。所述指示队列中任意一个元素的数值为1表示该元素对应的存储单元被占用，数值为0表示该元素对应的存储单元空闲，在逻辑处理过程中“1”表示“假”，“0”表示“真”。
在一些示例性的实施方式中，如图10-2所示，所述第二逻辑门包括第三或门L3、第四或门L4和第四反向器D4、第一输入端X1、第二输入端X2、第一输出端Y1和第二输出端Y2；第一或门和第二或门均包括两个输入端和一个输出端；
所述第三或门的两个输入端分别与所述第二逻辑门的第一输入端和第二输入端连接，一个输出端与所述第二逻辑门的第一输出端连接；
所述第四或门的一个输入端与所述第二逻辑门的第一输入端连接，另一个输入端与第四反向器的输出端连接，所述第四反向器的输入端与所述第二逻辑门的第二输入端连接；所述第四或门的输出端与所述第二逻辑门的第二输出端连接。
在一些示例性的实施方式中，图10-2所示的第二逻辑门的处理逻辑为：当第一输入端的输入x1为真时，如果第二输入端的输入x2为真，则第一输出端的输出y1为真且第二输出端的输出y2为假，如果第二输入端的输入x2为假，则第二输出端的输出y2为真且第一输出端的输出y1为假；当第一输入端的输入x1为假时，第一输出端的输出y1和第二输出端的输出y2均为假。所述指示队列中任意一个元素的数值为1表示该元素对应的存储单元被占用，数值为0表示该元素对应的存储单元空闲，在逻辑处理过程中“1”表示“假”，“0”表示“真”。
本申请实施例提供了一种查找空闲存储的方法。如图11所示，一种查找空闲存储的方法，包括：
步骤S10，为存储块构建指示队列以表示所述存储块中存储单元的占用情况；其中，所述指示队列包括多个元素，所述元素的数值用于指示该元素对应的存储单元是否空闲；
步骤S20，在向所述存储块写入目标数据前，通过第一逻辑门树获取所述存储块的指示队列的信息，根据所述指示队列的信息判断所述存储块中是否存在空闲存储单元；当所述存储块中存在空闲存储单元时，利用第二逻辑门树按照二分法的搜索规则从所述存储块的指示队列中搜索一个指示空闲存储单元的目标元素，将所述目标元素对应的空闲存储单元作为目标空闲存储单元以写入所述目标数据。
本申请实施例提供的查找空闲存储的方法，为存储块构建指示队列以表示所述存储块中存储单元的占用情况；在向所述存储块写入目标数据前，通过第一逻辑门树获取所述存储块的指示队列的信息，根据所述指示队列的信息判断所述存储块中是否存在空闲存储单元；当所述存储块中存在空闲存储单元时，利用第二逻辑门树按照二分法的搜索规则从所述存储块的指示队列中搜索一个指示空闲存储单元的目标元素，将所述目标元素对应的空闲存储单元作为目标空闲存储单元以写入所述目标数据。由于二分法可以缩小一半的搜索量，因此上述实施例提供的查找空闲存储的方法能够加快查找空闲存储的速度。
在一些示例性的实施方式中，所述存储块为缓存。
在一些示例性的实施方式中，所述指示队列的元素为1比特二进制数。
在一些示例性的实施方式中，所述指示队列的数值可以保存在寄存器中，寄存器的各位与指示队列的各个元素一一对应。
在一些示例性的实施方式中，所述元素的数值用于指示该元素对应的存储单元是否空闲，包括： 0表示该元素对应的存储单元被占用， 1表示该元素对应的存储单元为空闲；或者，1表示该元素对应的存储单元被占用，0表示该元素对应的存储单元为空闲。
在一些示例性的实施方式中，所述通过第一逻辑门树获取所述存储块的指示队列的信息，包括：
通过第1级第一逻辑门组获取以下信息：指示队列的每个第1级子队列中是否存在指示空闲存储单元的元素；其中，指示队列的第1级子队列共2m-1个；
当m大于2时，所述第一逻辑门树的第k级第一逻辑门组用于获取以下信息；指示队列的每个第k级子队列中是否存在指示空闲存储单元的元素；其中，指示队列的第k级子队列共2m-k个；2≤k≤m-1；
通过第m级第一逻辑门组获取以下信息：指示队列的所有元素中是否存在指示空闲存储单元的元素；
其中，所述第一逻辑门树包括级联的m级第一逻辑门组，第i级第一逻辑门组包括2m-i个第一逻辑门L(i,j)；其中，1≤i≤m；1≤j≤2m-i；N为存储块包含的存储单元的总数，N=2m；m为大于1的正整数。
在一些示例性的实施方式中，所述利用第二逻辑门树按照二分法的搜索规则从所述存储块的指示队列中搜索一个指示空闲存储单元的目标元素，包括：
向所述第二逻辑门树的第1级第二逻辑门输入第m级第一逻辑门的输出以及第m-1级第一逻辑门的输出，两个输出端的输出分别作为两个相邻的下一级第二逻辑门的输入；
当m大于2时，向所述第二逻辑门树的第k级第二逻辑门的第一输入端输入上一级第二逻辑门的输出，第二输入端输入第m-k级第一逻辑门的输出，两个输出端的输出分别作为两个相邻的下一级第二逻辑门的输入；2≤k≤m-1；
向所述第二逻辑门树的第m级第二逻辑门的第一输入端输入上一级第二逻辑门的输出，第二输入端输入指示队列的一个元素的数值，两个输出端的输出分别表示指示队列的该元素和该元素的相邻元素对应的存储单元是否为空闲存储单元；
其中，所述第二逻辑门的处理逻辑为：当第一输入端的输入为真时，两个输出端中有且仅有一个的输出为真，第二输入端的输入用于确定哪一个输出端的输出为真；当第一输入端的输入为假时，两个输出端的输出均为假。
在一些示例性的实施方式中，所述方法还包括：将所述目标数据写入所述目标空闲存储单元中后，通过第二逻辑门树更新所述目标空闲存储单元对应的指示队列：将所述指示队列中所述目标空闲存储单元对应的目标元素的数值修改为指示所述存储单元被占用。
在一些示例性的实施方式中，所述方法还包括：从目标存储单元中读出数据后，通过第二逻辑门树更新所述目标存储单元对应的指示队列：将所述指示队列中所述目标存储单元对应的目标元素的数值修改为指示所述存储单元为空闲。
在一些示例性的实施方式中，如图12-1所示，按照二分法的搜索规则从所述存储块的指示队列中搜索一个指示空闲存储单元的目标元素，包括：
步骤a：设i=1，将整个指示队列作为第1轮原始位序列H(1)；
其中，所述指示队列包括N个元素，每个元素是1比特二进制数（0或者1）；也即，所述指示队列为N比特的位序列，N=2m；m为正整数；
步骤b：将第i轮原始位序列H(i)对半分，生成包含低x(i)/2个位的第i轮第一子序列H1(i)和包含高x(i)/2个位的第i轮第二子序列H2(i)；
其中，x(i)是第i轮原始位序列H(i)的原始位数；
步骤c：对第i轮第二子序列H2(i)的所有位进行第一逻辑操作；
步骤d：根据第一逻辑操作的结果确定第i轮第二子序列H2(i) 中是否存在指示存储单元空闲的位，是则执行步骤e，否则执行步骤f；
步骤e：将i增加1，将第i-1轮第二子序列H2(i-1)作为第i轮原始位序列H(i)，转至步骤g；
步骤f：将i增加1，将第i-1轮第一子序列H1(i-1)作为第i轮原始位序列H(i)，转至步骤g；
步骤g：判断i是否大于或等于m，是则转至步骤h，否则转至步骤b；
其中，第m轮原始位序列H(m)的原始位数x(m)=2；
步骤h：判断第m轮原始位序列H(m)的高位的数值是否指示对应的存储单元空闲，是则执行步骤i，否则执行步骤j；
步骤i：将第m轮原始位序列H(m)的高位作为目标位（目标元素），结束；
其中，目标元素指示的存储单元为空闲存储单元；
步骤j：将第m轮原始位序列H(m)的低位作为目标位（目标元素），结束；
其中，目标元素指示的存储单元为空闲存储单元；
其中，如果所述指示队列中任意一位的数值为0表示该位对应的存储单元被占用，数值为1表示该位对应的存储单元空闲，则所述第一逻辑操作为或操作；如果所述指示队列中任意一位的数值为1表示该位对应的存储单元被占用，数值为0表示该位对应的存储单元空闲，则所述第一逻辑操作为与操作。比如，假设位序列为a0a1a2…an，对位序列中的所有位进行或操作，是指：
Figure DEST_PATH_IMAGE002A
。如果位序列的所有位的数值均为0，则所有位进行或操作的结果为0；如果位序列中至少一位的数值为1，则所有位进行或操作的结果为1。比如，假设位序列为a0a1a2…an，对位序列中的所有位进行与操作，是指：
Figure DEST_PATH_IMAGE004A
。如果位序列的所有位的数值均为1，则所有位进行与操作的结果为1；如果位序列中至少一位的数值为0，则所有位进行与操作的结果为0。
在一些示例性的实施方式中，如图12-2所示，按照二分法的搜索规则从所述存储块的指示队列中搜索一个指示空闲存储单元的目标元素，包括：
步骤a：设i=1，将整个指示队列作为第1轮原始位序列H(1)；
其中，所述指示队列包括N个元素，每个元素是1比特二进制数（0或者1）；也即，所述指示队列为N比特的位序列，N=2m；m为正整数；
步骤b：将第i轮原始位序列H(i)对半分，生成包含低x(i)/2个位的第i轮第一子序列H1(i)和包含高x(i)/2个位的第i轮第二子序列H2(i)；其中，x(i)是第i轮原始位序列H(i)的原始位数；
步骤c：对第i轮第一子序列H1(i)的所有位进行第一逻辑操作；
步骤d：根据第一逻辑操作的结果确定第i轮第一子序列H1(i) 中是否存在指示存储单元空闲的位，是则执行步骤e，否则执行步骤f；
步骤e：将i增加1，将第i-1轮第一子序列H1(i-1)作为第i轮原始位序列H(i)，转至步骤g；
步骤f：将i增加1，将第i-1轮第二子序列H2(i-1)作为第i轮原始位序列H(i)，转至步骤g；
步骤g：判断i是否大于或等于m，是则转至步骤h，否则转至步骤b；
其中，第m轮原始位序列H(m)的原始位数x(m)=2；
步骤h：判断第m轮原始位序列H(m)的低位的数值是否指示对应的存储单元空闲，是则执行步骤i，否则执行步骤j；
步骤i：将第m轮原始位序列H(m)的低位作为目标位（目标元素），结束；
其中，目标元素指示的存储单元为空闲存储单元；
步骤j：将第m轮原始位序列H(m)的高位作为目标位（目标元素），结束；
其中，目标元素指示的存储单元为空闲存储单元；
其中，如果所述指示队列中任意一位的数值为0表示该位对应的存储单元被占用，数值为1表示该位对应的存储单元空闲，则所述第一逻辑操作为或操作；如果所述指示队列中任意一位的数值为1表示该位对应的存储单元被占用，数值为0表示该位对应的存储单元空闲，则所述第一逻辑操作为与操作。
比如，指示队列为8比特的位序列，假设数值为0表示该位对应的存储单元被占用，数值为1表示该位对应的存储单元空闲。当指示队列为“00110101”时，如果二分法的搜索算法是最低位对应的存储单元具有最低的搜索优先级，最高位对应的存储单元具有最高的搜索优先级，则指示队列的第6位对应的存储单元将被作为目标空闲存储单元。当指示队列为“00110101”时，如果二分法的搜索算法是最高位对应的存储单元具有最低的搜索优先级，最低位对应的存储单元具有最高的搜索优先级，则指示队列的第1位对应的存储单元将被作为目标空闲存储单元。
比如，指示队列为8比特的位序列，假设数值为1表示该位对应的存储单元被占用，数值为0表示该位对应的存储单元空闲。当指示队列为“00110101”时，如果二分法的搜索算法是最低位对应的存储单元具有最低的搜索优先级，最高位对应的存储单元具有最高的搜索优先级，则指示队列的第8位对应的存储单元将被作为目标空闲存储单元。当指示队列为“00110101”时，如果二分法的搜索算法是最高位对应的存储单元具有最低的搜索优先级，最低位对应的存储单元具有最高的搜索优先级，则指示队列的第2位对应的存储单元将被作为目标空闲存储单元。
本申请实施例提供了一种芯片，包括上述查找空闲存储的装置。
本领域普通技术人员可以理解，上文中所公开的装置中的功能模块/单元可以被实施为软件、固件、硬件及其适当的组合。在硬件实施方式中，在以上描述中提及的功能模块/单元之间的划分不一定对应于物理组件的划分；例如，一个物理组件可以具有多个功能，或者一个功能或步骤可以由若干物理组件合作执行。某些组件或所有组件可以被实施为由处理器，如数字信号处理器或微处理器执行的软件，或者被实施为硬件，或者被实施为集成电路，如专用集成电路。

Claims (15)

1.一种查找空闲存储的装置，包括：
指示队列处理模块，配置为为存储块构建指示队列以表示所述存储块中存储单元的占用情况；其中，所述指示队列包括多个元素，所述元素的数值用于指示该元素对应的存储单元是否空闲；
信息收集模块，配置为在向所述存储块写入目标数据前，通过第一逻辑门树获取所述存储块的指示队列的信息，根据所述指示队列的信息判断所述存储块中是否存在空闲存储单元；
仲裁及控制模块，配置为当所述存储块中存在空闲存储单元时，利用第二逻辑门树按照二分法的搜索规则从所述存储块的指示队列中搜索一个指示空闲存储单元的目标元素，将所述目标元素对应的空闲存储单元作为目标空闲存储单元以写入所述目标数据。
2.如权利要求1所述的装置，其特征在于：
所述第一逻辑门树包括级联的m级第一逻辑门组，第i级第一逻辑门组包括2m-i个第一逻辑门L(i,j)；其中，1≤i≤m；1≤j≤2m-i；N为存储块包含的存储单元的总数，N=2m；m为大于1的正整数；
所述第一逻辑门包括：两个输入端和一个输出端；
所述第一逻辑门树的第1级第一逻辑门的两个输入端分别输入指示队列的两个相邻元素的数值，输出端连接下一级的第一逻辑门的输入端；
所述第一逻辑门树的第m级第一逻辑门的两个输入端分别连接两个相邻的上一级第一逻辑门的输出端，输出端的输出用于指示所述指示队列对应的存储块中是否存在空闲存储单元；
当m大于2时，所述第一逻辑门树的第k级第一逻辑门的两个输入端分别连接两个相邻的上一级第一逻辑门的输出端，输出端连接下一级的第一逻辑门的输入端；2≤k≤m-1；
所述第一逻辑门的处理逻辑为：当两个输入端的输入中至少一个为真时，输出端的输出为真；当两个输入端的输入均为假时，输出端的输出为假。
3.如权利要求2所述的装置，其特征在于：
所述第二逻辑门树包括级联的m级第二逻辑门组，第i级第二逻辑门组包括2i-1个第二逻辑门R(i,j)；其中，1≤i≤m；1≤j≤2i-1；N=2m，m为大于1的正整数；
所述第二逻辑门包括：第一输入端、第二输入端和两个输出端；
所述第二逻辑门树的第1级第二逻辑门的第一输入端连接第m级第一逻辑门的输出端，第二输入端连接第m-1级第一逻辑门的输出端，两个输出端分别连接两个相邻的下一级第二逻辑门的输入端；
所述第二逻辑门树的第m级第二逻辑门的第一输入端连接上一级第二逻辑门的输出端，第二输入端输入指示队列的一个元素的数值，两个输出端的输出分别表示指示队列的该元素和该元素的相邻元素对应的存储单元是否为空闲存储单元；
当m大于2时，所述第二逻辑门树的第k级第二逻辑门的第一输入端连接上一级第二逻辑门的输出端，第二输入端连接第m-k级第一逻辑门的输出端，两个输出端分别连接两个相邻的下一级第二逻辑门的输入端；
所述第二逻辑门的处理逻辑为：当第一输入端的输入为真时，两个输出端中有且仅有一个的输出为真，第二输入端的输入用于确定哪一个输出端的输出为真；当第一输入端的输入为假时，两个输出端的输出均为假。
4.如权利要求1-3中任一项所述的装置，其特征在于：
所述第一逻辑门包括：与门或者或门。
5.如权利要求1-3中任一项所述的装置，其特征在于：
所述第二逻辑门包括：第一与门、第二与门、第一反向器、第一输入端、第二输入端、第一输出端和第二输出端；
第一与门和第二与门均包括两个输入端和一个输出端；第一反向器包括一个输入端和一个输出端；
所述第一与门和第二与门的一个输入端均连接所述第二逻辑门的第一输入端，所述第一与门的另一个输入端与所述第二逻辑门的第二输入端连接，所述第二与门的另一个输入端与第一反向器的输出端连接，所述第一反向器的输入端与所述第二逻辑门的第二输入端连接；所述第一与门的输出端与所述第二逻辑门的第一输出端连接，所述第二与门的输出端与所述第二逻辑门的第二输出端连接。
6.如权利要求1-3中任一项所述的装置，其特征在于：
所述第二逻辑门包括：第一或门、第二或门、第二反向器、第一输入端、第二输入端、第一输出端和第二输出端；
第一或门和第二或门均包括两个输入端和一个输出端；第二反向器包括一个输入端和一个输出端；
所述第一或门和第二或门的一个输入端均连接所述第二逻辑门的第一输入端，所述第一或门的另一个输入端与所述第二逻辑门的第二输入端连接，所述第二或门的另一个输入端与第二反向器的输出端连接，所述第二反向器的输入端与所述第二逻辑门的第二输入端连接；所述第一或门的输出端与所述第二逻辑门的第一输出端连接，所述第二或门的输出端与所述第二逻辑门的第二输出端连接。
7.如权利要求1所述的装置，其特征在于：
所述仲裁及控制模块，还配置为将所述目标数据写入所述目标空闲存储单元中后，通过第二逻辑门树向指示队列处理模块发送第一控制信号；其中，所述第一控制信号携带所述目标空闲存储单元对应的指示队列中的目标元素的信息；
所述指示队列处理模块，还配置为接收到第一控制信号，更新所述目标空闲存储单元对应的指示队列：将所述指示队列中所述目标空闲存储单元对应的目标元素的数值修改为指示所述存储单元被占用。
8.如权利要求1所述的装置，其特征在于：
所述仲裁及控制模块，还配置为从目标存储单元中读出数据后，通过第二逻辑门树向指示队列处理模块发送第二控制信号；其中，所述第二控制信号携带所述目标存储单元对应的指示队列中的目标元素的信息；
所述指示队列处理模块，还配置为接收到第二控制信号，更新所述目标存储单元对应的指示队列：将所述指示队列中所述目标存储单元对应的目标元素的数值修改为指示所述存储单元为空闲。
9.如权利要求1所述的装置，其特征在于：
所述指示队列的元素为1比特二进制数。
10.一种查找空闲存储的方法，包括：
为存储块构建指示队列以表示所述存储块中存储单元的占用情况；其中，所述指示队列包括多个元素，所述元素的数值用于指示该元素对应的存储单元是否空闲；
在向所述存储块写入目标数据前，通过第一逻辑门树获取所述存储块的指示队列的信息，根据所述指示队列的信息判断所述存储块中是否存在空闲存储单元；当所述存储块中存在空闲存储单元时，利用第二逻辑门树按照二分法的搜索规则从所述存储块的指示队列中搜索一个指示空闲存储单元的目标元素，将所述目标元素对应的空闲存储单元作为目标空闲存储单元以写入所述目标数据。
11.如权利要求10所述的方法，其特征在于：
所述通过第一逻辑门树获取所述存储块的指示队列的信息，包括：
通过第1级第一逻辑门组获取以下信息：指示队列的每个第1级子队列中是否存在指示空闲存储单元的元素；其中，指示队列的第1级子队列共2m-1个；
当m大于2时，所述第一逻辑门树的第k级第一逻辑门组用于获取以下信息；指示队列的每个第k级子队列中是否存在指示空闲存储单元的元素；其中，指示队列的第k级子队列共2m-k个；2≤k≤m-1；
通过第m级第一逻辑门组获取以下信息：指示队列的所有元素中是否存在指示空闲存储单元的元素；
其中，所述第一逻辑门树包括级联的m级第一逻辑门组，第i级第一逻辑门组包括2m-i个第一逻辑门L(i,j)；其中，1≤i≤m；1≤j≤2m-i；N为存储块包含的存储单元的总数，N=2m；m为大于1的正整数。
12.如权利要求11所述的方法，其特征在于：
所述利用第二逻辑门树按照二分法的搜索规则从所述存储块的指示队列中搜索一个指示空闲存储单元的目标元素，包括：
向所述第二逻辑门树的第1级第二逻辑门输入第m级第一逻辑门的输出以及第m-1级第一逻辑门的输出，两个输出端的输出分别作为两个相邻的下一级第二逻辑门的输入；
当m大于2时，向所述第二逻辑门树的第k级第二逻辑门的第一输入端输入上一级第二逻辑门的输出，第二输入端输入第m-k级第一逻辑门的输出，两个输出端的输出分别作为两个相邻的下一级第二逻辑门的输入；2≤k≤m-1；
向所述第二逻辑门树的第m级第二逻辑门的第一输入端输入上一级第二逻辑门的输出，第二输入端输入指示队列的一个元素的数值，两个输出端的输出分别表示指示队列的该元素和该元素的相邻元素对应的存储单元是否为空闲存储单元；
其中，所述第二逻辑门的处理逻辑为：当第一输入端的输入为真时，两个输出端中有且仅有一个的输出为真，第二输入端的输入用于确定哪一个输出端的输出为真；当第一输入端的输入为假时，两个输出端的输出均为假。
13.如权利要求10所述的方法，其特征在于，所述方法还包括：
将所述目标数据写入所述目标空闲存储单元中后，通过第二逻辑门树更新所述目标空闲存储单元对应的指示队列：将所述指示队列中所述目标空闲存储单元对应的目标元素的数值修改为指示所述存储单元被占用。
14.如权利要求10所述的方法，其特征在于，所述方法还包括：
从目标存储单元中读出数据后，通过第二逻辑门树更新所述目标存储单元对应的指示队列：将所述指示队列中所述目标存储单元对应的目标元素的数值修改为指示所述存储单元为空闲。
15.一种芯片，包括权利要求1-9中任一项所述的查找空闲存储的装置。
CN202211169106.5A 2022-09-26 2022-09-26 查找空闲存储的装置、方法及芯片 Active CN115270690B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202211169106.5A CN115270690B (zh) 2022-09-26 2022-09-26 查找空闲存储的装置、方法及芯片
PCT/CN2023/103331 WO2024066561A1 (zh) 2022-09-26 2023-06-28 查找空闲存储的装置、方法及芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211169106.5A CN115270690B (zh) 2022-09-26 2022-09-26 查找空闲存储的装置、方法及芯片

Publications (2)

Publication Number Publication Date
CN115270690A CN115270690A (zh) 2022-11-01
CN115270690B true CN115270690B (zh) 2022-11-29

Family

ID=83756490

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211169106.5A Active CN115270690B (zh) 2022-09-26 2022-09-26 查找空闲存储的装置、方法及芯片

Country Status (2)

Country Link
CN (1) CN115270690B (zh)
WO (1) WO2024066561A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115270690B (zh) * 2022-09-26 2022-11-29 中科声龙科技发展（北京）有限公司 查找空闲存储的装置、方法及芯片

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170206005A1 (en) * 2016-01-14 2017-07-20 Phison Electronics Corp. Data search method, memory storage apparatus, and memory control circuit unit
US20190138590A1 (en) * 2017-11-03 2019-05-09 Microsoft Technology Licensing, Llc Data set lookup with binary search integration and caching
CN112134804A (zh) * 2019-06-25 2020-12-25 英特尔公司 促进基于硬件的表查找的技术
CN114201414A (zh) * 2020-09-02 2022-03-18 爱思开海力士有限公司 存储装置及其操作方法
CN114385624A (zh) * 2021-12-10 2022-04-22 上海途虎信息技术有限公司 编码方法、编码查找方法、装置、电子设备及存储介质

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10133571B1 (en) * 2016-06-02 2018-11-20 Apple Inc. Load-store unit with banked queue
CN111666330B (zh) * 2019-03-06 2023-05-02 阿里巴巴集团控股有限公司 数据的读写方法和装置
CN114327917A (zh) * 2022-03-11 2022-04-12 武汉深之度科技有限公司 内存管理方法、计算设备及可读存储介质
CN115270690B (zh) * 2022-09-26 2022-11-29 中科声龙科技发展（北京）有限公司 查找空闲存储的装置、方法及芯片

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170206005A1 (en) * 2016-01-14 2017-07-20 Phison Electronics Corp. Data search method, memory storage apparatus, and memory control circuit unit
US20190138590A1 (en) * 2017-11-03 2019-05-09 Microsoft Technology Licensing, Llc Data set lookup with binary search integration and caching
CN112134804A (zh) * 2019-06-25 2020-12-25 英特尔公司 促进基于硬件的表查找的技术
CN114201414A (zh) * 2020-09-02 2022-03-18 爱思开海力士有限公司 存储装置及其操作方法
CN114385624A (zh) * 2021-12-10 2022-04-22 上海途虎信息技术有限公司 编码方法、编码查找方法、装置、电子设备及存储介质

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
"A scalable, high-performance customized priority queue";Muhuan Huang 等;《IEEE》;20141020;全文 *
"动态地址"堆"的存储技术";王洪明;《小型微型计算机系统》;19931231;第14卷(第5期);全文 *
"基于AIG的双逻辑功耗优化技术";吴世雄;《中国优秀硕士学位论文全文数据库 信息科技辑》;20180215;全文 *
"基于约束理论的系统化创新思维方法";姜杰 等;《机械设计》;20091031;第26卷(第10期);全文 *

Also Published As

Publication number Publication date
CN115270690A (zh) 2022-11-01
WO2024066561A1 (zh) 2024-04-04

Similar Documents

Publication Publication Date Title
US6526474B1 (en) Content addressable memory (CAM) with accesses to multiple CAM arrays used to generate result for various matching sizes
KR101981355B1 (ko) 메모리 시스템들을 위한 소프트 정보 생성
US10698697B2 (en) Adaptive routing to avoid non-repairable memory and logic defects on automata processor
CN107507648B (zh) 操作解码器以及操作包括该解码器的数据存储装置的方法
CN115270690B (zh) 查找空闲存储的装置、方法及芯片
US4454600A (en) Parallel cyclic redundancy checking circuit
US10402265B2 (en) Validation of a symbol response memory
US8843791B2 (en) Memory error management system
US7185268B2 (en) Memory system and method for use in trellis-based decoding
KR102355082B1 (ko) 채널 편파 코드의 연속 제거 리스트 디코딩을 위한 효율적인 생존 메모리 아키텍처
CN112396072B (zh) 基于asic与vgg16的图像分类加速方法及装置
CN111384972B (zh) 多进制ldpc解码算法的优化方法、装置及解码器
JPH01283625A (ja) データを分類するための固定布線回路
CN113010477A (zh) 持久内存文件系统元数据的检索方法和装置、存储结构
CN111913830A (zh) 一种重读操作处理方法、装置、设备及可读存储介质
US20080082901A1 (en) Semiconductor memory device
CN108062289B (zh) 快速傅里叶变换fft地址换序方法、信号处理方法及装置
US8626688B2 (en) Pattern matching device and method using non-deterministic finite automaton
CN111341374B (zh) 存储器的测试方法、装置及可读存储器
CN110569684B (zh) 一种小容量缓存的图像二值化方法
CN114780151A (zh) 一种基于归并排序算法实现可变规模数量的数据排序系统
CN110221986B (zh) 闪存逻辑物理映射表的排序方法、系统以及其闪存
JP4011015B2 (ja) Ｌｕｔ符号化方法及びｌｕｔ符号化装置並びにｌｕｔカスケード論理回路
CN101471132B (zh) 一种内容寻址存储器查找性能测试方法及系统
CN114840515B (zh) 一种实现批量数据查重的方法、装置及芯片

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20230417

Address after: 10 Jialeng Road, Singapore # 09-11

Patentee after: Shenglong (Singapore) Pte. Ltd.

Address before: 1605, floor 16, No. 9, North Fourth Ring West Road, Haidian District, Beijing 100080

Patentee before: SUNLUNE TECHNOLOGY DEVELOPMENT (BEIJING) Co.,Ltd.