CN115241362A - 热电堆像素、阵列及系统 - Google Patents

Abstract

本发明提供一种热电堆像素，包括：2*N个串联的热电偶，串联热电偶的首端和尾端作为热电堆像素的差分输出端，第N个热电偶和第(N+1)个热电偶的连接节点作为热电堆像素的共模电压端；其中，前N个热电偶具有正温度系数，后N个热电偶具有负温度系数，且N为大于等于1的正数。通过本发明提供的热电堆像素，解决了现有热电堆传感器应用时，通过电阻在读出电路输入端接入共模电平所带来的诸多问题。

Description

热电堆像素、阵列及系统

技术领域

本发明涉及热电堆传感技术领域，特别是涉及一种热电堆像素、阵列及系统。

背景技术

热电堆一般是采用一系列的热电偶串联而成，目的就是为了增大塞贝克系数，从而使输出电压的变化更加明显。热电堆分为冷端和热端，冷端的温度是保持不变且已知，热端则是用来感应外部的红外辐射，因此，热电堆的灵敏度并不算高。

如图1所示，热电堆传感器做为双端器件具有两个输出端口TP和TN，后面的放大器为了正确工作在合理范围，需要为热电堆传感器的输出提供直流基准偏置，一般在其中一个输出端口(通常在TN端)接参考电压VREF，如采用1.2V的带隙基准作为参考电压；此种方式存在的缺点如下：

1、热电堆传感器本身的输出阻抗较高(可达到300kΩ)，而电阻Ri会显著降低放大器的输入阻抗，从而影响信号输出幅度；

2、为增加输入阻抗，加大电阻Ri的阻值，一方面会增加芯片面积不便于集成，另一方面电阻热噪声会增加，对高性能热电堆系统性能造成瓶颈；

3、因为参考电压VREF只施加于热电堆传感器的一个输出端口，对TP和TN一对差分信号影响程度不同，从而会带来系统性能下降；

4、因为采用单端偏置的方式，参考电压VREF的噪声会严重影响系统性能；

5、随未来工艺发展，热电堆尺寸减小，信号幅度会显著减小，同时热电堆的输出阻抗会逐渐增加，从而上述偏置方式对性能的影响会越来越明显。

针对热电堆传感器采用仪表放大器的差分应用，如图2所示，其输出端口TP、TN采用全差分方式接至仪表放大器的输入端，但也需要为仪表放大器输入端通过偏置电阻等方式提供共模电压VCM；此种方式存在的缺点如下：

1、偏置电阻会降低仪表放大器的输入阻抗；

2、较大的偏置电阻会带来芯片面积及噪声等不利影响；

3、偏置电阻的匹配程度会严重影响差分信号TP、TN的质量；

4、热电堆传感器由单点向阵列式应用发展，对版图面积、布局走线都提出了更高的要求，上述方式明显不适用于大规模阵列传感器集成。

鉴于此，如何解决传统热电堆传感器读出电路(即放大器)的共模电平问题，是本领域技术人员迫切需要解决的技术问题。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种热电堆像素、阵列及系统，用于解决现有热电堆传感器应用时，通过电阻在读出电路输入端接入共模电平所带来的诸多问题。

为实现上述目的及其他相关目的，本发明提供一种热电堆像素，所述热电堆像素包括：2*N个串联的热电偶，串联热电偶的首端和尾端作为所述热电堆像素的差分输出端，第N个热电偶和第(N+1)个热电偶的连接节点作为所述热电堆像素的共模电压端；其中，前N个热电偶具有正温度系数，后N个热电偶具有负温度系数，且N为大于等于1的正数。

可选地，2*N个热电偶对称排布呈正多边形，其中，差分输出端从正多边形的第一角引出，共模电压端从正多边形的第二角引出，第一角和第二角为正多边形的两个对角。

本发明还提供一种热电堆像素，所述热电堆像素包括：N个串联的第一热电偶和M个串联的第二热电偶，串联第一热电偶的首端和串联第二热电偶的首端作为所述热电堆像素的共模电压端，串联第一热电偶的尾端和串联第二热电偶的尾端作为所述热电堆像素的差分输出端；其中，第一热电偶具有正温度系数，第二热电偶具有负温度系数，且N和M均为大于等于1的正数。

可选地，所述热电堆像素还包括：斩波调制开关组，包括第一斩波调制开关和第二斩波调制开关；其中，所述第一斩波调制开关的第一端和第二端对应连接串联第一热电偶的首端和尾端，所述第二斩波调制开关的第一端和第二端对应连接串联第二热电偶的首端和尾端，所述第一斩波调制开关的第三端和所述第二斩波调制开关的第三端连接共模电压，所述第一斩波调制开关的第四端和所述第二斩波调制开关的第四端作为所述斩波调制开关组的输出端。

可选地，N和M相等，且第一热电偶和第二热电偶对称排布呈正多边形，其中，串联第一热电偶的首端和尾端从正多边形的第一角引出，串联第二热电偶的首端和尾端从正多边形的第二角引出，第一角和第二角为正多边形的两个对角，第一斩波调制开关和第二斩波调制开关对称设置于正多边形的第一角和第二角。

本发明还提供一种热电堆系统，所述热电堆系统包括：至少一个如上所述的热电堆像素、斩波调制开关、读出电路及解调电路；其中，所述热电堆像素的共模电压端连接共模电压，差分输出端连接所述斩波调制开关的第一端和第二端，所述斩波调制开关的第三端和第四端作为所述斩波调制开关的输出端；所述读出电路连接所述斩波调制开关的输出端，所述解调电路连接所述读出电路的输出端。

本发明还提供一种热电堆系统，所述热电堆系统包括：至少一个如上所述的热电堆像素、读出电路及解调电路；其中，所述读出电路连接所述斩波调制开关组的输出端，所述解调电路连接所述读出电路的输出端。

可选地，所述读出电路采用P型输入对管的放大器结构实现。

可选地，所述共模电压为GND。

可选地，所述热电堆系统还包括：低通滤波器或delta-sigma模数转换器，连接所述解调电路的输出端。

本发明还提供一种热电堆阵列，所述热电堆阵列包括：若干个如上任一项所述的热电堆像素，各所述热电堆像素按行和列排布呈阵列。

如上所述，本发明的热电堆像素、阵列及系统，提供一种全新设计的热电堆像素结构，可直接为后级读出电路提供输入共模电压，无需额外设置偏置元器件，不仅节省电子器件，还避免因偏置元器件使用所带来的诸多问题，使热电堆像素在性能上更具优势。

附图说明

图1显示为现有热电堆传感器的一种应用示意图。

图2显示为现有热电堆传感器的另一种应用示意图。

图3显示为本发明实施例一的热电堆系统的示意图。

图4显示为本发明实施例一中热电堆像素和斩波调制开关在第一时钟信号控制下的等效电路图。

图5显示为本发明实施例一中热电堆像素和斩波调制开关在第二时钟信号控制下的等效电路图。

图6显示为P型输入对管的放大器结构的输出增益随共模电压的变化曲线示意图。

图7显示为本发明实施例二的热电堆系统的示意图。

图8显示为本发明实施例二中热电堆像素和斩波调制开关组在第一时钟信号控制下的等效电路图。

图9显示为本发明实施例二中热电堆像素和斩波调制开关组在第二时钟信号控制下的等效电路图。

图10显示为本发明实施例三的热电堆像素的示意图。

元件标号说明

100 热电堆系统

101 热电堆像素

102 斩波调制开关

103 读出电路

104 解调电路

105 斩波调制开关组

105a 第一斩波调制开关

105b 第二斩波调制开关

具体实施方式

以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。

请参阅图3至图10。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，虽图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的形态、数量及比例可为一种随意的改变，且其组件布局形态也可能更为复杂。

实施例一

如图3所示，本实施例提供一种热电堆像素101，该热电堆像素101包括：2*N个串联的热电偶T11-T1N和T21-T2N，串联热电偶的首端和尾端作为热电堆像素101的差分输出端TP和TN，第N个热电偶T1N和第(N+1)个热电偶T21的连接节点作为热电堆像素101的共模电压端CM；其中，前N个热电偶T11-T1N具有正温度系数，后N个热电偶T21-T2N具有负温度系数，且N为大于等于1的正数。

本实施例通过在串联热电偶的中间引出共模电压端CM，用于施加系统读出电路的共模电压VCM，无需额外设置偏置元器件，不仅节省电子器件，还避免因偏置元器件使用所带来的诸多问题，使得本实施例的热电堆像素101在性能上更具优势。

实际应用中，前N个热电偶在相同温度下所产生热电势的大小相等，后N个热电偶在相同温度下所产生热电势的大小相等，而且，前N个热电偶和后N个热电偶在相同温度下所产生总热电势的大小相等，符号相反，如前N个热电偶所产生的总热电势为+ΔV，后N个热电偶所产生的总热电势为-ΔV，以此实现热电堆像素101的全差分输出。

具体的，为了差分走线，设计2*N个热电偶对称排布呈正多边形(如正四边形、正六边形、正八边形等)，其中，差分输出端TP和TN从正多边形的第一角引出，共模电压端CM从正多边形的第二角引出，第一角和第二角为正多边形的两个对角。当然，其他非对角的走线方式也同样适用于本实施例，可根据实际应用需求灵活设置，对此不做限制。

相应的，本实施例还提供一种热电堆阵列，该热电堆阵列包括：若干个如上记载的热电堆像素101，各热电堆像素101按行和列排布呈阵列。

相应的，如图3所示，本实施例还提供一种热电堆系统100，该热电堆系统100包括：至少一个如上记载的热电堆像素101、斩波调制开关102、读出电路103及解调电路104。

实际应用中，该热电堆系统100中热电堆像素101的数量可以是一个，也可以是多个(如大于等于2个)，多个热电堆像素101可以是阵列排布，也可以是非阵列排布。而在热电堆像素101的数量大于等于2个时，该热电堆系统100还包括：多路选通器(图中未示出)，连接于热电堆像素101和斩波调制开关102之间，用于从多个热电堆像素101中选择一个与后级斩波调制开关102形成通路。

热电堆像素101的共模电压端CM连接共模电压VCM，差分输出端TP和TN对应连接斩波调制开关102的第一端和第二端，用于感测目标温度并将温度信号转换为差分电压信号，以及，为后级读出电路103提供共模电压VCM。

斩波调制开关102的第一端和第二端对应连接热电堆像素101的差分输出端TP和TN，第三端和第四端作为斩波调制开关102的输出端，用于根据一组非交叠的时钟信号对差分电压信号进行交替翻转输出。

具体的，斩波调制开关102包括：第一开关K1、第二开关K2、第三开关K3及第四开关K4，第一开关K1的第一端和第三开关K3的第一端相连并作为斩波调制开关102的第一端，第二开关K2的第一端和第四开关K4的第一端相连并作为斩波调制开关102的第二端，第一开关K1的第二端和第二开关K2的第二端相连并作为斩波调制开关102的第三端，第三开关K3的第二端和第四开关K4的第二端相连并作为斩波调制开关102的第四端，其中，第一开关K1和第四开关K4受控于第一时钟信号，第二开关K2和第三开关K3受控于第二时钟信号，第一时钟信号和第二时钟信号为一组非交叠的时钟信号。

本实施例中，第一开关K1和第四开关K4受控于第一时钟信号闭合，第二开关K2和第三开关K3受控于第二时钟信号断开，等效电路如图4所示，此时，斩波调制开关102的第三端输出VP＝VCM+ΔV，第四端输出VN＝VCM-ΔV；第一开关K1和第四开关K4受控于第一时钟信号断开，第二开关K2和第三开关K3受控于第二时钟信号闭合，等效电路如图5所示，此时，斩波调制开关102的第三端输出VP＝VCM-ΔV，第四端输出VN＝VCM+ΔV。

读出电路103连接斩波调制开关102的输出端，用于对斩波调制开关102输出的电压进行放大后输出。

实际应用中，读出电路103可采用现有任一种放大器结构实现，如N型输入对管的放大器结构，或者，P型输入对管的放大器结构。

但由于热电堆信号非常微弱，因此对输入至放大器结构的共模电压的噪声要求较高；相对于N型输入对管的放大器结构，P型输入对管的放大器结构可以接受更低的共模电压，其输出增益随输入共模电压的变化曲线如图6所示。

可见，P型输入对管的放大器结构在共模电压接近于“地”(0V)的区间内，增益都比较稳定，而在共模电压为负压之后，输出增益快速下降，但在接近0V的负压范围内，P型输入对管的放大器结构仍然保持一定的正增益系数。

考虑到热电堆信号极其微弱，特别是阵列式热电堆，其输出动态范围仅几个mV，在这样小的共模电压范围内，P型输入对管的放大器结构的增益变化相对较小；因此，可使读出电路103采用P型输入对管的放大器结构实现，同时采用“地”作为其输入的共模电压，利用“地”的噪声水平远优于电路级基准的噪声水平(传统方案中共模电压是由电路级基准产生，如1.2V或VDD/2)，不仅减少设计工作及制造成本，还有效提升系统整体性能。

解调电路104连接读出电路103的输出端，用于对读出电路103输出的电压进行解调后输出。通过斩波调制开关102和解调电路104的设计，可以消除放大器结构的失调，同时降低噪声。

进一步的，为了消除噪声，一示例中，该热电堆系统100还包括：低通滤波器(图中未示出)，连接解调电路104的输出端，用于滤除解调电路104输出电压的高频噪声。另一示例中，该热电堆系统100还包括：delta-sigma模数转换器(图中未示出)，连接解调电路104的输出端，用于对解调电路104输出的电压进行A/D转换，同时滤除其中的高频噪声。以上两种噪声消除方式，应根据实际应用场景来选择，本实施例对此不做限制。

实施例二

如图7所示，本实施例提供一种热电堆像素101，该热电堆像素101包括：N个串联的第一热电偶T11-T1N和M个串联的第二热电偶T21-T2M，串联第一热电偶的首端和串联第二热电偶的首端作为热电堆像素101的共模电压端CM，串联第一热电偶的尾端和串联第二热电偶的尾端作为热电堆像素101的差分输出端TP和TN；其中，第一热电偶T11-T1N具有正温度系数，第二热电偶T21-T2M具有负温度系数，且N和M均为大于等于1的正数。

本实施例通过在同一热电堆像素101中形成两组串联热电偶，并从每组串联热电偶中引出一共模电压端CM，用于施加系统读出电路的共模电压VCM，无需额外设置偏置元器件，不仅节省电子器件，还避免因偏置元器件使用所带来的诸多问题，使得本实施例的热电堆像素101在性能上更具优势。

实际应用中，N个第一热电偶在相同温度下所产生热电势的大小相等，M个第二热电偶在相同温度下所产生热电势的大小相等；设置N和M相等，使N个第一热电偶和M个第二热电偶在相同温度下所产生总热电势的大小相等，符号相反，如N个第一热电偶所产生的总热电势为+ΔV，M个第二热电偶所产生的总热电势为-ΔV，以此实现热电堆像素101的全差分输出。

具体的，第一热电偶和第二热电偶对称排布呈正多边形(如正四边形、正六边形、正八边形等)，其中，串联第一热电偶的首端和尾端从正多边形的第一角引出，串联第二热电偶的首端和尾端从正多边形的第二角引出，第一角和第二角为正多边形的两个对角。当然，其他非对角的走线方式也同样适用于本实施例，可根据实际应用需求灵活设置，对此不做限制。

相应的，本实施例还提供一种热电堆阵列，该热电堆阵列包括：若干个如上记载的热电堆像素101，各热电堆像素101按行和列排布呈阵列。

相应的，如图7所示，本实施例还提供一种热电堆系统100，该热电堆系统100包括：至少一个如上记载的热电堆像素101、斩波调制开关组105、读出电路103及解调电路104；其中，斩波调制开关组105包括第一斩波调制开关105a和第二斩波调制开关105b。

实际应用中，该热电堆系统100中热电堆像素101的数量可以是一个，也可以是多个(如大于等于2个)，多个热电堆像素101可以是阵列排布，也可以是非阵列排布。而在热电堆像素101的数量大于等于2个时，该热电堆系统100还包括：多路选通器(图中未示出)，连接于热电堆像素101和斩波调制开关组105之间，用于从多个热电堆像素101中选择一个与后级斩波调制开关组105形成通路。

热电堆像素101的共模电压端CM对应连接斩波调制开关组105中第一斩波调制开关105a的第一端和第二斩波调制开关105b的第一端以通过斩波调制开关组105引入共模电压VCM，差分输出端对应连接斩波调制开关组105中第一斩波调制开关105a的第二端和第二斩波调制开关105b的第二端；用于感测目标温度并将温度信号转换为差分电压信号，以及，为后级读出电路103提供共模电压VCM。

斩波调制开关组105中第一斩波调制开关105a的第一端和第二端对应连接串联第一热电偶的首端和尾端，第二斩波调制开关105b的第一端和第二端对应连接串联第二热电偶的首端和尾端，第一斩波调制开关105a的第三端和第二斩波调制开关105b的第三端连接共模电压VCM，第一斩波调制开关105a的第四端和第二斩波调制开关105b的第四端作为斩波调制开关组105的输出端；用于根据一组非交叠的时钟信号对差分电压信号进行交替翻转输出，以及，引入共模电压VCM至热电堆像素101。

具体的，第一斩波调制开关105a包括：第一开关K1、第二开关K2、第三开关K3及第四开关K4，第一开关K1的第一端和第三开关K3的第一端相连并作为第一斩波调制开关105a的第一端，第二开关K2的第一端和第四开关K4的第一端相连并作为第一斩波调制开关105a的第二端，第一开关K1的第二端和第二开关K2的第二端相连并作为第一斩波调制开关105a的第三端，第三开关K3的第二端和第四开关K4的第二端相连并作为第一斩波调制开关105a的第四端，其中，第一开关K1和第四开关K4受控于第一时钟信号，第二开关K2和第三开关K3受控于第二时钟信号，第一时钟信号和第二时钟信号为一组非交叠的时钟信号；

第二斩波调制开关105b包括：第五开关K5、第六开关K6、第七开关K7及第八开关K8，第五开关K5的第一端和第七开关K7的第一端相连并作为第二斩波调制开关105b的第一端，第六开关K6的第一端和第八开关K8的第一端相连并作为第二斩波调制开关105b的第二端，第五开关K5的第二端和第六开关K6的第二端相连并作为第二斩波调制开关105b的第三端，第七开关K7的第二端和第八开关K8的第二端相连并作为第二斩波调制开关105b的第四端，其中，第五开关K5和第八开关K8受控于第一时钟信号，第六开关K6和第七开关K7受控于第二时钟信号，第一时钟信号和第二时钟信号为一组非交叠的时钟信号。

本实施例中，第一开关K1、第四开关K4、第五开关K5和第八开关K8受控于第一时钟信号闭合，第二开关K2、第三开关K3、第六开关K6和第七开关K7受控于第二时钟信号断开，等效电路如图8所示，此时，斩波调制开关组的输出端VP＝VCM+ΔV，VN＝VCM-ΔV；第一开关K1、第四开关K4、第五开关K5和第八开关K8受控于第一时钟信号断开，第二开关K2、第三开关K3、第六开关K6和第七开关K7受控于第二时钟信号闭合，等效电路如图9所示，此时，斩波调制开关组的输出端VP＝VCM-ΔV，VN＝VCM+ΔV。

读出电路103连接斩波调制开关组105的输出端，用于对斩波调制开关组105输出的电压进行放大后输出。

实际应用中，读出电路103可采用现有任一种放大器结构实现，如N型输入对管的放大器结构，或者，P型输入对管的放大器结构。

但由于热电堆信号非常微弱，因此对输入至放大器结构的共模电压的噪声要求较高；相对于N型输入对管的放大器结构，P型输入对管的放大器结构可以接受更低的共模电压，其输出增益随输入共模电压的变化曲线如图6所示。

可见，P型输入对管的放大器结构在共模电压接近于“地”(0V)的区间内，增益都比较稳定，而在共模电压为负压之后，输出增益快速下降，但在接近0V的负压范围内，P型输入对管的放大器结构仍然保持一定的正增益系数。

考虑到热电堆信号极其微弱，特别是阵列式热电堆，其输出动态范围仅几个mV，在这样小的共模电压范围内，P型输入对管的放大器结构的增益变化相对较小；因此，可使读出电路103采用P型输入对管的放大器结构实现，同时采用“地”作为其输入的共模电压，利用“地”的噪声水平远优于电路级基准的噪声水平(传统方案中共模电压是由电路级基准产生，如1.2V或VDD/2)，不仅减少设计工作及制造成本，还有效提升系统整体性能。

解调电路104连接读出电路103的输出端，用于对读出电路103输出的电压进行解调后输出。通过斩波调制开关组105和解调电路104的设计，可以消除放大器结构的失调，同时降低噪声。

进一步的，为了消除噪声，一示例中，该热电堆系统100还包括：低通滤波器(图中未示出)，连接解调电路104的输出端，用于滤除解调电路104输出电压的高频噪声。另一示例中，该热电堆系统100还包括：delta-sigma模数转换器(图中未示出)，连接解调电路104的输出端，用于对解调电路104输出的电压进行A/D转换，同时滤除其中的高频噪声。以上两种噪声消除方式，应根据实际应用场景来选择，本实施例对此不做限制。

实施例三

如图10所示，本实施例提供一种热电堆像素101，与实施例二的区别在于，该热电堆像素101中除了两组串联热电偶外，还包括：斩波调制开关组。

本实施例的斩波调制开关组与实施例二的斩波调制开关组在构成及控制方式上完全相同，区别仅在于实施例二的斩波调制开关组是设置在热电堆像素外，而本实施例的斩波调制开关组是设置在热电堆像素中，因此，本实施例斩波调制开关组的具体构成及控制方式可参见实施例二，此处不再赘述。

本实施例的热电堆像素中，第一热电偶和第二热电偶对称排布呈正多边形(如正四边形、正六边形、正八边形等)，其中，串联第一热电偶的首端和尾端从正多边形的第一角引出，串联第二热电偶的首端和尾端从正多边形的第二角引出，第一角和第二角为正多边形的两个对角，第一斩波调制开关和第二斩波调制开关对称设置于正多边形的第一角和第二角。在热电堆信号随像素尺寸减小而显著衰减时，版图布局走线对热电堆像素的性能影响显著增大；本实施例通过如上的对称设置，可将斩波调制开关集成在热电堆像素中，偶数组(两组)斩波调制开关靠近MEMS器件，有利于版图匹配和布局走线，以此降低版图布局走线对热电堆信号的影响，有利于提高热电堆像素的性能。

相应的，本实施例还提供一种热电堆阵列，该热电堆阵列包括：若干个如上记载的热电堆像素101，各热电堆像素101按行和列排布呈阵列。

相应的，本实施例还提供一种热电堆系统100，该热电堆系统100包括：至少一个如上记载的热电堆像素101、读出电路103及解调电路104；其中，读出电路103连接斩波调制开关组的输出端，解调电路104连接读出电路103的输出端。进一步的，该热电堆系统还包括：低通滤波器或delta-sigma模数转换器，连接所述解调电路的输出端。需要说明的是，读出电路、解调电路、低通滤波器、delta-sigma模数转换器与实施例二相同，相关内容可参见实施例二，此处不再赘述。

实际应用中，该热电堆系统100中热电堆像素101的数量可以是一个，也可以是多个(如大于等于2个)，多个热电堆像素101可以是阵列排布，也可以是非阵列排布。而在热电堆像素101的数量大于等于2个时，该热电堆系统100还包括：多路选通器(图中未示出)，连接于热电堆像素101和读出电路103之间，用于从多个热电堆像素101中选择一个与后级读出电路103形成通路。

综上所述，本发明的一种热电堆像素、阵列及系统，提供一种全新设计的热电堆像素结构，可直接为后级读出电路提供输入共模电压，无需额外设置偏置元器件，不仅节省电子器件，还避免因偏置元器件使用所带来的诸多问题，使热电堆像素在性能上更具优势。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (11)

1.一种热电堆像素，其特征在于，所述热电堆像素包括：

2*N个串联的热电偶，串联热电偶的首端和尾端作为所述热电堆像素的差分输出端，第N个热电偶和第(N+1)个热电偶的连接节点作为所述热电堆像素的共模电压端；

其中，前N个热电偶具有正温度系数，后N个热电偶具有负温度系数，且N为大于等于1的正数。

2.根据权利要求1所述的热电堆像素，其特征在于，2*N个热电偶对称排布呈正多边形，其中，差分输出端从正多边形的第一角引出，共模电压端从正多边形的第二角引出，第一角和第二角为正多边形的两个对角。

3.一种热电堆像素，其特征在于，所述热电堆像素包括：

N个串联的第一热电偶和M个串联的第二热电偶，串联第一热电偶的首端和串联第二热电偶的首端作为所述热电堆像素的共模电压端，串联第一热电偶的尾端和串联第二热电偶的尾端作为所述热电堆像素的差分输出端；

其中，第一热电偶具有正温度系数，第二热电偶具有负温度系数，且N和M均为大于等于1的正数。

4.根据权利要求3所述的热电堆像素，其特征在于，所述热电堆像素还包括：

斩波调制开关组，包括第一斩波调制开关和第二斩波调制开关；其中，所述第一斩波调制开关的第一端和第二端对应连接串联第一热电偶的首端和尾端，所述第二斩波调制开关的第一端和第二端对应连接串联第二热电偶的首端和尾端，所述第一斩波调制开关的第三端和所述第二斩波调制开关的第三端连接共模电压，所述第一斩波调制开关的第四端和所述第二斩波调制开关的第四端作为所述斩波调制开关组的输出端。

5.根据权利要求4所述的热电堆像素，其特征在于，N和M相等，且第一热电偶和第二热电偶对称排布呈正多边形，其中，串联第一热电偶的首端和尾端从正多边形的第一角引出，串联第二热电偶的首端和尾端从正多边形的第二角引出，第一角和第二角为正多边形的两个对角，第一斩波调制开关和第二斩波调制开关对称设置于正多边形的第一角和第二角。

6.一种热电堆系统，其特征在于，所述热电堆系统包括：

至少一个如权利要求1或2所述的热电堆像素、斩波调制开关、读出电路及解调电路；其中，所述热电堆像素的共模电压端连接共模电压，差分输出端连接所述斩波调制开关的第一端和第二端，所述斩波调制开关的第三端和第四端作为所述斩波调制开关的输出端；所述读出电路连接所述斩波调制开关的输出端，所述解调电路连接所述读出电路的输出端。

7.一种热电堆系统，其特征在于，所述热电堆系统包括：

至少一个如权利要求4或5所述的热电堆像素、读出电路及解调电路；其中，所述读出电路连接所述斩波调制开关组的输出端，所述解调电路连接所述读出电路的输出端。

8.根据权利要求6或7所述的热电堆系统，其特征在于，所述读出电路采用P型输入对管的放大器结构实现。

9.根据权利要求8所述的热电堆系统，其特征在于，所述共模电压为GND。

10.根据权利要求6或7所述的热电堆系统，其特征在于，所述热电堆系统还包括：低通滤波器或delta-sigma模数转换器，连接所述解调电路的输出端。

11.一种热电堆阵列，其特征在于，所述热电堆阵列包括：若干个如权利要求1-5任一项所述的热电堆像素，各所述热电堆像素按行和列排布呈阵列。

Images