CN115241153A - 一种多芯片堆叠封装结构及封装方法 - Google Patents

一种多芯片堆叠封装结构及封装方法 Download PDF

Info

Publication number
CN115241153A
CN115241153A CN202210899505.0A CN202210899505A CN115241153A CN 115241153 A CN115241153 A CN 115241153A CN 202210899505 A CN202210899505 A CN 202210899505A CN 115241153 A CN115241153 A CN 115241153A
Authority
CN
China
Prior art keywords
chip
bonding pad
circuit substrate
pad
rewiring structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210899505.0A
Other languages
English (en)
Inventor
姚大平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangsu Zhongke Zhixin Integration Technology Co ltd
Original Assignee
Jiangsu Zhongke Zhixin Integration Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Zhongke Zhixin Integration Technology Co ltd filed Critical Jiangsu Zhongke Zhixin Integration Technology Co ltd
Priority to CN202210899505.0A priority Critical patent/CN115241153A/zh
Publication of CN115241153A publication Critical patent/CN115241153A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

本发明提供一种多芯片堆叠封装结构，包括，电路基板；第一芯片，正装设置于电路基板一侧，第一芯片包括：第一芯片本体、位于第一芯片本体背离电路基板一侧表面的第一重布线结构、以及第一焊盘，第一焊盘位于第一重布线结构背离第一芯片本体一侧的部分边缘区域的表面；第二芯片，倒装设于部分第一芯片背离所述电路基板的一侧，第二芯片包括：第二芯片本体、位于第二芯片本体朝向电路基板一侧表面的第二重布线结构、以及第二焊盘，第二焊盘位于第二重布线结构背离第二芯片本体一侧的部分边缘区域的表面，第二焊盘与第一焊盘直接键合互连。上述多芯片堆叠封装结构的厚度减小，体积减小，扩展了采用多芯片堆叠封装结构的器件的应用场景。

Description

一种多芯片堆叠封装结构及封装方法
技术领域
本发明涉及半导体集成电路先进封装技术领域，具体涉及一种多芯片堆叠封装结构及封装方法。
背景技术
随着人工智能(AI)、5G通讯和物联网(IoT)的发展，电子器件微小化和高传输速率、大容量和低功耗等高性能的需求，将多种类功能的芯片集成在一个封装结构内，可以实现成倍储存量扩容、增强系统性功能等需求。多功能芯片的系统集成是从封装技术出发，对不同芯片进行平面排布或叠加集成，将多颗具有不同功能的芯片、其他器件等组合到一起，实现特定功能的标准封装电子装备。
除了平面排列的多芯片集成，三维堆叠封装结构可以让更多的芯片实现近距离互连，减小封装器件的体积，更重要的是改善了多芯片连接时的电学性质。在这种结构里，两层以上的封装单元自下而上堆叠在一起，中间可以借助介质层来传输信号，或者直接通过重布线层、引线键合形式来实现信号传输。三维堆叠封装就是利用各种堆叠封装技术，通过互连和其他微加工技术在芯片或模块结构的Z轴方向上形成三维体积叠加、信号互连，在同样数量的芯片条件下，堆叠制备的封装器件体积最小，但是功能最强大。三维堆叠是实现高性能封装模块最有效的封装技术方案。
对于高端电子器件的封装，通常采用硅通孔(TSV)转接板实现芯片间的信号互连。这样制备的多芯片堆叠封装结构往往体积较大，厚度较厚，不适合对于有体积和厚度限制的应用场景。其次，采用硅通孔的三维堆叠产品的信号的传输速率受限,制造成本较高。
发明内容
本发明所要解决的技术问题在于多颗不同功能的芯片集成封装后的体积较大，厚度较厚，不适合应用于有体积和厚度限制的场景以及信号的传输速率受限的问题。
本发明提供一种多芯片堆叠封装结构，包括：电路基板；第一芯片，正装设置于所述电路基板一侧，所述第一芯片包括：第一芯片本体、位于第一芯片本体背离所述电路基板一侧表面的第一重布线结构、以及第一焊盘，第一焊盘位于第一重布线结构背离所述第一芯片本体一侧的部分边缘区域的表面；第二芯片，倒装设于部分所述第一芯片背离所述电路基板的一侧，所述第二芯片包括：第二芯片本体、位于第二芯片本体朝向所述电路基板一侧表面的第二重布线结构、以及第二焊盘，第二焊盘位于所述第二重布线结构背离所述第二芯片本体一侧的部分边缘区域的表面，所述第二焊盘与所述第一焊盘直接键合互连。
可选的，位于部分所述第二芯片和部分所述第一芯片之间且包围所述第一焊盘和第二焊盘的绝缘粘膜。
可选的，还包括：第三芯片，所述第三芯片倒装设置于所述电路基板上，所述第三芯片与所述电路基板电性互连；所述第二芯片桥接至所述第三芯片上。
可选的，还包括：位于所述第三芯片背离所述电路基板一侧表面的双面粘附膜；所述第二芯片通过所述双面粘附膜与所述第三芯片固定。
可选的，所述第一芯片还包括：第三焊盘，所述第三焊盘位于第一重布线结构背离所述第一芯片本体一侧的部分边缘区域的表面，所述第三焊盘至所述第二芯片的横向距离大于所述第一焊盘至所述第二芯片的横向距离；所述多芯片堆叠封装结构还包括：金属引线，所述金属引线的一端与所述第三焊盘连接，所述金属引线的另一端与电路基板焊盘导电互连。
可选的，还包括：塑封层，所述塑封层位于所述电路基板上且覆盖所述第一芯片、第二芯片、第三芯片以及金属引线。
本发明还提供一种多芯片堆叠封装方法，包括：提供电路基板；形成第一芯片，形成第一芯片的步骤包括：形成第一芯片本体；在第一芯片本体的一侧表面形成第一重布线结构；在第一重布线结构背离所述第一芯片本体的一侧的部分边缘区域的表面形成第一焊盘；形成第二芯片，形成第二芯片的步骤包括：形成第二芯片本体；在第二芯片本体的一侧表面形成第二重布线结构；在第二重布线结构背离所述第二芯片本体的一侧的部分边缘区域的表面形成第二焊盘；将所述第一芯片正装于电路基板上；通过将所述第二焊盘与所述第一焊盘直接键合连接，使第二芯片倒装于部分所述第一芯片背离所述电路基板的一侧。
可选的，还包括：将所述第二焊盘与所述第一焊盘直接键合连接之前，在所述第一焊盘周围的第一重布线结构的表面、和/或所述第二焊盘周围的第二重布线结构的表面形成绝缘粘膜。
可选的，还包括：提供第三芯片；将所述第二焊盘与所述第一焊盘键合互连之前，将所述第三芯片倒装于所述电路基板上，所述第三芯片与所述电路基板电性互连，在将所述第二焊盘与所述第一焊盘键合连接的过程中，所述第二芯片桥接至所述第三芯片上。
本发明的技术方案具有以下有益效果：
本发明技术方案提供的多芯片堆叠封装结构，包括，电路基板；第一芯片，正装设置于所述电路基板一侧，所述第一芯片包括：第一芯片本体、位于第一芯片本体背离所述电路基板一侧表面的第一重布线结构、以及第一焊盘，第一焊盘位于第一重布线结构背离所述第一芯片本体一侧的部分边缘区域的表面；第二芯片，倒装设于部分所述第一芯片背离所述电路基板的一侧，所述第二芯片包括：第二芯片本体、位于第二芯片本体朝向所述电路基板一侧表面的第二重布线结构、以及第二焊盘，第二焊盘位于所述第二重布线结构背离所述第二芯片本体一侧的部分边缘区域的表面，所述第二焊盘与所述第一焊盘直接键合互连。第一芯片的第一焊盘和第二芯片的第二焊盘直接键合互相连接，第一芯片和第二芯片之间的信号传输不需要采用类似硅通孔(TSV)转接板，这样减小了第一芯片和第二芯片堆叠后的厚度，使得多芯片堆叠封装结构的厚度减小，体积减小，扩展了采用多芯片堆叠封装结构的器件的应用场景；另外，第一芯片和第二芯片之间的电信号互连的路径缩短，提高了第一芯片和第二芯片之间信号的传输速率，从而提高了采用多芯片堆叠封装结构的器件的信号传输效率。
进一步的，多芯片堆叠封装结构还包括位于部分所述第二芯片和部分所述第一芯片之间且包围所述第一焊盘和第二焊盘的绝缘粘膜。由于所述第一芯片和所述第二芯片之间通过直接键合连接，在第一芯片和第二芯片之间设置绝缘粘膜可实施填充第一芯片和第二芯片之间空隙，工艺作业上既方便又更可靠。
进一步的，所述第三芯片倒装设置于所述电路基板上。第三芯片产生的热量主要通过电路基板散热，可以减少热量通过塑封层散热，改善多芯片堆叠封装结构的散热性能。所述第二芯片还延伸至所述第三芯片上，第三芯片能为第二芯片提供一定的应力平衡。第二芯片部分键合于第一芯片之上，第二芯片部分位于第三芯片上，这样使得第一芯片、第二芯片和第三芯片的排布较为紧凑。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请实施例多芯片堆叠封装结构的结构示意图；
图2至图5为本申请另一实施例中多芯片堆叠封装结构制作过程中的结构示意图；
附图标记：
1、第一芯片；2、第二芯片；3、第三芯片；4、绝缘粘膜；5、双面粘附膜；6、金属引线；7、塑封层；10、第一芯片本体；11、第一重布线结构；12、第一焊盘；13、第三焊盘；20、第二芯片本体；21、第二重布线结构；22、第二焊盘；100、电路基板。
具体实施方式
下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。此外，下面所描述的本发明不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
本申请中的“桥接”是指部分所述第二芯片位于所述第三芯片的上方并层叠在一起，由所述第三芯片为所述第二芯片提供一定的支撑。
实施例1
本实施例提供一种多芯片堆叠封装结构，如图1所示，包括：电路基板100；第一芯片1，正装设置于所述电路基板100上，所述第一芯片1包括：第一芯片本体10、位于第一芯片本体10背离所述电路基板一侧表面的第一重布线结构11、以及第一焊盘12，第一焊盘12位于第一重布线结构11背离所述第一芯片本体10一侧的部分边缘区域的表面；第二芯片2，倒装设置于部分所述第一芯片1背离所述电路基板100的一侧，所述第二芯片2包括：第二芯片本体20、位于第二芯片本体20朝向所述电路基板100一侧表面的第二重布线结构21、以及第二焊盘22，第二焊盘22位于所述第二重布线结构21背离所述第二芯片本体20一侧的部分边缘区域的表面，所述第二焊盘22与所述第一焊盘12直接键合互连。
本实施例中，多芯片堆叠封装结构通过第一芯片1的第一焊盘11和第二芯片2的第二焊盘12直接键合连接，第一芯片1和第二芯片2之间的信号传输不需要采用类似硅通孔(TSV)转接板来实现，这样减小了第一芯片1和第二芯片2堆叠后的封装厚度，获得多芯片堆叠封装结构的厚度减小，体积减小，扩大了采用多芯片三维堆叠封装结构器件的应用场景；另外，第一芯片1和第二芯片2之间的电信号互连的路径缩短，提高了第一芯片1和第二芯片2之间信号的传输速率，从而提高了采用多芯片堆叠封装结构的器件的信号传输效率。
本实施例，多芯片堆叠封装结构还包括：位于部分所述第二芯片2和部分所述第一芯片1之间且包围所述第一焊盘12和第二焊盘22的绝缘粘膜4。由于所述第一芯片1和所述第二芯片2之间通过直接键合连接，在第一芯片1和第二芯片2之间设置绝缘膜4能够完美填充第一芯片1和第二芯片2之间的空隙，工艺作业上更加可靠。
本实施例，多芯片堆叠封装结构还包括：第三芯片3，所述第三芯片3倒装设置于所述电路基板100上，所述第三芯片3与所述电路基板100电性连接；第三芯片3产生的热量主要通过电路基板100散热，可以减少热量通过塑封层散热，改善多芯片堆叠封装结构的散热性能。所述第二芯片2桥接至所述第三芯片3上，第三芯片3能为第二芯片2提供一定的支撑应力平衡。第二芯片2部分键合于第一芯片1上，第二芯片2部分位于第三芯片3上，这样获得第一芯片1、第二芯片2和第三芯片3的的三维排布较为紧凑。
本实施例，多芯片堆叠封装结构还包括：位于所述第三芯片3背离所述电路基板一侧表面的双面粘附膜5；所述第二芯片2通过所述双面粘附膜5与所述第三芯片3固定一起。有利于提高多芯片堆叠封装结构的稳定性，提高了模块的可靠性。
本实施例，所述第一芯片还包括：第三焊盘13，所述第三焊盘13位于第一重布线结构11背离所述第一芯片本体一侧的部分边缘区域的表面，所述第三焊盘13至所述第二芯片2的横向距离大于所述第一焊盘12至所述第二芯片2的横向距离；所述多芯片堆叠封装结构还包括：金属引线6，所述金属引线6的一端与所述第三焊盘13连接，所述金属引线6的另一端与电路基板100导电互连。由于第三焊盘13位于第一重布线结构11背离第一芯片本体一侧的部分边缘区域的表面，连接第三焊盘13和电路基板100的金属引线6长度缩短，改善了金属引线工艺的制造质量。
本实施例，多芯片堆叠封装结构还包括：塑封层7，所述塑封层7位于所述电路基板100上且覆盖所述第一芯片1、第二芯片2、第三芯片3以及金属引线6。通过塑封层7的包裹覆盖，使得第一芯片1、第二芯片2、第三芯片3和金属引线6与外界隔离，以防止外界环境对第一芯片1、第二芯片2和第三芯片3的影响而造成电气性能下降，保护第一芯片1、第二芯片2和第三芯片3表面以及金属引线6等，使第一芯片1、第二芯片2、第三芯片3和金属引线6免受外力损害及外部环境的影响，封装后的由第一芯片1、第二芯片2和第三芯片3组成的三维堆叠封装模块更加便于安全使用。
本实施例，所述第一芯片包括存储芯片，所述第二芯片包括存储芯片，所述第三芯片包括逻辑芯片。将存储芯片与逻辑芯片集成在一个体积很小的模块里，不仅制备成本可控，而且电学功能很强大。这种多芯片堆叠封装结构对于高存储容量的器件制备具有很好的拓展性，对于单一不同容量的存储芯片可以如此集成，还可以集成两层以上高带宽存储器，实现采用多芯片堆叠封装结构的器件的存储量倍增。
实施例2
本实施例提供一种多芯片堆叠封装方法，包括：提供电路基板100，形成第一芯片1，形成第一芯片1的步骤包括：形成第一芯片本体10；在第一芯片本体10的一侧表面形成第一重布线结构11；在第一重布线结构11背离所述第一芯片本体10的一侧的部分边缘区域的表面形成第一焊盘12；形成第二芯片2，形成第二芯片2的步骤包括：形成第二芯片本体20；在第二芯片本体20的一侧表面形成第二重布线结构21；在第二重布线结构21背离所述第二芯片本体20的一侧的部分边缘区域的表面形成第二焊盘22；将所述第一芯片1正装设置于电路基板100上；通过将所述第二焊盘22与所述第一焊盘12直接键合连接，使第二芯片2倒装设置于部分所述第一芯片1背离所述电路基板100的一侧。
本实施例，如图2和图3所示，还包括：提供第三芯片3；将所述第二焊盘22与所述第一焊盘12直接键合连接之前，将所述第三芯片3倒装设置于所述电路基板100上，所述第三芯片3与所述电路基板100形成导电互连；在将所述第二焊盘22与所述第一焊盘12键合连接的过程中，所述第二芯片2桥接至所述第三芯片3上。还包括：将所述第二焊盘22与所述第一焊盘12直接键合连接之前，在所述第一焊盘12周围的第一重布线结构11的表面、和/或所述第二焊盘22周围的第二重布线结构21的表面形成绝缘粘膜4。在所述第一焊盘12周围的第一重布线结构11的表面、和/或所述第二焊盘22周围的第二重布线结构21的表面设置绝缘膜4，在加热受压的时候，绝缘膜处于软化可流动状态，所述第一焊盘12和第二焊盘22的表面显露出来，保证了第一焊盘12和第二焊盘22的接口处于金属-金属接触，从而受压键合，软化的绝缘膜就自动填充在所述第一焊盘12周围的第一重布线结构11的表面和所述第二焊盘22周围的第二重布线结构21的表面之间的空隙。
本实施例，如图4所示，还包括：采用金属引线6将第一芯片1的第三焊盘13和电路基板100电性互连。
本实施例，如图5所示，还包括：采用塑封料将整个三维堆叠封装模块包裹起来，形成塑封层7；在电路基板100远离第一芯片的一侧表面的焊盘之上，采用植球工艺，设置合适尺寸大小的锡球，经回流焊后，完成整个多芯片堆叠封装结构的制作。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明创造的保护范围之中。

Claims (9)

1.一种多芯片堆叠封装结构，其特征在于，包括：
电路基板；
第一芯片，正装设置于所述电路基板一侧，所述第一芯片包括：第一芯片本体、位于第一芯片本体背离所述电路基板一侧表面的第一重布线结构、以及第一焊盘，第一焊盘位于第一重布线结构背离所述第一芯片本体一侧的部分边缘区域的表面；
第二芯片，倒装设于部分所述第一芯片背离所述电路基板的一侧，所述第二芯片包括：第二芯片本体、位于第二芯片本体朝向所述电路基板一侧表面的第二重布线结构、以及第二焊盘，第二焊盘位于所述第二重布线结构背离所述第二芯片本体一侧的部分边缘区域的表面，所述第二焊盘与所述第一焊盘直接键合互连。
2.根据权利要求1所述的多芯片堆叠封装结构，其特征在于，还包括：
位于部分所述第二芯片和部分所述第一芯片之间且包围所述第一焊盘和第二焊盘的绝缘粘膜。
3.根据权利要求1所述的多芯片堆叠封装结构，其特征在于，还包括：
第三芯片，所述第三芯片倒装设置于所述电路基板上，所述第三芯片与所述电路基板电性互连；所述第二芯片桥接至所述第三芯片上。
4.根据权利要求3所述的多芯片堆叠封装结构，其特征在于，还包括：位于所述第三芯片背离所述电路基板一侧表面的双面粘附膜；所述第二芯片通过所述双面粘附膜与所述第三芯片固定。
5.根据权利要求1所述的多芯片堆叠封装结构，其特征在于，所述第一芯片还包括：第三焊盘，所述第三焊盘位于第一重布线结构背离所述第一芯片本体一侧的部分边缘区域的表面，所述第三焊盘至所述第二芯片的横向距离大于所述第一焊盘至所述第二芯片的横向距离；所述多芯片堆叠封装结构还包括：金属引线，所述金属引线的一端与所述第三焊盘连接，所述金属引线的另一端与电路基板焊盘导电互连。
6.根据权利要求5所述的多芯片堆叠封装结构，其特征在于，还包括：塑封层，所述塑封层位于所述电路基板上且覆盖所述第一芯片、第二芯片、第三芯片以及金属引线。
7.一种多芯片堆叠封装方法，其特征在于，包括：
提供电路基板；
形成第一芯片，形成第一芯片的步骤包括：形成第一芯片本体；在第一芯片本体的一侧表面形成第一重布线结构；在第一重布线结构背离所述第一芯片本体的一侧的部分边缘区域的表面形成第一焊盘；
形成第二芯片，形成第二芯片的步骤包括：形成第二芯片本体；在第二芯片本体的一侧表面形成第二重布线结构；在第二重布线结构背离所述第二芯片本体的一侧的部分边缘区域的表面形成第二焊盘；
将所述第一芯片正装于电路基板上；
通过将所述第二焊盘与所述第一焊盘直接键合连接，使第二芯片倒装于部分所述第一芯片背离所述电路基板的一侧。
8.根据权利要求7所述的多芯片堆叠封装方法，其特征在于，还包括：将所述第二焊盘与所述第一焊盘直接键合连接之前，在所述第一焊盘周围的第一重布线结构的表面、和/或所述第二焊盘周围的第二重布线结构的表面形成绝缘粘膜。
9.根据权利要求7所述的多芯片堆叠封装方法，其特征在于，还包括：提供第三芯片；将所述第二焊盘与所述第一焊盘键合互连之前，将所述第三芯片倒装于所述电路基板上，所述第三芯片与所述电路基板电性互连，在将所述第二焊盘与所述第一焊盘键合连接的过程中，所述第二芯片桥接至所述第三芯片上。
CN202210899505.0A 2022-07-28 2022-07-28 一种多芯片堆叠封装结构及封装方法 Pending CN115241153A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210899505.0A CN115241153A (zh) 2022-07-28 2022-07-28 一种多芯片堆叠封装结构及封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210899505.0A CN115241153A (zh) 2022-07-28 2022-07-28 一种多芯片堆叠封装结构及封装方法

Publications (1)

Publication Number Publication Date
CN115241153A true CN115241153A (zh) 2022-10-25

Family

ID=83676993

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210899505.0A Pending CN115241153A (zh) 2022-07-28 2022-07-28 一种多芯片堆叠封装结构及封装方法

Country Status (1)

Country Link
CN (1) CN115241153A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230163105A1 (en) * 2021-11-23 2023-05-25 Unity Power Technology Limited Semiconductor chip stack module and method of fabricating the same
CN117219609A (zh) * 2023-09-14 2023-12-12 之江实验室 芯片封装结构及封装方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6239366B1 (en) * 1999-01-28 2001-05-29 United Microelectronics Corp. Face-to-face multi-chip package
US20040184250A1 (en) * 2003-03-21 2004-09-23 Advanced Semiconductor Engineering, Inc. Multi-chips stacked package
CN102077344A (zh) * 2008-06-30 2011-05-25 高通股份有限公司 穿硅通孔桥接互连件
US20120056316A1 (en) * 2010-09-03 2012-03-08 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Different Height Conductive Pillars to Electrically Interconnect Stacked Laterally Offset Semiconductor Die
US20150351234A1 (en) * 2014-06-03 2015-12-03 Stmicroelectronics, Inc. Support structure for stacked integrated circuit dies
CN110690209A (zh) * 2018-07-05 2020-01-14 三星电子株式会社 半导体封装
CN111554672A (zh) * 2020-05-14 2020-08-18 甬矽电子(宁波)股份有限公司 一种芯片叠装结构和芯片叠装方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6239366B1 (en) * 1999-01-28 2001-05-29 United Microelectronics Corp. Face-to-face multi-chip package
US20040184250A1 (en) * 2003-03-21 2004-09-23 Advanced Semiconductor Engineering, Inc. Multi-chips stacked package
CN102077344A (zh) * 2008-06-30 2011-05-25 高通股份有限公司 穿硅通孔桥接互连件
US20120056316A1 (en) * 2010-09-03 2012-03-08 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Different Height Conductive Pillars to Electrically Interconnect Stacked Laterally Offset Semiconductor Die
US20150351234A1 (en) * 2014-06-03 2015-12-03 Stmicroelectronics, Inc. Support structure for stacked integrated circuit dies
CN110690209A (zh) * 2018-07-05 2020-01-14 三星电子株式会社 半导体封装
CN111554672A (zh) * 2020-05-14 2020-08-18 甬矽电子(宁波)股份有限公司 一种芯片叠装结构和芯片叠装方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230163105A1 (en) * 2021-11-23 2023-05-25 Unity Power Technology Limited Semiconductor chip stack module and method of fabricating the same
US11984432B2 (en) * 2021-11-23 2024-05-14 Unity Power Technology Limited Semiconductor chip stack module and method of fabricating the same
CN117219609A (zh) * 2023-09-14 2023-12-12 之江实验室 芯片封装结构及封装方法

Similar Documents

Publication Publication Date Title
US6294406B1 (en) Highly integrated chip-on-chip packaging
JP3762844B2 (ja) 対向マルチチップ用パッケージ
US8829686B2 (en) Package-on-package assembly including adhesive containment element
US6798057B2 (en) Thin stacked ball-grid array package
US20180233441A1 (en) PoP Device
US8873245B2 (en) Embedded chip-on-chip package and package-on-package comprising same
CN115241153A (zh) 一种多芯片堆叠封装结构及封装方法
US20080237833A1 (en) Multi-chip semiconductor package structure
CN111128914A (zh) 一种低翘曲的多芯片封装结构及其制造方法
CN110634832A (zh) 一种基于硅通孔转接板的封装结构及其制作方法
US7659620B2 (en) Integrated circuit package employing a flexible substrate
CN110634848A (zh) 一种多芯片堆叠封装结构及其制作方法
US20150031170A1 (en) Method and apparatus for stacked semiconductor chips
KR100673379B1 (ko) 적층 패키지와 그 제조 방법
CN215988737U (zh) 一种基于2.5d结构多层互联的pop封装结构
US20080237831A1 (en) Multi-chip semiconductor package structure
CN112614830A (zh) 一种封装模组及电子设备
US20080237832A1 (en) Multi-chip semiconductor package structure
CN221783207U (zh) 一种芯片封装结构及电子设备
KR100851108B1 (ko) 웨이퍼 레벨 시스템 인 패키지 및 그 제조 방법
CN219163395U (zh) 一种3d堆叠封装结构
KR102029804B1 (ko) 패키지 온 패키지형 반도체 패키지 및 그 제조 방법
KR100374517B1 (ko) 전력증폭기 모듈의 구조 및 그 실장방법
KR100328181B1 (ko) 플립칩이 스택된 패키지 및 그 제조방법
KR100381409B1 (ko) 마이크로파 모듈의 구조 및 그 실장방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination