CN115238633B - 一种毫米波芯片的数据输出方法和芯片 - Google Patents

一种毫米波芯片的数据输出方法和芯片 Download PDF

Info

Publication number
CN115238633B
CN115238633B CN202210629021.4A CN202210629021A CN115238633B CN 115238633 B CN115238633 B CN 115238633B CN 202210629021 A CN202210629021 A CN 202210629021A CN 115238633 B CN115238633 B CN 115238633B
Authority
CN
China
Prior art keywords
antenna
serial number
data
millimeter wave
wave chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210629021.4A
Other languages
English (en)
Other versions
CN115238633A (zh
Inventor
吴文豪
罗俊
刘文冬
张慧
周春元
高伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhuhai Weidu Xinchuang Technology Co ltd
Original Assignee
Zhuhai Weidu Xinchuang Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhuhai Weidu Xinchuang Technology Co ltd filed Critical Zhuhai Weidu Xinchuang Technology Co ltd
Priority to CN202210629021.4A priority Critical patent/CN115238633B/zh
Publication of CN115238633A publication Critical patent/CN115238633A/zh
Application granted granted Critical
Publication of CN115238633B publication Critical patent/CN115238633B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2115/00—Details relating to the type of the circuit
    • G06F2115/12—Printed circuit boards [PCB] or multi-chip modules [MCM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Human Computer Interaction (AREA)
  • Architecture (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • Variable-Direction Aerials And Aerial Arrays (AREA)

Abstract

本申请公开了一种毫米波芯片的数据输出方法、芯片和装置，其中的方法包括对毫米波芯片的寄存器进行设置，配置所述毫米波芯片的若干个天线序号；在ADC采样数据进行缓存前，通过所述天线序号标记指派缓存区域，使数据按实际天线摆放顺序缓存到对应的缓存区，按缓存区序号输出数据，或者，在每个天线处设置序号设置引脚；通过所述序号设置引脚设置对应天线的序号；在ADC采样数据进行缓存前，通过所述天线序号标记指派缓存区域，使数据按实际天线摆放顺序缓存到对应的缓存区，按缓存区序号输出数据。本申请提供的方法能够降低毫米波雷达中主处理单元代码的管理复杂度，减少代码开发成本，使毫米波芯片天线在PCB上可灵活布局且不影响其功能应用。

Description

一种毫米波芯片的数据输出方法和芯片
技术领域
本申请涉及毫米波芯片领域，尤其是一种毫米波芯片的数据输出方法和芯片。
背景技术
毫米波雷达的设计中，现有的毫米波芯片一般具备多发多收的功能，大多数为4个发射天线和4个接收天线。其中接收天线的顺序一般是在设计PCB时固定下来，基本是按照毫米波芯片给出的编号1、2、3、4，按顺序摆放天线，因为毫米波芯片的采样数据输出是按照固定的天线顺序号逐一输出，而在一些PCB设计中由于布局的需要可能会无法让天线按顺序摆放，此时就需要毫米波雷达中的主处理单元对毫米波芯片反馈的数据按实际的天线顺序进行重新排序，否则将无法正确计算目标的信息。
每次硬件版本的更新或新的设计，毫米波芯片的天线均有可能出现更改，当更改序号后毫米波雷达的主处理单元程序就需要按照新的序号进行一次更新，导致毫米波雷达主处理单元代码版本众多管理复杂。当毫米波雷达系统中包含多个毫米波芯片级联时，每个芯片的天线顺序均可能不同，这使得代码更改和管理更为复杂。
而当毫米波芯片具备独立处理能力时，其内部可能兼容对目标的距离、速度、角度等算法计算，此时在使用此类毫米波芯片时则必须按照其天线编号规定，在PCB上按顺序进行布局，否则芯片内的算法模块将工作异常，极大的限制了PCB布局的灵活性。
因此，相关技术存在的上述技术问题亟待解决。
发明内容
本申请旨在解决相关技术中的技术问题之一。为此，本申请实施例提供一种毫米波芯片的数据输出方法和芯片，能够降低毫米波雷达中主处理单元代码的管理复杂度。
根据本申请实施例一方面，提供一种毫米波芯片的数据输出方法，所述方法包括：
对毫米波芯片的寄存器进行设置，配置所述毫米波芯片的若干个天线序号；
在ADC采样数据进行缓存前，通过所述天线序号标记指派缓存区域，使数据按实际天线摆放顺序缓存到对应的缓存区，按缓存区序号输出数据。
在其中一个实施例中，所述方法还包括：
在ADC采样数据缓存后，按天线标记单元的顺序进行数据输出，输出前从天线标记单元中获取采样数据的缓存区编号，并将对应缓存区的数据进行输出，使数据输出顺序与天线实际摆放顺序一致。
在其中一个实施例中，在对毫米波芯片的寄存器进行设置后，所述方法还包括：
通过数据输出类型寄存器对输出的数据进行选择，数据选择的类型至少包括：ADC采样数据、距离维FFT、速度维FFT、角度维FFT。
根据本申请实施例一方面，提供一种毫米波芯片的数据输出方法，所述方法包括：
在每个天线处设置序号设置引脚；
通过所述序号设置引脚设置对应天线的序号；
在ADC采样数据进行缓存前，通过所述天线序号标记指派缓存区域，使数据按实际天线摆放顺序缓存到对应的缓存区，按缓存区序号输出数据。
在其中一个实施例中，所述方法还包括：
在ADC采样数据缓存后，按天线标记单元的顺序进行数据输出，输出前从天线标记单元中获取采样数据的缓存区编号，并将对应缓存区的数据进行输出，使数据输出顺序与天线实际摆放顺序一致。
在其中一个实施例中，所述每个天线处都设置有至少两个序号设置引脚，所述通过所述序号设置引脚设置对应天线的序号，包括：
通过设置所述序号设置引脚的高电平和低电平组合不同的序号。
在其中一个实施例中，在通过所述序号设置引脚设置对应天线的序号后，所述方法还包括：
在ADC模块将中频信号转换为数字信号后，根据天线的序号将采样数据缓存到序号对应的缓存中，并获取实际天线布局顺序的采样数据。
在其中一个实施例中，所述获取实际天线布局顺序的采样数据，包括：
按照缓存区的顺序逐一输出数据；
获取实际天线布局顺序的采样数据。
根据本申请实施例一方面，提供一种毫米波芯片，所述毫米波芯片包括接收天线序号寄存器、数据输出类型寄存器和芯片主体，所述接收天线序号寄存器和数据输出类型寄存器设置在所述芯片主体上，所述天线序号寄存器用于设置天线的序号，所述数据输出类型寄存器用于设置数据输出的类型。
根据本申请实施例一方面，提供一种毫米波芯片，所述毫米波芯片包括若干个接收天线引脚、序号设置引脚和芯片主体，所述序号设置引脚用于设置所述接收天线引脚的序号。
本申请实施例提供的一种毫米波芯片的数据输出方法、芯片和装置的有益效果为：本申请对毫米波芯片的寄存器进行设置，配置所述毫米波芯片的若干个天线序号；在ADC采样数据进行缓存前，通过所述天线序号标记指派缓存区域，使数据按实际天线摆放顺序缓存到对应的缓存区，按缓存区序号输出数据。以及，本申请在每个天线处设置序号设置引脚；通过所述序号设置引脚设置对应天线的序号；在ADC采样数据进行缓存前，通过所述天线序号标记指派缓存区域，使数据按实际天线摆放顺序缓存到对应的缓存区，按缓存区序号输出数据。本申请提供上述两种方法能够降低毫米波雷达中主处理单元代码的管理复杂度，减少代码开发成本，使毫米波芯片的天线在PCB上可灵活布局且不影响其功能应用。
本申请的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本申请的实践了解到。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请实施例提供的一种毫米波芯片的数据输出方法的流程图；
图2为本申请实施例提供的另一种毫米波芯片的数据输出方法的流程图；
图3为本申请实施例提供的毫米波芯片功能示意图；
图4为常用毫米波芯片接收天线数据采样及输出示意图；
图5为本申请实施例提供的接收天线序号设置改变数据输出示意图；
图6为本申请实施例提供的另一种接收天线序号设置改变数据输出示意图；
图7为本申请实施例提供的数据类型选择及天线序号配置改变数据输出示意图。
具体实施方式
为了使本技术领域的人员更好地理解本申请方案，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分的实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本申请保护的范围。
本申请的说明书和权利要求书及附图中的术语“第一”、“第二”、“第三”和“第四”等是用于区别不同对象，而不是用于描述特定顺序。此外，术语“包括”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些过程、方法、产品或设备固有的其它步骤或单元。
在本文中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本文所描述的实施例可以与其它实施例相结合。
毫米波雷达的设计中，现有的毫米波芯片一般具备多发多收的功能，大多数为4个发射天线和4个接收天线。其中接收天线的顺序一般是在设计PCB时固定下来，基本是按照毫米波芯片给出的编号1、2、3、4，按顺序摆放天线，因为毫米波芯片的采样数据输出是按照固定的天线顺序号逐一输出，而在一些PCB设计中由于布局的需要可能会无法让天线按顺序摆放，此时就需要毫米波雷达中的主处理单元对毫米波芯片反馈的数据按实际的天线顺序进行重新排序，否则将无法正确计算目标的信息。
每次硬件版本的更新或新的设计，毫米波芯片的天线均有可能出现更改，当更改序号后毫米波雷达的主处理单元程序就需要按照新的序号进行一次更新，导致毫米波雷达主处理单元代码版本众多管理复杂。当毫米波雷达系统中包含多个毫米波芯片级联时，每个芯片的天线顺序均可能不同，这使得代码更改和管理更为复杂。
而当毫米波芯片具备独立处理能力时，其内部可能兼容对目标的距离、速度、角度等算法计算，此时在使用此类毫米波芯片时则必须按照其天线编号规定，在PCB上按顺序进行布局，否则芯片内的算法模块将工作异常，极大的限制了PCB布局的灵活性。
为了解决上述问题，本申请提出了一种毫米波芯片的数据输出方法和芯片。
图1为本申请实施例提供的一种毫米波芯片的数据输出方法的流程图、图3为本申请实施例提供的毫米波芯片功能示意图，如图1和图3所示，本申请提供的一种毫米波芯片的数据输出方法包括：
S101、对毫米波芯片的寄存器进行设置，配置所述毫米波芯片的若干个天线序号。
S102、在ADC采样数据进行缓存前，通过所述天线序号标记指派缓存区域，使数据按实际天线摆放顺序缓存到对应的缓存区，按缓存区序号输出数据。
本实施例能够通过提供的寄存器对每个天线当前对应的序号进行配置，并且配置的天线序号能够直接影响采样数据的输出顺序。
步骤S102中，在ADC采样数据进行缓存前通过天线序号标记指派缓存区域，能够实现数据按实际天线摆放顺序缓存到对应的缓存区，最终数据输出则按缓存区序号顺序输出，能够实现数据输出顺序与天线实际摆放顺序一致。
并且，在ADC采样数据缓存后，按天线标记单元的顺序进行数据输出，输出前从天线标记单元中获取采样数据的缓存区编号，并将对应缓存区的数据进行输出，能够实现数据输出顺序与天线实际摆放顺序一致。
在对毫米波芯片的寄存器进行设置后，所述方法还包括：通过数据输出类型寄存器对输出的数据进行选择，数据选择的类型至少包括：ADC采样数据、距离维FFT、速度维FFT、角度维FFT。
此外，本实施例还提供了另一种毫米波芯片的数据输出方法的流程图，图2为本申请实施例提供的另一种毫米波芯片的数据输出方法的流程图，如图2和图3所示，本申请提供的一种毫米波芯片的数据输出方法包括：
S201、在每个天线处设置序号设置引脚。
S202、通过所述序号设置引脚设置对应天线的序号。
S203、在ADC采样数据进行缓存前，通过所述天线序号标记指派缓存区域，使数据按实际天线摆放顺序缓存到对应的缓存区，按缓存区序号输出数据。
对应地，在ADC采样数据缓存后，按天线标记单元的顺序进行数据输出，输出前从天线标记单元中获取采样数据的缓存区编号，并将对应缓存区的数据进行输出，使数据输出顺序与天线实际摆放顺序一致。
如图3所示，所述每个天线处都设置有至少两个序号设置引脚，所述通过所述序号设置引脚设置对应天线的序号，包括：通过设置所述序号设置引脚的高电平和低电平组合不同的序号。
需要说明的是，图3示例中同时将两种方式都标记出来，但此处仅为示例，两种方式可选择某一种进行实现或全都实现，均在本发明要求保护范围内。
示例性地，图3中假设接收天线的数量为四，分别为接收天线1、接收天线2、接收天线3和接收天线4，对应的，接收天线1上设置有接收天线1序号设置引脚，接收天线2上设置有接收天线2序号设置引脚，接收天线3上设置有接收天线3序号设置引脚，接收天线4上设置有接收天线4序号设置引脚。技术人员能够通过毫米波芯片的配置引脚对天线需要进行设置，其配置直接影响采样数据的输出顺序。
在步骤S202通过所述序号设置引脚设置对应天线的序号后，所述方法还包括：在ADC模块将中频信号转换为数字信号后，根据天线的序号将采样数据缓存到序号对应的缓存中，并获取实际天线布局顺序的采样数据。其中，所述获取实际天线布局顺序的采样数据，包括：按照缓存区的顺序逐一输出数据；获取实际天线布局顺序的采样数据。
图4为常用毫米波芯片接收天线数据采样及输出示意图；图5为本申请实施例提供的接收天线序号设置改变数据输出示意图；图6为本申请实施例提供的另一种接收天线序号设置改变数据输出示意图。如图4、5、6所示，图5中配置了每个天线的序号后，实际天线布局从左到右的顺序为4、1、2、3，其中与图4中当前常用的毫米波芯片相比，在ADC模块将中频信号转换为数字信号后，会根据各自天线序号的标记，将采样数据缓存到序号对应的缓存中，此时数据输出时还是按照缓存区的顺序逐一输出即可获取到实际天线布局顺序的采样数据。
在图4中，接收天线1、接收天线2、接收天线3和接收天线4各自连接有一个ADC采样模块，用于进行数据采样。ADC采样模块得到采样数据后进行采样数据缓存，并将采样数据存储到对应序号的区域中，最后按照设定好的序号顺序将数据进行输出。
在图5中，接收天线1、接收天线2、接收天线3和接收天线4各自连接有一个ADC采样模块，并且每个ADC采样模块对应有天线序号标记，天线1序号标记的ADC模块将采样数据缓存在采样数据缓存模块2中，天线2序号标记的ADC模块将采样数据缓存在采样数据缓存模块3中，天线3序号标记的ADC模块将采样数据缓存在采样数据缓存模块4中，天线4序号标记的ADC模块将采样数据缓存在采样数据缓存模块1中，即通过图5所示的连接关系，实际天线布局从左到右顺序分别为4、1、2、3，最后按照设定好的序号顺序将数据进行输出。本实施例中数据输出前需要先通过天线序号标记找到其指向的缓存区序号，然后再从此缓存区中将数据输出。此时是按照天线1、2、3、4序号标记的缓存区进行逐一输出，同样可获取到实现天线布局顺序的采样数据。
如图6所示，通过本实施例提供的毫米波芯片的数据输出方法配置了每个天线的序号后，实际天线布局从左到右顺序为4、1、2、3，其中与目前使用较多的图4相比，各个天线序号标记单元放在了数据输出之前。此时数据输出前需要先通过天线序号标记找到其指向的缓存区序号，然后再从此缓存区中将数据输出。此时是按照天线1、2、3、4序号标记的缓存区进行逐一输出，同样可获取到实现天线布局顺序的采样数据。图6的数据输出关系说明在算法过程中缓存的数据可能未按实际天线摆放顺序进行缓存，此时数据输出前同样需要先通过天线序号标记找到其指向的缓存区序号，然后再从指定的数据类型对应的缓存区中将数据输出。
图7为本申请实施例提供的数据类型选择及天线序号配置改变数据输出示意图，具体的数据输出如图7所示，当天线序号标记采用如图4所示的设计时，因为采样数据已按实际天线摆放顺序缓存，所以算法中的数据均为正确顺序，图6所示的数据缓存将直接按顺序从数据输出端口输出；当天线序号标记采用如图5所示的设计时，算法过程中缓存的数据可能未按实际天线摆放顺序进行缓存，此时数据输出前同样需要先通过天线序号标记找到其指向的缓存区序号，然后再从指定的数据类型对应的缓存区中将数据输出。
通过本申请的技术与相关技术对比可见，通过本申请所提出毫米波芯片及其数据输出方法，可有效解决毫米波雷达设计中主处理单元因接收天线更改而进行代码维护和管理的问题；同时有效解决了毫米波芯片中的算法模块导致接收天线无法灵活布局的问题。从而降低了毫米波雷达代码设计、维护和管理成本，一定程度上简化了PCB布局方案，使得设计更加灵活。
为了实现上述实施例提出的两种毫米波芯片的数据输出方法，本申请还提供了两种对应的毫米波芯片，具体包括：
(1)一种毫米波芯片，所述毫米波芯片包括接收天线序号寄存器、数据输出类型寄存器和芯片主体，所述接收天线序号寄存器和数据输出类型寄存器设置在所述芯片主体上，所述天线序号寄存器用于设置天线的序号，所述数据输出类型寄存器用于设置数据输出的类型。
(2)一种毫米波芯片，所述毫米波芯片包括若干个接收天线引脚、序号设置引脚和芯片主体，所述序号设置引脚用于设置所述接收天线引脚的序号。
需要说明的是，上述实施例中提供的两种毫米波芯片既可以单独设置为一块毫米波芯片，也可以集成在同一块毫米波芯片上。例如，提供一种毫米波芯片，具备天线序号设置功能，可通过提供的寄存器对每个天线当前对应的序号进行配置，也能够通过毫米波芯片的配置引脚对天线需要进行设置，其配置直接影响采样数据的输出顺序。技术人员可以根据需要选择不同的天线序号设置方式以及天线序号设置所需要用到的硬件。
在一些可选择的实施例中，在方框图中提到的功能/操作可以不按照操作示图提到的顺序发生。例如，取决于所涉及的功能/操作，连续示出的两个方框实际上可以被大体上同时地执行或方框有时能以相反顺序被执行。此外，在本申请的流程图中所呈现和描述的实施例以示例的方式被提供，目的在于提供对技术更全面的理解。所公开的方法不限于本文所呈现的操作和逻辑流程。可选择的实施例是可预期的，其中各种操作的顺序被改变以及其中被描述为较大操作的一部分的子操作被独立地执行。
此外，虽然在功能性模块的背景下描述了本申请，但应当理解的是，除非另有相反说明，功能和/或特征中的一个或多个可以被集成在单个物理装置和/或软件模块中，或者一个或多个功能和/或特征可以在单独的物理装置或软件模块中被实现。还可以理解的是，有关每个模块的实际实现的详细讨论对于理解本申请是不必要的。更确切地说，考虑到在本文中公开的装置中各种功能模块的属性、功能和内部关系的情况下，在工程师的常规技术内将会了解该模块的实际实现。因此，本领域技术人员运用普通技术就能够在无需过度试验的情况下实现在权利要求书中所阐明的本申请。还可以理解的是，所公开的特定概念仅仅是说明性的，并不意在限制本申请的范围，本申请的范围由所附权利要求书及其等同方案的全部范围来决定。
在流程图中表示或在此以其他方式描述的逻辑和/或步骤，例如，可以被认为是用于实现逻辑功能的可执行指令的定序列表，可以具体实现在任何计算机可读介质中，以供指令执行系统、装置或设备(如基于计算机的系统、包括处理器的系统或其他可以从指令执行系统、装置或设备取指令并执行指令的系统)使用，或结合这些指令执行系统、装置或设备而使用。就本说明书而言，“计算机可读介质”可以是任何可以包含、存储、通信、传播或传输程序以供指令执行系统、装置或设备或结合这些指令执行系统、装置或设备而使用的装置。
应当理解，本申请的各部分可以用硬件、软件、固件或它们的组合来实现。在上述实施方式中，多个步骤或方法可以用存储在存储器中且由合适的指令执行系统执行的软件或固件来实现。例如，如果用硬件来实现，和在另一实施方式中一样，可用本领域公知的下列技术中的任一项或他们的组合来实现：具有用于对数据信号实现逻辑功能的逻辑门电路的离散逻辑电路，具有合适的组合逻辑门电路的专用集成电路，可编程门阵列(PGA)，现场可编程门阵列(FPGA)等。
在本说明书的上述描述中，参考术语“一个实施方式/实施例”、“另一实施方式/实施例”或“某些实施方式/实施例”等的描述意指结合实施方式或示例描述的具体特征、结构、材料或者特点包含于本申请的至少一个实施方式或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施方式或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施方式或示例中以合适的方式结合。
尽管已经示出和描述了本申请的实施方式，本领域的普通技术人员可以理解：在不脱离本申请的原理和宗旨的情况下可以对这些实施方式进行多种变化、修改、替换和变型，本申请的范围由权利要求及其等同物限定。
以上，以上实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围。

Claims (10)

1.一种毫米波芯片的数据输出方法，其特征在于，所述方法包括：
对毫米波芯片的寄存器进行设置，配置所述毫米波芯片的若干个天线序号标记；
在ADC采样数据进行缓存前，通过所述天线序号标记指派缓存区域，使数据按实际天线摆放顺序缓存到对应的缓存区，按缓存区序号输出数据。
2.根据权利要求1所述的一种毫米波芯片的数据输出方法，其特征在于，在对毫米波芯片的寄存器进行设置后，所述方法还包括：
通过数据输出类型寄存器对输出的数据进行选择，数据选择的类型至少包括：ADC采样数据、距离维FFT、速度维FFT、角度维FFT。
3.一种毫米波芯片的数据输出方法，其特征在于，所述方法包括：
对毫米波芯片的寄存器进行设置，配置所述毫米波芯片的若干个天线序号标记；
在ADC采样数据缓存后，按天线序号标记的顺序进行数据输出，输出前从天线序号标记中获取采样数据的缓存区编号，并将对应缓存区的数据进行输出，使数据输出顺序与天线实际摆放顺序一致。
4.一种毫米波芯片的数据输出方法，其特征在于，所述方法包括：
在每个天线处设置序号设置引脚；
通过所述序号设置引脚设置对应天线的天线序号标记；
在ADC采样数据进行缓存前，通过所述天线序号标记指派缓存区域，使数据按实际天线摆放顺序缓存到对应的缓存区，按缓存区序号输出数据。
5.根据权利要求4所述的一种毫米波芯片的数据输出方法，其特征在于，所述每个天线处都设置有至少两个序号设置引脚，所述通过所述序号设置引脚设置对应天线的序号，包括：
通过设置所述序号设置引脚的高电平和低电平组合不同的序号。
6.根据权利要求4所述的一种毫米波芯片的数据输出方法，其特征在于，在通过所述序号设置引脚设置对应天线的序号后，所述方法还包括：
在ADC模块将中频信号转换为数字信号后，根据天线的序号将采样数据缓存到序号对应的缓存中，并获取实际天线布局顺序的采样数据。
7.根据权利要求6所述的一种毫米波芯片的数据输出方法，其特征在于，所述获取实际天线布局顺序的采样数据，包括：
按照缓存区的顺序逐一输出数据；
获取实际天线布局顺序的采样数据。
8.一种毫米波芯片的数据输出方法，其特征在于，所述方法包括：
在每个天线处设置序号设置引脚；
通过所述序号设置引脚设置对应天线的天线序号标记；
在ADC采样数据缓存后，按天线序号标记的顺序进行数据输出，输出前从天线序号标记中获取采样数据的缓存区编号，并将对应缓存区的数据进行输出，使数据输出顺序与天线实际摆放顺序一致。
9.一种毫米波芯片，其特征在于，所述毫米波芯片以权利要求1或权利要求3所述的一种毫米波芯片的数据输出方法进行工作，所述毫米波芯片包括接收天线序号寄存器、数据输出类型寄存器和芯片主体，所述接收天线序号寄存器和数据输出类型寄存器设置在所述芯片主体上，所述天线序号寄存器用于设置天线的序号，所述数据输出类型寄存器用于设置数据输出的类型。
10.一种毫米波芯片，其特征在于，所述毫米波芯片以权利要求4或权利要求8所述的一种毫米波芯片的数据输出方法进行工作，所述毫米波芯片包括若干个接收天线引脚、序号设置引脚和芯片主体，所述序号设置引脚用于设置所述接收天线引脚的天线序号标记。
CN202210629021.4A 2022-06-06 2022-06-06 一种毫米波芯片的数据输出方法和芯片 Active CN115238633B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210629021.4A CN115238633B (zh) 2022-06-06 2022-06-06 一种毫米波芯片的数据输出方法和芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210629021.4A CN115238633B (zh) 2022-06-06 2022-06-06 一种毫米波芯片的数据输出方法和芯片

Publications (2)

Publication Number Publication Date
CN115238633A CN115238633A (zh) 2022-10-25
CN115238633B true CN115238633B (zh) 2023-03-21

Family

ID=83669558

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210629021.4A Active CN115238633B (zh) 2022-06-06 2022-06-06 一种毫米波芯片的数据输出方法和芯片

Country Status (1)

Country Link
CN (1) CN115238633B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021082147A1 (zh) * 2019-10-28 2021-05-06 惠州市德赛西威汽车电子股份有限公司 一种模块化毫米波雷达

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007512794A (ja) * 2004-11-12 2007-05-17 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ マルチアンテナ受信機の方法および装置
CN102684846B (zh) * 2011-03-17 2015-05-20 中兴通讯股份有限公司 信道解调过程中数据处理方法、装置及网络设备
CN110198567B (zh) * 2018-02-26 2021-11-26 深圳市中兴微电子技术有限公司 一种随机接入检测方法和装置
CN108720795B (zh) * 2018-06-21 2020-10-02 重庆金山医疗器械有限公司 一种数据可查寻补偿的胶囊内镜系统及补偿方法
CN110311720B (zh) * 2019-06-25 2021-01-15 联想(北京)有限公司 一种天线、控制方法及存储介质
CN113315590B (zh) * 2020-02-26 2022-07-22 上海华为技术有限公司 一种线序检测方法以及多天线网络设备
CN114154113A (zh) * 2021-11-05 2022-03-08 中汽创智科技有限公司 一种数据处理方法、装置、设备及存储介质
CN114114154A (zh) * 2021-11-08 2022-03-01 宁波溪棠信息科技有限公司 毫米波雷达、毫米波雷达的天线切换方法和电子装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021082147A1 (zh) * 2019-10-28 2021-05-06 惠州市德赛西威汽车电子股份有限公司 一种模块化毫米波雷达

Also Published As

Publication number Publication date
CN115238633A (zh) 2022-10-25

Similar Documents

Publication Publication Date Title
CN111856258B (zh) 用于芯片的测试的方法、设备、存储介质和相应的芯片
EP1624369B1 (en) Apparatus for predicting multiple branch target addresses
CN104335521B (zh) 数据接口同步
US20070220233A1 (en) Common analog interface for multiple processor cores
CN102968294B (zh) 用于低复杂性指令预取系统的方法和设备
CN104054108A (zh) 可动态配置的流水线预处理器
CN113392603B (zh) 门级电路的rtl代码生成方法、装置和电子设备
US20190317769A1 (en) Accurate early branch prediction in high-performance microprocessors
GB2556886A (en) Encoding and decoding variable length instructions
CN115238633B (zh) 一种毫米波芯片的数据输出方法和芯片
US8275973B2 (en) Reconfigurable device
CN111679728B (zh) 数据读取方法及装置
KR920010335B1 (ko) 마이크로프로세서 및 그것을 사용한 정보처리 장치.
CN102331922B (zh) 运算装置、高速缓存装置及其控制方法
CN103268218B (zh) 数据处理器
CN109240979A (zh) 数据处理芯片及led显示系统
CN117215650A (zh) 寄存器的更新方法、装置、电子设备及可读存储介质
CN117132446A (zh) Gpu的数据访问处理方法、装置及存储介质
CN102802283A (zh) 无线通信装置与便携式电子装置
CN100498648C (zh) 一种复位值可控的数字电路设计方法
US20160173071A1 (en) Clock-distribution device and clock-distribution method
CN112615659A (zh) 一种数据通道切换方法及北斗多通道天线
CN109598669B (zh) 一种面向gpu的三角形光栅化扫描系统
US9495158B2 (en) Multi-processor system having tripwire data merging and collision detection
US9489202B2 (en) Processor having a tripwire bus port and executing a tripwire instruction

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant