CN115237574A - 人工智能芯片的调度方法、装置及电子设备 - Google Patents

人工智能芯片的调度方法、装置及电子设备 Download PDF

Info

Publication number
CN115237574A
CN115237574A CN202210946754.0A CN202210946754A CN115237574A CN 115237574 A CN115237574 A CN 115237574A CN 202210946754 A CN202210946754 A CN 202210946754A CN 115237574 A CN115237574 A CN 115237574A
Authority
CN
China
Prior art keywords
memory space
processor
operator data
operator
artificial intelligence
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210946754.0A
Other languages
English (en)
Inventor
王勇
缪天翔
欧阳剑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kunlun Core Beijing Technology Co ltd
Original Assignee
Kunlun Core Beijing Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kunlun Core Beijing Technology Co ltd filed Critical Kunlun Core Beijing Technology Co ltd
Priority to CN202210946754.0A priority Critical patent/CN115237574A/zh
Publication of CN115237574A publication Critical patent/CN115237574A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/48—Program initiating; Program switching, e.g. by interrupt
    • G06F9/4806—Task transfer initiation or dispatching
    • G06F9/4812—Task transfer initiation or dispatching by interrupt, e.g. masked
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/48—Program initiating; Program switching, e.g. by interrupt
    • G06F9/4806—Task transfer initiation or dispatching
    • G06F9/4843—Task transfer initiation or dispatching by program, e.g. task dispatcher, supervisor, operating system
    • G06F9/4881—Scheduling strategies for dispatcher, e.g. round robin, multi-level priority queues
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
    • G06F9/5011—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resources being hardware resources other than CPUs, Servers and Terminals
    • G06F9/5016—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resources being hardware resources other than CPUs, Servers and Terminals the resource being the memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
    • G06F9/5027—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals
    • G06F9/5038—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals considering the execution order of a plurality of tasks, e.g. taking priority or time dependency constraints into consideration

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Multi Processors (AREA)

Abstract

本公开提供了人工智能芯片的调度方法、装置及电子设备，涉及人工智能技术领域，尤其涉及深度学习、芯片技术领域。该方法为：响应于第一处理器的第一内存空间中写入有至少一个算子数据，通知人工智能芯片根据第一内存空间中写入的算子数据执行算子计算过程；响应于第一内存空间中的算子数据执行完成，且预设时间段内第一内存空间中未写入有算子数据，向第二处理器发起中断，从而避免人工智能芯片在第二处理器在第二内存空间中写入算子数据的过程中，处于空闲状态，减少等待时长，减少延时，从而提高神经网络的计算速度。

Description

人工智能芯片的调度方法、装置及电子设备
技术领域
本公开涉及人工智能技术领域，尤其涉及深度学习、芯片技术领域，尤其涉及人工智能芯片的调度方法、装置及电子设备。
背景技术
目前，人工智能领域中，神经网络由大量计算密集型的操作组成，这些操作由新的人工智能芯片来执行。神经网络的最小粒度为算子，以该粒度和人工智能芯片进行交互。
相关技术中，人工智能芯片的调度方法，主要是通过系统调用，将算子命令和算子参数，即算子数据，批量写入配置寄存器发起请求，人工智能芯片收到计算请求后，开始计算，计算完成后发射中断至CPU(处理器)，CPU收到中断后，表示操作已经完成，则执行后续算子，重复执行调用过程。
上述方案中，在批量下发算子命令和算子参数的过程中，人工智能芯片处于空闲状态，增加了延时。
发明内容
本公开提供了一种人工智能芯片的调度方法、装置及电子设备。
根据本公开的一方面，提供了一种人工智能芯片的调度方法，应用于第一处理器，所述方法包括：响应于所述第一处理器的第一内存空间中写入有至少一个算子数据，通知人工智能芯片根据所述第一内存空间中写入的算子数据执行算子计算过程；其中，所述第一内存空间与第二处理器的第二内存空间之间存在映射关系；所述第二处理器在所述第二内存空间中写入算子数据的方式为，一次写入单个批次的算子数据；响应于所述第一内存空间中的算子数据执行完成，且预设时间段内所述第一内存空间中未写入有算子数据，向所述第二处理器发起中断，以通知所述第二处理器在所述第二内存空间中写入待处理的算子数据。
根据本公开的另一方面，提供了一种人工智能芯片的调度方法，应用于第二处理器，所述方法包括：在所述第二处理器的第二内存空间中写入单个批次的算子数据，其中，第二内存空间与第一处理器的第一内存空间之间存在映射关系；所述第一内存空间中的算子数据由所述第一处理器通知人工智能芯片执行算子计算过程；响应于接收到所述第一处理器发起的中断时，在所述第二内存空间中写入下一个批次的算子数据，其中，所述中断由所述第一处理器在所述第一内存空间中的算子数据执行完成，且预设时间段内所述第一内存空间中未写入有算子数据时发起。
根据本公开的再一方面，提供了一种人工智能芯片的调度方法，应用于人工智能芯片的调度系统，所述方法包括：所述调度系统中的第二处理器在所述第二处理器的第二内存空间中写入单个批次的算子数据；其中，所述第二内存空间与所述调度系统中第一处理器的第一内存空间之间存在映射关系；所述第一处理器，响应于所述第一内存空间中写入有至少一个算子数据，通知所述调度系统中的人工智能芯片根据所述第一内存空间中写入的算子数据执行算子计算过程；所述人工智能芯片，根据所述第一内存空间中写入的算子数据执行算子计算过程；所述第一处理器，响应于所述第一内存空间中的算子数据执行完成，且预设时间段内所述第一内存空间中未写入有算子数据，向所述第二处理器发起中断；所述第二处理器，响应于接收到所述第一处理器发起的中断，在所述第二内存空间中写入下一个批次的算子数据。
根据本公开的另一方面，提供了一种人工智能芯片的调度装置，应用于第一处理器，所述装置包括：通知模块，用于响应于所述第一处理器的第一内存空间中写入有至少一个算子数据，通知人工智能芯片根据所述第一内存空间中写入的算子数据执行算子计算过程；其中，所述第一内存空间与第二处理器的第二内存空间之间存在映射关系；所述第二处理器在所述第二内存空间中写入算子数据的方式为，一次写入单个批次的算子数据；中断模块，用于响应于所述第一内存空间中的算子数据执行完成，且预设时间段内所述第一内存空间中未写入有算子数据时，向所述第二处理器发起中断，以通知所述第二处理器在所述第二内存空间中写入待处理的算子数据。
根据本公开的另一方面，提供一种人工智能芯片的调度装置，应用于第二处理器，所述装置包括：写入模块，用于在所述第二处理器的第二内存空间中写入单个批次的算子数据，其中，所述第二内存空间与第一处理器的第一内存空间之间存在映射关系；所述第一内存空间中的算子数据由所述第一处理器通知人工智能芯片执行算子计算过程；所述写入模块，还用于在接收到所述第一处理器发起的中断时，在所述第二内存空间中写入下一个批次的算子数据，所述第一内存空间中的算子数据由所述第一处理器通知人工智能芯片执行算子计算过程。
根据本公开的另一方面，提供一种人工智能芯片的调度系统，所述系统包括：第一处理器、第二处理器和人工智能芯片；其中，所述第二处理器与所述第一处理器连接，且所述第二处理器的第二内存空间与所述第一处理器的第一内存空间之间存在映射关系；所述第一处理器与所述人工智能芯片连接；所述系统，应用如再一方面提出的人工智能芯片的调度方法。
根据本公开的又一方面，提供了一种电子设备，包括：
至少一个处理器；以及
与所述至少一个处理器通信连接的存储器；其中，
所述存储器存储有可被所述至少一个处理器执行的指令，所述指令被所述至少一个处理器执行，以使所述至少一个处理器能够执行本公开上述一方面提出的人工智能芯片的调度方法，或者，另一方面提出的人工智能芯片的调度方法，或者，再一方面提出的人工智能芯片的调度方法。
根据本公开的再一方面，提供了一种存储有计算机指令的非瞬时计算机可读存储介质，所述计算机指令用于使所述计算机执行本公开上述一方面提出的人工智能芯片的调度方法，或者，另一方面提出的人工智能芯片的调度方法，或者，再一方面提出的人工智能芯片的调度方法。
根据本公开的再一方面，提供了一种计算机程序产品，包括计算机程序，所述计算机程序在被处理器执行时实现本公开上述一方面提出的人工智能芯片的调度方法的步骤，或者，另一方面提出的人工智能芯片的调度方法的步骤，或者，再一方面提出的人工智能芯片的调度方法的步骤。
应当理解，本部分所描述的内容并非旨在标识本公开的实施例的关键或重要特征，也不用于限制本公开的范围。本公开的其它特征将通过以下的说明书而变得容易理解。
附图说明
附图用于更好地理解本方案，不构成对本公开的限定。其中：
图1是根据本公开第一实施例的示意图；
图2是根据本公开第二实施例的示意图；
图3是根据本公开第三实施例的示意图；
图4是一种人工智能芯片架构示意图；
图5是根据本公开第四实施例的示意图；
图6是根据本公开第五实施例的示意图；
图7是根据本公开第六实施例的示意图；
图8是用来实现本公开实施例的电子设备的框图。
具体实施方式
以下结合附图对本公开的示范性实施例做出说明，其中包括本公开实施例的各种细节以助于理解，应当将它们认为仅仅是示范性的。因此，本领域普通技术人员应当认识到，可以对这里描述的实施例做出各种改变和修改，而不会背离本公开的范围和精神。同样，为了清楚和简明，以下的描述中省略了对公知功能和结构的描述。
目前，人工智能领域中，神经网络由大量计算密集型的操作组成，例如矩阵乘法，卷积，池化，激活等等，这些操作由新的人工智能芯片来行。人工智能芯片，例如，GPU(Graphics Processing Unit，图形处理器)，FPGA(Field-Programmable Gate Array，现场可编程门阵列)，ASIC(Application Specific Integrated Circuit，专用集成电路)形态的人工智能芯片等。人工智能芯片和CPU(处理器)之间一般通过PCIE(peripheralcomponent interconnect express，高速串行计算机扩展总线标准)进行通信，人工智能芯片作为CPU的一个协处理器来工作。神经网络的最小粒度为算子，以该粒度来和人工智能芯片进行交互。
相关技术中，人工智能芯片的调度方法，主要是通过系统调用，将算子命令和算子参数，即算子数据。批量写入配置寄存器发起请求，人工智能芯片收到计算请求后，开始计算，计算完成后发射中断至CPU(处理器)，CPU收到中断后，表示操作已经完成，则执行后续算子，重复执行调用过程。
上述方案中，在批量下发算子命令和算子参数的过程中，人工智能芯片处于空闲状态，增加了延时。
针对上述问题，本公开提出一种人工智能芯片的调度方法、装置及电子设备。
需要说明的是，本公开实施例的人工智能芯片的调度方法可应用于人工智能芯片的调度装置，本公开中的人工智能芯片的调度装置，例如可以为处理器，以执行人工智能芯片的调度功能。
其中，需要说明的是，针对一个具体的处理器，该处理器可以为在第一内存空间写入算子数据的第一处理器；或者，可以为在第二内存空间写入算子数据的第二处理器。
图1是根据本公开第一实施例的示意图，如图1所示，人工智能芯片的调度方法应用于第一处理器，该人工智能芯片的调度方法可以包括如下步骤：
步骤101，响应于第一处理器的第一内存空间中写入有至少一个算子数据，通知人工智能芯片根据第一内存空间中写入的算子数据执行算子计算过程；其中，第一内存空间与第二处理器的第二内存空间之间存在映射关系；第二处理器在第二内存空间中写入算子数据的方式为，一次写入单个批次的算子数据。
在本公开实施例中，第一处理器执行步骤101的过程例如可以为，响应于第一内存空间中写入有单个算子数据时，或者，在第一内存空间中写入有第一数量的算子数据时，通知人工智能芯片根据第一内存空间中写入的算子数据执行算子计算过程；其中，第一数量小于单个批次的算子数据中的算子数据数量。
其中，算子数据可以包括算子命令和算子参数。其中，在第一内存空间中写入有单个算子数据时，第一处理器可以通知人工智能芯片根据第一内存空间中写入的算子数据执行算子计算过程。
其中，在第一内存空间中写入有小于单个批次的第一数量的算子数据时，通知人工智能芯片执行算子计算过程。
其中，响应于第一处理器的第一内存空间中写入有至少一个算子数据时，可以通知人工智能芯片执行算子计算过程，无需等待批次的算子数据写入完成，从而避免人工智能芯片在第二处理器在配置寄存器中写入算子数据的过程中，处于空闲状态，减少等待时长，减少延时，从而提高神经网络的计算速度。
其中，内存空间可以包括用户态的内存空间和内核态的内存空间。其中，第二内存空间位于第二处理器的用户态的内存空间中，第二处理器有通过非系统指令对第二内存空间进行读写的权限。
其中，第二内存空间若位于内核态的内存空间中，第二处理器没有对第二内存空间进行读写的权限，只有操作系统有该权限。因此，需要通过系统调用，即系统指令对第二内存空间进行读写。
其中，使用位于用户态的内存空间的第二内存空间，第二处理器有通过非系统指令对第二内存空间进行读写的权限，能够通过非系统指令对第二内存空间进行读写，无需通过系统指令对第二内存空间进行读写，从而减少调度开销。
其中，第二内存空间与第一处理器的第一内存空间之间存在映射关系，也就是说，第二处理器的第二内存空间和第一处理器的第一内存空间可以映射到相同的物理存储空间。
其中，第一内存空间中还写入有执行图，执行图用于表征单个批次的算子数据中多个算子数据之间的执行顺序。
其中，在多个算子数据的计算执行过程中，后面算子的执行会用到前面算子的计算结果，先写入的算子数据为首先要计算的算子数据。
其中，第一内存空间中写入有执行图，表征了单个批次的算子数据中多个算子数据之间的执行顺序，从而能够按照执行顺序一次写入单个批次的算子数据，在整批次的算子数据执行完成，发送一次中断，减少中断开销，从而减少调度开销。
其中，第一处理器可以为Device处理器(设备处理器)，例如ARM(Advanced RISCMachines，RISC微处理器)、RISC-V(指令集架构)，成本较低，具备强大功能。
其中，人工智能芯片和第一处理器，共享第一内存空间。
其中，人工智能芯片和第一处理器，共享第一内存空间，也就是说，第一内存空间同步的算子数据无需再次向人工智能芯片传输，使得算子的计算过程更加灵活，减少时间的消耗。
步骤102，响应于第一内存空间中的算子数据执行完成，且预设时间段内第一内存空间中未写入有算子数据时，向第二处理器发起中断，以通知第二处理器在第二内存空间中写入待处理的算子数据。
本公开实施例的人工智能芯片的调度方法，通过响应于第一处理器的第一内存空间中写入有至少一个算子数据，通知人工智能芯片根据第一内存空间中写入的算子数据执行算子计算过程；其中，第一内存空间与第二处理器的第二内存空间之间存在映射关系；第二处理器在第二内存空间中写入算子数据的方式为，一次写入单个批次的算子数据；响应于第一内存空间中的算子数据执行完成，且预设时间段内第一内存空间中未写入有算子数据，向第二处理器发起中断，以通知第二处理器在第二内存空间中写入待处理的算子数据。由此，若第一处理器的第一内存空间中写入有算子数据时，通知人工智能芯片根据第一内存空间中写入的算子数据执行算子计算过程，从而避免人工智能芯片在第一内存空间中写入算子数据的过程中，处于空闲状态，减少等待时长，减少延时，从而提高神经网络的计算速度。
图2是根据本公开第二实施例的示意图，如图2所示，人工智能芯片的调度方法应用于第二处理器，该人工智能芯片的调度方法可以包括如下步骤：
步骤201，在第二处理器的第二内存空间中写入单个批次的算子数据，其中，第二内存空间与第一处理器的第一内存空间之间存在映射关系，第一内存空间中的算子数据由第一处理器通知人工智能芯片执行算子计算过程。
其中，第二处理器在第二内存空间中写入单个批次的算子数据，即写入多个算子的算子命令以及算子参数。
其中，第二内存空间位于第二处理器的用户态的内存空间中，第二处理器有通过非系统指令对第二内存空间进行读写的权限。
其中，使用位于用户态的内存空间的第二内存空间，第二处理器有通过非系统指令对第二内存空间进行读写的权限，能够通过非系统指令对第二内存空间进行读写，无需通过系统指令对第二内存空间进行读写，从而减少调度开销。
其中，第二内存空间与第一处理器的第一内存空间之间存在映射关系，也就是说，第二处理器的第二内存空间和第一处理器的第一内存空间可以映射到相同的物理存储空间，当在第二内存空间中写入算子数据时，算子数据实际是写入到物理存储空间，当从第一内存空间读取数据时，读取的是物理存储空间中的数据。
其中，第二处理器在第二内存空间中写入执行图，执行图用于表征多个计算数据之间的执行顺序。
其中，在多个算子数据的计算执行过程中，后面算子的执行会用到前面算子的计算结果，先写入的算子数据为首先要计算的算子数据。
其中，第二处理器在第二内存空间中写入执行图，即单个批次的算子数据中多个算子数据之间的执行顺序，从而能够按照执行顺序一次写入单个批次的算子数据，在整批次的算子数据执行完成，第二处理器只需发送一次中断，减少中断开销，从而减少调度开销。
其中，第二处理器可以为Host处理器(主机处理器)。
步骤202，响应于接收到第一处理器发起的中断时，在第二内存空间中写入下一个批次的算子数据，其中，中断由第一处理器在第一内存空间中的算子数据执行完成，且预设时间段内第一内存空间中未写入有算子数据时发起。
其中，在接收到第一处理器发起的中断时，表示配置寄存器中的算子数据执行完成，且预设时间段内第一内存空间中未写入有算子数据，可以在第二内存空间中写入下一个批次的算子数据，人工智能芯片循环执行算子数据计算过程。
本公开实施例的人工智能芯片的调度方法，通过在第二处理器的第二内存空间中写入单个批次的算子数据；其中，第二内存空间与第一处理器的第一内存空间之间存在映射关系；第一内存空间中的算子数据由第一处理器通知人工智能芯片执行算子计算过程；响应于接收到第一处理器发起的中断，在第二内存空间中写入下一个批次的算子数据，其中，中断由第一处理器在第一内存空间中的算子数据执行完成，且预设时间段内第一内存空间中未写入有算子数据时发起。由此，在第二处理器的第二内存空间写入算子数据，响应于接收到第一处理器发起的中断，在第二内存空间中写入下一个批次的算子数据，以便通知人工智能芯片根据写入的算子数据执行算子计算过程，从而避免人工智能芯片在第二处理器在第二内存空间中写入算子数据的过程中，处于空闲状态，减少等待时长，减少延时，从而提高神经网络的计算速度。
图3是根据本公开第三实施例的示意图，如图3所示，人工智能芯片的调度方法应用于人工智能芯片的调度系统，该人工智能芯片的调度方法可以包括如下步骤：
步骤301，调度系统中的第二处理器在第二处理器的第二内存空间中写入单个批次的算子数据；其中，第二内存空间与调度系统中第一处理器的第一内存空间之间存在映射关系。
其中，第二内存空间位于第二处理器的用户态的内存空间中，第二处理器有通过非系统指令对第二内存空间进行读写的权限。
其中，使用位于用户态的内存空间的第二内存空间，第二处理器有通过非系统指令对第二内存空间进行读写的权限，能够通过非系统指令对第二内存空间进行读写，无需通过系统指令对第二内存空间进行读写，从而减少调度开销。
步骤302，第一处理器，响应于第一内存空间中写入有至少一个算子数据，通知调度系统中的人工智能芯片根据第一内存空间中写入的算子数据执行算子计算过程。
步骤303，人工智能芯片，根据第一内存空间中写入的算子数据执行算子计算过程。
其中，人工智能芯片和第一处理器，共享第一内存空间。
其中，人工智能芯片和第一处理器，共享第一内存空间，也就是说，第一内存空间同步的算子数据无需再次向人工智能芯片传输，使得算子的计算过程更加灵活，减少时间的消耗。
步骤304，第一处理器，响应于第一内存空间中的算子数据执行完成，且预设时间段内第一内存空间中未写入有算子数据，向第二处理器发起中断。
步骤305，第二处理器，响应于接收到第一处理器发起的中断，在第二内存空间中写入下一个批次的算子数据。
一些实施例中，第二处理器在第二内存空间中写入执行图，执行图用于表征单个批次的算子数据中多个算子数据之间的执行顺序；人工智能芯片，根据执行图对第一内存空间中写入的算子数据执行算子计算过程。
其中，在多个算子数据的计算执行过程中，后面算子的执行会用到前面算子的计算结果，先写入的算子数据为首先要计算的算子数据。
其中，第二内存空间中写入有执行图，表征了单个批次的算子数据中多个算子数据之间的执行顺序，从而能够按照执行顺序一次写入单个批次的算子数据，在整批次的算子数据执行完成时，第一处理器发送一次中断，减少中断开销，从而减少调度开销。
本公开实施例的人工智能芯片的调度方法，通过调度系统中的第二处理器在第二处理器的第二内存空间中写入单个批次的算子数据；其中，第二内存空间与调度系统中第一处理器的第一内存空间之间存在映射关系；第一处理器，响应于第一内存空间中写入有至少一个算子数据，通知调度系统中的人工智能芯片根据第一内存空间中写入的算子数据执行算子计算过程；人工智能芯片，根据第一内存空间中写入的算子数据执行算子计算过程；第一处理器，响应于第一内存空间中的算子数据执行完成，且预设时间段内第一内存空间中未写入有算子数据，向第二处理器发起中断；第二处理器，响应于接收到第一处理器发起的中断，在第二内存空间中写入下一个批次的算子数据，以便通知人工智能芯片根据写入的算子数据执行算子计算过程，从而避免人工智能芯片在第一处理器在第一内存空间中写入算子数据的过程中，处于空闲状态，减少等待时长，减少延时，从而提高神经网络的计算速度。
举例说明，图4是一种人工智能芯片架构示意图，在图4中，在人工智能芯片设置单独的CPU，可以使用低成本的ARM(Advanced RISC Machines，RISC微处理器)、RISC-V(指令集架构)。人工智能芯片的调度方法这主要包括初始化、构建图、计算三个阶段，在初始化阶段，通过PCIE配置空间基地在寄存器(BAR)，即通过PCIE BAR空间，将Host CPU(第二处理器)一段内存(第二内存空间)映射到人工智能芯片设置的Device CPU的一段内存(第一内存空间)，后续通过这段内存下发操作命令和参数(算子数据)，记为配置寄存器。然后通过Device CPU监控这段内存，如果有算子数据写入，就通知人工智能芯片开始执行算子计算过程。
在构建图及计算阶段，1)Host CPU将算子数据写入第二内存空间的配置寄存器，构建一个执行图；2)在构建图过程中，Device CPU如果监听到有算子数据写入，就会同步开始执行计算；3)Host CPU写完所有算子命令和参数后就返回，可以做其他操作，并等待人工智能芯片中断；4)Device CPU监听算子数据是否执行完成，如果执行完成，则向Host CPU发起中断；5)Host CPU收到Device CPU发送的中断后，表示操作完成，跳转到1)继续执行下一批算子数据写入操作。
为了实现上述实施例，本公开还提出一种人工智能芯片的调度装置，应用于第一处理器。
图5是根据本公开第四实施例的示意图，如图5所示，所述人工智能芯片的调度装置500包括：通知模块510和中断模块520；
其中，通知模块510，用于响应于所述第一处理器的第一内存空间中写入有至少一个算子数据，通知人工智能芯片根据所述第一内存空间中写入的算子数据执行算子计算过程；其中，所述第一内存空间与第二处理器的第二内存空间之间存在映射关系；所述第二处理器在所述第二内存空间中写入算子数据的方式为，一次写入单个批次的算子数据；
中断模块520，用于响应于所述第一内存空间中的算子数据执行完成，且预设时间段内所述第一内存空间中未写入有算子数据，向所述第二处理器发起中断，以通知所述第二处理器在所述第二内存空间中写入待处理的算子数据。
作为本公开实施例的一种可能实现方式，所述第二内存空间位于所述第二处理器的用户态的内存空间中，所述第二处理器有通过非系统指令对所述第二内存空间进行读写的权限。
作为本公开实施例的一种可能实现方式，所述第一内存空间中还写入有执行图，所述执行图用于表征单个批次的算子数据中多个算子数据之间的执行顺序。
作为本公开实施例的一种可能实现方式，通知模块510具体用于，响应于所述第一内存空间中写入有单个算子数据时，或者，在所述第一内存空间中写入有第一数量的算子数据时，通知人工智能芯片根据所述第一内存空间中写入的算子数据执行算子计算过程；其中，所述第一数量小于单个批次的算子数据中的算子数据数量。
作为本公开实施例的一种可能实现方式，所述人工智能芯片和所述第一处理器，共享所述第一内存空间。
本公开实施例的人工智能芯片的调度装置，通过响应于第一处理器的第一内存空间中写入有至少一个算子数据，通知人工智能芯片根据第一内存空间中写入的算子数据执行算子计算过程；其中，第一内存空间与第二处理器的第二内存空间之间存在映射关系；第二处理器在第二内存空间中写入算子数据的方式为，一次写入单个批次的算子数据；响应于第一内存空间中的算子数据执行完成，且预设时间段内第一内存空间中未写入有算子数据，向第二处理器发起中断，以通知第二处理器在第二内存空间中写入待处理的算子数据。由此，若第一处理器的第一内存空间中写入有算子数据时，通知人工智能芯片根据第一内存空间中写入的算子数据执行算子计算过程，从而避免人工智能芯片在第一内存空间中写入算子数据的过程中，处于空闲状态，减少等待时长，减少延时，从而提高神经网络的计算速度。
为了实现上述实施例，本公开还提出一种人工智能芯片的调度装置，应用于第二处理器。
图6是根据本公开第五实施例的示意图，如图6所示，所述人工智能芯片的调度装置600包括：写入模块610；
其中，写入模块610，用于在所述第二处理器的第二内存空间中写入单个批次的算子数据，其中，所述第二内存空间与第一处理器的第一内存空间之间存在映射关系；所述第一内存空间中的算子数据由所述第一处理器通知人工智能芯片执行算子计算过程；
所述写入模块610，还用于在接收到所述第一处理器发起的中断时，在所述第二内存空间中写入下一个批次的算子数据，其中，所述中断由所述第一处理器在所述第一内存空间中的算子数据执行完成，且预设时间段内所述第一内存空间中未写入有算子数据时发起。
作为本公开实施例的一种可能实现方式，所述第二内存空间位于所述第二处理器的用户态的内存空间中，所述第二处理器有通过非系统指令对所述第二内存空间进行读写的权限。
作为本公开实施例的一种可能实现方式，所述写入模块610，还用于在所述第二内存空间中写入执行图，所述执行图用于表征多个所述计算数据之间的执行顺序。
本公开实施例的人工智能芯片的调度装置，通过在第二处理器的第二内存空间中写入单个批次的算子数据；其中，第二内存空间与第一处理器的第一内存空间之间存在映射关系；第一内存空间中的算子数据由第一处理器通知人工智能芯片执行算子计算过程；响应于接收到第一处理器发起的中断，在第二内存空间中写入下一个批次的算子数据，其中，中断由第一处理器在第一内存空间中的算子数据执行完成，且预设时间段内第一内存空间中未写入有算子数据时发起。由此，在第二处理器的第二内存空间写入算子数据，响应于接收到第一处理器发起的中断，在第二内存空间中写入下一个批次的算子数据，以便通知人工智能芯片根据写入的算子数据执行算子计算过程，从而避免人工智能芯片在第二处理器在第二内存空间中写入算子数据的过程中，处于空闲状态，减少等待时长，减少延时，从而提高神经网络的计算速度。
图7是根据本公开第六实施例的示意图，如图7所示，本公开提供一种人工智能芯片的调度系统，所述人工智能芯片的调度系统700包括：第一处理器710、第二处理器720和人工智能芯片730；其中，所述第二处理器720与所述第一处理器710连接，且所述第二处理器720的第二内存空间与所述第一处理器710的第一内存空间之间存在映射关系；所述第一处理器710与所述人工智能芯片730连接；所述系统700，用于执行如本公开第三实施例所述的方法。
本公开的技术方案中，所涉及的用户个人信息的收集、存储、使用、加工、传输、提供和公开等处理，均在征得用户同意的前提下进行，并且均符合相关法律法规的规定，且不违背公序良俗。
根据本公开的实施例，本公开还提供了一种电子设备、一种可读存储介质和一种计算机程序产品。
图8示出了可以用来实施本公开的实施例的示例电子设备800的示意性框图。电子设备旨在表示各种形式的数字计算机，诸如，膝上型计算机、台式计算机、工作台、个人数字助理、服务器、刀片式服务器、大型计算机、和其它适合的计算机。电子设备还可以表示各种形式的移动装置，诸如，个人数字处理、蜂窝电话、智能电话、可穿戴设备和其它类似的计算装置。本文所示的部件、它们的连接和关系、以及它们的功能仅仅作为示例，并且不意在限制本文中描述的和/或者要求的本公开的实现。
如图8所示，设备800包括计算单元801，其可以根据存储在只读存储器(ROM)802中的计算机程序或者从存储单元808加载到随机访问存储器(RAM)803中的计算机程序，来执行各种适当的动作和处理。在RAM 803中，还可存储设备800操作所需的各种程序和数据。计算单元801、ROM 802以及RAM 803通过总线804彼此相连。输入/输出(I/O)接口805也连接至总线804。
设备800中的多个部件连接至I/O接口805，包括：输入单元806，例如键盘、鼠标等；输出单元807，例如各种类型的显示器、扬声器等；存储单元808，例如磁盘、光盘等；以及通信单元809，例如网卡、调制解调器、无线通信收发机等。通信单元809允许设备800通过诸如因特网的计算机网络和/或各种电信网络与其他设备交换信息/数据。
计算单元801可以是各种具有处理和计算能力的通用和/或专用处理组件。计算单元801的一些示例包括但不限于中央处理单元(CPU)、图形处理单元(GPU)、各种专用的人工智能(AI)计算芯片、各种运行机器学习模型算法的计算单元、数字信号处理器(DSP)、以及任何适当的处理器、控制器、微控制器等。计算单元801执行上文所描述的各个方法和处理，例如人工智能芯片的调度方法。例如，在一些实施例中，人工智能芯片的调度方法可被实现为计算机软件程序，其被有形地包含于机器可读介质，例如存储单元808。在一些实施例中，计算机程序的部分或者全部可以经由ROM 802和/或通信单元809而被载入和/或安装到设备800上。当计算机程序加载到RAM 803并由计算单元801执行时，可以执行上文描述的人工智能芯片的调度方法的一个或多个步骤。备选地，在其他实施例中，计算单元801可以通过其他任何适当的方式(例如，借助于固件)而被配置为执行人工智能芯片的调度方法。
本文中以上描述的系统和技术的各种实施方式可以在数字电子电路系统、集成电路系统、场可编程门阵列(FPGA)、专用集成电路(ASIC)、专用标准产品(ASSP)、芯片上系统的系统(SOC)、负载可编程逻辑设备(CPLD)、计算机硬件、固件、软件、和/或它们的组合中实现。这些各种实施方式可以包括：实施在一个或者多个计算机程序中，该一个或者多个计算机程序可在包括至少一个可编程处理器的可编程系统上执行和/或解释，该可编程处理器可以是专用或者通用可编程处理器，可以从存储系统、至少一个输入装置、和至少一个输出装置接收数据和指令，并且将数据和指令传输至该存储系统、该至少一个输入装置、和该至少一个输出装置。
用于实施本公开的方法的程序代码可以采用一个或多个编程语言的任何组合来编写。这些程序代码可以提供给通用计算机、专用计算机或其他可编程数据处理装置的处理器或控制器，使得程序代码当由处理器或控制器执行时使流程图和/或框图中所规定的功能/操作被实施。程序代码可以完全在机器上执行、部分地在机器上执行，作为独立软件包部分地在机器上执行且部分地在远程机器上执行或完全在远程机器或服务器上执行。
在本公开的上下文中，机器可读介质可以是有形的介质，其可以包含或存储以供指令执行系统、装置或设备使用或与指令执行系统、装置或设备结合地使用的程序。机器可读介质可以是机器可读信号介质或机器可读储存介质。机器可读介质可以包括但不限于电子的、磁性的、光学的、电磁的、红外的、或半导体系统、装置或设备，或者上述内容的任何合适组合。机器可读存储介质的更具体示例会包括基于一个或多个线的电气连接、便携式计算机盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦除可编程只读存储器(EPROM或快闪存储器)、光纤、便捷式紧凑盘只读存储器(CD-ROM)、光学储存设备、磁储存设备、或上述内容的任何合适组合。
为了提供与用户的交互，可以在计算机上实施此处描述的系统和技术，该计算机具有：用于向用户显示信息的显示装置(例如，CRT(阴极射线管)或者LCD(液晶显示器)监视器)；以及键盘和指向装置(例如，鼠标或者轨迹球)，用户可以通过该键盘和该指向装置来将输入提供给计算机。其它种类的装置还可以用于提供与用户的交互；例如，提供给用户的反馈可以是任何形式的传感反馈(例如，视觉反馈、听觉反馈、或者触觉反馈)；并且可以用任何形式(包括声输入、语音输入或者、触觉输入)来接收来自用户的输入。
可以将此处描述的系统和技术实施在包括后台部件的计算系统(例如，作为数据服务器)、或者包括中间件部件的计算系统(例如，应用服务器)、或者包括前端部件的计算系统(例如，具有图形用户界面或者网络浏览器的用户计算机，用户可以通过该图形用户界面或者该网络浏览器来与此处描述的系统和技术的实施方式交互)、或者包括这种后台部件、中间件部件、或者前端部件的任何组合的计算系统中。可以通过任何形式或者介质的数字数据通信(例如，通信网络)来将系统的部件相互连接。通信网络的示例包括：局域网(LAN)、广域网(WAN)和互联网。
计算机系统可以包括客户端和服务器。客户端和服务器一般远离彼此并且通常通过通信网络进行交互。通过在相应的计算机上运行并且彼此具有客户端-服务器关系的计算机程序来产生客户端和服务器的关系。服务器可以是云服务器，也可以为分布式系统的服务器，或者是结合了区块链的服务器。
应该理解，可以使用上面所示的各种形式的流程，重新排序、增加或删除步骤。例如，本发公开中记载的各步骤可以并行地执行也可以顺序地执行也可以不同的次序执行，只要能够实现本公开公开的技术方案所期望的结果，本文在此不进行限制。
上述具体实施方式，并不构成对本公开保护范围的限制。本领域技术人员应该明白的是，根据设计要求和其他因素，可以进行各种修改、组合、子组合和替代。任何在本公开的精神和原则之内所作的修改、等同替换和改进等，均应包含在本公开保护范围之内。

Claims (20)

1.一种人工智能芯片的调度方法，应用于第一处理器，所述方法包括：
响应于所述第一处理器的第一内存空间中写入有至少一个算子数据，通知人工智能芯片根据所述第一内存空间中写入的算子数据执行算子计算过程；其中，所述第一内存空间与第二处理器的第二内存空间之间存在映射关系；所述第二处理器在所述第二内存空间中写入算子数据的方式为，一次写入单个批次的算子数据；
响应于所述第一内存空间中的算子数据执行完成，且预设时间段内所述第一内存空间中未写入有算子数据，向所述第二处理器发起中断，以通知所述第二处理器在所述第二内存空间中写入待处理的算子数据。
2.根据权利要求1所述的方法，其中，所述第二内存空间位于所述第二处理器的用户态的内存空间中，所述第二处理器有通过非系统指令对所述第二内存空间进行读写的权限。
3.根据权利要求1所述的方法，其中，所述第一内存空间中还写入有执行图，所述执行图用于表征单个批次的算子数据中多个算子数据之间的执行顺序。
4.根据权利要求1所述的方法，其中，所述响应于所述第一内存空间中写入有至少一个算子数据，通知人工智能芯片根据所述第一内存空间中写入的算子数据执行算子计算过程，包括：
响应于所述第一内存空间中写入有单个算子数据，或者，所述第一内存空间中写入有第一数量的算子数据，通知人工智能芯片根据所述第一内存空间中写入的算子数据执行算子计算过程；
其中，所述第一数量小于单个批次的算子数据中的算子数据数量。
5.根据权利要求1所述的方法，其中，所述人工智能芯片和所述第一处理器，共享所述第一内存空间。
6.一种人工智能芯片的调度方法，应用于第二处理器，所述方法包括：
在所述第二处理器的第二内存空间中写入单个批次的算子数据；其中，所述第二内存空间与第一处理器的第一内存空间之间存在映射关系；所述第一内存空间中的算子数据由所述第一处理器通知人工智能芯片执行算子计算过程；
响应于接收到所述第一处理器发起的中断，在所述第二内存空间中写入下一个批次的算子数据，其中，所述中断由所述第一处理器在所述第一内存空间中的算子数据执行完成，且预设时间段内所述第一内存空间中未写入有算子数据时发起。
7.根据权利要求6所述的方法，其中，所述第二内存空间位于所述第二处理器的用户态的内存空间中，所述第二处理器有通过非系统指令对所述第二内存空间进行读写的权限。
8.根据权利要求6所述的方法，其中，所述方法还包括：
在所述第二内存空间中写入执行图，所述执行图用于表征多个所述计算数据之间的执行顺序。
9.一种人工智能芯片的调度方法，应用于人工智能芯片的调度系统，所述方法包括：
所述调度系统中的第二处理器在所述第二处理器的第二内存空间中写入单个批次的算子数据；其中，所述第二内存空间与所述调度系统中第一处理器的第一内存空间之间存在映射关系；
所述第一处理器，响应于所述第一内存空间中写入有至少一个算子数据，通知所述调度系统中的人工智能芯片根据所述第一内存空间中写入的算子数据执行算子计算过程；
所述人工智能芯片，根据所述第一内存空间中写入的算子数据执行算子计算过程；
所述第一处理器，响应于所述第一内存空间中的算子数据执行完成，且预设时间段内所述第一内存空间中未写入有算子数据，向所述第二处理器发起中断；
所述第二处理器，响应于接收到所述第一处理器发起的中断，在所述第二内存空间中写入下一个批次的算子数据。
10.根据权利要求9所述的方法，其中，所述第二内存空间位于所述第二处理器的用户态的内存空间中，所述第二处理器有通过非系统指令对所述第二内存空间进行读写的权限。
11.根据权利要求9所述的方法，其中，所述方法还包括：
所述第二处理器在所述第二内存空间中写入执行图，所述执行图用于表征单个批次的算子数据中多个算子数据之间的执行顺序；
所述人工智能芯片，根据所述执行图对所述第一内存空间中写入的算子数据执行算子计算过程。
12.根据权利要求9所述的方法，其中，所述人工智能芯片和所述第一处理器，共享所述第一内存空间。
13.一种人工智能芯片的调度装置，应用于第一处理器，所述装置包括：
通知模块，用于响应于所述第一处理器的第一内存空间中写入有至少一个算子数据，通知人工智能芯片根据所述第一内存空间中写入的算子数据执行算子计算过程；其中，所述第一内存空间与第二处理器的第二内存空间之间存在映射关系；所述第二处理器在所述第二内存空间中写入算子数据的方式为，一次写入单个批次的算子数据；
中断模块，用于响应于所述第一内存空间中的算子数据执行完成，且预设时间段内所述第一内存空间中未写入有算子数据，向所述第二处理器发起中断，以通知所述第二处理器在所述第二内存空间中写入待处理的算子数据。
14.根据权利要求13所述的装置，其中，所述第二内存空间位于所述第二处理器的用户态的内存空间中，所述第二处理器有通过非系统指令对所述第二内存空间进行读写的权限。
15.一种人工智能芯片的调度装置，应用于第二处理器，所述装置包括：
写入模块，用于在所述第二处理器的第二内存空间中写入单个批次的算子数据，其中，所述第二内存空间与第一处理器的第一内存空间之间存在映射关系；所述第一内存空间中的算子数据由所述第一处理器通知人工智能芯片执行算子计算过程；
所述写入模块，还用于在接收到所述第一处理器发起的中断时，在所述第二内存空间中写入下一个批次的算子数据，其中，所述中断由所述第一处理器在所述第一内存空间中的算子数据执行完成，且预设时间段内所述第一内存空间中未写入有算子数据时发起。
16.根据权利要求15所述的装置，其中，所述第二内存空间位于所述第二处理器的用户态的内存空间中，所述第二处理器有通过非系统指令对所述第二内存空间进行读写的权限。
17.一种人工智能芯片的调度系统，所述系统包括：
第一处理器、第二处理器和人工智能芯片；
其中，所述第二处理器与所述第一处理器连接，且所述第二处理器的第二内存空间与所述第一处理器的第一内存空间之间存在映射关系；所述第一处理器与所述人工智能芯片连接；
所述系统，应用如权利要求9至12中任一项所述的方法。
18.一种电子设备，包括：
至少一个处理器；以及
与所述至少一个处理器通信连接的存储器；其中，
所述存储器存储有可被所述至少一个处理器执行的指令，所述指令被所述至少一个处理器执行，以使所述至少一个处理器能够执行权利要求1至5中任一项所述的方法，或者，执行权利要求6至8中任一项所述的方法，或者，执行权利要求9至12中任一项所述的方法。
19.一种存储有计算机指令的非瞬时计算机可读存储介质，其中，所述计算机指令用于使所述计算机执行根据权利要求1至5中任一项所述的方法；或者，使所述计算机执行根据权利要求6至8中任一项所述的方法；或者，使所述计算机执行根据权利要求9至12中任一项所述的方法。
20.一种计算机程序产品，包括计算机程序，所述计算机程序在被处理器执行时实现根据权利要求1至5中任一项所述方法的步骤；或者，实现根据权利要求6至8中任一项所述方法的步骤；或者，实现根据权利要求9至12中任一项所述方法的步骤。
CN202210946754.0A 2022-08-08 2022-08-08 人工智能芯片的调度方法、装置及电子设备 Pending CN115237574A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210946754.0A CN115237574A (zh) 2022-08-08 2022-08-08 人工智能芯片的调度方法、装置及电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210946754.0A CN115237574A (zh) 2022-08-08 2022-08-08 人工智能芯片的调度方法、装置及电子设备

Publications (1)

Publication Number Publication Date
CN115237574A true CN115237574A (zh) 2022-10-25

Family

ID=83679162

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210946754.0A Pending CN115237574A (zh) 2022-08-08 2022-08-08 人工智能芯片的调度方法、装置及电子设备

Country Status (1)

Country Link
CN (1) CN115237574A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115729688A (zh) * 2022-11-23 2023-03-03 北京百度网讯科技有限公司 处理器的多线程调度方法、装置、电子设备和存储介质

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115729688A (zh) * 2022-11-23 2023-03-03 北京百度网讯科技有限公司 处理器的多线程调度方法、装置、电子设备和存储介质
CN115729688B (zh) * 2022-11-23 2023-09-12 北京百度网讯科技有限公司 处理器的多线程调度方法、装置、电子设备和存储介质

Similar Documents

Publication Publication Date Title
CN112540806B (zh) 一种小程序页面渲染方法、装置、电子设备及存储介质
CN113986788B (zh) 数据处理方法和装置、芯片、电子设备及介质
CN114564435A (zh) 异构多核芯片的核间通信方法、装置及介质
EP3869324A2 (en) Voice data processing method, apparatus, storage medium and computer program product
CN114936173B (zh) 一种eMMC器件的读写方法、装置、设备和存储介质
CN114968567A (zh) 用于分配计算节点的计算资源的方法、装置和介质
CN115237574A (zh) 人工智能芯片的调度方法、装置及电子设备
CN114025037B (zh) 一种云手机的检修方法、装置、电子设备和存储介质
CN114633752A (zh) 自动驾驶系统的模式切换方法、装置及电子设备
CN117539598A (zh) 任务处理方法、装置、电子设备及存储介质
CN116243983A (zh) 处理器、集成电路芯片、指令处理方法、电子设备和介质
CN115934178A (zh) 一种代码运行方法、装置、电子设备及存储介质
CN115617451A (zh) 一种数据处理方法和数据处理装置
CN115390992A (zh) 一种虚拟机创建方法、装置、设备和存储介质
CN114386577A (zh) 用于执行深度学习模型的方法、设备和存储介质
CN110018906B (zh) 调度方法、服务器及调度系统
CN113722037A (zh) 一种用户界面的刷新方法、装置、电子设备及存储介质
CN112540804A (zh) 小程序运行方法及装置、电子设备、介质
CN112084099A (zh) 基于主机获取报警状态值的方法、装置、设备及存储介质
CN114428646B (zh) 一种数据处理方法、装置、电子设备及存储介质
CN112673354A (zh) 一种系统状态检测方法、系统状态装置及终端设备
EP4113292A2 (en) Method and apparatus for pre-starting cloud application, device, storage medium, and program product
EP4254272A1 (en) Method for processing data and apparatus, electronic device and storage medium
CN118132001A (zh) 数据处理方法、数据处理系统、芯片、设备和介质
CN118151978A (zh) 应用于集群节点的服务升级方法、装置、电子设备及存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination