CN115225091A - 模拟数字转换器与方法 - Google Patents
模拟数字转换器与方法 Download PDFInfo
- Publication number
- CN115225091A CN115225091A CN202110426377.3A CN202110426377A CN115225091A CN 115225091 A CN115225091 A CN 115225091A CN 202110426377 A CN202110426377 A CN 202110426377A CN 115225091 A CN115225091 A CN 115225091A
- Authority
- CN
- China
- Prior art keywords
- signal
- offset
- sampling
- digital output
- sampling signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
一种模拟数字转换器包括电容器模块、比较器、控制信号产生单元与寄存器。在普通模式下,电容器模块用以在采样阶段接收第一输入信号,及在转换阶段依据第一输入信号产生第一采样信号与第二采样信号。控制信号产生单元用以在转换阶段调整第一采样信号或第二采样信号。比较器耦接电容器模块。在普通模式下,比较器用以在转换阶段比较第一采样信号与第二采样信号以产生n个比较信号。寄存器用以将第一比较信号存储为第一数字输出信号,并在普通模式下,将第一数字输出信号输出。
Description
技术领域
本发明是关于一种模拟数字转换器与方法,特别是关于一种逐次逼近寄存器型模拟数字转换器与方法。
背景技术
在逐次逼近寄存器型模拟数字转换操作时,信号经过采样、比较与内部的子数字模拟转换的步骤以产生最后输出的数字信号。然而,在上述的过程中,信号可能因为装置本身的不完美而掺杂了不同类型的噪声,例如量化噪声与热噪声。这些噪声使信号经过数字模拟转换后的信号噪声失真比(Signal-to-Noise and Distortion Ratio,SNDR)降低,进而降低最后输出的数字信号的质量。因此,要如何降低信号的噪声已成为本领域极欲解决的问题之一。
发明内容
本发明公开一种模拟数字转换器,用以将输入信号转换为n位的第一数字输出信号。模拟数字转换器包括第一电容器模块、第一比较器、控制信号产生单元与第一寄存器。在普通模式下,第一电容器模块用以在采样阶段接收第一输入信号,及在转换阶段依据第一输入信号产生第一采样信号和第二采样信号。控制信号产生单元用以在转换阶段调整第一采样信号或第二采样信号。第一比较器耦接第一电容器模块,其中在普通模式下,第一比较器用以在转换阶段比较第一采样信号与第二采样信号以产生n个第一比较信号。第一寄存器用以将第一比较信号存储为第一数字输出信号,并在普通模式下,将第一数字输出信号输出。
本发明公开一种模拟数字转换方法,用以将输入信号转换为n位的第一数字输出信号,其包括以下步骤:在普通模式下,在采样阶段接收第一输入信号;在普通模式下,在转换阶段依据第一输入信号产生第一采样信号和第二采样信号;在普通模式下,在转换阶段比较第一采样信号与第二采样信号以产生n个第一比较信号;及将第一比较信号存储为第一数字输出信号,并在普通模式下,将第一数字输出信号输出。其中在普通模式下,在转换阶段依据第一输入信号产生第一采样信号和第二采样信号的步骤包括:调整第一采样信号或第二采样信号。
相较于习知技术,本发明的模拟数字转换器与方法计算信号的均值以取得信号的部分直流偏移,并依据部分直流偏移来调整比较器输入端信号的共模电压,以改变残值,进而提高输出信号的信号噪声失真比。
附图说明
在阅读了下文实施方式以及附随图式时,能够最佳地理解本发明的多种实施例。应注意到,依据本领域的标准作业习惯,图中的各种特征并未依比例绘制。事实上,为了能够清楚地进行描述,可能会刻意地放大或缩小某些特征的尺寸。
图1为本发明一些实施例中,模拟数字转换器的示意图。
图2为本发明其他些实施例中,模拟数字转换器的示意图。
图3为本发明一些实施例中,模拟数字转换器的示意图。
图4为本发明一些实施例中,模拟数字转换方法的流程图。
具体实施方式
图1为依据本发明一些实施例,模拟数字转换器(analog-to-digital converter,后简称ADC)10的示意图。ADC 10用以对输入信号SI采样以执行模拟数字转换,并据此输出n位的数字输出信号SO1。
在图1的实施例中,ADC 10为逐次逼近寄存器型模拟数字转换器(successive-approximation register analog-to-digital converter,SAR ADC),包括采样保持电路SH、电容器模块100、比较器COM1、寄存器(register)RG1及控制信号产生单元200。
ADC 10的操作包括采样阶段与转换阶段交替地进行。在采样阶段时,采样保持电路SH对输入信号SI采样以产生采样信号SS。其中输入信号SI为差分信号,包括正输入信号SI1与负输入信号SI2(以下简称信号SI1与信号SI2)。相应地,采样信号SS包括正采样信号SS1与负采样信号SS2(以下简称信号SS1与信号SS2)。在转换阶段时,采样保持电路SH停止对输入信号SI采样;电容器模块100将信号SS1与信号SS2传输至比较器COM1来进行n次比较操作以依序产生n个比较信号SD1~SDn。寄存器RG1用以存储n个比较信号SD1~SDn,当每一次比较操作执行时,把现有的比较信号SD1~SDn输出为n位的数字输出信号SO1,其中比较信号SDx代表n位的数字输出信号SO1的第x位的值。当n次比较操作完成后,寄存器RG1将重置。其中,在每一次比较器COM1做比较操作时,控制信号产生单元200用以依据当时的数字输出信号SO1产生控制信号SC1并传输至电容器模块100,使电容器模块100在每一次比较操作前依据控制信号SC1调整信号SS1及/或信号SS2的大小后,再进行下一次的比较操作。
如图1所示,控制信号产生单元200包括计算电路210与调整电路220。在一些实施例中,计算电路210用以依据第n次比较操作计算数字输出信号SO1中的第n个位所代表的数字值;调整电路220依据该数字值产生控制信号SC1。对于电容器模块100而言,一个数字值对应至电容器模块100的一个组态,调整电路220依据数字输出信号SO1中的第n个位所代表的数字值产生控制信号SC1,使电容器模块100依据控制信号SC1切换至该组态。当电容器模块操作于不同的组态时,可对信号SS1与信号SS2提供不同的调整效果。
在模拟数字转换中,因为数字化信号的分辨率有限,因此输出的数字信号与输入的模拟信号相比通常具有量化误差(quantization error)。此外,量化噪声(quantizationnoise)亦被导入模拟数字转换的过程而呈现在数字的输出信号上。因此,实际获得的数字信号与模拟信号之间的差称为残值,该残值包括了量化噪声与量化误差,并使数字信号失真(distortion),从而降低数字信号的信号噪声失真比。在一些实施例中,数字输出信号SO1的量化噪声包括信号SS1与信号SS2的直流偏移(offset)、比较器COM1的直流偏移与电容器模块100的电荷注入效应所造成的噪声等。其中,信号SS1与信号SS2的直流偏移的成因可能来自电容器模块100内连接至比较器COM1的正端与负端的电路彼此匹配程度不佳,使得信号SS1与信号SS2的共模电压不为0。换言之,ADC 10的直流偏移包括了信号SS1与信号SS2的共模电压。
为了降低数字输出信号SO的失真程度,本发明提出的方案能够产生控制信号SC1来控制电容器模块100,使得在进行模拟数字转换时,上述直流偏移对数字输出信号SO1贡献的残值能够实时有效地被降低。换句话说,本发明能够在传递数字输出信号SO1的残值前,先将上述直流偏移对数字输出信号SO1贡献的残值降低。如此一来可提升ADC 10的信号噪声失真比以及ADC 10的操作范围。简而言之,ADC 10的操作具有校正模式与普通模式。普通模式的操作可对应一般ADC将输入信号转换成数字输出信号的操作。本申请在该普通模式之前,ADC 10先进入校正模式以估计上述的直流偏移,并在之后的该普通模式下实时地将估计出的直流偏移降低,其细节说明如下。
在校正模式下,采样保持电路SH在采样阶段采样偏移测试信号ST。偏移测试信号ST为差分信号对,包括正偏移测试信号ST1与负偏移测试信号ST2(以下简称信号ST1与信号ST2)。信号ST1与信号ST2为默认值,用来测量信号SS1与信号SS2的直流偏移以及比较器COM1的直流偏移,在本实施例中,信号ST1与信号ST2的共模电压为0,具体来说,可将信号ST1与信号ST2均设为0以简化操作。信号ST1与信号ST2被采样为正偏移测试采样信号STS1与负偏移测试采样信号STS2(以下简称信号STS1与信号STS2)。在校正模式下,比较器COM1在转换阶段对信号STS1与信号STS2执行n次比较操作以依序产生n个偏移比较信号STD1~STDn。寄存器RG1将n个偏移比较信号STD1~STDn输出为n位的数字输出信号SO1。因为信号ST1与信号ST2均被设为0,理论上此时的数字输出信号SO1的数字值是0。然而,在一些实施例中,因为电容器模块100与比较器COM1造成的直流偏移,使得在校正模式下的数字输出信号SO1不等于0。从而使校正模式下的数字输出信号SO1的值至少包括了电容器模块100造成的直流偏移与比较器COM1造成的直流偏移。为了易于说明,以下将校正模式下利用共模电压为0的信号ST1与信号ST2产生的数字输出信号SO1称为偏移参考信号SR1。
得到偏移参考信号SR1后,控制信号产生单元200用以计算偏移参考信号SR1的偏移值,并据此产生控制信号SC1与控制信号SC2并将其传输至电容器模块100。计算电路210计算偏移参考信号SR1的偏移值。例如,当偏移参考信号SR1的理论值(因信号ST1与信号ST2均为0)应为0时,实际取得的偏移参考信号SR1的值即为其他组件(例如电容器模块100与比较器COM1)在偏移参考信号SR1上造成的偏移值。在一些实施例中,计算电路210还用以存储在校正模式下得到的偏移参考信号SR1的偏移值。在普通模式下,在每一次比较操作时,计算电路210将依据数字输出信号SO1计算出的数字值加上该偏移值,使调整电路220可依据该偏移值产生控制信号SC1与控制信号SC2并用以在转换阶段调整信号SS1与信号SS2。更具体来说,在普通模式下,在第n次比较操作时,计算电路210将数字输出信号SO1的第n位的数字值与在校正模式下得到的偏移参考信号SR1的偏移值相加;调整电路220依据相加的结果产生控制信号SC1与控制信号SC2;电容器模块100依据控制信号SC1与控制信号SC2来调整信号SS1与信号SS2的大小以进行下一位的比较。因为此时的控制信号SC1与控制信号SC2对应电容器模块100的组态包括了数字输出信号SO1的第n位的数字值与在校正模式下得到的偏移参考信号SR1的偏移值的成分,所以电容器模块100除了可以调整信号SS1与信号SS2来进行一般SAR ADC的操作外,还可以在信号SS1与信号SS2传输至比较器COM1之前将信号SS1与信号SS2之间的共模电压的绝对值降低。藉此,比较器COM1可根据具有较少直流偏移的信号SS1与信号SS2进行比较操作。
电容器模块100包括正端电容器阵列110、负端电容器阵列115、开关装置120与开关装置125。正端电容器阵列110与开关装置120用以处理信号STS1与信号SS1,及负端电容器阵列115与开关装置125用以处理信号STS2与信号SS2。因为信号为差分信号对,以下叙述仅对正端操作做详细叙述,部分负端的操作予以省略。
正端电容器阵列110包括并联的多个电容器,这些电容器的电容值的设计可依一般SAR ADC的设计方式实现,在此不多做限制。例如这些电容器的电容值以固定比例递增,例如后一个电容器的电容值是前一个电容器的电容值的2倍。因此,当不同的电容器从参考电压VREF1切换至参考电压VREF2时,信号SS1所改变的量也不同。这些电容器分别包括第一端(亦称为上板)与第二端(亦称为下板)。这些电容器的这些第一端耦接采样保持电路SH与比较器COM1,这些电容器的这些第二端各自通过开关装置120选择性地电性连接至参考电压VREF1或参考电压VREF2,其中参考电压VREF1大于参考电压VREF2。在一些实施例中,参考电压VREF2等于系统接地。开关装置120依据控制信号SC1将正端电容器阵列110的第二端切换至参考电压VREF1或参考电压VREF2,以调整信号SS1的大小。
在普通模式下,控制信号产生单元200在转换阶段除了依据数字输出信号SO1产生控制信号SC1外,还依据在校正模式下得到的偏移参考信号SR1的偏移值产生控制信号SC1。开关装置120接收控制信号SC1,并在每一次比较器COM1作比较之前依据控制信号SC1调整信号SS1的大小以及降低信号SS1与信号SS2之间的共模电压的绝对值。当信号SS1与信号SS2之间的共模电压的绝对值降低后,亦即信号SS1与信号SS2的噪声降低,因此信号SS1与信号SS2的信号噪声失真比被提高,从而提高数字输出信号SO1的信号噪声失真比。在一些实施例中,当电容器模块100降低信号SS1与信号SS2之间的共模电压的绝对值时,仅信号SS1与信号SS2其中之一者被调整即可实质达到调整共模电压的效果。在一些实施例中,电容器模块100仅降低信号SS1与信号SS2之间的共模电压的绝对值的部分,例如仅将信号SS1与信号SS2之间的共模电压的绝对值降低为原本的一半,即可有效地提高信号SS1与信号SS2的信号噪声失真比。在另一些实施例中,电容器模块100依据控制信号SC1消除信号SS1与信号SS2之间的共模电压。
类似地,负端电容器阵列115包括第一端与第二端。第一端耦接采样保持电路SH与比较器COM1,第二端通过开关装置125选择性地电性连接至参考电压VREF3或参考电压VREF2,其中参考电压VREF2大于参考电压VREF3。在一些实施例中,参考电压VREF2等于参考电压VREF1与参考电压VREF3的共模电压。开关装置125依据控制信号SC2将负端电容器阵列115的第二端切换至参考电压VREF3或参考电压VREF2,以调整信号SS2的大小。负端电容器阵列115与正端电容器阵列110对称地设置,于此不再赘述。
在图1的实施例中,控制信号SC1用来调整信号SS1的大小以降低信号SS1与信号SS2之间的共模电压的绝对值。然而,本申请不以此为限。在其他实施例中,ADC 10可产生不同于控制信号SC1的控制信号SC3(示于图2)。控制信号SC1用来降低信号SS1与信号SS2之间的共模电压的绝对值,控制信号SC3用来调整信号SS1的大小,以及产生不同于控制信号SC2的控制信号SC4(示于图2),控制信号SC2用来降低信号SS1与信号SS2之间的共模电压的绝对值,控制信号SC4用来调整信号SS2的大小。请参考图2。图2为依据本发明其他些实施例,ADC 10的示意图。相较于图1,电容器模块100还包括直流偏移调整电路130与直流偏移调整电路135,及控制信号产生单元200还产生控制信号SC3和控制信号SC4。
在图2的实施例中,控制信号产生单元200依据在校正模式下得到的偏移参考信号SR1产生控制信号SC1与控制信号SC2,及依据在普通模式下取得的数字输出信号SO1产生控制信号SC3与控制信号SC4。控制信号SC1与控制信号SC2用以调整信号SS1与信号SS2之间的共模电压。控制信号SC3与控制信号SC4分别用以对信号SS1与信号SS2在比较器COM1每一次比较操作前做调整。
在普通模式下,控制信号产生单元200在转换阶段将控制信号SC1传输至直流偏移调整电路130。在一些实施例中,控制信号SC1在被产生后不再改变,亦即在整个普通模式下,控制信号SC1均为定值。换言之,在整个普通模式下,信号SS1与信号SS2之间的共模电压被调整至同一值。此外,控制信号产生单元200将控制信号SC3传输至开关模块120,使开关模块120依据控制信号SC3在每一次比较操作前调整信号SS1的大小。
直流偏移调整电路130包括多个电容器和多个反相器,但不以此为限。每个电容器的第一端耦接正端电容器阵列110的第一端,每个电容器的第二端分别通过一个反相器耦接控制信号SC1。换句话说,控制信号SC1用来控制直流偏移调整电路130的这些电容器的偏压以调整信号SS1。直流偏移调整电路135与直流偏移调整电路130对称设置,于此不再赘述。
参考图3。图3为依据本发明一些实施例,ADC 30的示意图。ADC 30为时间交错(time-interleaved,TI)SAR ADC。ADC 30包括ADC 10与ADC 11,其中ADC 10与ADC 11具有相同结构与操作。
ADC 10与ADC 11共享采样保持电路SH,ADC 11还包括电容器模块101、比较器COM2、寄存器RG2与控制信号产生电路201。
在校正模式下,ADC 10与ADC 11先对偏移测试信号ST采样,并取得对应于ADC 10的偏移参考信号SR1和对应于ADC 11的偏移参考信号SR2(亦即在校正模式下取得的数字输出信号SO2)。接着,分别依据偏移参考信号SR1和偏移参考信号SR2产生控制信号SC1、SC2和控制信号SC5、SC6。
在普通模式下,ADC 10与ADC 11交替地对输入信号SI采样以分别产生信号SS1、SS2和信号SS3、SS4。接着,ADC 10与ADC 11再交替地产生数字输出信号SO1与数字输出信号SO2。
在一些实施例中,ADC 30包括的ADC 10可为图1中的ADC 10的架构或图2中的ADC10的架构。ADC 30包括的ADC 11可相似于图1中的ADC10的架构或相似于图2中的ADC 10的架构。
参考图4。图4为本发明一些实施例中,模拟数字转换方法40的流程图。在一些实施例中,可由图1或图2的ADC 10利用模拟数字转换方法40来产生数字输出信号SO1。更具体来说,ADC 10利用模拟数字转换方法40来调整信号SS1、SS2以降低ADC 10的直流偏移,从而提高数字输出信号SO1的信号噪声失真比。模拟数字转换方法40包括步骤S41、S42、S43、S44、S45、S46、S47、S48与S49。为了易于理解,模拟数字转换方法40沿用图1中的参考符号来说明。此外,模拟数字转换方法40不以步骤S41~S49为限。在更进一步的实施例中,模拟数字转换方法40亦包括通过图1至图3中ADC10与ADC 30及上述关于ADC 10的操作所叙述的步骤。
在步骤S41中,在校正模式下,在采样阶段接收偏移测试信号ST。在步骤S42中,在校正模式下,在转换阶段依据偏移测试信号ST产生信号STS1与信号STS2。在步骤S43中,在校正模式下,在转换阶段比较信号STS1与信号STS2以产生n个偏移比较信号STD1~SDTn。在步骤S44中,将偏移比较信号STD1~SDTn存储为偏移参考信号SR1。在步骤S45中,依据偏移参考信号SR1计算直流偏移,并依据直流偏移产生控制信号SC1、SC2。在一些实施例中,直流偏移即为偏移参考信号SR1的偏移值。在步骤S46中,在普通模式下,在采样阶段接收输入信号SI。在步骤S47中,在普通模式下,在转换阶段依据输入信号SI产生信号SS1与信号SS2。在一些实施例中,步骤S47还包括依据控制信号SC1与控制信号SC2调整该信号SS1与该信号SS2的共模电压。在步骤S48中,在普通模式下,在转换阶段比较信号SS1与信号SS2以产生n个比较信号SD1~SDn。在步骤S49中,将比较信号SD1~SDn存储为数字输出信号SO1,并在普通模式下,将数字输出信号SO1输出。
模拟数字转换方法40通过取得直流偏移后,据此降低信号SS1与信号SS2之间的共模电压的绝对值。因此,在信号SS1与信号SS2之间的共模电压的直流偏移降低时,数字输出信号SO1的信号噪声失真比被提高。
上文的叙述简要地提出了本发明某些实施例的特征,而使得本发明所属技术领域具有通常知识者能够更全面地理解本发明内容的多种实施例。本发明所属技术领域具有通常知识者当可明了,其可轻易地利用本发明内容作为基础,来设计或更动其他制程与结构,以实现与此处这些实施方式相同的目的和/或达到相同的优点。本发明所属技术领域具有通常知识者应当明白,这些均等的实施方式仍属于本发明内容之精神与范围,且其可进行各种变更、替代与更动,而不会悖离本发明内容之精神与范围。
附图标记说明:
10:模拟数字转换器
100:电容器模块
110:正端电容器阵列
115:负端电容器阵列
120:开关装置
125:开关装置
200:控制信号产生单元
210:计算电路
220:调整电路
SH:采样保持电路
COM1:比较器
RG1:寄存器
VREF1:参考电压
VREF2:参考电压
VREF3:参考电压
CLK:频率
ST:偏移测试信号
ST1:偏移测试信号
ST2:偏移测试信号
SI:输入信号
SI1:输入信号
SI2:输入信号
STS:偏移测试采样信号
STS1:偏移测试采样信号
STS2:偏移测试采样信号
SS:采样信号
SS1:采样信号
SS2:采样信号
STD1:偏移比较信号
STDn:偏移比较信号
SD1:比较信号
SDn:比较信号
SO1:数字输出信号
SR1:偏移参考信号
SC1:控制信号
SC2:控制信号
130:直流偏移控制电路
135:直流偏移控制电路
SC3:控制信号
SC4:控制信号
30:模拟数字转换器
11:模拟数字转换器
101:电容器模块
201:控制信号产生单元
COM2:比较器
RG2:寄存器
SC5:控制信号
SC6:控制信号
SO2:数字输出信号
SR2:偏移参考信号
40:模拟数字转换方法
S41:步骤
S42:步骤
S43:步骤
S44:步骤
S45:步骤
S46:步骤
S47:步骤
S48:步骤
S49:步骤。
Claims (10)
1.一种模拟数字转换器,用以将输入信号转换为n位的第一数字输出信号,包括:
第一电容器模块,在普通模式下,该第一电容器模块用以在采样阶段接收第一输入信号,及在转换阶段依据该第一输入信号产生第一采样信号和第二采样信号;
第一控制信号产生单元,用以在该转换阶段调整该第一采样信号或该第二采样信号;
第一比较器,耦接该第一电容器模块,其中在该普通模式下,该第一比较器用以在该转换阶段比较该第一采样信号与该第二采样信号以产生n个第一比较信号,其中,n为正整数;及
第一寄存器,用以将该n个第一比较信号存储为该第一数字输出信号,并在该普通模式下,将该第一数字输出信号输出。
2.根据权利要求1所述的模拟数字转换器,其中在校正模式下,
该第一电容器模块用以在该采样阶段接收第一偏移测试信号,及在该转换阶段依据该第一偏移测试信号产生第一偏移测试采样信号和第二偏移测试采样信号,
该第一比较器用以在该转换阶段比较该第一偏移测试采样信号与该第二偏移测试采样信号以产生n个第一偏移比较信号,
该第一寄存器用以将该n个第一偏移比较信号存储为该第一数字输出信号,
其中该第一控制信号产生单元,用以依据在该校正模式下的该第一数字输出信号计算该模拟数字转换器的第一直流偏移,并依据该第一直流偏移产生第一控制信号,及
该第一直流偏移包括该第一偏移测试采样信号与该第二偏移测试采样信号的共模电压。
3.根据权利要求1所述的模拟数字转换器,其中该第一电容器模块包括:
正端电容器阵列,具有第一端与第二端,在该普通模式下,该正端电容器阵列用以在该采样阶段由该正端电容器阵列的该第一端接收该第一输入信号中的第一正输入信号,并在该转换阶段由该正端电容器阵列的该第一端产生该第一采样信号至该第一比较器的正输入端;及
负端电容器阵列,具有第一端与第二端,在该普通模式下,该负端电容器阵列用以在该采样阶段由该负端电容器阵列的该第一端接收该第一输入信号中的第一负输入信号,并在该转换阶段由该负端电容器阵列的该第一端产生该第二采样信号至该第一比较器的负输入端。
4.根据权利要求3所述的模拟数字转换器,其中该第一电容器模块还包括:
第一开关装置,耦接该正端电容器阵列的该第二端,用以使该正端电容器阵列中的各电容器选择性地电性连接至第一参考电压或第二参考电压;及
第二开关装置,耦接该负端电容器阵列的该第二端,用以使该负端电容器阵列的各电容器选择性地电性连接至第三参考电压或该第二参考电压
其中在该普通模式下的该转换阶段,该第一开关装置用以依据该第一控制信号控制该正端电容器阵列中的各电容器选择性地电性连接至该第一参考电压或该第二参考电压,以调整该第一采样信号与该第二采样信号的该共模电压。
5.根据权利要求4所述的模拟数字转换器,其中在该普通模式下的该转换阶段,该第一控制信号产生单元还依据该第一数字输出信号产生该第一控制信号,当该第一比较器产生该n个第一比较信号中的每一个时,该第一开关装置还用以依据该第一控制信号控制该正端电容器阵列的各电容器电性连接至该第一参考电压或该第二参考电压,及该第二开关装置还用以依据该第一控制信号控制该负端电容器阵列的各电容器电性连接至该第三参考电压或该第二参考电压。
6.根据权利要求5所述的模拟数字转换器,其中该第一控制信号产生单元还依据该第一数字输出信号产生第二控制信号,当该第一比较器产生该n个第一比较信号中的每一个时,该第一开关装置还用以依据该第二控制信号控制该正端电容器阵列的各电容器电性连接至该第一参考电压或该第二参考电压,该第一电容器模块还包括:
直流偏移调整电路,耦接该第一比较器,用以依据该第一控制信号调整该第一采样信号与该第二采样信号的共模电压。
7.根据权利要求1所述的模拟数字转换器,还用以将该输入信号转换为n位的第二数字输出信号,该模拟数字转换器还包括:
第二电容器模块,在该普通模式下,该第二电容器模块用以在该采样阶段接收第二输入信号,及在该转换阶段依据该第二输入信号产生第三采样信号与第四采样信号;
第二控制信号产生单元,用以在该转换阶段调整该第三采样信号或该第四采样信号;
第二比较器,耦接该第二电容器模块,其中在该普通模式下,该第二比较器用以在该转换阶段比较该第三采样信号与该第四采样信号以产生n个第二比较信号;及
第二寄存器,用以将该n个第二比较信号存储为第二数字输出信号,并在该普通模式下,将该第二数字输出信号输出。
8.根据权利要求7所述的模拟数字转换器,其中在该校正模式下,
该第二电容器模块用以在该采样阶段接收第二偏移测试信号,及在该转换阶段依据该第二偏移测试信号产生第三偏移测试采样信号和第四偏移测试采样信号,
该第二比较器用以在该转换阶段比较该第三偏移测试采样信号与该第四偏移测试采样信号以产生n个第二偏移比较信号,
该第二寄存器用以将该n个第二偏移比较信号存储为该第二数字输出信号,及
其中该第二控制信号产生单元,用以依据在该校正模式下的该第二数字输出信号计算该模拟数字转换器的第二直流偏移,并依据该第二直流偏移产生第三控制信号。
9.一种模拟数字转换方法,用以将输入信号转换为n位的第一数字输出信号,包括:
在普通模式下,在采样阶段接收第一输入信号;
在该普通模式下,在转换阶段依据该第一输入信号产生第一采样信号和第二采样信号;
在该普通模式下,在该转换阶段比较该第一采样信号与该第二采样信号以产生n个第一比较信号;及
将该n个第一比较信号存储为该第一数字输出信号,并在该普通模式下,将该第一数字输出信号输出;
其中在该普通模式下,在该转换阶段依据该第一输入信号产生该第一采样信号和该第二采样信号的步骤包括:
调整该第一采样信号或该第二采样信号。
10.根据权利要求9所述的模拟数字转换方法,还包括:
在校正模式下,在该采样阶段接收第一偏移测试信号;
在该校正模式下,在该转换阶段依据该第一偏移测试信号产生第一偏移测试采样信号和第二偏移测试采样信号;
在该校正模式下,在该转换阶段比较该第一偏移测试采样信号与该第二偏移测试采样信号以产生n个第一偏移比较信号;
将该n个第一偏移比较信号存储为该第一数字输出信号;及
依据在该校正模式下的该第一数字输出信号计算第一直流偏移,并依据该第一直流偏移产生第一控制信号,
其中该第一直流偏移包括该第一偏移测试输入信号与该第二偏移测试输入信号的共模电压。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110426377.3A CN115225091A (zh) | 2021-04-20 | 2021-04-20 | 模拟数字转换器与方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110426377.3A CN115225091A (zh) | 2021-04-20 | 2021-04-20 | 模拟数字转换器与方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115225091A true CN115225091A (zh) | 2022-10-21 |
Family
ID=83604612
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110426377.3A Pending CN115225091A (zh) | 2021-04-20 | 2021-04-20 | 模拟数字转换器与方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115225091A (zh) |
-
2021
- 2021-04-20 CN CN202110426377.3A patent/CN115225091A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10135457B2 (en) | Successive approximation register analog-digital converter having a split-capacitor based digital-analog converter | |
EP0624289B1 (en) | An analog-to-digital converting arrangement | |
US7965218B2 (en) | Sar adc | |
US6747589B2 (en) | Error correction architecture to increase speed and relax current drive requirements of SAR ADC | |
US7561095B2 (en) | Pipelined analog-to-digital converter having interleaved sample-and-hold circuits coupled in common | |
US6124818A (en) | Pipelined successive approximation analog-to-digital converters | |
US7893860B2 (en) | Successive approximation register analog-digital converter and method of driving the same | |
US10581443B2 (en) | Method and apparatus for offset correction in SAR ADC with reduced capacitor array DAC | |
US20100085225A1 (en) | Successive approximation adc with binary error tolerance mechanism | |
EP0590605B1 (en) | Semi-flash A/D converter and A/D converting method | |
US11349492B2 (en) | Analog-to-digital converter | |
US6285309B1 (en) | Nested pipelined analog-to-digital converter | |
EP3567720B1 (en) | Mismatch and reference common-mode offset insensitive single-ended switched capacitor gain stage | |
US6229472B1 (en) | A/D converter | |
US7348916B2 (en) | Pipeline A/D converter and method of pipeline A/D conversion | |
CN101729067A (zh) | 管线式模拟数字转换器的校准装置及其方法 | |
US7471227B2 (en) | Method and apparatus for decreasing layout area in a pipelined analog-to-digital converter | |
KR101660416B1 (ko) | Cds를 적용한 sar 방식의 adc 장치 및 샘플링 방법 | |
US11190201B2 (en) | Analog to digital converter device and capacitor weight calibration method | |
TW202243415A (zh) | 類比數位轉換器與方法 | |
CN115225091A (zh) | 模拟数字转换器与方法 | |
US11509320B2 (en) | Signal converting apparatus and related method | |
US10938399B1 (en) | Digital corrected two-step SAR ADC | |
CN113708763B (zh) | 具有偏移及位权重校正机制的模拟数字转换系统及方法 | |
KR19990036595A (ko) | 선형성을 향상시키기 위한 멀티플라잉 디지털-아날로그 변환기 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |