CN115224136A - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN115224136A
CN115224136A CN202110413930.XA CN202110413930A CN115224136A CN 115224136 A CN115224136 A CN 115224136A CN 202110413930 A CN202110413930 A CN 202110413930A CN 115224136 A CN115224136 A CN 115224136A
Authority
CN
China
Prior art keywords
semiconductor substrate
layer
groove
filling
grooves
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110413930.XA
Other languages
English (en)
Other versions
CN115224136B (zh
Inventor
汪嘉伦
王新鹏
吴琼涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN202110413930.XA priority Critical patent/CN115224136B/zh
Publication of CN115224136A publication Critical patent/CN115224136A/zh
Application granted granted Critical
Publication of CN115224136B publication Critical patent/CN115224136B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0236—Special surface textures
    • H01L31/02363—Special surface textures of the semiconductor body itself, e.g. textured active layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Light Receiving Elements (AREA)

Abstract

本申请技术方案提供一种半导体结构及其形成方法，其中所述半导体结构包括半导体衬底；若干第二凹槽，呈倒金字塔状，且间隔分布于所述半导体衬底中，所述第二凹槽中填充有第一填充层；若干第三凹槽，呈倒金字塔状，且分别位于所述第一填充层之间的半导体衬底中，所述第三凹槽与所述第二凹槽的顶部开口共面且宽度相等，所述第三凹槽中填充有第二填充层。本申请技术方案的半导体结构及其形成方法显著提高了光电二极管像素的光局域能力，增加了器件的工作效率。

Description

半导体结构及其形成方法
技术领域
本申请涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。
背景技术
为了提高光电二极管像素(Photo diode pixel)的光吸收率，更加高效的捕捉光子，引入了表面倒金字塔(surface pyramid)工艺，表面倒金字塔结构可以减少光的表面反射、增加光程，提高光电二极管像素的光局域能力。
研究表明，相邻的表面倒金字塔结构之间的距离越小，表面倒金字塔结构在远红外光条件下的光吸收率越高，因此需要提高表面倒金字塔结构的密度。
发明内容
本申请要解决的技术问题是提高表面倒金字塔结构的密度。
为解决上述技术问题，本申请提供了一种半导体结构的形成方法，包括：提供半导体衬底，所述半导体衬底包括若干间隔分布的第一凹槽，所述第一凹槽之间的半导体衬底表面形成有掩膜层，所述第一凹槽和所述掩膜层的宽度相等；沿所述第一凹槽底部刻蚀所述半导体衬底，形成倒金字塔状的第二凹槽；在所述第二凹槽和所述第一凹槽中形成第一填充层，且所述第一填充层的顶面和所述半导体衬底的表面共面，并去除所述掩膜层，使所述第一填充层之间的半导体衬底表面暴露；刻蚀暴露的半导体衬底，在所述半导体衬底中形成倒金字塔状的第三凹槽，使所述第三凹槽与所述第二凹槽的顶部开口共面且宽度相等；在所述第三凹槽中形成第二填充层，并去除高于半导体衬底表面的第一填充层和第二填充层。
在本申请实施例中，形成所述第一凹槽和所述掩膜层的工艺包括：在所述半导体衬底表面依次形成掩膜材料层、抗反射层以及形成有开口的光刻胶层，其中，所述开口的宽度与相邻所述开口间的光刻胶层的宽度相同；以所述光刻胶层为掩膜，垂直刻蚀所述抗反射层、掩膜材料层及部分半导体衬底，形成掩膜层和位于所述半导体衬底中的第一凹槽；去除所述光刻胶层和抗反射层。
在本申请实施例中，所述第一凹槽的深度不超过300埃，所述掩膜层的厚度为400埃-600埃，所述第一凹槽和所述掩膜层的宽度为400纳米-800纳米。
在本申请实施例中，形成所述第二凹槽的工艺包括：采用湿法刻蚀工艺刻蚀所述第一凹槽底部，所述湿法刻蚀工艺的刻蚀溶剂对晶面<100>的刻蚀速率为0.600微米-0.606微米，对晶面<111>的刻蚀速率为0.014微米-0.020微米。
在本申请实施例中，所述刻蚀溶剂包括四甲基氢氧化铵，所述四甲基氢氧化铵的体积百分比含量为19％-21％，刻蚀时的温度为50℃-80℃。
在本申请实施例中，形成所述第一填充层的工艺包括：在所述掩膜层表面和所述第一凹槽、第二凹槽中沉积第一填充层材料；采用平坦化工艺去除位于半导体衬底表面的第一填充层材料和掩膜层以及高于所述第一凹槽表面的第一填充层材料，在所述第一凹槽和第二凹槽中形成所述第一填充层。
在本申请实施例中，所述掩膜层表面的第一填充层材料的厚度为1500埃-2500埃。
在本申请实施例中，形成所述第三凹槽的工艺包括：采用空白干法刻蚀工艺刻蚀暴露的半导体衬底，使所述半导体衬底的表面与所述第二凹槽的顶部开口共面；采用湿法刻蚀工艺继续刻蚀所述半导体衬底，形成所述第三凹槽，所述湿法刻蚀工艺的刻蚀溶剂对晶面<100>的刻蚀速率为0.600微米-0.606微米，对晶面<111>的刻蚀速率为0.014微米-0.020微米。
在本申请实施例中，所述刻蚀溶剂包括四甲基氢氧化铵，所述四甲基氢氧化铵的体积百分比含量为19％-21％，刻蚀时的温度为50℃-80℃。
在本申请实施例中，形成所述第二填充层的工艺包括：在所述第三凹槽中以及所述第一填充层表面沉积第二填充层材料；采用平坦化工艺去除所述半导体衬底表面的第一填充层和第二填充层材料，形成所述第二填充层。
在本申请实施例中，所述第一填充层表面的第二填充层材料的厚度为1500埃-2500埃。
在本申请实施例中，所述掩膜层、所述第一填充层及第二填充层的材料包括TEOS。
在本申请实施例中，所述第二凹槽和第三凹槽的横截面顶角的大小为53°-55°。
在本申请实施例中，所述半导体衬底中还形成有光电二极管，所述光电二极管位于所述第一填充层和所述第二填充层的下方。
相应的，本申请还提供一种半导体结构，包括：半导体衬底；若干第二凹槽，呈倒金字塔状，且间隔分布于所述半导体衬底中，所述第二凹槽中填充有第一填充层；若干第三凹槽，呈倒金字塔状，且分别位于所述第一填充层之间的半导体衬底中，所述第三凹槽与所述第二凹槽的顶部开口共面且宽度相等，所述第三凹槽中填充有第二填充层。
在本申请实施例中，所述第一填充层和第二填充层的材料包括TEOS。
在本申请实施例中，所述的半导体结构还包括光电二极管，位于所述第一填充层和所述第二填充层下方的半导体衬底中。
本申请技术方案的半导体结构的形成方法可以在不引入额外的光刻工艺的前提下，形成无缝隙的自对准晶圆表面倒金字塔结构，显著提高了光电二极管像素的光局域能力，增加了器件的工作效率，解决了ToF背照式芯片在形成倒金字塔结构的过程中，由于倒金字塔结构密度不够而影响光电二极管像素光局域能力的问题，同时还节约了制作成本。
附图说明
以下附图详细描述了本申请中披露的示例性实施例。其中相同的附图标记在附图的若干视图中表示类似的结构。本领域的一般技术人员将理解这些实施例是非限制性的、示例性的实施例，附图仅用于说明和描述的目的，并不旨在限制本申请的范围，其他方式的实施例也可能同样的完成本申请中的发明意图。应当理解，附图未按比例绘制。其中：
图1为一种ToF(Time-of-Flight)背照式芯片的结构示意图；
图2为本申请实施例的半导体结构的形成方法的流程示意图；
图3至12为本申请实施例的半导体结构的形成方法各步骤的结构示意图。
具体实施方式
以下描述提供了本申请的特定应用场景和要求，目的是使本领域技术人员能够制造和使用本申请中的内容。对于本领域技术人员来说，对所公开的实施例的各种局部修改是显而易见的，并且在不脱离本申请的精神和范围的情况下，可以将这里定义的一般原理应用于其他实施例和应用。因此，本申请不限于所示的实施例，而是与权利要求一致的最宽范围。
参考图1，一种ToF(Time-of-Flight)背照式芯片包括：半导体衬底10、光电二极管11以及若干倒金字塔结构，所述光电二极管11位于所述半导体衬底10中，所述倒金字塔结构20位于所述光电二极管11上方的半导体衬底10中，相邻所述倒金字塔结构20之间的距离L较大，相邻所述倒金字塔结构20之间露出的半导体衬底100表面相应的光吸收率不超过40％。因此，需要提高所述倒金字塔结构20的密度，进而提高光电二极管像素的工作效率。
目前，增加倒金字塔结构密度的方法主要有两种：一种是在半导体衬底表面形成硬掩模，然后进行干法刻蚀，再采用湿法刻蚀工艺形成倒金字塔形状，其中硬掩模的宽度用来定义图1中的L。研究发现，若L过小，会导致硬掩模在后续工艺中剥落，进而产生缺陷，仍然无法提高相邻倒金字塔结构之间区域的光吸收率。另一种是额外增加一道光刻工艺，其在第一次光刻工艺形成倒金字塔图案后，在相邻倒金字塔结构之间的区域进行第二次光刻，这样引入额外的光刻工艺增加了制作成本，并且还存在不易对准的问题。
鉴于此，本申请技术方案提供一种半导体结构及其形成方法，可以在不增加额外光刻工艺的基础上，形成无缝隙的表面倒金字塔(gapless surface pyramid)结构。
以下通过具体实施例和附图，对本申请技术方案的半导体结构及其形成方法作详细说明。
参考图2，本申请实施例的半导体结构的形成方法，可以用于ToF背照式芯片中，包括：
步骤S1：提供半导体衬底，所述半导体衬底包括若干间隔分布的第一凹槽，所述第一凹槽之间的半导体衬底表面形成有掩膜层，所述第一凹槽和所述掩膜层的宽度相等；
步骤S2：沿所述第一凹槽底部刻蚀所述半导体衬底，形成倒金字塔状的第二凹槽；
步骤S3：在所述第二凹槽和所述第一凹槽中形成第一填充层，且所述第一填充层的顶面和所述半导体衬底的表面共面，并去除所述掩膜层，使所述第一填充层之间的半导体衬底表面暴露；
步骤S4：刻蚀暴露的半导体衬底，在所述半导体衬底中形成倒金字塔状的第三凹槽，使所述第三凹槽与所述第二凹槽的顶部开口共面且宽度相等；
步骤S5：在所述第三凹槽中形成第二填充层，并去除高于半导体衬底表面的第一填充层和第二填充层。
结合图2和图3，提供半导体衬底100。所述半导体衬底100可以是以下材料中的至少一种：Si、Ge、SiGe、SiC、SiGeC、InAs、GaAs、InP或者其它III/V化合物半导体，还包括所述材料层构成的多层结构或者为绝缘体上硅(SOI)，绝缘体上层叠硅(SSOI)等。在本申请实施例中，所述半导体衬底200的构成材料为单晶硅或者绝缘体上硅。所述半导体衬底100中形成有光电二极管110，且所述光电二极管110位于欲形成的倒金字塔结构的下方。
在所述半导体衬底100的表面依次形成掩膜材料层200、抗反射层300以及光刻胶层，其中所述掩膜材料层200和抗反射层300可以采用物理气相沉积、化学气相沉积或原子层沉积等工艺形成，所述光刻胶层可以通过旋涂的方式形成。所述掩膜材料层200的材料可以包括氧化物，例如TEOS，所述抗反射层300可以单层结构，也可以是叠层结构，所述抗反射层300的材料可以包括有机硅氧烷、碳涂层(Spin-On-Carbon，SOC)等。
参考图4，通过曝光显影，使所述光刻胶层400中形成若干开口410，所述开口410定义了后续形成的第一凹槽的形状和大小，所述开口410的宽度W1与相邻所述开口410间的光刻胶层400的宽度W2相同，且等于欲制作的倒金字塔结构的上开口尺寸。
参考图5，以所述光刻胶层400为掩膜，垂直刻蚀所述抗反射层300、掩膜材料层200及部分半导体衬底100，形成掩膜层210和位于所述半导体衬底中的第一凹槽500；然后，去除所述光刻胶层400和抗反射层300。形成所述第一凹槽500的目的是为后续形成倒金字塔结构做准备。所述第一凹槽500的深度不超过300埃，所述掩膜层210的厚度为400埃-600埃，所述第一凹槽500的宽度与前述的开口410的宽度W1相等，且等于所述掩膜层210的宽度，所述掩膜层210的宽度和相邻所述开口410间的光刻胶层400的宽度W2相等，在本申请实施例中，所述第一凹槽500和所述掩膜层210的宽度为400纳米-800纳米。
参考图6，沿所述第一凹槽500底部刻蚀所述半导体衬底100，形成倒金字塔状的第二凹槽600。本申请实施例采用湿法刻蚀工艺对所述第一凹槽500底部进行刻蚀，所述湿法刻蚀工艺的刻蚀溶剂对晶面<100>的刻蚀速率为0.600微米-0.606微米，对晶面<111>的刻蚀速率为0.014微米-0.020微米，由此使形成的第二凹槽600的形状较为规整，并将所述第二凹槽600的横截面顶角的大小控制在53°～55°。所述刻蚀溶剂包括四甲基氢氧化铵，所述四甲基氢氧化铵的体积百分比含量为19％-21％，刻蚀时的温度为50℃-80℃。在所述第二凹槽600的横截面顶角的大小一定的情况下，所述第二凹槽600的深度H由所述第一凹槽500的宽度决定。
现有工艺在形成所述第二凹槽600之后，通过去除掩膜层210，即可获得倒金字塔结构，其提升表面倒金字塔结构密度的方式即为减小宽度W2，但是由于宽度W2的大小有极限若宽度W2过小，会导致掩膜层200脱落，因此，现有工艺在增加表面倒金字塔结构密度时的效果有限。而本申请实施例在此基础上还进行了后续的制作工艺，以形成了无缝隙的表面倒金字塔结构，进而有效地提高表面倒金字塔结构的密度。
参考图7，在所述掩膜层210表面和所述第一凹槽500、第二凹槽600中沉积第一填充层材料700，采用的沉积工艺可以是物理气相沉积、化学气相沉积或原子层沉积等。所述第一填充层材料700可以包括PETEOS。所述掩膜层210表面的第一填充层材料700的厚度可以为1500埃-2500埃。
参考图8，采用平坦化工艺去除位于半导体衬底100表面的第一填充层材料700和掩膜层210以及高于所述第一凹槽500表面的第一填充层材料700，在所述第一凹槽500和第二凹槽600中形成所述第一填充层710，所述第一填充层710的顶面和所述半导体衬底100的表面共面。所述平坦化工艺可以是物理机械研磨或化学机械研磨等。由于去除了掩膜层210，因此相邻所述第一填充层710之间的半导体衬底100表面也暴露出来，有利于后续工艺形成第二填充层。
接着，刻蚀暴露的半导体衬底，在所述半导体衬底中形成倒金字塔状的第三凹槽，使所述第三凹槽与所述第二凹槽的顶部开口共面且宽度相等。
参考图9，先采用空白干法刻蚀工艺刻蚀暴露的半导体衬底100，使所述半导体衬底100的表面与所述第二凹槽600的顶部开口共面，为后续形成倒金字塔状的第三凹槽做准备。所述的空白干法刻蚀工艺是指不需要任何掩膜遮挡的干法刻蚀工艺，可以节省掩膜材料的使用，降低了制作成本。
参考图10，采用湿法刻蚀工艺继续刻蚀所述半导体衬底100，形成第三凹槽800，所述第三凹槽800与所述第二凹槽600的顶部开口共面且宽度相等，使后续形成的倒金字塔结构之间无缝隙，大幅度提高了倒金字塔结构的密度。刻蚀形成的第三凹槽800的横截面顶角的大小为53°-55°，所述第三凹槽800和所述第二凹槽600的横截面顶角的大小可以相等，也可以不相等。在本申请实施例中，所述第三凹槽800和所述第二凹槽600的横截面顶角的大小相等且具有相同的深度。
所述湿法刻蚀工艺的刻蚀溶剂对晶面<100>的刻蚀速率为0.600微米-0.606微米，对晶面<111>的刻蚀速率为0.014微米-0.020微米，以使形成的所述第三凹槽800的形状较为规整，且使所述第三凹槽800的横截面顶角的大小控制在53°～55°。在本申请实施例中，所述刻蚀溶剂包括四甲基氢氧化铵，并控制所述四甲基氢氧化铵的体积百分比含量为19％-21％，刻蚀时的温度为50℃-80℃。
参考图11，在所述第三凹槽800中以及所述第一填充层710表面沉积第二填充层材料900，沉积时可以采用物理气相沉积工艺、化学气相沉积工艺或原子层沉积工艺。所述第二填充层材料900可以包括TEOS，所述第一填充层710表面的第二填充层材料900的厚度可以为1500埃-2500埃。
参考图12，采用平坦化工艺去除所述半导体衬底100表面的第一填充层710和第二填充层材料900，形成第二填充层910。所述平坦化工艺可以是物理机械研磨、化学机械研磨等研磨工艺。
所述第一填充层710和第二填充层910作为倒金字塔结构的填充材料，相互交替且无缝隙的排布于所述光电二极管110上方的半导体衬底100中，且倒金字塔结构之间自对准，不存在偏移(Overlay)不规则的问题，极大地提高了Photo diode pixel的光吸收率，增强了器件的工作效率。
继续参考图12，本申请实施例还提供一种半导体结构，包括：半导体衬底100；若干第二凹槽600，呈倒金字塔状，且间隔分布于所述半导体衬底100中，所述第二凹槽600中填充有第一填充层710；若干第三凹槽800，呈倒金字塔状，且分别位于所述第一填充层710之间的半导体衬底100中，所述第三凹槽800与所述第二凹槽600的顶部开口共面且宽度相等，所述第三凹槽800中填充有第二填充层910。
在一些实施例中，所述第一填充层710和第二填充层910的材料包括TEOS。
在一些实施例中，所述半导体结构还包括光电二极管110，位于所述第一填充层710和所述第二填充层910下方的半导体衬底100中。
根据仿真结果可知，将本申请实施例的半导体结构应用于ToF背照式芯片中，所述第一填充层和所述第二填充层(即倒金字塔结构)在远红外光条件下的光吸收率可达70％，因此本申请实施例的半导体结构可以极大的提高光电二极管像素的工作效率。
综上所述，在阅读本申请内容之后，本领域技术人员可以明白，前述申请内容可以仅以示例的方式呈现，并且可以不是限制性的。尽管这里没有明确说明，本领域技术人员可以理解本申请意图囊括对实施例的各种合理改变，改进和修改。这些改变，改进和修改都在本申请的示例性实施例的精神和范围内。
应当理解，本实施例使用的术语″和/或″包括相关联的列出项目中的一个或多个的任意或全部组合。应当理解，当一个元件被称作″连接″或″耦接″至另一个元件时，其可以直接地连接或耦接至另一个元件，或者也可以存在中间元件。
类似地，应当理解，当诸如层、区域或衬底之类的元件被称作在另一个元件″上″时，其可以直接在另一个元件上，或者也可以存在中间元件。与之相反，术语″直接地″表示没有中间元件。还应当理解，术语″包含″、″包含着″、″包括″或者″包括着″，在本申请文件中使用时，指明存在所记载的特征、整体、步骤、操作、元件和/或组件，但并不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组。
还应当理解，尽管术语第一、第二、第三等可以在此用于描述各种元件，但是这些元件不应当被这些术语所限制。这些术语仅用于将一个元件与另一个元件区分开。因此，在没有脱离本申请的教导的情况下，在一些实施例中的第一元件在其他实施例中可以被称为第二元件。相同的参考标号或相同的参考标记符在整个说明书中表示相同的元件。
此外，本申请说明书通过参考理想化的示例性截面图和/或平面图和/或立体图来描述示例性实施例。因此，由于例如制造技术和/或容差导致的与图示的形状的不同是可预见的。因此，不应当将示例性实施例解释为限于在此所示出的区域的形状，而是应当包括由例如制造所导致的形状中的偏差。例如，被示出为矩形的蚀刻区域通常会具有圆形的或弯曲的特征。因此，在图中示出的区域实质上是示意性的，其形状不是为了示出器件的区域的实际形状也不是为了限制示例性实施例的范围。

Claims (17)

1.一种半导体结构的形成方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底包括若干间隔分布的第一凹槽，所述第一凹槽之间的半导体衬底表面形成有掩膜层，所述第一凹槽和所述掩膜层的宽度相等；
沿所述第一凹槽底部刻蚀所述半导体衬底，形成倒金字塔状的第二凹槽；
在所述第二凹槽和所述第一凹槽中形成第一填充层，且所述第一填充层的顶面和所述半导体衬底的表面共面，并去除所述掩膜层，使所述第一填充层之间的半导体衬底表面暴露；
刻蚀暴露的半导体衬底，在所述半导体衬底中形成倒金字塔状的第三凹槽，使所述第三凹槽与所述第二凹槽的顶部开口共面且宽度相等；
在所述第三凹槽中形成第二填充层，并去除高于半导体衬底表面的第一填充层和第二填充层。
2.根据权利要求1所述的半导体结构的形成方法，其特征在于，形成所述第一凹槽和所述掩膜层的工艺包括：
在所述半导体衬底表面依次形成掩膜材料层、抗反射层以及形成有开口的光刻胶层，其中，所述开口的宽度与相邻所述开口间的光刻胶层的宽度相同；
以所述光刻胶层为掩膜，垂直刻蚀所述抗反射层、掩膜材料层及部分半导体衬底，形成掩膜层和位于所述半导体衬底中的第一凹槽；
去除所述光刻胶层和抗反射层。
3.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述第一凹槽的深度不超过300埃，所述掩膜层的厚度为400埃-600埃，所述第一凹槽和所述掩膜层的宽度为400纳米-800纳米。
4.根据权利要求1所述的半导体结构的形成方法，其特征在于，形成所述第二凹槽的工艺包括：采用湿法刻蚀工艺刻蚀所述第一凹槽底部，所述湿法刻蚀工艺的刻蚀溶剂对晶面＜100＞的刻蚀速率为0.600微米-0.606微米，对晶面＜111＞的刻蚀速率为0.014微米-0.020微米。
5.根据权利要求4所述的半导体结构的形成方法，其特征在于，所述刻蚀溶剂包括四甲基氢氧化铵，所述四甲基氢氧化铵的体积百分比含量为19％-21％，刻蚀时的温度为50℃-80℃。
6.根据权利要求1所述的半导体结构的形成方法，其特征在于，形成所述第一填充层的工艺包括：
在所述掩膜层表面和所述第一凹槽、第二凹槽中沉积第一填充层材料；
采用平坦化工艺去除位于半导体衬底表面的第一填充层材料和掩膜层以及高于所述第一凹槽表面的第一填充层材料，在所述第一凹槽和第二凹槽中形成所述第一填充层。
7.根据权利要求6所述的半导体结构的形成方法，其特征在于，所述掩膜层表面的第一填充层材料的厚度为1500埃-2500埃。
8.根据权利要求1所述的半导体结构的形成方法，其特征在于，形成所述第三凹槽的工艺包括：
采用空白干法刻蚀工艺刻蚀暴露的半导体衬底，使所述半导体衬底的表面与所述第二凹槽的顶部开口共面；
采用湿法刻蚀工艺继续刻蚀所述半导体衬底，形成所述第三凹槽，所述湿法刻蚀工艺的刻蚀溶剂对晶面＜100＞的刻蚀速率为0.600微米-0.606微米，对晶面＜111＞的刻蚀速率为0.014微米-0.020微米。
9.根据权利要求8所述的半导体结构的形成方法，其特征在于，所述刻蚀溶剂包括四甲基氢氧化铵，所述四甲基氢氧化铵的体积百分比含量为19％-21％，刻蚀时的温度为50℃-80℃。
10.根据权利要求1所述的半导体结构的形成方法，其特征在于，形成所述第二填充层的工艺包括：
在所述第三凹槽中以及所述第一填充层表面沉积第二填充层材料；
采用平坦化工艺去除所述半导体衬底表面的第一填充层和第二填充层材料，形成所述第二填充层。
11.根据权利要求10所述的半导体结构的形成方法，其特征在于，所述第一填充层表面的第二填充层材料的厚度为1500埃-2500埃。
12.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述掩膜层、所述第一填充层及第二填充层的材料包括TEOS。
13.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述第二凹槽和第三凹槽的横截面顶角的大小为53°-55°。
14.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述半导体衬底中还形成有光电二极管，所述光电二极管位于所述第一填充层和所述第二填充层的下方。
15.一种半导体结构，其特征在于，包括：
半导体衬底；
若干第二凹槽，呈倒金字塔状，且间隔分布于所述半导体衬底中，所述第二凹槽中填充有第一填充层；
若干第三凹槽，呈倒金字塔状，且分别位于所述第一填充层之间的半导体衬底中，所述第三凹槽与所述第二凹槽的顶部开口共面且宽度相等，所述第三凹槽中填充有第二填充层。
16.根据权利要求15所述的半导体结构，其特征在于，所述第一填充层和第二填充层的材料包括TEOS。
17.根据权利要求15所述的半导体结构，其特征在于，还包括光电二极管，位于所述第一填充层和所述第二填充层下方的半导体衬底中。
CN202110413930.XA 2021-04-16 2021-04-16 半导体结构及其形成方法 Active CN115224136B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110413930.XA CN115224136B (zh) 2021-04-16 2021-04-16 半导体结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110413930.XA CN115224136B (zh) 2021-04-16 2021-04-16 半导体结构及其形成方法

Publications (2)

Publication Number Publication Date
CN115224136A true CN115224136A (zh) 2022-10-21
CN115224136B CN115224136B (zh) 2024-08-16

Family

ID=83605435

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110413930.XA Active CN115224136B (zh) 2021-04-16 2021-04-16 半导体结构及其形成方法

Country Status (1)

Country Link
CN (1) CN115224136B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070051942A1 (en) * 2003-09-24 2007-03-08 Nanocluster Devices Limited Etch masks based on template-assembled nanoclusters
CN101811834A (zh) * 2010-04-16 2010-08-25 漳州旗滨玻璃有限公司 一种新型减反射膜太阳能盖板玻璃及制作方法
KR20130031230A (ko) * 2011-09-20 2013-03-28 에어 프로덕츠 앤드 케미칼스, 인코오포레이티드 광전 패시베이션용 산소 함유 전구체
DE102013211231A1 (de) * 2012-06-28 2014-01-02 International Business Machines Corporation Texturierte Tandem-Solarzelle und Fertigungsverfahren
CN103579416A (zh) * 2013-11-06 2014-02-12 无锡英普林纳米科技有限公司 一种具有倒金字塔结构模板的制备方法
CN103572373A (zh) * 2013-05-10 2014-02-12 横店集团东磁股份有限公司 一种单晶硅片碱式制绒工艺
CN105329847A (zh) * 2014-08-15 2016-02-17 中国科学院物理研究所 一种微腔结构阵列的制备方法
CN206599554U (zh) * 2017-03-03 2017-10-31 天津市拱石科技有限公司 一种单细胞生物检测芯片

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070051942A1 (en) * 2003-09-24 2007-03-08 Nanocluster Devices Limited Etch masks based on template-assembled nanoclusters
CN101811834A (zh) * 2010-04-16 2010-08-25 漳州旗滨玻璃有限公司 一种新型减反射膜太阳能盖板玻璃及制作方法
KR20130031230A (ko) * 2011-09-20 2013-03-28 에어 프로덕츠 앤드 케미칼스, 인코오포레이티드 광전 패시베이션용 산소 함유 전구체
DE102013211231A1 (de) * 2012-06-28 2014-01-02 International Business Machines Corporation Texturierte Tandem-Solarzelle und Fertigungsverfahren
CN103572373A (zh) * 2013-05-10 2014-02-12 横店集团东磁股份有限公司 一种单晶硅片碱式制绒工艺
CN103579416A (zh) * 2013-11-06 2014-02-12 无锡英普林纳米科技有限公司 一种具有倒金字塔结构模板的制备方法
CN105329847A (zh) * 2014-08-15 2016-02-17 中国科学院物理研究所 一种微腔结构阵列的制备方法
CN206599554U (zh) * 2017-03-03 2017-10-31 天津市拱石科技有限公司 一种单细胞生物检测芯片

Also Published As

Publication number Publication date
CN115224136B (zh) 2024-08-16

Similar Documents

Publication Publication Date Title
CN108962924B (zh) 形成图像传感器的吸收增强结构的方法
KR102175605B1 (ko) 개선된 양자 효율 표면 구조물을 구비한 이미지 센서
KR102288778B1 (ko) 고성능 이미지 센서
US9728573B2 (en) Backside illuminated image sensor and method of manufacturing the same
US20230387169A1 (en) Image sensor device
KR102699394B1 (ko) 이미지 센서를 위한 후면 구조체
CN114664873A (zh) 具有钝化全深沟槽隔离的半导体基板及相关联的制造方法
DE102018108146B4 (de) Bildsensor mit padstruktur
US11901387B2 (en) Image sensor
CN112992946A (zh) 影像感测件、光学结构及其形成方法
US11810786B2 (en) Method for fabricating semiconductor device
CN114664974A (zh) 红外焦平面器件芯片及制备方法、读出电路及其制备方法
CN112397541B (zh) 背照式图像传感器的制造方法
CN113725240B (zh) 半导体器件及其形成方法
CN115224136B (zh) 半导体结构及其形成方法
CN218731005U (zh) 硅光器件
US7982283B2 (en) Semiconductor device and method for manufacturing the same
KR102434071B1 (ko) 이미지 센서 형성 방법
US20230253439A1 (en) Semiconductor device and method of fabricating the same
US20240186356A1 (en) Image sensor
CN116053214B (zh) 半导体结构及其制备方法
EP3828932B1 (en) Method for manufacturing a sensor device with a buried deep trench structure and sensor device
US20220406824A1 (en) Semiconductor image sensor and method of manufacturing the same
CN109860215B (zh) 图像传感器及其形成方法
CN118693119A (zh) 背照式图像传感器的制备方法及背照式图像传感器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant