CN114664873A - 具有钝化全深沟槽隔离的半导体基板及相关联的制造方法 - Google Patents

具有钝化全深沟槽隔离的半导体基板及相关联的制造方法 Download PDF

Info

Publication number
CN114664873A
CN114664873A CN202111468461.8A CN202111468461A CN114664873A CN 114664873 A CN114664873 A CN 114664873A CN 202111468461 A CN202111468461 A CN 202111468461A CN 114664873 A CN114664873 A CN 114664873A
Authority
CN
China
Prior art keywords
trenches
semiconductor substrate
back surface
image sensor
trench
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111468461.8A
Other languages
English (en)
Inventor
李欣怡
孙世宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omnivision Technologies Inc
Original Assignee
Omnivision Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Omnivision Technologies Inc filed Critical Omnivision Technologies Inc
Publication of CN114664873A publication Critical patent/CN114664873A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

提供了一种具有钝化的全深沟槽隔离的图像传感器、一种用于形成具有钝化的全深沟槽隔离的图像传感器的方法和一种用于降低图像传感器中的噪声的方法。该图像传感器包括半导体基板，该基板包括形成多个沟槽的多个侧壁，所述多个沟槽隔开像素阵列的像素，以及衬垫于半导体基板的多个侧壁表面和后表面的钝化层。该图像传感器的形成方法包括在半导体基板中形成沟槽，用牺牲材料填充沟槽，形成多个光电二极管区域，形成电路层，减薄半导体基板，并移除牺牲材料。用于降低图像传感器中的噪声的方法包括从半导体基板移除材料以形成从前表面朝着后表面延伸的多个沟槽，并将介电材料沉积到后表面上并通过每个沟槽的后开口沉积到所述多个沟槽中。

Description

具有钝化全深沟槽隔离的半导体基板及相关联的制造方法
技术领域
本发明涉及一种具有钝化的全深沟槽隔离的图像传感器、一种用于形成具有钝化的全深沟槽隔离的图像传感器的方法和一种用于降低图像传感器中的噪声的方法。
背景技术
诸如独立数码相机、移动设备、汽车部件和医疗设备之类的商业产品中的相机模块包括图像传感器。图像传感器包括半导体基板，该半导体基板包括像素阵列。在实践中，漏电流在半导体基板的区域之间和像素之间流动，这造成不想要的影响，诸如降低图像质量和降低图像传感器功能性的噪声。为了降低噪声，像素通过沟槽隔离结构与其相邻像素隔开，该沟槽隔离结构可以包括诸如氧化物材料之类的介电材料的沉积以在各个像素之间提供电隔离。
发明内容
半导体基板，如图像传感器中使用的那些，可以传导电流。在图像传感器的操作期间，在像素之间流动的电流会导致噪声，从而降低图像传感器的图像质量和/或分辨率。深沟槽隔离(DTI)被用于通过物理地移除像素之间的半导体基板材料来减少像素之间的电流流动以形成沟槽，该沟槽可以衬垫和/或填充有材料以进一步防止电流穿过沟槽。DTI的有效性取决于沟槽深度，其中越深的沟槽表现出越好的电和/或光隔离。所谓的全DTI描述了形成延伸半导体基板的整个厚度的沟槽，这一般而言比部分DTI更有效，部分DTI不太有效但制造起来可以更简单或更便宜。全DTI的沟槽可以被称为贯穿沟槽，因为每个沟槽都完全延伸穿过基板，而不是在基板内的某个点处终止。以此类推，通孔延伸穿过材料，这与终止于材料内的盲孔形成对比。在实践中，形成DTI的工艺具有一定的局限性，这使工艺复杂化并且会导致成本增加和电隔离降低。
在半导体基板中形成全DTI沟槽的一种方法包括从基板的背面移除材料。当从背面形成沟槽时，一般在完成正面工艺(例如，在半导体基板中形成光电二极管区域以及在半导体基板的正面上形成正面电路系统)之后移除材料。因此，当从背面移除材料时，有可能深入半导体基板太多并从正面电路系统移除材料，这造成正面电路系统损坏，从而导致图像传感器的故障。用于移除材料的工艺(例如，蚀刻)导致沟槽深度的某种变化，并且为了为所有沟槽形成全深沟槽，不可能防止损坏已经形成的正面元件。
另一种形成全DTI沟槽的方法是通过从正面移除半导体基板材料。在这种情况下，沟槽的形成被简化，因为与对应的背面工艺相比，沟槽深度的容限有所放宽。形成更深的沟槽不会损坏图像传感器的功能元件。但是，由于导致对深沟槽表面的注入不良和钝化不足的高沟槽纵横比(纵横比被定义为沟槽深度：沟槽宽度)，例如纵横比大于5:1的沟槽，通过注入来钝化沟槽表面的工艺对于正面形成更具挑战性。通过等离子体蚀刻形成沟槽的工艺在围绕沟槽的半导体基板表面上引起缺陷，从而产生陷阱位置。照此，钝化不足会导致暗电流，这在图像传感器的操作期间造成噪声。
本文描述的实施例说明了一种制造方法，该制造方法克服了正面全DTI形成和背面全DTI形成的上面提到的缺点。有利的是从正面形成沟槽，使得所有沟槽都足够深以便最大程度地隔离所有像素，而不管在制造工艺的容限内出现的沟槽深度的范围。然后，在形成其他正面元件之前，将牺牲材料沉积到沟槽中以保护沟槽表面免受后续制造步骤的影响。在完成正面制造工艺之后，通过移除半导体材料来从背面减薄半导体基板，以减小基板的整体厚度。当从背面移除足够的材料使得可以从背面接近沟槽时(即，从背面暴露沟槽)，有可能移除牺牲材料，从而暴露未被正面工艺损坏的沟槽表面。在实施例中，然后可以通过背面开口将高κ钝化层沉积到沟槽中，从而形成覆盖沟槽表面的整个深度和基板背面的连续层。在实施例中，可以进一步沉积材料以形成抗反射涂层。随后可以用介电材料填充沟槽以形成全DTI结构。然后可以执行剩余的制造步骤，诸如滤色器、金属网格和微透镜的阵列的沉积。
本发明提供了一种具有钝化的全深沟槽隔离的图像传感器、一种用于形成具有钝化的全深沟槽隔离的图像传感器的方法和一种用于降低图像传感器中的噪声的方法。
在一方面，一种具有钝化的全深沟槽隔离的图像传感器包括半导体基板，该半导体基板包括像素阵列并且具有前表面和与前表面相对并隔开基板厚度的后表面；其中半导体基板具有多个侧壁表面，这些侧壁表面在半导体基板中的像素阵列内形成多个沟槽，像素阵列的每对相邻像素被多个沟槽中的沟槽隔开，多个沟槽中的每个沟槽基本上垂直于前表面并远离前表面且以等于基板厚度的距离延伸到半导体基板中；以及连续衬垫于后表面和多个侧壁表面的钝化层。
在一些实施例中，所述多个沟槽中的每个沟槽都具有靠近所述前表面的前开口和靠近所述后表面的后开口，所述前开口具有比所述后开口更大的宽度。
在一些实施例中，所述钝化层由高κ材料形成并且具有从50埃到150埃的厚度范围。
在一些实施例中，所述图像传感器还包括设置在所述钝化层上的抗反射涂层，所述抗反射涂层连续衬垫于所述后表面和所述多个侧壁表面。
在一些实施例中，所述多个沟槽中的每个沟槽从所述后表面用介电材料填充。
在一些实施例中，所述多个沟槽中的每个沟槽从所述后表面用导电材料填充。
在一些实施例中，所述导电材料包括铝和钨中的至少一种。
在一些实施例中，所述图像传感器还包括：电路层，其设置在所述前表面上；以及逻辑晶片，其键合到所述电路层。
在另一方面，一种用于形成具有钝化的全深沟槽隔离的图像传感器的方法包括在半导体基板的前表面中形成多个沟槽，多个沟槽中的每个沟槽具有沟槽深度；用牺牲材料填充多个沟槽；在半导体基板中形成多个光电二极管区域，每对相邻的光电二极管区域被多个沟槽中的沟槽隔开；形成设置在半导体基板的前表面上的电路层；并且通过从半导体基板的后表面移除材料来减薄半导体基板，直到半导体基板的厚度小于沟槽深度，后表面与前表面相对；并且移除牺牲材料。
在一些实施例中，所述方法还包括将第一介电材料沉积到所述后表面上并沉积到所述多个沟槽中，从而形成钝化层。
在一些实施例中，所述方法还包括将第二介电材料沉积到所述后表面上并沉积到所述多个沟槽中，从而形成抗反射涂层。
在一些实施例中，所述方法还包括用导电材料填充所述多个沟槽，其中所述导电材料包括铝和钨中的一种或多种。
在一些实施例中，所述方法还包括用氧化物材料填充所述多个沟槽。
在一些实施例中，用氧化物材料填充所述多个沟槽的步骤包括：将所述氧化物材料沉积到所述多个沟槽中并沉积到所述后表面上；以及平坦化所述氧化物材料，从而在所述后表面上形成缓冲层。
在一些实施例中，所述方法还包括形成设置在所述后表面上的光学器件层。
在一些实施例中，在所述半导体基板的所述前表面中形成所述多个沟槽的步骤还包括：在所述前表面上沉积具有多个开口的光致抗蚀剂图案；以及通过所述多个开口蚀刻所述半导体基板以在所述半导体基板中形成所述多个沟槽，所述多个沟槽中的每个沟槽的宽度随着距所述前表面的距离增加而减小。
在一些实施例中，所述牺牲材料是氮化硅和碳化硅中的一种。
在再一方面，一种用于降低图像传感器中的噪声的方法包括从半导体基板的前表面移除材料以形成多个沟槽，这些沟槽朝着半导体基板的后表面延伸到半导体基板中；并且将介电材料沉积到后表面上并通过多个沟槽中的每个沟槽的后开口沉积到多个沟槽中以衬垫于多个沟槽中的所述每个沟槽，后开口靠近后表面。
在一些实施例中，所述沉积步骤还包括沉积高κ介电材料。
在一些实施例中，所述方法还包括将第二介电材料沉积到所述后表面上并通过所述多个沟槽中的每个沟槽的所述后开口沉积到所述多个沟槽中，从而形成抗反射涂层。
在一些实施例中，所述方法还包括通过所述后开口将填充材料沉积到所述多个沟槽中的每个沟槽中。
附图说明
图1描绘了根据实施例对场景成像的相机，该相机包括图像传感器，该图像传感器包括半导体基板。
图2A和图2B图示了根据实施例的图像传感器的两个横截面视图，图像传感器具有半导体基板，它们分别是图1的图像传感器和半导体基板的示例。
图3图示了根据实施例的其上具有抗反射涂层的图像传感器的横截面视图，该图像传感器是图1的图像传感器的示例。
图4图示了根据实施例的在多个沟槽中的每个沟槽中包含填充材料的图像传感器的横截面视图，该图像传感器是图1的图像传感器的示例。
图5图示了根据实施例的具有缓冲层、金属网格、滤色器阵列和微透镜阵列的图像传感器的横截面视图，该图像传感器是图1的图像传感器的示例。
图6图示了根据实施例的具有绑定到电路层的逻辑晶片的图像传感器的横截面视图，该电路层设置在半导体基板的前表面上，该图像传感器是图1的图像传感器的示例。
图7示出了图示根据实施例的用于制造具有钝化的全深沟槽隔离的图1的半导体基板的方法的流程图。
图8示出了根据实施例的半导体基板的第一系列横截面侧视图，以图示图7的方法。
图9示出了根据实施例的半导体基板的第二系列横截面侧视图，以图示图7的方法。
图10示出了根据实施例的半导体基板的第三系列横截面侧视图，以图示图7的方法。
图11示出了图示根据实施例的用于制造具有钝化的全深沟槽隔离的图1的半导体基板的图7的方法的附加框的流程图。
图12示出了根据实施例的半导体基板的一系列横截面侧视图，以图示图7和11的方法。
图13示出了图示根据实施例的用于降低图1的图像传感器中的噪声的方法的流程图。
具体实施方式
在整个说明书中对“一个示例”或“一个实施例”的引用是指结合该示例描述的特定特征、结构或特点包括在本发明的至少一个示例中。因此，在整个说明书中各处出现的短语“在一个示例中”或“在一个实施例中”不一定都是指同一个示例。此外，在一个或多个示例中，可以以任何合适的方式组合特定的特征、结构或特点。
为了便于描述，在本文中可以使用空间相对术语，诸如“在...下方”、“在...之下”、“下”、“在...下面”、“在...上方”、“上”等，以描述一个元件或特征与另一个(多个)元件或特征的关系，如图所示。将理解的是，除了附图中描绘的朝向之外，空间相对术语还意图涵盖设备在使用或操作中的不同朝向。例如，如果附图中的设备被翻转，那么被描述为在其他元件或特征“下方”或“之下”或“下面”的元件将被定向为在其他元件或特征“上方”。因此，示例性术语“在...之下”和“在...下面”可以涵盖上方和下方两个朝向。可以以其他方式将设备定向(旋转90度或以其他朝向)，并相应地解释本文中使用的空间相对描述语。
此外，还将理解的是，当层被称为在两个层“之间”时，它可以是两个层之间的唯一层，或者也可以存在一个或多个中间层。类似地，将理解的是，当元件被称为“连接”或“耦合”到另一个元件时，它可以直接连接或耦合到另一个元件，或者可以存在中间元件。相反，当一个元件被称为“直接连接”或“直接耦合”到另一个元件时，不存在中间元件。用于描述元件或层之间关系的其他词应当以类似的方式解释(例如，“在…之间”与“直接在…之间”、“相邻”与“直接相邻”、“在…上”与“直接在…上”)。
在本公开中，术语“半导体基板”或“基板”是指用于在其上形成半导体设备的任何类型的基板，包括单晶基板、硅、硅-锗、锗、砷化镓绝缘体上半导体(SOI)基板、及其组合。术语半导体基板也可以指由一种或多种半导体形成的基板，该基板经历了在基板中形成区域和/或结的先前工艺步骤。半导体基板还可以包括各种特征，诸如掺杂和未掺杂的半导体、硅的外延层以及在基板上形成的其他半导体结构。另外，虽然将主要关于与基于硅的半导体材料(例如，硅和硅与锗和/或碳的合金)兼容的材料和工艺来描述各种实施例，但是本技术在这方面不受限制。更确切地说，可以使用任何类型的半导体材料来实现各种实施例。
在整个说明书中，使用了几个技术术语。这些术语应具有其所属领域中的普通含义，除非在本文专门定义或者它们的使用上下文明确地暗示为其他。应当注意的是，在本文档中，元素名称和符号可以互换使用(例如，Si与硅)；但是，两者具有完全相同的含义。
图1描绘了对场景进行成像的相机101。相机101包括图像传感器190，该图像传感器190包括半导体基板100。半导体基板100的构成元素可以包括硅和锗中的至少一种。半导体基板100包括像素阵列192。图像传感器190可以是芯片级封装或板上芯片封装的一部分。
图2A和图2B图示了图像传感器290的两个横截面视图，图像传感器290包括半导体基板200，它们分别是图像传感器190和半导体基板100的示例。在以下描述中最好一起查看图2A和图2B。图2A的截面线A-A指示图2B中所示的正交截面的位置，并且图2B的截面线B-B指示图2A中所示的正交截面的位置。图2A中所示的横截面平行于由正交轴298X和298Y形成的平面，在下文中称为x-y平面，正交轴298X和298Y各自与轴298Z正交。平行于x-y平面的平面被称为水平平面。图2B中所示的横截面平行于由正交轴298X和298Z形成的平面，在下文中称为x-z平面。除非另有说明，否则本文的对象的高度是指对象沿着轴298Z的范围。在本文中，对轴x、y或z的引用分别是指轴298X、298Y和298Z。而且，在本文中，宽度是指对象沿着x轴的范围，并且竖直是指沿着z轴的方向。而且，在本文中，上方是指在正方向上沿着轴298Z相距一段距离的相对位置，而下方是指在负方向上沿着轴298Z相距一段距离的相对位置。
半导体基板200包括像素阵列292，像素阵列292包含多个像素294。半导体基板200具有前表面206和与前表面206相对的后表面208，并且两者以基板厚度210隔开。前表面206和后表面208都平行于x-y平面。半导体基板200可以包括硅、硅-锗、锗、砷化镓及其组合。图像传感器290包括设置在前表面206上的电路层212，电路层212包括其中嵌入有金属互连结构216的介电层214。为了图示的清楚，仅金属互连结构216的一个部分用附图标记指示。具有纯白色填充的介电层214内的元件示意性地表示金属互连结构216的部分。金属互连结构216的结构代表一般的金属互连结构，并不意味着限制本文描述的实施例。在不脱离本文范围的情况下，可以使用更多或更少的金属层。在实施例中，电路层212包括嵌入在介电层214中的多层互连结构216，介电层214为金属互连结构216提供隔离。电路层212还可以包括在半导体基板200上形成的晶体管的多晶硅栅极以及与晶体管的多晶硅栅极和在半导体基板200中形成的晶体管的掺杂区域(例如，浮动扩散区域、源极/漏极区域、P阱区域)的电触点用于像素信号路由。
每个像素294包含在半导体基板200中形成的光电二极管区域296。在每对相邻像素294之间是多个沟槽230中的沟槽，沟槽在半导体基板200中延伸了等于基板厚度210的距离。多个沟槽230互连以形成沟槽网格。半导体基板200包括形成多个沟槽230的多个侧壁表面234。多个侧壁表面234中的每个侧壁表面都衬垫有钝化层236，该钝化层236连续地延伸到后表面208上和被多个沟槽230暴露的电路层212的第一层间介电层的表面上。钝化层236衬垫于整个侧壁表面234。在实施例中，钝化层236是具有负固定电荷的高κ材料，诸如氧化铝(Al2O3)和氧化铪(HfO)，其经由原子层沉积而沉积并连续衬垫于它沉积在其上的表面。具有负固定电荷的钝化层236可以形成包围多个沟槽230的整个侧壁表面234和底表面以及后表面208的空穴积累区域，提供更有效的表面钝化，以俘获由于等离子体蚀刻损坏而产生的可以在多个沟槽230和半导体基板200之间的界面处产生的位点和/或缺陷，从而减少附近光电二极管区域296的暗电流和光感测操作。此外，通过从半导体基板200的背面而不是正面沉积高κ材料以形成钝化层236防止高κ材料被高正面热处理(诸如激活对光电二极管、晶体管的源极/漏极和晶体管的掺杂的多晶硅栅极的掺杂剂的高温退火工艺)损坏。在实施例中，钝化层236具有在50和150埃之间的厚度。在实施例中，多个沟槽230中的每个沟槽具有梯形形状，其宽度随着从前表面206朝着后表面208的距离增加而减小。在实施例中，每个沟槽230具有介于12.5:1和20:1之间的纵横比，但是每个沟槽230的纵横比可以在不脱离本文范围的情况下变化。在实施例中，靠近前表面206的宽度在120和150纳米之间并且靠近后表面208的宽度在50和80纳米之间。图2B中所示的视图示出了平行于x轴的横截面并且代表穿过图2A中所示的像素294的行的任何横截面。另外，以上描述对于通过沿着y轴的像素294的任何列的横截面侧视图也类似地适用。图2A和2B各自包括三个正交轴298X、298Y和298Z的指示，因为它们与所示的横截面侧视图相关。
图3图示了图像传感器390的横截面视图，图像传感器390包括其上具有抗反射涂层338的半导体基板300。图像传感器390是图像传感器190的示例。半导体基板300包含与图2A和2B中所示的元件相似的元件，但包括衬垫于半导体基板300的多个侧壁表面334和后表面308的抗反射涂层338。在实施例中，抗反射涂层338还衬垫于被多个沟槽330暴露的电路层312的表面(第一层间介电层的表面)。在实施例中，抗反射涂层338由氧化钽(Ta2O5)形成，但是在不脱离本文范围的情况下可以使用其他材料。抗反射层338可以是单层或多层堆叠，这取决于所需的光学性能以最大化透射率并减少反射。抗反射涂层338减少电磁能通过多个侧壁表面334传入和传出半导体基板300的传输，从而降低在图像传感器390操作期间的噪声。在实施例中，抗反射层338具有范围从30到70纳米的厚度。抗反射层可以是氧化钽、氮化硅、氧化硅、氧化铪或多种膜的组合。图3包括三个正交轴298X、298Y和298Z的指示，因为它们与所示的横截面侧视图相关。
半导体基板300、前表面306、后表面308、电路层312、介电层314、金属互连结构316、多个沟槽330、多个侧壁表面334、钝化层336和光电二极管区域396是图2A和2B的半导体基板200、前表面206、后表面208、电路层212、介电层214、金属互连结构216、多个沟槽230、多个侧壁表面234、钝化层236和光电二极管区域296的相应示例，并且每个相应元件的描述在两个图之间适用。
图4图示了在多个沟槽430的每个沟槽中包含填充材料442的图像传感器490的横截面视图。图像传感器490是图像传感器190的示例。在实施例中，填充材料442是介电材料(例如，SiO2)，它减少了任何一对相邻像素494之间的漏电流的流动，从而提供电和/或光隔离，从而减少图像传感器490操作期间的噪声。在实施例中，填充材料442是低折射率介电材料，即，具有低于半导体基板400的折射率。在实施例中，填充材料442是选自铝、钨、银以及铝钨和银的合金的导电材料。在实施例中，填充材料442是金属的并且反射入射光以增加光电二极管区域496的潜在吸收，从而增加像素494的灵敏度。在实施例中，填充材料442是导电的(例如，金属或多晶硅)并且可以被加负偏压以形成空穴积累区域，从而为可能具有由等离子体蚀刻导致的缺陷的沟槽侧壁434和底表面提供钝化，否则会造成有助于噪声的暗电流。图4包括三个正交轴298X、298Y和298Z的指示，因为它们与所示的横截面侧视图相关。
半导体基板400、前表面406、后表面408、电路层412、介电层414、金属互连结构416、多个沟槽430、多个侧壁表面434、钝化层436和光电二极管区域496分别是图2A和2B的半导体基板200、前表面206、后表面208、电路层212、介电层214、金属互连结构216、多个沟槽230、多个侧壁表面234、钝化层236和光电二极管区域296的示例，并且每个相应元件的描述在两个图之间适用。
图5图示了具有缓冲层550、包含多个互连的金属网格结构或金属片段的金属网格552、滤色器阵列554和微透镜阵列556的图像传感器590的横截面视图。图像传感器590是图像传感器190的示例。互连的多个金属片段定义光电二极管区域596上方的孔。在实施例中，缓冲层550设置在半导体基板500的后表面508上，并且金属网格552和滤色器阵列554设置在缓冲层550上，其中金属网格552在沉积到多个沟槽530中的每个沟槽中的填充材料542上方对准，滤色器阵列554的每个滤色器位于多个光电二极管区域596中的光电二极管区域上方。在实施例中，每个金属网格结构与每个相应的深沟槽隔离结构竖直对准。在实施例中，金属网格552与多个光电二极管区域596光学对准。在实施例中，滤色器阵列554的每个滤色器被金属网格552包围。在实施例中，滤色器阵列554是拜耳(Bayer)滤光器马赛克滤色器阵列。在实施例中，滤色器阵列554包括基于拜耳颜色图案布置的红、绿和蓝滤光器。在实施例中，滤色器阵列554包括红、绿、蓝和红外滤光器。在金属网格552和滤色器阵列554上方是微透镜阵列556，微透镜阵列的每个微透镜在多个光电二极管区域596中的光电二极管区域上方对准。图5包括三个正交轴298X、298Y和298Z的指示，因为它们与所示的横截面侧视图相关。
半导体基板500、前表面506、后表面508、电路层512、介电层514、金属互连结构516、多个沟槽530、多个侧壁表面534、钝化层536和光电二极管区域596分别是2A和2B的半导体基板200、前表面206、后表面208、电路层212、介电层214、金属互连结构216、多个沟槽230、多个侧壁表面234、钝化层236和光电二极管区域296的示例，并且每个相应元件的描述在两个图之间适用。
图6图示了图像传感器690的横截面视图，其中逻辑晶片660绑定到设置在半导体基板600的前表面606上的电路层612。图像传感器690是图像传感器190的示例。在实施例中，逻辑晶片660是专用集成电路(ASIC)并且包括用于控制图像传感器690的操作和用于从图像传感器690接收图像数据的逻辑电路系统。在实施例中，逻辑晶片660经由混合键合而键合到图像传感器690以具有电连接到图像传感器690的电路系统的逻辑电路系统，并且在键合界面处连接的金属键合焊盘之间形成连接。图像传感器690包括半导体基板600，半导体基板600包含具有多个像素694的像素阵列(未示出)，每个像素包含光电二极管区域696并且通过填充有填充材料642的沟槽630与其相邻像素694隔开。沟槽630和填充材料642形成像素隔离结构并在相邻像素694之间提供电和/或光隔离。图像传感器690包括抗反射涂层638以及缓冲层650、金属网格652、滤色器阵列654和微透镜阵列656。图6包括三个正交轴298X、298Y和298Z的指示，因为它们与所示的横截面侧视图相关。
半导体基板600、前表面606、后表面608、电路层612、介电层614、金属互连结构616、多个沟槽630、多个侧壁表面634、钝化层636、图像传感器690和光电二极管区域696分别是图2A和2B的半导体基板200、前表面206、后表面208、电路层212、介电层214、金属互连结构216、多个沟槽230、多个侧壁表面234、钝化层236、图像传感器290和光电二极管区域296的示例，并且每个相应元件的描述在两个图之间适用。
图7和11示出了图示用于形成具有钝化深沟槽隔离的半导体基板的方法700的流程图。方法700可以与半导体基板100、200、300、400、500或600中的任何一个结合使用。方法700包括框710、720、730、740、750和760。在实施例中，方法700还包括框712、704和1100中的至少一个，框1100包括框1162、1164、1166、1170、1172、1174和1176。
在框710中，在半导体基板的前表面中形成多个沟槽，其中多个沟槽中的每个沟槽具有沟槽深度。在框710的示例中，多个沟槽230形成到半导体基板200的前表面206中。
在方法700的框720中，用牺牲材料填充多个沟槽，下面将关于图8讨论牺牲材料的示例。在实施例中，牺牲材料选自氮化硅(SiN)和碳化硅(SiC)并且使用化学气相沉积来沉积在沟槽中，但是在不脱离本文范围的情况下可以使用其他沉积方法。可以使用化学机械抛光来移除多余的牺牲材料，以移除沉积在半导体基板上的沟槽之间和其他表面上的任何牺牲材料。
在方法700的框730中，在半导体基板中形成多个光电二极管区域，其中每对相邻的光电二极管区域被多个沟槽中的沟槽隔开。光电二极管区域通过本领域已知的制造技术(诸如离子注入和退火工艺)形成。在框730的示例中，在半导体基板200中形成多个光电二极管区域296，每个光电二极管区域296由沟槽230隔开。在实施例中，光电二极管区域296中的每个光电二极管区域可以是p型(例如，硼)掺杂的半导体基板中的n型(例如，磷、砷)掺杂区域。在实施例中，每个光电二极管区域296可以是n型掺杂的半导体基板中的p型掺杂区域。在实施例中，可以在光电二极管区域296中的每个光电二极管区域和前表面之间注入p型掺杂区域以形成用于表面钝化的钉扎层。
图8图示了方法700的框710、720和730的一个示例。顶图图示了框710的结果，其中多个沟槽830被形成到半导体基板800的前表面806中至从前表面806测得的沟槽深度832。中间图图示了框720的结果，其中牺牲材料862已经沉积到多个沟槽830中的每个沟槽中。在实施例中，牺牲材料862完全填充多个沟槽830中的每个沟槽并且与半导体基板800的前表面806齐平以促进后续工艺。在实施例中，化学机械抛光(CMP)工艺可以在牺牲材料862的沉积之后应用于前表面。图8的底图图示了框730的结果，其中多个光电二极管区域896形成到半导体基板800中，每对相邻的光电二极管区域896被多个沟槽830中的沟槽隔开。图8包括三个正交轴298X、298Y和298Z的指示，因为它们与图8中所示的横截面侧视图相关，图8中的朝向与图2A至6中所示的朝向不同。
在方法700的框740中，形成设置在半导体基板的前表面上的电路层。在框740的示例中，电路层212设置在图像传感器290的半导体基板200的前表面206上并且包括第一层间电介质包埋晶体管栅极、间隔物包围晶体管栅极、与在半导体基板200中形成的晶体管栅极以及源极/漏极区域的触点、以及包埋金属互连结构216的一个或多个介电层214。
在方法700的框750中，在生产线前端工艺之后，通过从后表面移除材料来减薄半导体基板，直到半导体基板的厚度小于沟槽深度。在框750的示例中，半导体基板200已经从背表面208减薄，使得基板厚度210小于沟槽深度(图2中未示出)。在实施例中，半导体基板被减薄到介于1.5微米和6微米之间的厚度。将半导体基板减薄至小于沟槽深度的基板厚度从后表面露出多个沟槽并提供开口，使得每个沟槽在靠近前表面的端部和靠近后表面的端部处都敞开。在实施例中，每个沟槽具有梯形横截面，使得靠近前表面的宽度大于靠近后表面的端部的宽度。在实施例中，靠近前表面的沟槽宽度在120和150纳米之间并且靠近后表面的沟槽宽度在50和80纳米之间。
在方法700的框760中，从多个沟槽移除牺牲材料。在框760的示例中，已经从图像传感器290的多个沟槽230中移除了牺牲材料(未示出)。在实施例中，通过在框750期间形成的靠近后表面的每个沟槽的开口移除牺牲材料。在实施例中，使用具有合适或受控配方的诸如磷酸(H3PO4)之类的蚀刻溶液来移除牺牲材料，因为它溶解SiN而不会不利地损坏半导体基板。
图9图示了方法700的框740、750和760的一个示例。顶图图示了框740的结果，其中在半导体基板800的前表面806上形成电路层912。电路层912至少包含介电层914和嵌入介电层914中的金属互连结构916。沟槽深度832也被指示。图9的中间图图示了框750的结果，其中半导体基板800已经通过从后表面808移除材料而减薄，直到基板厚度810小于沟槽深度832，从而暴露多个沟槽中的每个沟槽并且在靠近后表面808处形成沟槽的开口。图9的底图图示了框760的结果，其从多个沟槽830移除牺牲材料862。图9包括三个正交轴298X、298Y和298Z的指示，因为它们与图9中所示的横截面侧视图相关，图9的朝向与图2A至6中所示的朝向不同。
半导体基板800、前表面806、后表面808、基板厚度810、电路层912、介电层914、金属互连结构916、多个沟槽830、多个光电二极管区域896分别是图2A和2B的半导体基板200、前表面206、后表面208、基板厚度210、电路层212、介电层214、金属互连结构216、多个沟槽230、多个光电二极管区域296的示例，并且每个相应元件的描述在两个图之间适用。
在某些实施例中，框710包括图7中所示的流程图的一个或多个附加框。在框712中，在半导体基板的前表面上沉积具有用于多个沟槽的开口的光致抗蚀剂图案。在框714中，通过蚀刻穿过开口而在半导体基板中形成多个沟槽。在实施例中，每个沟槽具有梯形横截面，其中每个沟槽的宽度随着距前表面的距离增加而减小。图10图示了框712和714的一个示例。图10的顶图图示了框712的结果，其中光致抗蚀剂图案1064沉积在半导体基板1000的前表面1006上。图10的底图图示了框714的结果，其通过蚀刻穿过光致抗蚀剂图案1064的开口(例如通过等离子体蚀刻)而在半导体基板1000中形成多个沟槽1030。每个沟槽的宽度随着距半导体基板1000的前表面1006的距离的增加而减小。图10包括三个正交轴298X、298Y和298Z的指示，因为它们与图10中所示的横截面侧视图相关，图10的朝向与图2A至6中所示的朝向不同。
半导体基板1000、前表面1006和多个沟槽1030分别是图2A和2B的半导体基板200、前表面206和多个沟槽230的示例，并且每个相应元件的描述在两个图之间适用。
在某些实施例中，方法700包括图7和11中所示的流程图的一个或多个附加框。在方法700的框1162中，将第一介电材料沉积到后表面上并沉积到多个沟槽中，从而形成钝化层。在框1162的示例中，钝化层236已经沉积到后表面208上和半导体基板200的多个侧壁表面234上。在实施例中，第一介电材料通过靠近半导体基板的后表面的每个沟槽的开口沉积，从而形成衬垫于侧壁表面234和后表面的连续钝化层。第一介电材料可以是具有负固定电荷的高κ材料，诸如氧化铝Al2O3和氧化铪HfO。
在方法700的框1164中，将第二介电材料沉积到后表面上并沉积到多个沟槽中，从而形成抗反射涂层。在框1164的示例中，抗反射涂层338已经沉积到后表面308上和半导体基板300的多个侧壁表面334上。在实施例中，第二介电材料通过靠近半导体基板的后表面的每个沟槽的开口沉积，从而形成连续的抗反射涂层。在实施例中，抗反射涂层可以是单层或多层的。在实施例中，抗反射涂层可以由氧化钽(Ta2O5)形成。
在方法700的框1166中，用导电材料填充多个沟槽。在框1166的示例中，多个沟槽430填充有填充材料442，在实施例中，填充材料442是选自铝和钨中的一种或多种的导电材料。在导电材料沉积到多个沟槽中之后，半导体基板的后表面可以接受化学机械抛光和/或回蚀以平坦化后表面并移除后表面上的多余导电材料以用于后续工艺。
在方法700的框1170中，用氧化物材料填充多个沟槽。在框1170的示例中，多个沟槽430填充有填充材料442，在实施例中，填充材料442是诸如氧化硅之类的氧化物材料。在某些实施例中，框1170包括框1172和1174。在方法700的框1172中，氧化物材料被沉积到多个沟槽中并沉积到半导体基板的后表面上。在实施例中，使用化学气相沉积来沉积氧化物材料。在方法700的框1174中，平坦化氧化物材料以在半导体基板的后表面上形成缓冲层。在实施例中，使用化学机械抛光和回蚀(etch-back)工艺中的一种或两种来执行平坦化。在方法700的框1176中，形成设置在后表面上的光学器件层。在框1172、1174和1176的示例中，图像传感器590的多个沟槽填充有填充材料542，在实施例中，填充材料542是氧化物材料，并且设置在半导体基板500的后表面508上。
在实施例中，在用氧化物或导电材料填充多个沟槽以形成缓冲层550之后，附加的缓冲材料(例如，基于氧化物的材料)沉积在半导体基板500的后表面508上以避免在后续工艺(诸如通过化学抛光工艺进行的表面平坦化)期间引起的机械应力损坏下面的材料层(诸如钝化层或半导体基板表面)，这会导致暗电流和白色像素。在实施例中，光学器件层设置在后表面508上并且光学器件层包括金属网格552、滤色器阵列554和微透镜阵列556。
图12图示了框1172和1174的一个示例。图12中的顶图图示了框1172的结果，其中氧化物材料1268沉积在多个沟槽1230中和半导体基板1200的后表面1208上。这个工艺在多个沟槽1230的每个沟槽中形成填充材料1242。图12的底图图示了框1174的结果，其中平坦化氧化物材料以在半导体基板1200的后表面1208上形成缓冲层1250。在图5的图像传感器590的实施例中，填充材料542和缓冲层550都由氧化物材料形成并且因此等效于图12的填充材料1242和缓冲层1250。图12包括三个正交轴298X、298Y和298Z的指示，因为它们与所示的横截面侧视图相关，图12的朝向与图8至10中所示的朝向不同。
半导体基板1200、后表面1208和多个沟槽1230分别是图2A和2B的半导体基板200、后表面208和多个沟槽230的示例，并且每个相应元件的描述在两个图之间适用。填充材料1242和缓冲层1250分别是图5的填充材料542和缓冲层550的示例，并且每个相应元件的描述在两个图之间适用。
图13示出了图示用于降低图像传感器中的噪声的方法1300的流程图。方法1300可以与半导体基板100、200、300、400、500、600、800、1000和1200中的任何一个结合使用。方法1300包括框1310和1320。在某些实施例中，方法1300还包括框1322、1324和1326中的至少一个。
在方法1300的框1310中，从半导体基板的前表面移除材料以形成多个沟槽，多个沟槽朝着半导体基板的后表面延伸到半导体基板中。在框1310的示例中，多个沟槽830朝着图8的后表面808形成到半导体基板800的前表面806中。
在方法1300的框1320中，介电材料被沉积到后表面上并通过多个沟槽中的每个沟槽的后开口沉积到多个沟槽中以衬垫于多个沟槽中的每个沟槽，后开口靠近后表面。在框1320的示例中，钝化层236已经沉积到图2B的半导体基板200的后表面208上并且连续沉积到多个侧壁表面234上，在实施例中，钝化层236是介电材料。在某些实施例中，框1320包括图13中所示的流程图的一个或多个附加框。在方法1300的框1322中，介电材料是降低漏电流的高κ介电材料，漏电流会降低图像传感器的整体性能。
在某些实施例中，方法1300包括图13中所示的流程图的一个或多个附加框。在框1324中，第二介电材料被沉积到后表面上并通过多个沟槽中的每个沟槽的后开口沉积到多个沟槽中，从而形成抗反射层。在框1324的一个示例中，抗反射涂层338已经沉积到图3的半导体基板300的后表面308上和多个侧壁表面334上。
在方法1300的框1326中，填充材料通过后开口被沉积到多个沟槽中的每个沟槽中。在框1326的示例中，填充材料442已经通过靠近图4的半导体基板400的后表面408的开口沉积到多个沟槽430中的每个沟槽中。
在不脱离其范围的情况下，可以对以上方法和系统进行改变。因此应当注意的是，以上描述中包含的内容或附图中所示的内容应当被解释为说明性的而非限制性的。下面的权利要求旨在覆盖本文描述的所有通用和特定特征，以及本方法和系统的范围的所有陈述，就语言而言，可以说它们落入之间。
特征组合
(A1)在第一方面，一种具有钝化的全深沟槽隔离的图像传感器包括半导体基板，半导体基板包括像素阵列并且具有前表面和与所述前表面相对并隔开基板厚度的后表面；其中所述半导体基板具有多个侧壁表面，所述多个侧壁表面在所述半导体基板中的所述像素阵列内形成多个沟槽，所述像素阵列的每对相邻像素被所述多个沟槽中的沟槽隔开，所述多个沟槽中的每个沟槽基本上垂直于所述前表面并远离所述前表面且以等于所述基板厚度的距离延伸到所述半导体基板中；以及钝化层，其连续衬垫于所述后表面和所述多个侧壁表面。
(A2)在A1的实施例中，所述多个沟槽中的每个沟槽都具有靠近所述前表面的前开口和靠近所述后表面的后开口，所述前开口具有比所述后开口更大的宽度。
(A3)在A1或A2的实施例中，所述钝化层由高κ材料形成并且具有从50埃到150埃的厚度范围。
(A4)在A1至A3中的任一项的实施例中，还包括设置在所述钝化层上的抗反射涂层，所述抗反射涂层连续衬垫于所述后表面和所述多个侧壁表面。
(A5)在A1至A4中的任一项的实施例中，所述多个沟槽中的每个沟槽从所述后表面用介电材料填充。
(A6)在A1至A5中的任一项的实施例中，所述多个沟槽中的每个沟槽从所述后表面用导电材料填充。
(A7)在A6的实施例中，所述导电材料包括铝和钨中的至少一种。
(A8)在A1至A7中的任一项的实施例中，还包括设置在所述后表面上的缓冲层、滤色器阵列、金属网格和微透镜阵列中的一个或多个。
(A9)在A1至A8中的任一项的实施例中，还包括电路层，其设置在所述前表面上；以及逻辑晶片，其键合到所述电路层。
(B1)在第二方面，一种用于形成具有钝化的全深沟槽隔离的图像传感器的方法包括在半导体基板的前表面中形成多个沟槽，所述多个沟槽中的每个沟槽具有沟槽深度；用牺牲材料填充所述多个沟槽；在所述半导体基板中形成多个光电二极管区域，每对相邻的光电二极管区域被所述多个沟槽中的沟槽隔开；形成设置在所述半导体基板的所述前表面上的电路层；以及通过从所述半导体基板的后表面移除材料来减薄所述半导体基板，直到所述半导体基板的厚度小于所述沟槽深度，所述后表面与所述前表面相对；以及移除所述牺牲材料。
(B2)在B1的一个实施例中，还包括将第一介电材料沉积到所述后表面上并沉积到所述多个沟槽中，从而形成钝化层。
(B3)在B1或B2的实施例中，还包括将第二介电材料沉积到所述后表面上并沉积到所述多个沟槽中，从而形成抗反射涂层。
(B4)在B1至B3中的任一项的实施例中，还包括用导电材料填充所述多个沟槽，其中所述导电材料包括铝和钨中的一种或多种。
(B5)在B1至B4中的任一项的实施例中，还包括用氧化物材料填充所述多个沟槽。
(B6)在B5的实施例中，其中填充所述多个沟槽的步骤包括将所述氧化物材料沉积到所述多个沟槽中并沉积到所述后表面上；以及平坦化所述氧化物材料，从而在所述后表面上形成缓冲层。
(B7)在B6的实施例中，还包括形成设置在所述后表面上的光学器件层。
(B8)在B1至B7中的任一项的实施例中，其中在所述半导体基板的所述前表面中形成所述多个沟槽的步骤还包括在所述前表面上沉积具有多个开口的光致抗蚀剂图案；以及通过所述多个开口蚀刻所述半导体基板以在所述半导体基板中形成所述多个沟槽，所述多个沟槽中的每个沟槽的宽度随着距所述前表面的距离增加而减小。
(C1)在第三方面，一种用于降低图像传感器中的噪声的方法包括从半导体基板的前表面移除材料以形成多个沟槽，所述多个沟槽朝着所述半导体基板的后表面延伸到所述半导体基板中；以及将介电材料沉积到所述后表面上并通过所述多个沟槽中的每个沟槽的后开口沉积到所述多个沟槽中以衬垫于所述多个沟槽中的所述每个沟槽，所述后开口靠近所述后表面。
(C2)在C1的实施例中，沉积步骤还包括沉积高κ介电材料。
(C3)在C1或C2的实施例中，还包括将第二介电材料沉积到所述后表面上并通过所述多个沟槽中的每个沟槽的所述后开口沉积到所述多个沟槽中，从而形成抗反射涂层。
(C4)在C1至C3中的任一项的实施例中，还包括通过所述后开口将填充材料沉积到所述多个沟槽中的每个沟槽中。

Claims (21)

1.一种具有钝化的全深沟槽隔离的图像传感器，包括：
半导体基板，其包括像素阵列并且具有前表面和与所述前表面相对并隔开基板厚度的后表面；
其中所述半导体基板具有多个侧壁表面，所述多个侧壁表面在所述半导体基板中的所述像素阵列内形成多个沟槽，所述像素阵列的每对相邻像素被所述多个沟槽中的沟槽隔开，所述多个沟槽中的每个沟槽基本上垂直于所述前表面并远离所述前表面且以等于所述基板厚度的距离延伸到所述半导体基板中；以及
钝化层，其连续衬垫于所述后表面和所述多个侧壁表面。
2.如权利要求1所述的图像传感器，其中所述多个沟槽中的每个沟槽都具有靠近所述前表面的前开口和靠近所述后表面的后开口，所述前开口具有比所述后开口更大的宽度。
3.如权利要求1所述的图像传感器，其中所述钝化层由高κ材料形成并且具有从50埃到150埃的厚度范围。
4.如权利要求1所述的图像传感器，还包括设置在所述钝化层上的抗反射涂层，所述抗反射涂层连续衬垫于所述后表面和所述多个侧壁表面。
5.如权利要求1所述的图像传感器，其中所述多个沟槽中的每个沟槽从所述后表面用介电材料填充。
6.如权利要求1所述的图像传感器，其中所述多个沟槽中的每个沟槽从所述后表面用导电材料填充。
7.如权利要求6所述的图像传感器，其中所述导电材料包括铝和钨中的至少一种。
8.如权利要求1所述的图像传感器，还包括：
电路层，其设置在所述前表面上；以及
逻辑晶片，其键合到所述电路层。
9.一种用于形成具有钝化的全深沟槽隔离的图像传感器的方法，包括：
在半导体基板的前表面中形成多个沟槽，所述多个沟槽中的每个沟槽具有沟槽深度；
用牺牲材料填充所述多个沟槽；
在所述半导体基板中形成多个光电二极管区域，每对相邻的光电二极管区域被所述多个沟槽中的沟槽隔开；
形成设置在所述半导体基板的所述前表面上的电路层；
通过从所述半导体基板的后表面移除材料来减薄所述半导体基板，直到所述半导体基板的厚度小于所述沟槽深度，所述后表面与所述前表面相对；以及
移除所述牺牲材料。
10.如权利要求9所述的方法，还包括将第一介电材料沉积到所述后表面上并沉积到所述多个沟槽中，从而形成钝化层。
11.如权利要求9所述的方法，还包括将第二介电材料沉积到所述后表面上并沉积到所述多个沟槽中，从而形成抗反射涂层。
12.如权利要求9所述的方法，还包括用导电材料填充所述多个沟槽，其中所述导电材料包括铝和钨中的一种或多种。
13.如权利要求9所述的方法，还包括用氧化物材料填充所述多个沟槽。
14.如权利要求13所述的方法，其中用氧化物材料填充所述多个沟槽的步骤包括：
将所述氧化物材料沉积到所述多个沟槽中并沉积到所述后表面上；以及
平坦化所述氧化物材料，从而在所述后表面上形成缓冲层。
15.如权利要求9所述的方法，还包括形成设置在所述后表面上的光学器件层。
16.如权利要求9所述的方法，其中在所述半导体基板的所述前表面中形成所述多个沟槽的步骤还包括：
在所述前表面上沉积具有多个开口的光致抗蚀剂图案；以及
通过所述多个开口蚀刻所述半导体基板以在所述半导体基板中形成所述多个沟槽，所述多个沟槽中的每个沟槽的宽度随着距所述前表面的距离增加而减小。
17.如权利要求9所述的方法，其中所述牺牲材料是氮化硅和碳化硅中的一种。
18.一种用于降低图像传感器中的噪声的方法，包括：
从半导体基板的前表面移除材料以形成多个沟槽，所述多个沟槽朝着所述半导体基板的后表面延伸到所述半导体基板中；以及
将介电材料沉积到所述后表面上并通过所述多个沟槽中的每个沟槽的后开口沉积到所述多个沟槽中以衬垫于所述多个沟槽中的所述每个沟槽，所述后开口靠近所述后表面。
19.如权利要求18所述的方法，所述沉积步骤还包括沉积高κ介电材料。
20.如权利要求18所述的方法，还包括将第二介电材料沉积到所述后表面上并通过所述多个沟槽中的每个沟槽的所述后开口沉积到所述多个沟槽中，从而形成抗反射涂层。
21.如权利要求18所述的方法，还包括通过所述后开口将填充材料沉积到所述多个沟槽中的每个沟槽中。
CN202111468461.8A 2020-12-23 2021-12-03 具有钝化全深沟槽隔离的半导体基板及相关联的制造方法 Pending CN114664873A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/133,553 2020-12-23
US17/133,553 US11670662B2 (en) 2020-12-23 2020-12-23 Semiconductor substrate with passivated full deep-trench isolation and associated methods of manufacture

Publications (1)

Publication Number Publication Date
CN114664873A true CN114664873A (zh) 2022-06-24

Family

ID=82022391

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111468461.8A Pending CN114664873A (zh) 2020-12-23 2021-12-03 具有钝化全深沟槽隔离的半导体基板及相关联的制造方法

Country Status (3)

Country Link
US (2) US11670662B2 (zh)
CN (1) CN114664873A (zh)
TW (1) TW202226451A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116417487A (zh) * 2023-06-09 2023-07-11 湖北江城芯片中试服务有限公司 一种半导体结构的形成方法和半导体结构
CN117153856A (zh) * 2023-10-31 2023-12-01 合肥晶合集成电路股份有限公司 一种图像传感器件及其制造方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111863850A (zh) * 2020-07-29 2020-10-30 上海华力微电子有限公司 一种深沟槽隔离栅格结构的制造方法
US11978751B1 (en) * 2023-01-10 2024-05-07 Taiwan Semiconductor Manufacturing Company, Ltd. Pixel sensors and methods of forming the same
CN115939159B (zh) * 2023-02-02 2023-06-02 合肥晶合集成电路股份有限公司 图像传感器及其制作方法
CN115881750B (zh) * 2023-02-02 2023-05-23 合肥晶合集成电路股份有限公司 图像传感器及其制作方法
CN117293156B (zh) * 2023-11-27 2024-02-20 合肥晶合集成电路股份有限公司 深沟槽的制备方法及图像传感器

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7800192B2 (en) 2008-02-08 2010-09-21 Omnivision Technologies, Inc. Backside illuminated image sensor having deep light reflective trenches
US20130075607A1 (en) * 2011-09-22 2013-03-28 Manoj Bikumandla Image sensors having stacked photodetector arrays
US9799697B2 (en) * 2014-04-25 2017-10-24 Taiwan Semiconductor Manufacturing Company, Ltd. Back side illuminated image sensor with deep trench isolation structures and self-aligned color filters
US9520431B2 (en) * 2014-10-03 2016-12-13 Omnivision Technologies, Inc. Self-aligned isolation structures and light filters
US9704904B2 (en) * 2015-08-27 2017-07-11 Taiwan Semiconductor Manufacturing Company, Ltd. Deep trench isolation structures and methods of forming same
US9847363B2 (en) * 2015-10-20 2017-12-19 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with a radiation sensing region and method for forming the same
US10263021B2 (en) 2016-12-12 2019-04-16 Stmicroelectronics (Research & Development) Limited Global shutter pixels having shared isolated storage capacitors within an isolation structure surrounding the perimeter of a pixel array
KR20180079518A (ko) 2016-12-30 2018-07-11 삼성전자주식회사 씨모스 이미지 센서
CN107946327B (zh) * 2017-10-13 2020-02-14 上海集成电路研发中心有限公司 一种背照式cmos图像传感器结构的制作方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116417487A (zh) * 2023-06-09 2023-07-11 湖北江城芯片中试服务有限公司 一种半导体结构的形成方法和半导体结构
CN117153856A (zh) * 2023-10-31 2023-12-01 合肥晶合集成电路股份有限公司 一种图像传感器件及其制造方法
CN117153856B (zh) * 2023-10-31 2024-03-01 合肥晶合集成电路股份有限公司 一种图像传感器件及其制造方法

Also Published As

Publication number Publication date
US11670662B2 (en) 2023-06-06
US20220199658A1 (en) 2022-06-23
TW202226451A (zh) 2022-07-01
US20230253429A1 (en) 2023-08-10

Similar Documents

Publication Publication Date Title
US11670662B2 (en) Semiconductor substrate with passivated full deep-trench isolation and associated methods of manufacture
US20200395395A1 (en) Back Side Illuminated Image Sensor with Deep Trench Isolation Structures and Self-Aligned Color Filters
KR101702719B1 (ko) 내장형 컬러 필터들을 가진 후면 조사식 이미지 센서들을 형성하는 방법 및 장치
KR101495952B1 (ko) 후면 조명 이미지 센서에 대한 암 전류 감소
US11728365B2 (en) Semiconductor device with a radiation sensing region and method for forming the same
US8614113B2 (en) Image sensor and method of fabricating the same
CN115663006A (zh) 半导体图像传感器件及其制造方法
KR20210132574A (ko) 이미지 센서를 위한 후면 딥 트렌치 격리 구조물
JP2022169429A (ja) イメージセンサ及びその形成方法
US20230089511A1 (en) Deep trench isolation structure for image sensor
CN109841640B (zh) 具有焊盘结构的图像传感器
US20230261023A1 (en) Image sensor device
CN115831989A (zh) 具有深沟隔离结构的图像传感器像素
TW202229937A (zh) 半導體影像感測器
US11222917B2 (en) Backside illuminated image sensor and method of manufacturing same
US11810933B2 (en) Image sensor device and fabrication method thereof
US20230378217A1 (en) Photodiode structure for image sensor
US20230131599A1 (en) Image sensor pixel with deep trench isolation structure
US20230170369A1 (en) Image sensor and method of manufacturing the same
CN116469903A (zh) 背照式图像传感器及其制备方法
CN117276294A (zh) 背照式图像传感器及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination