CN115207048A - 一种显示面板和电子设备 - Google Patents

一种显示面板和电子设备 Download PDF

Info

Publication number
CN115207048A
CN115207048A CN202210603858.1A CN202210603858A CN115207048A CN 115207048 A CN115207048 A CN 115207048A CN 202210603858 A CN202210603858 A CN 202210603858A CN 115207048 A CN115207048 A CN 115207048A
Authority
CN
China
Prior art keywords
display
layer
driving circuit
pixel driving
display area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210603858.1A
Other languages
English (en)
Inventor
闫卓然
卢彦伟
周宏军
石佺
程羽雕
秦成杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chengdu BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202210603858.1A priority Critical patent/CN115207048A/zh
Publication of CN115207048A publication Critical patent/CN115207048A/zh
Priority to PCT/CN2023/095305 priority patent/WO2023226897A1/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本公开实施例提供了一种显示面板和电子设备，显示面板包括：衬底基板，衬底基板包括显示区域和非显示区域；非显示区域位于显示区域之外，非显示区域上设置有多个虚拟子像素；显示区域上设置有多个显示子像素、多条电源电压线和多条数据信号线，显示子像素包括：显示像素驱动电路、通过显示像素驱动电路驱动发光的发光单元；电源电压线和数据信号线与显示像素驱动电路相连；显示像素驱动电路至少包括第一晶体管组和与第一晶体管组相连的第二晶体管，第一晶体管组和第二晶体管均包括有源层；第一晶体管组至少包括两个串联的第一晶体管，两个第一晶体管的有源层通过沟道连接区相连；数据信号线与第二晶体管相连。

Description

一种显示面板和电子设备
技术领域
本公开涉及显示领域，特别涉及一种显示面板和电子设备。
背景技术
Panel(显示面板)走线设计要综合考虑loading(耦合电容)、功耗对产品显示效果的影响。然而，现有显示面板的走线存在较多交叠区域，使得整体耦合电容较大，产品功耗较高，性能较差。
发明内容
有鉴于此，本公开实施例提出了一种显示面板和电子设备，用以解决现有技术的如下问题：现有显示面板的走线存在较多交叠区域，使得整体耦合电容较大，产品功耗较高，性能较差。
一方面，本公开实施例提出了一种显示面板，包括：衬底基板，所述衬底基板包括显示区域和非显示区域；所述非显示区域位于所述显示区域之外，所述非显示区域上设置有多个虚拟子像素；所述显示区域上设置有多个显示子像素、多条电源电压线和多条数据信号线，所述显示子像素包括：显示像素驱动电路、通过所述显示像素驱动电路驱动发光的发光单元；所述电源电压线和所述数据信号线与所述显示像素驱动电路相连；所述显示像素驱动电路至少包括第一晶体管组和与所述第一晶体管组相连的第二晶体管，所述第一晶体管组和所述第二晶体管均包括有源层；所述第一晶体管组至少包括两个串联的第一晶体管，两个第一晶体管的有源层通过沟道连接区相连；所述数据信号线与所述第二晶体管相连。
在一些实施例中，还包括：像素驱动电路层，设置于所述衬底基板的一侧，至少包括依次设置的：第一半导体层、第一栅极层、第二栅极层、第一导电层；所述第一半导体层包括所述第一晶体管组和所述第二晶体管的有源层和所述沟道连接区。
在一些实施例中，所述像素驱动电路层还包括屏蔽件，所述屏蔽件与所述电源电压线相连，所述屏蔽件在所述衬底基板上的正投影与所述沟道连接区在所述衬底基板上的正投影至少部分交叠，所述屏蔽件与所述数据信号线和所述第二晶体管的有源层在衬底基板上的正投影不交叠。
在一些实施例中，所述第二栅极层包括所述屏蔽件，所述第一导电层包括与显示像素驱动电路相连的电源电压线和数据信号线。
在一些实施例中，还包括：所述虚拟子像素包括虚拟像素驱动电路和虚拟发光单元；所述虚拟像素驱动电路在行方向上的设置边界与所述显示子像素驱动电路在行方向上的边界相同，所述虚拟子像素驱动电路在列方向上的设置边界与所述显示像素驱动电路在列方向上的边界相同。
在一些实施例中，所述像素驱动电路层还包括位于所述第一导电层远离所述衬底基板一侧的阳极层和位于所述阳极层远离所述衬底基板一侧的阴极层，所述阳极层包括位于显示区域上发光单元的阳极和位于非显示区域上虚拟发光单元的阳极，所述虚拟发光单元的阳极为整层铺设。
在一些实施例中，所述非显示区域上的阳极层与低电源电压线连接，以将所述低电源电压信号通过所述阳极层传输至所述显示区域的阴极层，所述阴极层包括位于显示区域上发光单元的阴极。
在一些实施例中，所述虚拟像素驱动电路与所述非显示区域上的阳极层不连接。
在一些实施例中，所述第一晶体管组还包括：源极、漏极和双栅极；所述源极和所述漏极位于所述第一导电层，所述双栅极位于所述第一栅极层。
在一些实施例中，所述第一晶体管组的源极和漏极通过所述第一晶体管组的有源层连接，连接所述源极和漏极的所述有源层至少具有一个L型结构；所述双栅极具有一个T形结构，所述T型结构中的一个L形结构与所述有源层的L型结构互为反向叠加，以围成一个方形区域。
另一方面，本公开实施例提出了一种电子设备，至少包括本公开任意实施例提供的显示面板。
本公开实施例显示面板包括显示区域和位于显示区域之外的非显示区域，显示子像素的电源电压线和数据信号线与该显示子像素的显示像素驱动电路相连，此种对走线优化的方式存在较少的走线交叠，减少了整体的耦合电容，降低了产品功耗，提升了产品性能。
附图说明
为了更清楚地说明本公开实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为相关技术提供的7T1C的显示像素驱动电路的电路示意图；
图2为相关技术提供的显示子像素的部分显示像素驱动电路的布线图；
图3为本公开实施例提供的显示面板的部分显示像素驱动电路的布线图；
图4为本公开实施例提供的第一半导体层的布线图；
图5为本公开实施例提供的第一栅极层的布线图；
图6为本公开实施例提供的第二栅极层的布线图；
图7为本公开实施例提供的第一绝缘层上形成过孔的布局示意图；
图8为本公开实施例提供的第一导电层的布线图；
图9为本公开实施例提供的虚拟子像素填充范围示意图。
附图标记：
1-屏蔽件，2-电源电压线，3-数据信号线，4-第一晶体管组的栅极，5-第二晶体管的栅极。
具体实施方式
为了使得本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。
除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
为了保持本公开实施例的以下说明清楚且简明，本公开省略了已知功能和已知部件的详细说明。
对于现有显示面板，例如，在显示子像素采用7T1C的显示像素驱动电路时，其T2(第一晶体管组)双栅极的poly(第一半导体层)遮挡采用Gate2(第二栅极层)遮挡层连接VDD信号(电源电压信号)设计，通常是将Gate2连接到前一列的VDD信号，来遮挡当前显示子像素的T2双栅极间poly层，这样会使连接data信号(数据信号)的poly层、SD层与Gate2产生交叠，形成交叠电容，增加了data loading，而且这样的设计会使显示面板最左边缘的一列显示子像素的T2不能被遮挡。如图1所示为7T1C的显示像素驱动电路的电路示意图，图2为显示子像素的部分显示像素驱动电路(T2双栅极相关区域)的布线图。
基于上述考虑，本公开实施例针对显示面板进行了走线的优化设计，不仅能减小loading，对显示起到优化的作用，还能降低功耗，提升产品竞争力。
本公开实施例提供了一种显示面板，显示面板的部分(与图2对应区域)显示像素驱动电路的布线如图3所示，包括：
衬底基板，衬底基板包括显示区域和非显示区域；非显示区域位于显示区域之外，非显示区域上设置有多个虚拟子像素；显示区域上设置有多个显示子像素、多条电源电压线和多条数据信号线，显示子像素包括：显示像素驱动电路、通过显示像素驱动电路驱动发光的发光单元；电源电压线2(VDD信号线)和数据信号线3(Data信号线)与显示像素驱动电路相连；显示像素驱动电路至少包括第一晶体管组(图中标号4为第一晶体管组的栅极)和与第一晶体管组相连的第二晶体管(图中标号5为第二晶体管的栅极)，第一晶体管组和第二晶体管均包括有源层；第一晶体管组至少包括两个串联的第一晶体管，两个第一晶体管的有源层通过沟道连接区相连；数据信号线与第二晶体管相连。
本公开实施例显示面板包括显示区域和位于显示区域之外的非显示区域，显示子像素的电源电压线和数据信号线与该显示子像素的显示像素驱动电路相连，此种对走线优化的方式存在较少的走线交叠，减少了整体的耦合电容，降低了产品功耗，提升了产品性能。
图3仅为基于图2的一种示例，本领域技术人员根据实际的显示像素驱动电路的不同，可以根据上述思路进行适应性调整，均在本公开实施例保护范围内。
无论是显示区域还是非显示区域，其都包括像素驱动电路，因此，本公开实施例的显示面板还包括像素驱动电路层，设置于衬底基板的一侧，至少包括依次设置的：第一半导体层、第一栅极层、第二栅极层、第一导电层；第一半导体层包括第一晶体管组和第二晶体管的有源层和沟道连接区。在第一导电层之下，还设置有第一绝缘层，该第一绝缘层上形成有过孔，通过过孔将第一导电层与第一半导体层连接、将第一导电层与第一栅极层连接、将第一导电层与第二栅极层连接。
针对图3而言，图4为其第一半导体层(Poly)的布线图，图5为其第一栅极层(Gate1)的布线图，图6为其第二栅极层(Gate2)的布线图，图7为其第一绝缘层上过孔(ILD)的排布图，图8为其第一导电层(SD)的布线图。像素驱动电路层通过图4至图8的层层堆叠，最终形成了图3的部分显示像素驱动电路布线图。
上述像素驱动电路层还包括屏蔽件1，屏蔽件与电源电压线2相连，屏蔽件在衬底基板上的正投影与沟道连接区在衬底基板上的正投影至少部分交叠，屏蔽件与数据信号线和第二晶体管的有源层在衬底基板上的正投影不交叠。其中，第二栅极层包括屏蔽件，第一导电层包括与显示像素驱动电路相连的电源电压线和数据信号线。
对于上述第一晶体管组，其包括源极、漏极和双栅极(图3中的标号4)，其中第一晶体管组包括两个串联的第一晶体管，两个第一晶体管的有源层通过沟道连接区相连，第一个第一晶体管的有源层包括源极和沟道部分，第二个第一晶体管的有源层包括沟道部分和漏极，两个第一晶体管的沟道部分通过沟道连接区相连，两个第一晶体管的沟道部分在衬底基板上的正投影与双栅极在衬底基板上的正投影交叠。其中源极、漏极、沟道部分和沟道连接区位于第一导电层，双栅极位于第一栅极层；第一晶体管组的源极和漏极通过第一晶体管组的有源层连接，连接源极和漏极的有源层至少具有一个L型结构，双栅极具有一个T形结构，T型结构中的一个L形结构与有源层的L型结构互为反向叠加，以围成一个方形区域，由图可3以看出，图中方形区域中除双栅极之外的第一导电层即为沟道连接区。
对于上述第二晶体管，从图3可以看出，第二晶体管的栅极(图3中的标号5)与第一晶体管组的双栅极的布线连接，均位于第一栅极层，第二晶体管的有源层的两端分别与电源电压线2(VDD信号线)和数据信号线3(Data信号线)连接，第二晶体管的沟道部分在衬底基板上的正投影与栅极在衬底基板上的正投影交叠，以形成一个十字形区域。
本公开实施例通过对走线的优化设计，利用本列像素的VDD信号线连接Gate2遮挡件对T2(第一晶体管组)双栅极间的poly进行遮挡，不仅避开了与Data等信号线的交叠，减小了Data loading，而且使得显示面板最左边缘的一列显示子像素的T2也可以得到遮挡，提升了显示效果。
本公开实施例不仅针对显示区域进行了走线优化，还针对显示区域外的非显示区域进行了优化，针对例如四角方形外框、圆弧显示的产品提出了四角Dummy pixel(虚拟子像素)填充补偿Data电容、减四角阳极覆盖减loading等设计。
对于非显示区域，虚拟子像素包括虚拟像素驱动电路和虚拟发光单元；虚拟像素驱动电路在行方向上的设置边界与显示子像素驱动电路在行方向上的边界相同，虚拟子像素驱动电路在列方向上的设置边界与显示像素驱动电路在列方向上的边界相同。
例如图9所示，为设置显示面板显示区域外一个角的虚拟子像素填充范围示意图，其虚拟像素驱动电路填充边界分别以显示子像素所在的边界行和边界列为界线，在圆弧显示之外的位置放置虚拟子像素来代替Data的电容补偿，不仅可以使得补偿更加准确，而且也使补偿区域的走线环境与显示区域保持一致，GOA至显示区域的连线也更加均一，减小了走线的寄生电容，提升了显示效果。
在布线时，像素驱动电路和阳极层可以通过平坦层过孔连接，即在第一导电层上制备平坦层过孔，再制备阳极层，进而像素驱动电路通过平坦层过孔连接到阳极层。
显示面板阴极层整面铺设时，其耦合电容也较大，因此，本公开实施例对虚拟子像素的虚拟发光单元进行了重新设计，像素驱动电路层还包括位于第一导电层远离衬底基板一侧的阳极层和位于阳极层远离衬底基板一侧的阴极层，阳极层包括位于显示区域上发光单元的阳极和位于非显示区域上虚拟发光单元的阳极，虚拟发光单元的阳极为整层铺设；非显示区域上的阳极层与低电源电压线(VSS信号线，阴极信号)连接，以将低电源电压信号通过阳极层传输至显示区域的阴极层，阴极层包括位于显示区域上发光单元的阴极；虚拟像素驱动电路与非显示区域上的阳极层不连接。
本公开实施例即将原有整面铺设的阴极层仅进行了显示区域的铺设，通过非显示区域的阳极层(图9所示的三角区域)引入VSS信号，阳极面积的增加使得VSS面积增大，降低了panel功耗；在阴极搭接一定的情况下，阴极面积可以减小，也减小了阴极的loading。
综上，本公开实施例对四角方形外框、圆弧形显示的产品，提出了优化走线减dataloading、四角Dummy pixel填充补偿data电容、四角阳极覆盖减loading的设计方案，达到优化显示，减loading、降功耗的目的。
本公开实施例还提供了一种电子设备，其至少包括本公开上述实施例提供的显示面板，显示面板的布线设计此处不再赘述。
此外，尽管已经在本文中描述了示例性实施例，其范围包括任何和所有基于本公开的具有等同元件、修改、省略、组合(例如，各种实施例交叉的方案)、改编或改变的实施例。权利要求书中的元件将被基于权利要求中采用的语言宽泛地解释，并不限于在本说明书中或本申请的实施期间所描述的示例，其示例将被解释为非排他性的。因此，本说明书和示例旨在仅被认为是示例，真正的范围和精神由以下权利要求以及其等同物的全部范围所指示。
以上描述旨在是说明性的而不是限制性的。例如，上述示例(或其一个或更多方案)可以彼此组合使用。例如本领域普通技术人员在阅读上述描述时可以使用其它实施例。另外，在上述具体实施方式中，各种特征可以被分组在一起以简单化本公开。这不应解释为一种不要求保护的公开的特征对于任一权利要求是必要的意图。相反，本公开的主题可以少于特定的公开的实施例的全部特征。从而，以下权利要求书作为示例或实施例在此并入具体实施方式中，其中每个权利要求独立地作为单独的实施例，并且考虑这些实施例可以以各种组合或排列彼此组合。本公开的范围应参照所附权利要求以及这些权利要求赋权的等同形式的全部范围来确定。
以上对本公开多个实施例进行了详细说明，但本公开不限于这些具体的实施例，本领域技术人员在本公开构思的基础上，能够做出多种变型和修改实施例，这些变型和修改都应落入本公开所要求保护的范围之内。

Claims (11)

1.一种显示面板，其特征在于，包括：
衬底基板，所述衬底基板包括显示区域和非显示区域；
所述非显示区域位于所述显示区域之外，所述非显示区域上设置有多个虚拟子像素；
所述显示区域上设置有多个显示子像素、多条电源电压线和多条数据信号线，所述显示子像素包括：显示像素驱动电路、通过所述显示像素驱动电路驱动发光的发光单元；所述电源电压线和所述数据信号线与所述显示像素驱动电路相连；
所述显示像素驱动电路至少包括第一晶体管组和与所述第一晶体管组相连的第二晶体管，所述第一晶体管组和所述第二晶体管均包括有源层；所述第一晶体管组至少包括两个串联的第一晶体管，两个第一晶体管的有源层通过沟道连接区相连；所述数据信号线与所述第二晶体管相连。
2.如权利要求1所述的显示面板，其特征在于，还包括：
像素驱动电路层，设置于所述衬底基板的一侧，至少包括依次设置的：第一半导体层、第一栅极层、第二栅极层、第一导电层；所述第一半导体层包括所述第一晶体管组和所述第二晶体管的有源层和所述沟道连接区。
3.如权利要求2所述的显示面板，其特征在于，
所述像素驱动电路层还包括屏蔽件，所述屏蔽件与所述电源电压线相连，所述屏蔽件在所述衬底基板上的正投影与所述沟道连接区在所述衬底基板上的正投影至少部分交叠，所述屏蔽件与所述数据信号线和所述第二晶体管的有源层在衬底基板上的正投影不交叠。
4.如权利要求2所述的显示面板，其特征在于，
所述第二栅极层包括所述屏蔽件，所述第一导电层包括与显示像素驱动电路相连的电源电压线和数据信号线。
5.如权利要求2所述的显示面板，其特征在于，还包括：
所述虚拟子像素包括虚拟像素驱动电路和虚拟发光单元；所述虚拟像素驱动电路在行方向上的设置边界与所述显示子像素驱动电路在行方向上的边界相同，所述虚拟子像素驱动电路在列方向上的设置边界与所述显示像素驱动电路在列方向上的边界相同。
6.如权利要求5所述的显示面板，其特征在于，
所述像素驱动电路层还包括位于所述第一导电层远离所述衬底基板一侧的阳极层和位于所述阳极层远离所述衬底基板一侧的阴极层，所述阳极层包括位于显示区域上发光单元的阳极和位于非显示区域上虚拟发光单元的阳极，所述虚拟发光单元的阳极为整层铺设。
7.如权利要求6所述的显示面板，其特征在于，
所述非显示区域上的阳极层与低电源电压线连接，以将所述低电源电压信号通过所述阳极层传输至所述显示区域的阴极层，所述阴极层包括位于显示区域上发光单元的阴极。
8.如权利要求7所述的显示面板，其特征在于，
所述虚拟像素驱动电路与所述非显示区域上的阳极层不连接。
9.如权利要求1至8中任一项所述的显示面板，其特征在于，
所述第一晶体管组还包括：源极、漏极和双栅极；
所述源极和所述漏极位于所述第一导电层，所述双栅极位于所述第一栅极层。
10.如权利要求9所述的显示面板，其特征在于，
所述第一晶体管组的源极和漏极通过所述第一晶体管组的有源层连接，连接所述源极和漏极的所述有源层至少具有一个L型结构；
所述双栅极具有一个T形结构，所述T型结构中的一个L形结构与所述有源层的L型结构互为反向叠加，以围成一个方形区域。
11.一种电子设备，其特征在于，至少包括：权利要求1至10中任一项所述的显示面板。
CN202210603858.1A 2022-05-27 2022-05-27 一种显示面板和电子设备 Pending CN115207048A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202210603858.1A CN115207048A (zh) 2022-05-27 2022-05-27 一种显示面板和电子设备
PCT/CN2023/095305 WO2023226897A1 (zh) 2022-05-27 2023-05-19 显示面板和电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210603858.1A CN115207048A (zh) 2022-05-27 2022-05-27 一种显示面板和电子设备

Publications (1)

Publication Number Publication Date
CN115207048A true CN115207048A (zh) 2022-10-18

Family

ID=83576761

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210603858.1A Pending CN115207048A (zh) 2022-05-27 2022-05-27 一种显示面板和电子设备

Country Status (2)

Country Link
CN (1) CN115207048A (zh)
WO (1) WO2023226897A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023226897A1 (zh) * 2022-05-27 2023-11-30 京东方科技集团股份有限公司 显示面板和电子设备

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102367274B1 (ko) * 2014-06-25 2022-02-25 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시패널과 그 제조방법
KR20200064230A (ko) * 2018-11-28 2020-06-08 삼성디스플레이 주식회사 유기 발광 표시 장치
EP4012774A4 (en) * 2020-05-15 2022-10-12 BOE Technology Group Co., Ltd. DISPLAY PANEL AND ELECTRONIC DEVICE
CN114255704B (zh) * 2020-09-21 2023-09-05 京东方科技集团股份有限公司 显示基板及显示装置
CN114255703B (zh) * 2020-09-21 2023-06-16 京东方科技集团股份有限公司 显示基板及显示装置
CN115207048A (zh) * 2022-05-27 2022-10-18 京东方科技集团股份有限公司 一种显示面板和电子设备

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023226897A1 (zh) * 2022-05-27 2023-11-30 京东方科技集团股份有限公司 显示面板和电子设备

Also Published As

Publication number Publication date
WO2023226897A1 (zh) 2023-11-30

Similar Documents

Publication Publication Date Title
US11107871B2 (en) AMOLED display panel and corresponding display device
EP3316303A1 (en) Pixel driver circuitry for a display device
US11488539B2 (en) Display device and display panel
US11455959B2 (en) Display device
EP4064357A1 (en) Display panel and manufacturing method therefor, and display device
US11783772B2 (en) Array substrate, display panel, and display device
CN115152030B (zh) 显示面板及显示装置
CN115207048A (zh) 一种显示面板和电子设备
US20230165080A1 (en) Display substrate and display device
CN113724651A (zh) 一种阵列基板及显示面板
US20220199733A1 (en) Display substrate and display device
US20240114731A1 (en) Display panel and display device
US20240049507A1 (en) Display panel and electronic device
US20230354642A1 (en) Display panel and display device
CN114361186A (zh) 显示基板和显示装置
US20240006574A1 (en) Display panel and display device
US20230335564A1 (en) Array substrate, display panel and display device
US20230284488A1 (en) Display panel
US20240161692A1 (en) Display panel
US20230337493A1 (en) Display panel and display device
CN114616616B (zh) 一种显示基板及其制作方法、显示装置
WO2024044879A1 (zh) 显示基板和触控显示装置
EP4203039A1 (en) Display panel and display device
US20230351959A1 (en) Display panel and display device
US20210050407A1 (en) Display panel

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination