CN115207017A - 显示设备及制造显示设备的方法 - Google Patents

显示设备及制造显示设备的方法 Download PDF

Info

Publication number
CN115207017A
CN115207017A CN202210286614.5A CN202210286614A CN115207017A CN 115207017 A CN115207017 A CN 115207017A CN 202210286614 A CN202210286614 A CN 202210286614A CN 115207017 A CN115207017 A CN 115207017A
Authority
CN
China
Prior art keywords
electrode
insulating layer
light emitting
sub
disposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210286614.5A
Other languages
English (en)
Inventor
晋台夏
金秀可
池善范
金东焕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN115207017A publication Critical patent/CN115207017A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本申请设计显示设备和制造显示设备的方法。显示设备包括：第一电极，在衬底上在第一方向上延伸；第二电极，在衬底上平行于第一电极设置；第三电极，在衬底上通过电极分离部分与第一电极分离；第一绝缘层，在第一电极至第三电极上，并且被图案化以对应于电极分离部分；第一发光元件，在第一绝缘层上在第一电极和第二电极之间；第二绝缘层，在第一发光元件的一部分上和第一绝缘层的一部分上并且被图案化以对应于电极分离部分；电极绝缘部分，与第一电极和第三电极的彼此面对的且被电极分离部分分离的端重叠；以及第三绝缘层，与第二绝缘层和电极绝缘部分重叠。

Description

显示设备及制造显示设备的方法
技术领域
本公开涉及显示设备及制造其的方法。
背景技术
随着信息导向的社会的发展，对显示设备的各种需求总是在增加。例如，显示设备正在被诸如智能电话、数码相机、膝上型计算机、导航设备和智能电视的各种电子设备使用。显示设备可以是平板显示设备，诸如液晶显示设备、场发射显示设备或有机发光显示设备。在这种平板显示设备之中，发光显示设备可以包括可以自己发射光的发光元件，使得显示面板的像素中的每一个可以自己发射光。因此，发光显示设备可以在没有向显示面板提供光的背光单元的情况下显示图像。发光元件可以是使用有机材料作为荧光材料的有机发光二极管或使用无机材料作为荧光材料的无机发光二极管。
发明内容
本公开的方面提供了能够通过防止寄生电流在电极之间流动来提高发射效率的显示设备及制造其的方法。
应注意，本公开的方面不限于以上内容，并且本公开的其它方面通过以下描述对本领域技术人员将是显而易见的。
根据本公开的实施方式，显示设备可以包括：第一电极，在衬底上在第一方向上延伸；第二电极，在衬底上平行于第一电极设置；第三电极，通过衬底上的电极分离部分与第一电极分离；第一绝缘层，在第一电极、第二电极和第三电极上，第一绝缘层被图案化以对应于电极分离部分；第一发光元件，在第一绝缘层上在第一电极和第二电极之间；第二绝缘层，在第一发光元件的一部分上和第一绝缘层的一部分上，第二绝缘层被图案化以对应于电极分离部分；电极绝缘部分，与第一电极和第三电极的面对彼此的且通过电极分离部分分离的端重叠；以及第三绝缘层，与第二绝缘层和电极绝缘部分相交叠。
电极绝缘部分可以与第一绝缘层的图案化以对应于电极分离部分的端重叠。
电极绝缘部分可以与第二绝缘层的图案化以对应于电极分离部分的端重叠。
电极绝缘部分可以与第一发光元件间隔开。
显示设备还可以包括在衬底上的薄膜晶体管、以及在薄膜晶体管之上提供平坦表面并支撑第一电极、第二电极和第三电极的过孔层。电极绝缘部分可以直接与过孔层的在电极分离部分处暴露的上表面重叠。
显示设备还可以包括第一堤，第一堤从过孔层的上表面突出以支撑第一电极、第二电极和第三电极。电极绝缘部分可以与第一堤间隔开。
显示设备还可以包括第二堤，第二堤设置在第一绝缘层上并且与第一发光元件和第一堤间隔开并且围绕第一发光元件和第一堤。电极绝缘部分可以与第二堤间隔开。
显示设备还可包括将第一发光元件的第一端与第一电极电连接的第一接触电极、以及将第一发光元件的第二端与第二电极电连接的第二接触电极。第一接触电极和第二接触电极可以通过电极绝缘部分与第一电极、第二电极和第三电极绝缘。
第三绝缘层可以与电极绝缘部分的在第一电极上的一端重叠，并且第三绝缘层可以与电极绝缘部分的在第二电极上的另一端重叠。
显示设备还可以包括第四电极，第四电极通过衬底上的电极分离部分与第二电极分离。电极绝缘部分可以与第二电极和第四电极中的每一个的在电极分离部分处彼此面对的一端重叠。
显示设备还可以包括：第二发光元件，在第一绝缘层上在第三电极和第四电极之间；以及第三接触电极，与第二接触电极的一部分平行设置。第二接触电极可以从第二电极上方延伸到第三电极上方，以将第二发光元件的第一端与第三电极电连接。第三接触电极可以将第二发光元件的第二端与第四电极电连接。
电极绝缘部分可以与第二发光元件间隔开。
根据本公开的实施方式，制造显示设备的方法可以包括：在衬底上形成在第一方向上延伸的第一对准电极；在衬底上形成平行于第一对准电极的第二对准电极；在第一对准电极和第二对准电极上形成第一绝缘层；在第一对准电极和第二对准电极之间对准发光元件；在发光元件的一部分上和第一绝缘层的一部分上形成第二绝缘层；图案化第一绝缘层和第二绝缘层；通过沿着电极分离部分切割第一对准电极来制备第一电极和第二电极；以及通过沿着电极分离部分切割第二对准电极来制备第三电极和第四电极；形成电极绝缘部分，电极绝缘部分与第一电极和第二电极的面对彼此且被电极分离部分离的端重叠，并且电极绝缘部分与第三电极和第四电极的面对彼此且被电极分离部分分离的端重叠；以及在第二绝缘层和电极绝缘部分上形成第三绝缘层。
形成电极绝缘部分可以包括覆盖第一绝缘层的图案化以对应于电极分离部分的端。
形成电极绝缘部分可以包括覆盖第二绝缘层的图案化以对应于电极分离部分的端。
制备第一电极、第二电极、第三电极和第四电极可以包括使用与用于图案化第一绝缘层和第二绝缘层的掩膜不同的掩膜。
制备第一电极、第二电极、第三电极和第四电极可以包括使用用于图案化第一绝缘层和第二绝缘层的掩膜。
形成电极绝缘部分可以包括在与发光元件间隔开的区域中形成电极绝缘部分。
制造显示设备的方法还可以包括：在衬底上形成薄膜晶体管；以及形成过孔层，该过孔层在薄膜晶体管之上提供平坦表面并支撑第一对准电极和第二对准电极。形成电极绝缘部分可以包括形成电极绝缘部分以直接与过孔层的在电极分离部分处暴露的上表面重叠。
制造显示设备的方法还可以包括形成第一堤，第一堤从过孔层的上表面突出以支撑第一对准电极和第二对准电极。形成电极绝缘部分可以包括在与第一堤间隔开的区域中形成电极绝缘部分。
根据本公开的实施方式，显示设备可以包括覆盖电极分离部分和切割区域的电极绝缘部分，从而防止电极之间的寄生电流。以这种方式，可以增加像素的每单位面积的发射光的量，并且可以提高发射效率。
应当注意，本公开的效果不限于上述的那些效果，并且本公开的其它效果从以下描述将对本领域技术人是显而易见的。
附图说明
通过参考附图详细描述其实施方式，本公开的以上和其它方面和特征将变得更加显而易见，其中：
图1是示出根据本公开的实施方式的显示设备的示意性平面图。
图2是示出根据实施方式的显示设备中的像素和线的示意图。
图3是示出根据本公开的实施方式的显示设备的像素的示意性电路图。
图4是示出根据实施方式的显示设备中的像素的示意性平面图。
图5是示出根据实施方式的显示设备中的第一子像素的示意性平面图。
图6是沿着图5的线I-I'截取的示意性剖视图。
图7是沿着图5的线II-II'截取的示意性剖视图。
图8是沿着图5的线III-III'截取的示意性剖视图。
图9至图14是示出根据本公开的实施方式的制造显示设备的处理步骤的示意性平面图。
具体实施方式
在下面的描述中，出于解释的目的，阐述了许多具体细节，以提供对本公开的各种实施方式或实现方式的透彻理解。如本文中所使用的，”实施方式“和”实现方式“是可互换词语，”实施方式“和”实现方式“是采用本公开的方面中的一个或多个方面的设备或方法的非限制性示例。然而，显而易见的是，各种实施方式可以在没有这些具体细节或者具有一个或多个等效布置的情况下实践。在其他实例中，可以以框图形式示出公知的结构和设备，以避免不必要地混淆各种实施方式。此外，各种实施方式可以是不同的，但是不必是排它的。例如，在不背离本公开的精神和范围的情况下，实施方式的特定形状、配置和特性可以在其它实施方式中使用或实施。
除非另有说明，否则示出的实施方式应被理解为提供一些方式的不同细节的特征，其中可以在实践中以所述一些方式来实施本公开。因此，除非另有说明，否则在不背离本公开的精神和范围的情况下，各种实施方式的特征、部件、模块、层、膜、面板、区域和/或方面等(下文中，单独称为或统称为“元件”)可以另行组合、分离、互换和/或重新布置。
在附图中使用交叉影线和/或阴影通常是为了使相邻元件之间的边界清楚。因此，除非有说明，否则交叉影线或阴影的存在或不存在都不传达或指示对特定材料、材料性质、尺寸、比例、图示元件之间的共性和/或元件的任何其他特性、属性、性质等的任何偏好或要求。
此外，在附图中，出于清楚和/或描述的目的，元件的尺寸和相对尺寸可被夸大。当可以不同地实施实施方式时，具体处理顺序可以与所描述的顺序不同地执行。例如，两个连续地描述的过程可以基本上同时地执行，或者以与所描述的顺序相反的顺序执行。此外，相同的附图标记表示相同的元件。
当诸如层的元件被称为位于另一元件或层“上”、“连接至”或“联接至”另一元件或层时，其可以直接位于另一元件或层上、直接连接至或联接至另一元件或层，或者可以存在介于中间的元件或层。然而，当元件或层被称为“直接位于”另一元件或层“上”、“直接连接至”或“直接联接至”另一元件或层时，不存在介于中间的元件或层。术语“连接”可以表示在存在或者不存在介于中间的元件的情况下的物理连接、电连接和/或流体连接。当元件被称为相对于另一个元件“接触(in contact)“或”接触(contacted)“等时，元件可以与另一个元件”电接触“、”物理接触“和/或”流体接触“。
此外，X轴、Y轴和Z轴可以不限于直角坐标系的三个轴(例如，X轴、Y轴和Z轴)，且其可以以更宽泛的含义进行解释。例如，X轴、Y轴和Z轴可以彼此垂直，或者可以表示可以彼此不垂直的不同方向。
出于本公开的目的，“X、Y和Z中的至少一个”和“选自X、Y和Z的集合中的至少一个”可以解释为仅X、仅Y、仅Z或者X、Y和Z中的两个或更多个的任何组合，诸如以XYZ、XYY、YZ和ZZ为例。如本文中所使用的，术语“和/或”包括相关所列项目中的一个或多个的任何和所有组合。例如，“A和/或B“可以理解为意指“A、B或A和B“。术语”和“和”或“可以以结合或分离的意义使用，并且可以理解为等同于”和/或“。
虽然术语“第一”、“第二”等可以在本文中用于描述各种类型的元件，但是这些元件不应受这些术语的限制。这些术语用于将一个元件与另一元件区分开。因此，在不背离本公开的教导的情况下，下面讨论的第一元件可以称为第二元件。
诸如“下面(beneath)”、“下方(below)”、“之下(under)”、“下(lower)”、“上方(above)”、“上(upper)”、“之上(over)”、“较高(higher)”、“侧(side)”(例如，如“侧壁(sidewall)”中那样)等的空间相对术语可以在本文中用于描述性目的，并且从而用于描述如附图中所示的一个元件与另一(些)元件的关系。除了附图中描绘的取向之外，空间相对术语旨在涵盖装置在使用、操作和/或制造中的不同取向。例如，如果将附图中的装置翻转，则描述为在其他元件或特征“下方”或“下面”的元件将取向为在其他元件或特征“上方”。因此，术语“下方”可以涵盖上方和下方两种取向。此外，装置可以以其他方式取向(例如，旋转90度或处于其他取向)，并且因而应该相应地解释本文中所使用的空间相对描述词。
本文中使用的术语是出于描述特定实施方式的目的，而非旨在进行限制。除非上下文另有明确指示，否则如本文中所使用的，单数形式“一”、“一个”和“该”旨在也包括复数形式(并且相反地，复数形式旨在也包括单数形式)。此外，当在本说明书中使用时，术语“包含”、“包含有”、“包括”和/或“包括有”表示所陈述的特征、整体、步骤、操作、元件、部件和/或其集合的存在，但不排除一个或多个其他特征、整体、步骤、操作、元件、部件和/或其集合的存在或添加。还应注意的是，如本文中所使用的，术语“基本上”、“约”和其他类似术语包括所述值以及如由本领域普通技术人员在考虑到所讨论的测量和与特定量的测量相关的误差(即，测量系统的限制)时所确定的特定值的可接受偏差范围内的平均值。例如，“约”可表示在一个或多个标准偏差内，或在所述值的±30％、±20％、±10％、±5％内。
术语“重叠(overlap)”或“重叠(overlapped)”意味着第一对象可以在第二对象的上方或下方，或者在第二对象的一侧，并且反之亦然。另外，术语“重叠(overlap)”可以包括层、堆叠、面对(face)或面对(facing)、在……之上延伸、覆盖或部分覆盖或如本领域普通技术人员将领会和理解的任何其它合适的术语。术语“面对(face)”和“面对(facing)”意味着第一元件可以直接或间接地与第二元件相对。在其中第三元件插入第一元件和第二元件之间的情况下，尽管仍然彼此面对，但是第一元件和第二元件可以被理解为彼此间接相对。当元件被描述为“不重叠(not overlapping)”或“不重叠(to not overlap)”另一元件时，这可以包括元件彼此间隔开、彼此偏移，或彼此并排设置、或如本领域普通技术人员将领会和理解的任何其它合适的术语。
本文中参考作为理想化实施方式和/或中间结构的示意图的剖视图和/或分解图描述各种实施方式。同样地，应预期例如由于制造技术和/或公差而导致的、图中的形状的变型。因此，本文中所公开的实施方式不应该必然地解释为受限于具体示出的区域形状，而是应包括例如由制造而导致的形状的偏差。以这种方式，附图中所示的区域在本质上可以是示意性的，并且这些区域的形状可以不反映设备的区域的实际形状，并且不一定旨在进行限制。
如本领域中惯用的那样，针对功能性块、单元、部分和/或模块，可以在附图中描述和示出一些实施方式。本领域技术人员将理解，这些块、单元、部分和/或模块可以通过可利用基于半导体的制造技术或其他制造技术形成的、诸如逻辑电路、离散部件、微处理器、硬布线电路、存储器元件、布线连接器等的电子电路(或光学电路)物理上地实现。在块、单元、部分和/或模块通过微处理器或其他相似硬件实现的情况下，可利用软件(例如，微代码)对它们进行编程并控制它们以执行本文所讨论的各种功能，并且可选择性地通过固件和/或软件来驱动它们。还可设想到，每个块、单元、部分和/或模块可通过专用硬件来实现，或者可实现为用于执行一些功能的专用硬件与用于执行其他功能的处理器(例如，一个或多个编程式微处理器和关联的电路)的组合。另外，在没有脱离本公开的范围的情况下，一些实施方式中的每个块、单元、部分和/或模块可在物理上分离成两个或更多个交互且离散的块、单元、部分和/或模块。此外，在没有脱离本公开的范围的情况下，一些实施方式中的块、单元、部分和/或模块可在物理上组合成更复杂的块、单元、部分和/或模块。
除非本文中另有限定或暗示，否则本文使用的所有术语(包括技术术语和科学术语)具有与本公开所属领域的普通技术人员通常理解的相同的含义。还应当理解，术语，诸如在常用词典中限定的那些术语，应当被解释为具有与它们在相关技术和本公开的上下文中的含义一致的含义，并且不应当被解释为理想的或过于正式的含义，除非在这里清楚地如此限定。
图1是示出根据本公开的实施方式的显示设备的示意性平面图。
如本文中所用，术语“上方”、“顶部”和“上表面”可以指显示设备的上侧，即，在Z轴方向上的由箭头指示的一侧，而术语“下方”、“底部”和“下表面”可以指显示设备的下侧，即，在Z轴方向上的相对侧。如本文中所用，术语“左侧”、“右侧”、“上侧”和“下侧”可以指示当从顶部观察显示设备时的相对位置。例如，“左侧”可以指X轴方向的箭头的相对侧，“右侧”可以指由X轴方向的箭头所示的一侧，“上侧”可以指由Y轴方向的箭头所示的一侧，并且“下侧”可以指Y轴方向的箭头的相对侧。
参照图1，显示设备可以用于显示视频或静止图像。显示设备可以用作便携式电子设备(诸如移动电话、智能电话、平板PC、智能手表、手表电话、移动通信终端、电子笔记本、电子书、便携式多媒体播放器(PMP)、导航设备和超移动PC(UMPC))的显示屏幕、以及各种产品(诸如电视机、笔记本电脑、监视器、广告牌和物联网设备)的显示屏幕。
显示设备可以包括显示面板100和显示驱动器200。
当从顶部观察时，显示面板100可以具有矩形形状。例如，当从顶部观察时，显示面板100可以具有矩形形状，矩形形状在第一方向(X轴方向)上具有较长的边并且在第二方向(Y轴方向)上具有较短的边。在第一方向(X轴方向)上的较短的边与在第二方向(Y轴方向)上的较长的边相遇的角可以是直角或者可以是具有曲率的圆角。当从顶部观察时的显示面板100的形状不限于矩形形状，而是可以形成为不同的多边形形状、圆形形状或椭圆形形状。例如，显示面板100可以形成为平坦的，但是本公开不限于此。对于另一个示例，显示面板100可以形成为以曲率弯曲。
显示面板100可以包括显示区域DA和非显示区域NDA。
显示区域DA可以显示图像，并且可以被限定为显示面板100的中心区域。显示区域DA可以包括像素SP，每个像素SP可以是数据线DL和栅极线GL的交叉点。栅极线GL可以包括垂直栅极线VGL和水平栅极线HGL。例如，垂直栅极线VGL可以连接到数据驱动器220并且可以在第二方向(Y轴方向)上延伸。水平栅极线HGL的每一个可以连接到垂直栅极线VGL并且可以在第一方向(X轴方向)上延伸。像素SP中的每一个可以包括第一子像素SP1、第二子像素SP2和第三子像素SP3。第一子像素SP1、第二子像素SP2和第三子像素SP3中的每一个可以连接到至少一个水平栅极线HGL和至少一个数据线DL。第一子像素SP1、第二子像素SP2和第三子像素SP3中的每一个可以被限定为发射光的最小单位面积。
数据线DL可以在第二方向(Y轴方向)上延伸，并且可以在第一方向(X轴方向)上彼此间隔开。数据线DL可以包括第一数据线DL1、第二数据线DL2和第三数据线DL3。第一数据线DL1、第二数据线DL2和第三数据线DL3可以分别向第一子像素SP1、第二子像素SP2和第三子像素SP3提供数据电压。
垂直栅极线VGL可以在第二方向(Y轴方向)上延伸，并且可以在第一方向(X轴方向)上彼此间隔开。垂直栅极线VGL可以与数据线DL平行布置。水平栅极线HGL可以在第一方向(X轴方向)上延伸，并且可以在第二方向(Y轴方向)上彼此间隔开。水平栅极线HGL可以与垂直栅极线VGL相交。
数据线DL、垂直栅极线VGL、水平栅极线HGL和像素SP之间的连接关系不限于图1中所示的连接关系。数据线DL、垂直栅极线VGL、水平栅极线HGL和像素SP之间的连接关系可以根据像素SP的数量和布置而变化。
非显示区域NDA可以被限定为显示面板100的除了显示区域DA之外的剩余区域。例如，非显示区域NDA可以包括将数据线DL或垂直栅极线VGL与数据驱动器220连接的扇出线、以及连接到柔性膜210的焊盘区域(未示出)。
显示驱动器200可以连接到设置在显示面板100的非显示区域NDA中的焊盘区域，以驱动像素SP基于从显示驱动系统提供的图像数据来显示图像。显示驱动器200可以包括柔性膜210、数据驱动器220、电路板230、时序控制器240和电源250。
设置在柔性膜210的一侧上的输入端子可以经由膜附接工艺附接到电路板230，并且设置在柔性膜210的另一侧上的输出端子可以经由膜附接工艺附接到焊盘区域。例如，柔性膜210可以是可弯曲的柔性膜，诸如带载体封装和膜上芯片。柔性膜210可以被弯曲，使得其可以被设置在显示面板100之下，以减小显示设备的边框区域。
数据驱动器220可以安装在柔性膜210上。例如，数据驱动器220可以被实现为集成电路(IC)。数据驱动器220可以从时序控制器240接收数字视频数据和数据控制信号，并且可以响应于数据控制信号将数字视频数据转换为模拟数据电压以通过扇出线将其发送到数据线DL。数据驱动器220可以响应于从时序控制器240提供的栅极控制信号而产生栅极信号，并按顺序向垂直栅极线VGL顺序提供栅极信号。
电路板230可以支撑时序控制器240和电源250，并且可以在显示驱动器200的元件之间传输信号和电压。例如，电路板230可以向数据驱动器220提供从时序控制器240提供的信号和从电源250提供的驱动电源，以驱动像素SP显示图像。为此，可以在电路板230上设置信号传输线和电源线。
时序控制器240可以安装在电路板230上，并且可以通过设置在电路板230上的用户连接器接收从显示驱动系统提供的图像数据和时序同步信号。时序控制器240可以通过响应于时序同步信号为像素布置结构适当地协调图像数据来生成数字视频数据，并且可以将生成的数字视频数据提供给数据驱动器220。时序控制器240可以基于时序同步信号生成数据控制信号和栅极控制信号。时序控制器240可以基于数据控制信号来控制数据驱动器220的数据电压的供应时序，并且可以基于栅极控制信号来控制数据驱动器220的栅极信号的供应时序。
电源250可以设置在电路板230上，以向数据驱动器220和显示面板100施加供应电压。例如，电源250可以产生第一驱动电压并将其提供给驱动电压线，可以产生第二驱动电压并将其提供给低电平电压线，并且可以产生初始化电压并将其提供给初始化电压线。第一驱动电压可以是驱动像素SP的高电平电压，第二驱动电压可以是共同提供给像素SP的低电平电压，并且初始化电压可以初始化像素SP的某些节点。
图2是示出根据实施方式的显示设备中的像素和线的示意图。
参照图2，像素SP可以包括第一子像素SP1、第二子像素SP2和第三子像素SP3。第一子像素SP1的像素电路、第二子像素SP2的像素电路和第三子像素SP3的像素电路可以布置在与第二方向(Y轴方向)相对的方向上。应当理解，像素电路的顺序不限于此。
第一电压线VDL可以在第二方向(Y轴方向)上延伸。第一电压线VDL可以设置在第一子像素SP1、第二子像素SP2和第三子像素SP3的像素电路的一侧(例如，左侧)上。第一电压线VDL可以是向像素SP提供驱动电压或高电平电压的驱动电压线。第一电压线VDL可以向第一子像素SP1、第二子像素SP2和第三子像素SP3中的每一个提供驱动电压。
栅极线GL可以包括垂直栅极线VGL、水平栅极线HGL和辅助栅极线BGL。
垂直栅极线VGL可以在第二方向(Y轴方向)上延伸。垂直栅极线VGL可以设置在第一电压线VDL的一侧(例如，左侧)上。垂直栅极线VGL可以连接在数据驱动器220(参见图1)和水平栅极线HGL之间。垂直栅极线VGL可以与水平栅极线HGL相交。垂直栅极线VGL中的每一个可以与除相应的水平栅极线HGL以外的水平栅极线绝缘。垂直栅极线VGL可以将从数据驱动器220接收到的栅极信号提供给水平栅极线HGL。
水平栅极线HGL可以在第一方向(X轴方向)上延伸。水平栅极线HGL可以设置在第一子像素SP1的像素电路的上侧上。水平栅极线HGL可以连接在垂直栅极线VGL和辅助栅极线BGL之间。水平栅极线HGL可以将从垂直栅极线VGL接收的栅极信号提供给辅助栅极线BGL。
第二电压线VSL可以在第二方向(Y轴方向)上延伸。第二电压线VSL可以设置在垂直栅极线VGL的一侧(例如，左侧)上。第二电压线VSL可以连接在电源250(参见图1)和水平电压线HVSL之间。第二电压线VSL可以是向像素SP中的每一个提供低电平电压的低电平电压线。第二电压线VSL可以向水平电压线HVSL提供从电源250提供的低电平电压。
水平电压线HVSL可以在第一方向(X轴方向)上延伸。水平电压线HVSL可以设置在第三子像素SP3的像素电路的下侧上。水平电压线HVSL可以将从第二电压线VSL接收的低电平电压提供给第一子像素SP1、第二子像素SP2和第三子像素SP3。
辅助栅极线BGL可以在与第二方向(Y轴方向)相对的方向上从水平栅极线HGL延伸。辅助栅极线BGL可以设置在第一子像素SP1、第二子像素SP2和第三子像素SP3的像素电路的相对侧(例如，右侧)上。辅助栅极线BGL可以将从水平栅极线HGL接收的栅极信号提供给第一子像素SP1、第二子像素SP2和第三子像素SP3的像素电路。
数据线DL可以在第二方向(Y轴方向)上延伸。数据线DL可以向像素SP中的每一个提供数据电压。数据线DL可以包括第一数据线DL1、第二数据线DL2和第三数据线DL3。
第一数据线DL1可以在第二方向(Y轴方向)上延伸。第一数据线DL1可以设置在辅助栅极线BGL的另一侧(例如，右侧)上。第一数据线DL1可以将从数据驱动器220接收的数据电压提供给第一子像素SP1的像素电路。
第二数据线DL2可以在第二方向(Y轴方向)上延伸。第二数据线DL2可以设置在第一数据线DL1的相对侧(例如，右侧)上。第二数据线DL2可以将从数据驱动器220接收的数据电压提供给第二子像素SP2的像素电路。
第三数据线DL3可以在第二方向(Y轴方向)上延伸。第三数据线DL3可以设置在第二数据线DL2的相对侧(例如，右侧)上。第三数据线DL3可以将从数据驱动器220接收的数据电压提供给第三子像素SP3的像素电路。
初始化电压线VIL可以在第二方向(Y轴方向)上延伸。初始化电压线VIL可以设置在第三数据线DL3的另一侧(例如，右侧)上。初始化电压线VIL可以将从电源250接收到的初始化电压提供给第一子像素SP1、第二子像素SP2和第三子像素SP3中的每一个的像素电路。
图3是示出根据本公开的实施方式的显示设备的像素的示意性电路图。
参照图3，像素SP中的每一个可以连接到栅极线GL、数据线DL、第一电压线VDL、第二电压线VSL和初始化电压线VIL。
像素SP中的每一个可以包括开关元件、存储电容器CST和发光二极管ED。开关元件可以包括第一晶体管ST1、第二晶体管ST2和第三晶体管ST3。
第一晶体管ST1可以包括栅电极、漏电极和源电极。第一晶体管ST1的栅电极可以连接到第一节点N1，其漏电极可以连接到第一电压线VDL，并且其源电极可以连接到第二节点N2。第一晶体管ST1可以根据施加到栅电极的数据电压来控制源极-漏极电流(或驱动电流)。
发光二极管ED可以包括第一发光二极管ED1、第二发光二极管ED2、第三发光二极管ED3和第四发光二极管ED4。第一发光二极管ED1可以并联连接在第二节点N2和第三节点N3之间。第二发光二极管ED2可以并联连接在第三节点N3和第四节点N4之间。第三发光二极管ED3可以并联连接在第四节点N4和第五节点N5之间。第四发光二极管ED4可以并联连接在第五节点N5和第二电压线VSL之间。因此，一发光二极管ED1、第二发光二极管ED2、第三发光二极管ED3和第四发光二极管ED4可以串联连接。一发光二极管ED1、第二发光二极管ED2、第三发光二极管ED3和第四发光二极管ED4可以接收驱动电流以发射光。从发光二极管ED发射的光的量或亮度可以与驱动电流的大小成比例。发光二极管ED中的每一个可以是无机发光元件，该无机发光元件包括第一电极、第二电极和设置在第一电极和第二电极之间的无机半导体。
第二晶体管ST2可以由来自栅极线GL的栅极信号导通，以将数据线DL与第一节点N1连接，第一节点N1可以是第一晶体管ST1的栅电极。第二晶体管ST2可以响应于栅极信号而导通，以将数据电压施加到第一节点N1。第二晶体管ST2的栅电极可以连接到栅极线GL，漏电极可以连接到数据线DL，并且源电极可连接到第一节点N1。第二晶体管ST2的源电极可以通过第一节点N1连接到第一晶体管ST1的栅电极和存储电容器CST的第一电容器电极。
第三晶体管ST3可以由栅极线GL的栅极信号导通，以将初始化电压线VIL与第二节点N2连接，第二节点N2可以是第一晶体管ST1的源电极。第三晶体管ST3可以响应于栅极信号而导通，以将初始化电压施加到第二节点N2。第三晶体管ST3的栅电极可以连接到栅极线GL，漏电极可以连接到初始化电压线VIL，并且源电极可以连接到第二节点N2。第三晶体管ST3的源电极可以通过第二节点N2连接到第一晶体管ST1的源电极，可以连接到存储电容器CST的第二电容器电极和第一发光二极管ED1的第一电极。
图4是示出根据实施方式的显示设备中的像素的示意性平面图。图5是示出根据实施方式的显示设备中的第一子像素的示意性平面图。
参照图4和图5，像素SP可以包括第一子像素SP1、第二子像素SP2和第三子像素SP3。第一子像素SP1、第二子像素SP2和第三子像素SP3中的每一个可以包括第一堤BNK1、第一电极RME1、第二电极RME2、第三电极RME3、第四电极RME4、第五电极RME5、第六电极RME6、第七电极RME7和第八电极RME8、第一发光二极管ED1、第二发光二极管ED2、第三发光二极管ED3和第四发光二极管ED4、第二堤BNK2、电极绝缘部分RPAS、以及第一接触电极CNE1、第二接触电极CNE2、第三接触电极CNE3、第四接触电极CNE4和第五接触电极CNE5。
第一堤BNK1可以包括第一子堤BNK1a和第二子堤BNK1b。第一子堤BNK1a可以分别在第二子堤BNK1b的侧上在第二方向(Y轴方向)上延伸。第一子堤BNK1a可以在第一方向(X轴方向)和第二方向(Y轴方向)上彼此间隔开。第一子堤BNK1a可以分别设置在四个区域中，该四个区域由在第一方向(X轴方向)和第二方向(Y轴方向)上的与发光区域LEA的中心相交的线分开。第一子堤BNK1a可以设置在发光区域LEA中。第一子堤BNK1a可以在厚度方向上不与第二子堤BNK1b重叠，并且可以不与另一个相邻的子像素相交边界。
第二子堤BNK1b可以穿过发光区域LEA的中心部分并且可以在第二方向(Y轴方向)上延伸。第二子堤BNK1b可以延伸超过发光区域LEA。例如，第二子堤BNK1b可以设置在切割区域CTA中，并且可以与在第二方向(Y轴方向)上的另一个相邻子像素相交边界。对于另一示例，第二子堤BNK1b可以不布置在切割区域CTA中，而是可以布置在相应的子像素中。
第二子堤BNK1b可以设置在第一方向(X轴方向)上彼此间隔开的第一子堤BNK1a之间。第二子堤BNK1b的设置在第一子堤BNK1a之间的部分可以更宽。第二电极RME2、第四电极RME4、第六电极RME6和第八电极RME8可以设置在第二子堤BNK1b的更宽部分上。第一子堤BNK1a和第二子堤BNK1b可以彼此面对，并且发光二极管ED可以设置在第一子堤BNK1a和第二子堤BNK1b之间。
第一电极RME1可以相对于发光区域LEA的中心设置在左上侧上。第一电极RME1可以包括第一部分RMEa、第二部分RMEb、第三部分RMEc、第四部分RMEd和第五部分RMEe。第一电极RME1的第一部分RMEa可以在第一方向(X轴方向)和第二方向(Y轴方向)之间的对角线方向上延伸。第一电极RME1的第一部分RMEa的上端可以被切割并相应地与另一个相邻子像素的电极绝缘。第一电极RME1的第二部分RMEb可以从第一部分RMEa的下端弯曲，以在与第二方向(Y轴方向)相对的方向上延伸。第一电极RME1的第三部分RMEc可以在第一方向(X轴方向)上从第二部分RMEb突出。第一电极RME1的第三部分RMEc可以通过第一接触孔CNT1连接到第一子像素SP1的像素电路。第一电极RME1的第四部分RMEd可以从第二部分RMEb的下端弯曲。第一电极RME1的第四部分RMEd可以将第二部分RMEb与第五部分RMEe连接。第一电极RME1的第四部分RMEd可以通过第三接触孔CNT3连接到第一接触电极CNE1。第一电极RME1的第五部分RMEe可以从第四部分RMEd的右端弯曲，以在与第二方向(Y轴方向)相对的方向上延伸。第一电极RME1的第五部分RMEe可以设置在设置在左上侧上的第一子堤BNK1a上。第一电极RME1的第五部分RMEe可以覆盖设置在左上侧上的第一子堤BNK1a的右倾斜表面。
第二电极RME2可以设置在第一电极RME1的右侧上。第二电极RME2可以在与第二方向(Y轴方向)相对的方向上延伸，并且可以覆盖第二子堤BNK1b的具有相对较大宽度的左倾斜表面。设置在第二子堤BNK1b上的第二电极RME2可以面对第一电极RME1的设置在第一子堤BNK1a上的第五部分RMEe。第二电极RME2可以包括第六部分RMEf。第二电极RME2的第六部分RMEf可以通过第四接触孔CNT4连接到第二接触电极CNE2。
第一发光二极管ED1可以设置在设置在左上侧上的第一子堤BNK1a和具有相对大的宽度的第二子堤BNK1b之间。第一发光二极管ED1可以在第一电极RME1和第二电极RME2之间对准。在第一电极RME1和第二电极RME2的上端和下端可以在切割区域CTA和电极分离部分RMO处切割之前，第一电极RME1和第二电极RME2中的每一个可以接收对准信号，并且可以在第一电极RME1和第二电极RME2之间形成电场。例如，第一发光二极管ED1可以经由喷墨印刷工艺喷射到第一电极RME1和第二电极RME2上。分散在墨水中的第一发光二极管ED1可以通过接收由第一电极RME1和第二电极RME2之间形成的电场产生的介电泳力来对准。
第三电极RME3可以相对于发光区域LEA的中心设置在左下侧上。第三电极RME3可以在电极分离部分RMO处与第一电极RME1分离。例如，第三电极RME3以及第一电极RME1的第二部分RMEb、第四部分RMEd和第五部分RMEe可以具有关于在第一方向(X轴方向)上延伸的假想线的对称结构。应当注意，第三电极RME3的形状不限于此。第三电极RME3可以设置在设置在左下侧上的第一子堤BNK1a上。第三电极RME3可以覆盖设置在左下侧上的第一子堤BNK1a的右倾斜表面。第三电极RME3可以通过第五接触孔CNT5连接到第二接触电极CNE2。
第四电极RME4可以设置在第三电极RME3的右侧上。第四电极RME4可以在电极分离部分RMO处与第二电极RME2分离。第四电极RME4可以在与第二方向(Y轴方向)相对的方向上延伸，并且可以覆盖具有相对大的宽度的第二子堤BNK1b的左倾斜表面。设置在第二子堤BNK1b上的第四电极RME4可以面对设置在第一子堤BNK1a上的第三电极RME3。第四电极RME4可以通过第六接触孔CNT6连接到第三接触电极CNE3。
第二发光二极管ED2可以设置在设置在左下侧上的第一子堤BNK1a和具有相对大的宽度的第二子堤BNK1b之间。第二发光二极管ED2可以在第三电极RME3和第四电极RME4之间对准。在第三电极RME3和第四电极RME4的上端可以在电极分离部分RMO处被切割之前，第三电极RME3和第四电极RME4中的每一个可以接收对准信号，并且可以在第三电极RME3和第四电极RME4之间形成电场。例如，第二发光二极管ED2可以经由喷墨印刷工艺喷射到第三电极RME3和第四电极RME4上。分散在墨水中的第二发光二极管ED2可以通过接收由在第三电极RME3和第四电极RME4之间形成的电场产生的介电泳力来对准。
第五电极RME5可以相对于发光区域LEA的中心设置在右下侧上。第五电极RME5可以在电极分离部分RMO处与第七电极RME7分离。第五电极RME5和第三电极RME3可以具有关于在第二方向(Y轴方向)上延伸的假想线的对称结构。例如，第五电极RME5和第七电极RME7可以具有关于在第一方向(X轴方向)上延伸的假想线的对称结构。应当注意，第五电极RME5的形状不限于此。第五电极RME5可以设置在设置在右下侧上的第一子堤BNK1a上。第五电极RME5可以覆盖设置在右下侧上的第一子堤BNK1a的左倾斜表面。第五电极RME5可以通过第七接触孔CNT7连接到第三接触电极CNE3。
第六电极RME6可以设置在第五电极RME5的左侧上。第六电极RME6可以在电极分离部分RMO处与第八电极RME8分离。第六电极RME6和第四电极RME4可以具有关于在第二方向(Y轴方向)上延伸的假想线的对称结构。应当注意，第六电极RME6的形状不限于此。第六电极RME6可以在与第二方向(Y轴方向)相对的方向上延伸，并且可以覆盖具有相对大的宽度的第二子堤BNK1b的右倾斜表面。设置在第二子堤BNK1b上的第六电极RME6可以面对设置在第一子堤BNK1a上的第五电极RME5。第六电极RME6可以通过第八接触孔CNT8连接到第四接触电极CNE4。
第三发光二极管ED3可以设置在设置在右下侧上的第一子堤BNK1a和具有相对大的宽度的第二子堤BNK1b之间。第三发光二极管ED3可以在第五电极RME5和第六电极RME6之间对准。在第五电极RME5和第六电极RME6的上端可以在电极分离部分RMO处被切割之前，第五电极RME5和第六电极RME6中的每一个可以接收对准信号，并且可以在第五电极RME5和第六电极RME6之间形成电场。例如，第三发光二极管ED3可以经由喷墨印刷工艺喷射到第五电极RME5和第六电极RME6上。分散在墨水中的第三发光二极管ED3可以通过接收由第五电极RME5和第六电极RME6之间形成的电场产生的介电泳力来对准。
第七电极RME7可以相对于发光区域LEA的中心设置在右上侧上。第七电极RME7和第一电极RME1可以具有关于在第二方向(Y轴方向)上延伸的假想线的对称结构。例如，第七电极RME7和第五电极RME5可以具有关于在第一方向(X轴方向)上延伸的假想线的对称结构。应当注意，第七电极RME7的形状不限于此。第七电极RME7可以设置在设置在右上侧上的第一子堤BNK1a上。第七电极RME7可以覆盖设置在右上侧上的第一子堤BNK1a的左倾斜表面。第七电极RME7可以通过第九接触孔CNT9连接到第四接触电极CNE4。
第八电极RME8可以设置在第七电极RME7的左侧上。第八电极RME8和第二电极RME2可以具有关于在第二方向(Y轴方向)上延伸的假想线的对称结构。应当注意，第八电极RME8的形状不限于此。第八电极RME8可以通过第二接触孔CNT2电连接到第二电压线VSL(参见图3)。第八电极RME8可以在与第二方向(Y轴方向)相对的方向上延伸，并且可以覆盖具有相对大的宽度的第二子堤BNK1b的右倾斜表面。设置在第二子堤BNK1b上的第八电极RME8可以面对设置在第一子堤BNK1a上的第七电极RME7。第八电极RME8可以通过第十接触孔CNT10连接到第五接触电极CNE5。
第四发光二极管ED4可以设置在设置在右上侧上的第一子堤BNK1a和具有相对大的宽度的第二子堤BNK1b之间。第四发光二极管ED4可以在第七电极RME7和第八电极RME8之间对准。在第七电极RME7和第八电极RME8的上端和下端可以在切割区域CTA和电极分离部分RMO处切割之前，第七电极RME7和第八电极RME8中的每一个可以接收对准信号，并且可以在第七电极RME7和第八电极RME8之间形成电场。例如，第四发光二极管ED4可以经由喷墨印刷工艺喷射到第七电极RME7和第八电极RME8上。分散在墨水中的第四发光二极管ED4可以通过接收由第七电极RME7和第八电极RME8之间形成的电场产生的介电泳力来对准。
第二堤BNK2可以包括在第一方向(X轴方向)和第二方向(Y轴方向)上延伸的栅格图案。第二堤BNK2可以设置在第一子像素SP1、第二子像素SP2和第三子像素SP3之间的边界处，从而在第一子像素SP1、第二子像素SP2和第三子像素SP3中的相邻子像素之间区分。第二堤BNK2可以围绕第一子像素SP1、第二子像素SP2和第三子像素SP3中的每一个的发光区域LEA和切割区域CTA，以将发光区域LEA与切割区域CTA区分开。第二堤BNK2可以与设置在发光区域LEA中的发光二极管ED和第一堤BNK1间隔开并且可以围绕设置在发光区域LEA中的发光二极管ED和第一堤BNK1。发光区域LEA的在第一方向(X轴方向)上的宽度可以小于切割区域CTA的在第一方向(X轴方向)上的宽度。应当理解，本公开不限于此。
电极绝缘部分RPAS可以在第一电极RME1至第八电极RME8可以在切割区域CTA和电极分离部分RMO处切割之后并且在第一接触电极CNE1至第五接触电极CNE5可以形成之前制备。在第一电极RME1和第三电极RME3可以在电极分离部分RMO处被切割之后，电极绝缘部分RPAS可以覆盖彼此面对的第一电极RME1的下端和第三电极RME3的上端。电极绝缘部分RPAS可以防止在形成第二接触电极CNE2的过程期间第二接触电极CNE2的残留物连接在第一电极RME1和第三电极RME3之间。因此，在像素SP被驱动的情况下，电极绝缘部分RPAS可以防止寄生电流在第一电极RME1和第三电极RME3之间流动。
在第二电极RME2和第四电极RME4可以在电极分离部分RMO处被切割之后，电极绝缘部分RPAS可以覆盖彼此面对的第二电极RME2的下端和第四电极RME4的上端。电极绝缘部分RPAS可以防止在形成第二接触电极CNE2的过程期间第二接触电极CNE2的残留物连接在第二电极RME2和第四电极RME4之间。因此，在像素SP被驱动的情况下，电极绝缘部分RPAS可以防止寄生电流在第二电极RME2和第四电极RME4之间流动。
在第五电极RME5和第七电极RME7可以在电极分离部分RMO处被切割之后，电极绝缘部分RPAS可以覆盖彼此面对的第五电极RME5的上端和第七电极RME7的下端。电极绝缘部分RPAS可以防止在形成第四接触电极CNE4的过程期间第四接触电极CNE4的残留物被连接在第五电极RME5和第七电极RME7之间。因此，在像素SP被驱动的情况下，电极绝缘部分RPAS可以防止寄生电流在第五电极RME5和第七电极RME7之间流动。
在第六电极RME6和第八电极RME8可以在电极分离部分RMO处被切割之后，电极绝缘部分RPAS可以覆盖彼此面对的第六电极RME6的上端和第八电极RME8的下端。电极绝缘部分RPAS可以防止在形成第四接触电极CNE4的过程期间第四接触电极CNE4的残留物连接在第六电极RME6和第八电极RME8之间。因此，在像素SP被驱动的情况下，电极绝缘部分RPAS可以防止寄生电流在第六电极RME6和第八电极RME8之间流动。
在第一电极RME1、第二电极RME2、第七电极RME7和第八电极RME8可以在切割区域CTA处切割之后，电极绝缘部分RPAS可以覆盖切割区域CTA。电极绝缘部分RPAS可以防止在形成切割区域CTA之后的处理期间导电残余膜连接到第一电极RME1、第二电极RME2、第七电极RME7和第八电极RME8。因此，在像素SP被驱动的情况下，电极绝缘部分RPAS可以防止寄生电流在第一电极RME1、第二电极RME2、第七电极RME7和第八电极RME8之间流动。
当从顶部观察时，电极绝缘部分RPAS可以与第一发光二极管ED1至第四发光二极管ED4间隔开。当从顶部观察时，电极绝缘部分RPAS可以与第一堤BNK1和第二堤BNK2间隔开。
由于显示设备包括覆盖电极分离部分RMO和切割区域CTA的电极绝缘部分RPAS，因此可以防止寄生电流在第一电极RME1至第八电极RME8之间流动。因此，可以增加像素SP的每单位面积的发射光的量并提高发射效率。
第一接触电极CNE1可以设置在第一电极RME1上。第一接触电极CNE1的一侧可以通过设置在第一电极RME1的第四部分RMEd上的第三接触孔CNT3连接到第一电极RME1，并且第一接触电极CNE1的另一侧可以设置在第一电极RME1的第五部分RMEe上并且连接到第一发光二极管ED1的第一端。因此，第一接触电极CNE1和第一电极RME1可以对应于图3的第二节点N2。
第二接触电极CNE2可以从第二电极RME2之上延伸到第三电极RME3之上。第二接触电极CNE2的一侧可以设置在第二电极RME2上。第二接触电极CNE2的一侧可以通过第四接触孔CNT4连接到第二电极RME2，并且可以连接到第一发光二极管ED1的第二端。第二接触电极CNE2的另一侧可以设置在第三电极RME3上。第二接触电极CNE2的另一侧可以通过第五接触孔CNT5连接到第三电极RME3，并且可以连接到第二发光二极管ED2的第一端。因此，第二接触电极CNE2可以对应于图3的第三节点N3。
第三接触电极CNE3可以从第四电极RME4之上延伸到第五电极RME5之上。第三接触电极CNE3的一侧可以设置在第四电极RME4上。第三接触电极CNE3的一侧可以通过第六接触孔CNT6连接到第四电极RME4，并且可以连接到第二发光二极管ED2的第二端。第三接触电极CNE3的另一侧可以设置在第五电极RME5上。第三接触电极CNE3的另一侧可以通过第七接触孔CNT7连接到第五电极RME5，并且可以连接到第三发光二极管ED3的第一端。因此，第三接触电极CNE3可以对应于图3的第四节点N4。
第四接触电极CNE4可以从第六电极RME6之上延伸到第七电极RME7之上。第四接触电极CNE4的一侧可以设置在第六电极RME6上。第四接触电极CNE4的一侧可以通过第八接触孔CNT8连接到第六电极RME6，并且可以连接到第三发光二极管ED3的第二端。第四接触电极CNE4的另一侧可以设置在第七电极RME7上。第四接触电极CNE4的另一侧可以通过第九接触孔CNT9连接到第七电极RME7，并且可以连接到第四发光二极管ED4的第一端。因此，第四接触电极CNE4可以对应于图3的第五节点N5。
第五接触电极CNE5可以设置在第八电极RME8上。第五接触电极CNE5的一侧可以通过第十接触孔CNT10连接到第八电极RME8，并且第五接触电极CNE5的另一侧可以连接到第四发光二极管ED4的第二端。第五接触电极CNE5可以通过插入到第二接触孔CNT2中的第八电极RME8电连接到第二电压线VSL。因此，结合图3，第一发光二极管ED1、第二发光二极管ED2、第三发光二极管ED3和第四发光二极管ED4可以串联连接在第二节点N2和第二电压线VSL之间。显示设备包括第一电极RME1至第八电极RME8以及第一接触电极CNE1至第五接触电极CNE5，使得第一发光二极管ED1、第二发光二极管ED2、第三发光二极管ED3和第四发光二极管ED4可以串联连接。在显示设备中，由于第一发光二极管ED1、第二发光二极管ED2、第三发光二极管ED3和第四发光二极管ED4可以设置在发光区域LEA中，因此可以增加像素SP的每单位面积的光的量，并且可以提高发射效率。
图6是沿着图5的线I-I'截取的示意性剖视图。图7是沿着图5的线II-II'截取的示意性剖视图。
参照图6和图7，显示设备可以包括衬底SUB、电压线VL、缓冲层BF、薄膜晶体管TFT、栅极绝缘体GI、层间电介质膜ILD、第一连接电极BE1和第二连接电极BE2、保护层PV、过孔层VIA，第一子堤BNK1a和第二子堤BNK1b、第一电极RME1、第二电极RME2、第七电极RME7和第八电极RME8、第一绝缘层PAS1、第二绝缘层PAS2和第三绝缘层PAS3、第二堤BNK2、第一发光二极管ED1和第四发光二极管ED4、第一接触电极CNE1、第二接触电极CNE2、第四接触电极CNE4和第五接触电极CNE5。
衬底SUB可以是基础衬底或基础构件，并且可以包括绝缘材料。衬底SUB可以是可弯曲、折叠或卷起的柔性衬底。例如，衬底SUB可以包括但不限于玻璃材料、金属材料或其组合。作为另一个示例，衬底SUB可以包括聚合物树脂，例如聚酰亚胺PI。
电压线VL可以设置在衬底SUB上。例如，电压线VL可以是图3中所示的第一电压线VDL、第二电压线VSL和初始化电压线VIL中的一个。电压线VL可以由钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)或其合金中的至少一种的单层或多层构成。
缓冲层BF可以覆盖电压线VL和衬底SUB。缓冲层BF可以包括可以防止空气或湿气的渗透的无机材料。例如，缓冲层BF可以包括彼此交替堆叠的无机膜。
薄膜晶体管TFT可以设置在缓冲层BF上，并且可以形成多个像素SP中的每一个的像素电路。例如，薄膜晶体管TFT可以是图3中所示的第一晶体管ST1、第二晶体管ST2和第三晶体管ST3中的一个。薄膜晶体管TFT可以包括半导体区ACT、栅电极GE、源电极SE和漏电极DE。
半导体区ACT、源电极SE和漏电极DE可以设置在缓冲层BF上。半导体区ACT可以在厚度方向上与栅电极GE重叠，并且可以通过栅极绝缘体GI与栅电极GE绝缘。源电极SE和漏电极DE可以通过将半导体区ACT的材料转换为导体来形成。
栅电极GE可以设置在栅极绝缘体GI上。栅电极GE可以是栅极线GL的一部分或是从栅极线GL延伸的辅助栅极线BGL的一部分。栅电极GE可以与半导体区ACT重叠，且栅极绝缘体GI插置在它们之间。
栅极绝缘体GI可以设置在半导体区ACT、源电极SE和漏电极DE上。例如，栅极绝缘体GI可以覆盖半导体区ACT、源电极SE、漏电极DE和缓冲层BF，并且可以将半导体区ACT与栅电极GE绝缘。栅极绝缘体GI可以包括接触孔，第一连接电极BE1和第二连接电极BE2分别穿过接触孔。
层间电介质膜ILD可以覆盖栅电极GE和栅极绝缘体GI。层间电介质膜ILD可以包括接触孔，第一连接电极BE1和第二连接电极BE2分别穿过接触孔。层间电介质膜ILD的接触孔可以连接到栅极绝缘体GI的接触孔。
第一连接电极BE1和第二连接电极BE2可以设置在层间电介质膜ILD上。第一连接电极BE1可以通过在层间电介质膜ILD和栅极绝缘体GI中形成的接触孔连接到薄膜晶体管TFT的漏电极DE。第二连接电极BE2可以通过在层间电介质膜ILD和栅极绝缘体GI中形成的接触孔连接到薄膜晶体管TFT的源电极SE。例如，第二连接电极BE2可以通过图5中所示的第一接触孔CNT1电连接到第一电极RME1，但是本公开不限于此。
保护层PV可以覆盖第一连接电极BE1和第二连接电极BE2以及层间电介质膜ILD。保护层PV可以保护薄膜晶体管TFT。
过孔层VIA可以设置在保护层PV上以在薄膜晶体管TFT之上提供平坦表面。例如，过孔层VIA可以包括有机绝缘材料，例如聚酰亚胺PI。
第一子堤BNK1a和第二子堤BNK1b可以设置在过孔层VIA上。第一子堤BNK1a和第二子堤BNK1b可以从过孔层VIA的上表面突出。第一子堤BNK1a和第二子堤BNK1b可以设置在像素SP中的每一个的发光区域LEA中。第一发光二极管ED1可以设置在左侧上的第一子堤BNK1a和第二子堤BNK1b之间。第四发光二极管ED4可以设置在右侧上的第一子堤BNK1a和第二子堤BNK1b之间。第一子堤BNK1a和第二子堤BNK1b可以具有倾斜侧面。从第一发光二极管ED1和第四发光二极管ED4发射的光可以被设置在第一子堤BNK1a和第二子堤BNK1b上的第一电极RME1、第二电极RME2、第七电极RME7和第八电极RME8反射。例如，第一子堤BNK1a和第二子堤BNK1b可以包括有机绝缘材料，例如聚酰亚胺(PI)。
第一电极RME1、第二电极RME2、第七电极RME7和第八电极RME8可以设置在过孔层VIA以及第一子堤BNK1a和第二子堤BNK1b上。第一电极RME1可以设置在左侧上的第一子堤BNK1a的右倾斜表面上，并且第二电极RME2可以设置在第二子堤BNK1b的左倾斜表面上。第七电极RME7可以设置在右侧上的第一子堤BNK1a的左倾斜表面上，并且第八电极RME8可以设置在第二子堤BNK1b的右倾斜表面上。第一电极RME1和第二电极RME2可以设置在第一子堤BNK1a和第二子堤BNK1b的倾斜表面上，以反射从第一发光二极管ED1发射的光。第七电极RME7和第八电极RME8可以设置在第一子堤BNK1a和第二子堤BNK1b的倾斜表面上，以反射从第四发光二极管ED4发射的光。
第一电极RME1、第二电极RME2、第七电极RME7和第八电极RME8可以包括具有高反射率的导电材料。例如，第一电极RME1、第二电极RME2、第七电极RME7和第八电极RME8可以包括银(Ag)、铜(Cu)、铝(Al)、镍(Ni)和镧(La)中的至少一种。作为另一个示例，第一电极RME1、第二电极RME2、第七电极RME7和第八电极RME8可以包括诸如ITO、IZO、ITZO或其组合的材料。作为另一个示例，第一电极RME1、第二电极RME2、第七电极RME7和第八电极RME8可以包括具有透明导电材料层和高反射性金属层的层，或者可以包括含有透明导电材料和高反射性金属的单层。第一电极RME1、第二电极RME2、第七电极RME7和第八电极RME8可以具有叠层结构，诸如ITO/Ag/ITO/、ITO/Ag/IZO和ITO/Ag/IZO/IZO。
第一绝缘层PAS1可以设置在过孔层VIA和第一电极RME1、第二电极RME2、第七电极RME7和第八电极RME8上。第一绝缘层PAS1可以保护第一电极RME1、第二电极RME2、第七电极RME7和第八电极RME8免受彼此影响并使第一电极RME1、第二电极RME2、第七电极RME7和第八电极RME8彼此绝缘。第一绝缘层PAS1可以防止第一发光二极管ED1和第四发光二极管ED4在对准第一发光二极管ED1和第四发光二极管ED4的过程期间与第一电极RME1、第二电极RME2、第七电极RME7和第八电极RME8接触，从而防止对它们的损坏。
第二堤BNK2可以设置在第一绝缘层PAS1上。第二堤BNK2可以设置在像素SP中的每一个的边界处，以将像素SP的发光二极管ED与另一个像素SP的发光二极管ED区分开。第二堤BNK2可以具有高度并且可以包括有机绝缘材料，诸如聚酰亚胺PI。
第一发光二极管ED1和第四发光二极管ED4可以设置在第一绝缘层PAS1上。第一发光二极管ED1可以在第一电极RME1和第二电极RME2之间彼此平行对准。第一发光二极管ED1可以比第一电极RME1和第二电极RME2之间的距离长。第一发光二极管ED1可以包括半导体层。可以相对于半导体层限定一端和与一端相对的另一端。第一发光二极管ED1的第一端可以设置在第一电极RME1上，并且第一发光二极管ED1的第二端可以设置在第二电极RME2上。第一发光二极管ED1的第一端可以连接到第一接触电极CNE1，并且第一发光二极管ED1的第二端可以连接到第二接触电极CNE2。第四发光二极管ED4可以在第七电极RME7和第八电极RME8之间彼此平行对准。
第二绝缘层PAS2可以设置在第一发光二极管ED1和第四发光二极管ED4上。例如，第二绝缘层PAS2可以部分地覆盖第一发光二极管ED1和第四发光二极管ED4，留下第一发光二极管ED1和第四发光二极管ED4中的每一个的端。第二绝缘层PAS2可以保护第一发光二极管ED1和第四发光二极管ED4，并且可以在制造显示设备的过程期间固定第一发光二极管ED1和第四发光二极管ED4。第一发光二极管ED1和第四发光二极管ED4中的每一个与第一绝缘层PAS1之间的空间可以填充有第二绝缘层PAS2。
第二绝缘层PAS2也可以设置在第一子堤BNK1a和第二子堤BNK1b以及第二堤BNK2上。第二绝缘层PAS2可以设置在第一绝缘层PAS1上，第一发光二极管ED1和第四发光二极管ED4的端、以及第一电极RME1、第二电极RME2、第七电极RME7和第八电极RME8的部分可以不被第二绝缘层PAS2覆盖。
第一接触电极CNE1可以设置在第一绝缘层PAS1上。第一接触电极CNE1的一侧可以通过第三接触孔CNT3连接到第一电极RME1，并且第一接触电极CNE1的另一侧可以连接到第一发光二极管ED1的第一端。
第二接触电极CNE2可以设置在第一绝缘层PAS1上。第二接触电极CNE2可以通过第四接触孔CNT4连接到第二电极RME2，并且可以连接到第一发光二极管ED1的第二端。
第四接触电极CNE4可以设置在第一绝缘层PAS1上。第四接触电极CNE4可以通过第九接触孔CNT9连接到第七电极RME7，并且可以连接到第四发光二极管ED4的第二端。
第五接触电极CNE5可以设置在第一绝缘层PAS1上，并且可以通过第十接触孔CNT10连接到第八电极RME8。第五接触电极CNE5可以通过第八电极RME8电连接到第二电压线VSL。
第三绝缘层PAS3可以设置在第二绝缘层PAS2上。第三绝缘层PAS3可以覆盖第二接触电极CNE2和第四接触电极CNE4。第三绝缘层PAS3可以将第一接触电极CNE1与第一发光二极管ED1上的第二接触电极CNE2绝缘，并且可以将第四接触电极CNE4与第四发光二极管ED4上的第五接触电极CNE5绝缘。
图8是沿着图5的线III-III'截取的示意性剖视图。在下面的描述中，将简要描述或省略与以上描述的那些元件相同的元件。
参照图8，电极绝缘部分RPAS可以在第七电极RME7和第八电极RME8可以在电极分离部分RMO处被切割之后并且在可以形成第四接触电极CNE4之前被制备。在第七电极RME7和第八电极RME8可以在电极分离部分RMO处被切割之后，电极绝缘部分RPAS可以覆盖在电极分离部分RMO处暴露的过孔层VIA。电极绝缘部分RPAS可以覆盖第七电极RME7的一端、在电极分离部分RMO处形成的第一绝缘层PAS1的一端和第二绝缘层PAS2的一端。电极绝缘部分RPAS可以覆盖第八电极RME8的面对第七电极RME7的一端的一端、在电极分离部分RMO处形成的第一绝缘层PAS1的另一端以及第二绝缘层PAS2的另一端。电极绝缘部分RPAS可以防止在形成第四接触电极CNE4的过程期间第四接触电极CNE4的残留物连接在第七电极RME7和第八电极RME8之间。因此，在像素SP被驱动的情况下，电极绝缘部分RPAS可以防止寄生电流在第七电极RME7和第八电极RME8之间流动。第三绝缘层PAS3可以覆盖电极绝缘部分RPAS和第二绝缘层PAS2。
图9至图14是示出根据本公开的实施方式的制造显示设备的处理步骤的示意性平面图。
在图9中，第一堤BNK1可以包括第一子堤BNK1a和第二子堤BNK1b。第一子堤BNK1a可以在第二子堤BNK1b的两侧上在第二方向(Y轴方向)上延伸。第一子堤BNK1a可以在第一方向(X轴方向)和第二方向(Y轴方向)上彼此间隔开。第一子堤BNK1a可以分别设置在四个区域中，四个区域由在第一方向(X轴方向)和第二方向(Y轴方向)上与发光区域LEA(参见图10)的中心相交的线分开。
第二子堤BNK1b可以穿过发光区域LEA的中心部分并且可以在第二方向(Y轴方向)上延伸。第二子堤BNK1b可以设置在第一方向上(X轴方向)上彼此间隔开的第一子堤BNK1a之间。第二子堤BNK1b的设置在第一子堤BNK1a之间的部分可以具有较大的宽度。
在图10中，第一对准电极RM1和第二对准电极RM2可以在第二方向(Y轴方向)上延伸。两个第一对准电极RM1可以分别设置在发光区域LEA的左侧和右侧上，并且可以设置在第一子堤BNK1a上。左侧上的第一对准电极RM1可以设置在左侧上的第一子堤BNK1a的右倾斜表面上，并且右侧上的第一对准电极RM1可以设置在右侧上的第一子堤BNK1a的左倾斜表面上。第一对准电极RM1可以通过第一接触孔CNT1连接到像素SP的像素电路。
两个第二对准电极RM2可以设置在发光区域LEA的中心处并且可以彼此连接。左侧上的第二对准电极RM2可以设置在第二子堤BNK1b的左倾斜表面上，并且右侧上的第二对准电极RM2可以设置在第二子堤BNK1b的右倾斜表面上。
第二堤BNK2可以包括在第一方向(X轴方向)和第二方向(Y轴方向)上延伸的栅格图案。第二堤BNK2可以设置在第一子像素SP1、第二子像素SP2和第三子像素SP3之间的边界处，从而区分第一子像素SP1、第二子像素SP2和第三子像素SP3中的相邻子像素。第二堤BNK2可以围绕第一子像素SP1、第二子像素SP2和第三子像素SP3中的每一个的发光区域LEA和切割区域CTA(参见图12)，以将发光区域LEA与切割区域CTA区分开。发光区域LEA的在第一方向(X轴方向)上的宽度可以小于切割区域CTA的在第一方向(X轴方向)上的宽度。应当理解，本公开不限于此。
在图11中，第一发光二极管ED1和第二发光二极管ED2可以在左侧上的第一对准电极RM1和第二对准电极RM2之间对准。第一对准电极RM1和第二对准电极RM2可以接收对准信号，并且可以在第一对准电极RM1和第二对准电极RM2之间形成电场。例如，第一发光二极管ED1和第二发光二极管ED2可以经由喷墨印刷工艺喷射到第一对准电极RM1和第二对准电极RM2上。分散在墨水中的第一发光二极管ED1和第二发光二极管ED2可以通过接收由在第一对准电极RM1和第二对准电极RM2之间形成的电场产生的介电泳力来对准。
第三发光二极管ED3和第四发光二极管ED4可以在右侧上的第一对准电极RM1和第二对准电极RM2之间对准。第一对准电极RM1和第二对准电极RM2可以接收对准信号，并且可以在第一对准电极RM1和第二对准电极RM2之间形成电场。例如，第三发光二极管ED3和第四发光二极管ED4可以经由喷墨印刷工艺喷射到第一对准电极RM1和第二对准电极RM2上。分散在墨水中的第三发光二极管ED3和第四发光二极管ED4可以通过接收由在第一对准电极RM1和第二对准电极RM2之间形成的电场产生的介电泳力来对准。
结合图8参照图12和图13，第一绝缘层PAS1和第二绝缘层PAS2可以图案化，使得它们与电极分离部分RMO相一致。例如，第一绝缘层PAS1和第二绝缘层PAS2可以经由干法蚀刻工艺图案化。
第一对准电极RM1和第二对准电极RM2可以在切割区域CTA和电极分离部分RMO处切割。第一对准电极RM1和第二对准电极RM2可以经由湿法蚀刻工艺在切割区域CTA和电极分离部分RMO处切割。例如，可以使用与用于第一绝缘层PAS1和第二绝缘层PAS2的干法蚀刻工艺的掩膜不同的掩膜在切割区域CTA和电极分离部分RMO处执行湿法蚀刻工艺。对于另一示例，可以使用用于第一绝缘层PAS1和第二绝缘层PAS2的干法蚀刻工艺的掩膜在切割区域CTA和电极分离部分RMO处执行湿法蚀刻工艺。在这种情况下，切割区域CTA、电极分离部分RMO、以及第一绝缘层PAS1和第二绝缘层PAS2可以经由相同的蚀刻工艺形成。
左侧的第一对准电极RM1可以与设置在切割区域CTA处的上侧上的子像素的第一对准电极分开。左侧的第一对准电极RM1可以通过电极分离部分RMO被分离成第一电极RME1和第三电极RME3。
左侧的第二对准电极RM2可以与设置在切割区域CTA处的上侧上的子像素的第二对准电极分开。左侧的第二对准电极RM2可以通过电极分离部分RMO被分离成第二电极RME2和第四电极RME4。
右侧的第一对准电极RM1可以与设置在切割区域CTA处的上侧上的子像素的第一对准电极分开。右侧的第一对准电极RM1可以通过电极分离部分RMO分离成第五电极RME5和第七电极RME7。
右侧的第二对准电极RM2可以与设置在切割区域CTA处的上侧上的子像素的第二对准电极分离。右侧的第二对准电极RM2可以通过电极分离部分RMO分离成第六电极RME6和第八电极RME8。
在图14中所示的示例中，电极绝缘部分RPAS可以在第一电极RME1至第八电极RME8可以在切割区域CTA和电极分离部分RMO处切割之后并且在第一接触电极CNE1至第五接触电极CNE5可以形成之前制备。在第一电极RME1和第三电极RME3可以在电极分离部分RMO处被切割之后，电极绝缘部分RPAS可以覆盖彼此面对的第一电极RME1的下端和第三电极RME3的上端。电极绝缘部分RPAS可以防止在形成第二接触电极CNE2的过程期间第二接触电极CNE2的残留物连接在第一电极RME1和第三电极RME3之间。因此，在像素SP被驱动的情况下，电极绝缘部分RPAS可以防止寄生电流在第一电极RME1和第三电极RME3之间流动。
本文中已经公开了实施方式，并且尽管使用了术语，但是它们被使用并且仅以一般和描述性的意义来解释，而不是为了限制的目的。在一些情况下，如本领域的普通技术人员将会明白的，除非另外特别指出，否则结合实施方式描述的特征、特性和/或元件可以单独使用或与结合其它实施方式描述的特征、特性和/或元件组合使用。因此，本领域普通技术人员将理解，在不脱离如所附权利要求(包括其等同)中阐述的本公开的精神和范围的情况下，可以在形式和细节上进行各种改变。

Claims (10)

1.显示设备，包括：
第一电极，在衬底上在第一方向上延伸；
第二电极，在所述衬底上平行于所述第一电极设置；
第三电极，在所述衬底上通过电极分离部分与所述第一电极分离；
第一绝缘层，位于所述第一电极、所述第二电极和所述第三电极上，所述第一绝缘层被图案化以对应于所述电极分离部分；
第一发光元件，在所述第一绝缘层上在所述第一电极和所述第二电极之间；
第二绝缘层，在所述第一发光元件的一部分上和所述第一绝缘层的一部分上，所述第二绝缘层被图案化以对应于所述电极分离部分；
电极绝缘部分，与所述第一电极和所述第三电极中的面对彼此的且由所述电极分离部分分离的端重叠；以及
第三绝缘层，与所述第二绝缘层和所述电极绝缘部分重叠。
2.根据权利要求1所述的显示设备，其中，所述电极绝缘部分与所述第一绝缘层的被图案化以对应于所述电极分离部分的端重叠。
3.根据权利要求1所述的显示设备，其中，所述电极绝缘部分与所述第二绝缘层的被图案化以对应于所述电极分离部分的端重叠。
4.根据权利要求1所述的显示设备，其中，所述电极绝缘部分与所述第一发光元件间隔开。
5.根据权利要求1所述的显示设备，还包括：
薄膜晶体管，在所述衬底上；以及
过孔层，在所述薄膜晶体管之上提供平坦表面并支撑所述第一电极、所述第二电极和所述第三电极，
其中，所述电极绝缘部分直接与所述过孔层的暴露在所述电极分离部分处的上表面重叠。
6.根据权利要求5所述的显示设备，还包括：
第一堤，从所述过孔层的所述上表面突出以支撑所述第一电极、所述第二电极和所述第三电极，
其中，所述电极绝缘部分与所述第一堤间隔开。
7.根据权利要求6所述的显示设备，还包括：
第二堤，设置在所述第一绝缘层上，并且与所述第一发光元件和所述第一堤间隔开，并且围绕所述第一发光元件和所述第一堤，
其中，所述电极绝缘部分与所述第二堤间隔开。
8.制造显示设备的方法，所述方法包括：
在衬底上形成在第一方向上延伸的第一对准电极；
在所述衬底上形成平行于所述第一对准电极的第二对准电极；
在所述第一对准电极和所述第二对准电极上形成第一绝缘层；
在所述第一对准电极和所述第二对准电极之间对准发光元件；
在所述发光元件的一部分上和所述第一绝缘层的一部分上形成第二绝缘层；
图案化所述第一绝缘层和所述第二绝缘层；
通过沿电极分离部分切割所述第一对准电极制备第一电极和第二电极，并且通过沿所述电极分离部分切割所述第二对准电极制备第三电极和第四电极；
形成电极绝缘部分，所述电极绝缘部分与所述第一电极和所述第二电极的彼此面对且被所述电极分离部分分离的端重叠，并且所述电极绝缘部分与所述第三电极和所述第四电极的彼此面对且被所述电极分离部分分离的端重叠；以及
在所述第二绝缘层和所述电极绝缘部分上形成第三绝缘层。
9.根据权利要求8所述的方法，其中，形成所述电极绝缘部分包括覆盖所述第一绝缘层的被图案化以对应于所述电极分离部分的端。
10.根据权利要求8所述的方法，其中，形成所述电极绝缘部分包括覆盖所述第二绝缘层的被图案化以对应于所述电极分离部分的端。
CN202210286614.5A 2021-04-07 2022-03-22 显示设备及制造显示设备的方法 Pending CN115207017A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020210044988A KR20220139477A (ko) 2021-04-07 2021-04-07 표시 장치 및 이의 제조 방법
KR10-2021-0044988 2021-04-07

Publications (1)

Publication Number Publication Date
CN115207017A true CN115207017A (zh) 2022-10-18

Family

ID=83511102

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210286614.5A Pending CN115207017A (zh) 2021-04-07 2022-03-22 显示设备及制造显示设备的方法

Country Status (3)

Country Link
US (1) US20220328725A1 (zh)
KR (1) KR20220139477A (zh)
CN (1) CN115207017A (zh)

Also Published As

Publication number Publication date
KR20220139477A (ko) 2022-10-17
US20220328725A1 (en) 2022-10-13

Similar Documents

Publication Publication Date Title
US11690280B2 (en) Display device and support film structure for display device
US11687199B2 (en) Touch sensing unit and display device including the same
EP3896743A1 (en) Display device
US11803266B2 (en) Display device
US11861131B2 (en) Display device
US20230301150A1 (en) Display device
US20190221152A1 (en) Display device
US11494044B2 (en) Display device
CN115207017A (zh) 显示设备及制造显示设备的方法
US20220352485A1 (en) Display device
US11822754B2 (en) Display device
US20230014863A1 (en) Display device
US11716887B2 (en) Light emitting display device with a reduced coupling capacitance between the conductive wiring lines
US20240120346A1 (en) Display device
US11620938B2 (en) Display device and tiled display including the same
US20240038952A1 (en) Display device and method of manufacturing the same
EP4354420A1 (en) Display device
US20230189590A1 (en) Display device
CN117881238A (zh) 显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination