CN115206872A - 半导体处理方法 - Google Patents

半导体处理方法 Download PDF

Info

Publication number
CN115206872A
CN115206872A CN202210285545.6A CN202210285545A CN115206872A CN 115206872 A CN115206872 A CN 115206872A CN 202210285545 A CN202210285545 A CN 202210285545A CN 115206872 A CN115206872 A CN 115206872A
Authority
CN
China
Prior art keywords
termination
forming
processing method
layer
substrate processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210285545.6A
Other languages
English (en)
Inventor
林完奎
姜熙成
J.O.柯
J.B.安
S.金
Y.J.金
D.H.柯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ASM IP Holding BV
Original Assignee
ASM IP Holding BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ASM IP Holding BV filed Critical ASM IP Holding BV
Publication of CN115206872A publication Critical patent/CN115206872A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/764—Air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/1042—Formation and after-treatment of dielectrics the dielectric comprising air gaps

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种形成空气间隙的衬底处理方法包括：在第一突起和第二突起之间的下部空间中形成沉积抑制剂位点；以及在第一突起和第二突起上形成膜形成位点和层间绝缘层，其中层间绝缘层通过沉积抑制剂位点和膜形成层而选择性地形成在第一突起和第二突起之间的上部空间中，因此在第一突起和第二突起之间形成空气间隙。

Description

半导体处理方法
技术领域
一个或多个实施例涉及一种衬底处理方法，更具体地，涉及一种在图案结构之间的间隙内形成空气间隙的衬底处理方法。
背景技术
随着通过减小电路宽度和增加半导体存储器件的集成度来增加电介质(例如电容器)的面积和减小电介质的厚度，由于电子隧穿，在电介质中出现诸如漏电流的问题。为了解决这些问题，高k材料用于电介质，但由于存储器件的位线和金属之间的相互作用，出现诸如漏电流或金属元素扩散的问题。
为了解决这些问题，应用了作为绝缘材料的低k材料，并且正在朝着使用空气间隙间隔物的方向开发器件，该空气间隙间隔物使用具有最低介电常数的材料即空气。例如，韩国专利公开号10-2010-0122701公开了一种形成这种空气间隙的过程。更详细地，该文献公开了在金属线之间形成绝缘膜并执行沉积过程以形成突出物从而通过突出物形成空气间隙的技术思想。
发明内容
一个或多个实施例包括一种衬底处理方法，该方法能够通过形成足够尺寸的空气间隙来防止图案结构之间的干扰。
附加方面将部分地在下面的描述中阐述，并且部分地将从描述中变得显而易见，或者可以通过实践本公开的所呈现的实施例来了解。
根据一个或多个实施例，一种衬底处理方法包括：在包括第一突起和第二突起的图案结构上形成第一端接位点；在其上形成有第一端接位点的图案结构上形成不同于第一端接位点的第二端接位点；以及在第一端接位点和第二端接位点上形成第一层。
根据衬底处理方法的一示例，衬底处理方法还可以包括在图案结构上形成保护层，其中第一端接位点和第二端接位点可以形成在保护层的表面上。
根据衬底处理方法的另一示例，第一端接位点可以在图案结构的下部中的保护层的第一部分处，并且第二端接位点可以在图案结构的上部中的保护层的第二部分处。
根据衬底处理方法的另一示例，第一层的形成可以在第一部分上被第一端接位点抑制，并且可以在第二部分上被第二端接位点促进。
根据衬底处理方法的另一示例，第一端接位点可以是氟端接位点。
根据衬底处理方法的另一示例，第二端接位点可以是氢端接位点。
根据衬底处理方法的另一示例，第一层的形成可以包括：供应具有与第二端接位点的反应性的源气体；以及供应反应性气体。
根据衬底处理方法的另一示例，源气体可以包括硅前体，并且可以通过供应源气体来形成Si-H端接位点。
根据衬底处理方法的另一示例，Si-H端接位点的形成可以在第一端接位点被抑制，而在第二端接位点被促进。
根据衬底处理方法的另一示例，第一端接位点的形成可以在第一频率的等离子体条件下执行，第二端接位点的形成可以在大于第一频率的第二频率的等离子体条件下执行。
根据衬底处理方法的另一示例，第一端接位点的形成可以在第一处理压力下执行，第二端接位点的形成可以在大于第一处理压力的第二处理压力下执行。
根据衬底处理方法的另一示例，衬底处理方法还可以包括在第一层上形成第二层。在替代实施例中，衬底处理方法还可以包括在第一层的形成和第二层的形成之间在第一层上形成至少一个端接位点。
根据衬底处理方法的另一示例，在第一端接位点的形成期间，包括供应含氟气体的第一循环可被执行至少一次。
根据衬底处理方法的另一示例，含氟气体可以包括NF3。
根据衬底处理方法的另一示例，在第二端接位点的形成期间，包括供应含氢气体的第二循环可被执行至少一次。
根据衬底处理方法的另一示例，含氢气体可以包括H2。
根据衬底处理方法的另一示例，可以形成覆盖图案结构的层间绝缘层的至少一部分，可以在第一突起和第二突起之间形成空气间隙，并且层间绝缘层可以包括第一层。
根据衬底处理方法的另一示例，空气间隙可以包括含有氟元素的气体。
根据一个或多个实施例，一种衬底处理方法包括：在包括第一突起和第二突起的图案结构上形成保护层；在第一频率和第一处理压力的第一等离子体条件下供应含氟气体，以在保护层上形成氟端接位点；吹扫含氟气体；在比第一频率高的第二频率和比第一处理压力高的第二处理压力的第二等离子体条件下供应含氢气体，以在保护层上形成氢端接位点；吹扫含氢气体；供应含硅源气体以形成Si-H端接位点，其中，Si-H端接位点的形成在氢端接位点上被促进，而在氟端接位点上被抑制；吹扫含硅源气体；通过供应具有与Si-H端接位点的反应性的反应性气体来在保护层上形成层间绝缘层；以及吹扫反应性气体。
根据一个或多个实施例，一种衬底处理方法包括：在第一突起和第二突起之间的下部空间中形成沉积抑制剂位点；以及在第一突起和第二突起上形成层间绝缘层，其中，层间绝缘层通过沉积抑制剂位点而选择性地形成在第一突起和第二突起之间的上部空间中，因此在第一突起和第二突起之间形成空气间隙。
附图说明
从以下结合附图的描述中，本公开的某些实施例的上述和其他方面、特征和优点将变得更加明显，其中：
图1是根据实施例的衬底处理方法的流程图；
图2是通过使用根据实施例的衬底处理方法制造的半导体器件的视图；
图3是根据实施例的衬底处理方法的视图；
图4是示出在图案结构的上部首先闭合时形成空气间隙的方法的视图；
图5是示出根据实施例的衬底处理方法的视图；
图6是示出根据图5的实施例的处理序列的视图；以及
图7是示出根据图5至6的第一重复周期期间的循环次数的图案结构中每个位置的SiN膜厚度的视图。
具体实施方式
现在将详细参考实施例，其示例在附图中示出，其中相同的附图标记始终表示相同的元件。在这点上，本实施例可以具有不同的形式，并且不应被解释为限于这里阐述的描述。因此，下面仅通过参考附图来描述实施例，以解释本说明书的各方面。如本文所用，术语“和/或”包括一个或多个相关列出项目的任何和所有组合。当在元素列表之前时，诸如“至少一个”的表述修饰整个元素列表，而不修饰列表的单个元素。
在下文中，将参照附图更全面地描述一个或多个实施例。
在这点上，本实施例可以具有不同的形式，并且不应被解释为限于这里阐述的描述。相反，提供这些实施例是为了使本公开彻底和完整，并将本公开的范围完全传达给本领域普通技术人员。
这里使用的术语用于描述特定实施例，并不意图限制本公开。如本文所用，单数形式“一”、“一个”和“该”旨在也包括复数形式，除非上下文清楚地另外指出。还应当理解，这里使用的术语“包括”、“包含”指定所陈述的特征、整数、步骤、过程、构件、部件和/或其组的存在，但不排除存在或添加一个或多个其他特征、整数、步骤、过程、构件、部件和/或其组。如本文所用，术语“和/或”包括一个或多个相关列出项目的任何和所有组合。
应当理解，尽管术语第一、第二等可以在这里用来描述各种构件、部件、区域、层和/或部分，但这些构件、部件、区域、层和/或部分不应受到这些术语的限制。这些术语不表示任何顺序、数量或重要性，而是仅用于将各个部件、区域、层和/或部分区分开。因此，在不脱离实施例教导的情况下，下面讨论的第一构件、部件、区域、层或部分可被称为第二构件、部件、区域、层或部分。
在本公开中，“气体”可以包括蒸发的固体和/或液体，并且可以包括单一气体或气体混合物。在本公开中，通过喷淋头引入反应室的处理气体可以包括前体气体和添加剂气体。前体气体和添加剂气体通常可以作为混合气体引入，或者可以单独引入反应空间。前体气体可以与诸如惰性气体的载气一起引入。添加剂气体可以包括稀释气体，比如反应性气体和惰性气体。反应性气体和稀释气体可以混合地或单独地引入反应空间。前体可以包括两种或更多种前体，反应性气体可以包括两种或更多种反应性气体。前体可以是化学吸附到衬底上的气体，并且通常包含构成介电膜基质的主要结构的准金属或金属元素，并且用于沉积的反应性气体可以是当被激发以将原子层或单层固定在衬底上时与化学吸附到衬底上的前体反应的气体。术语“化学吸附”可以指化学饱和吸附。除了处理气体之外的气体，也就是说，不通过喷淋头而被引入的气体，可以用于密封反应空间，并且它可以包括密封气体，例如惰性气体。在一些实施例中，术语“膜”可以指在垂直于厚度方向的方向上连续延伸而基本没有针孔来覆盖整个目标或相关表面的层，或者可以指仅仅覆盖目标或相关表面的层。在一些实施例中，术语“层”可以指在表面上形成的具有任何厚度的结构、或膜的同义词、或非膜结构。膜或层可以包括具有某些特性的离散的单个膜或层或者多个膜或层，并且相邻膜或层之间的边界可以是清晰的或不清晰的，并且可以基于物理、化学和/或某些其他特性、形成过程或顺序和/或相邻膜或层的功能或目的来设定。
在本公开中,“含有Si-N键”的表述可被称为特征在于一个或多个Si-N键，其具有基本由一个或多个Si-N键构成的主骨架和/或具有基本由一个或多个Si-N键构成的取代基。氮化硅层可以是包含Si-N键的介电层，并且可以包括氮化硅层(SiN)和氮氧化硅层(SiON)。
在本公开中，表述“相同材料”应被解释为意味着主要成分(构成)是相同的。例如，当第一层和第二层都是氮化硅层并且由相同材料形成时，第一层可以从由Si2N、SiN、Si3N4和Si2N3构成的组中选择，第二层也可以从上述组中选择，但其特定膜质量可以不同于第一层。
此外，在本公开中，根据可基于常规作业确定的可操作范围，任何两个变量可以构成变量的可操作范围，并且任何指示的范围可以包括或排除端接位点。此外，任何指示的变量值可以指精确值或近似值(不管它们是否被指示为“大约”)，可以包括等同物，并且可以指平均值、中值、代表值、多数值等。
在没有具体说明条件和/或结构的公开内容中，本领域普通技术人员可以根据公开内容作为常规实验容易地提供这些条件和/或结构。在所有描述的实施例中，出于预期目的，实施例中使用的任何部件可以用其任何等同部件替换，包括在此明确地、必要地或本质上描述的那些部件，此外，本公开可以类似地应用于设备和方法。
在下文中，将参照附图描述本公开的实施例。在附图中，由于例如制造技术和/或公差，可以预期与所示形状的变化。因此，本公开的实施例不应被解释为限于本文所示的区域的特定形状，而是可以包括例如由制造过程导致的形状偏差。
图1是根据实施例的衬底处理方法的流程图。
参照图1，制备具有图案结构的衬底。例如，衬底可被装载到衬底处理设备的反应空间中。衬底可以是半导体衬底，并且可以包括例如硅、绝缘体上硅、蓝宝石上硅、锗、硅锗和砷化镓中的任何一种。
图案结构是非平坦结构，并且可以是包括上表面、下表面和连接上表面和下表面的侧表面的阶梯结构。例如，图案结构可以包括由多个凹陷限定的多个突起。图案结构可以用于形成有源区或者可以用于形成栅极图案。例如，图案结构可以包括第一突起和第二突起，并且第一突起和第二突起中的每个可以包括栅电极。当图案结构用于实现闪存时，第一突起和第二突起中的每个还可以包括隧穿绝缘层。
在操作S110中，当制备衬底时，保护层可以形成在图案结构上。在形成保护层的操作S110期间，可以使用使用等离子体的薄膜沉积过程。例如，可以使用等离子体原子层沉积(PEALD)、等离子体化学气相沉积(PECVD)、脉冲等离子体化学气相沉积(脉冲PECVD)和循环脉冲PECVD中的至少一种。
保护层可配置成保护图案结构免受等离子体过程期间形成的自由基的影响，这将在下文中描述。例如，保护层可配置为保护图案结构免受在形成第一端接位点期间供应的自由基和氟离子的影响。图5(a)示出了在图案结构上形成保护层的示例性状态。
在一些实施例中，保护层可以包括在形成第一端接位点的操作S120期间供应的气体成分。例如，当三氟化氮(NF3)用于形成第一端接位点时，保护层可以包括氮元素。例如，保护层可以包括氮化硅。
在图案结构上形成保护层之后，执行用于在保护层上形成沉积抑制剂位点和膜形成位点的过程。首先，在操作S120中，为了形成沉积抑制剂位点，可以在保护层的表面上形成第一端接位点。此后，在操作S130中，可以在保护层的表面上形成第二端接位点，以形成膜形成位点。
在替代实施例中，可以省略形成保护层的操作S110。不管保护层是否存在，第一端接位点和第二端接位点将形成在包括第一突起和第二突起的图案结构上。
在形成第一端接位点的操作S120期间，可以供应第一气体以形成能够抑制随后在保护层上沉积的端接位点。例如，第一端接位点可以是氟端接位点，在这种情况下，可以在形成第一端接位点期间供应含氟气体(例如三氟化氮)。
在一些实施例中，形成第一端接位点的操作S120可以在第一等离子体条件下执行，使得第一端接位点可以均匀地形成在保护层上。例如，等离子体的频率和处理压力可以设置得相对较低，使得第一端接位点可以均匀地形成在保护层的所有表面上(顶部、底部和连接顶部和底部的侧面)。
在一实施例中，第一等离子体条件可以包括第一频率(例如430kHz)和第一处理压力(1托至5托)。也就是说，可以设定第一等离子体条件，使得供应到反应空间的第一气体的平均自由程增加，因此第一气体可以到达保护层的底表面。图5(b)示出了在保护层上形成第一端接位点的示例性状态。
在形成第一端接位点之后，执行形成不同于第一端接位点的第二端接位点以在保护层上形成膜形成位点的操作S130。在形成第二端接位点的操作S130期间，可以供应第二气体以形成能够促进保护层上的后续沉积的端接位点。例如，第二端接位点可以是氢端接位点，在这种情况下，可以在形成第二端接位点的操作S130期间供应含氢气体(例如氢(H2))。
在一些实施例中，形成第二端接位点的操作S130可以在第二等离子体条件下执行，使得第二端接位点可以选择性地形成在保护层上。例如，等离子体的频率和处理压力可以设定得相对较高，使得第二端接位点可以选择性地形成在保护层上。
在一实施例中，第二等离子体条件可以包括第二频率(例如13.56MHz)和第二处理压力(5托至30托)。也就是说，第二等离子体条件可以设定成使得供应到反应空间的第二气体的平均自由程减小，因此第二气体可以停留在保护层的上表面周围，而不会到达保护层的下表面。因此，通过施加第二等离子体产生的第二气体的离子和自由基可以与保护层的上表面上的保护层的一部分反应，因此保护层的上表面周围的第一端接位点可被第二端接位点替换。
图5(c)示出了在保护层上形成第一端接位点和第二端接位点的示例性状态。通过上述形成第一端接位点的操作S120和形成第二端接位点的操作S130，第一端接位点可以形成在保护层的第一部分中，第二端接位点可以形成在保护层的第二部分中。例如，其中形成第一端接位点的第一部分可以位于图案结构的下部，而其中形成第二端接位点的第二部分可以位于图案结构的上部(见图2)。
此后，执行在第一端接位点和第二端接位点上形成第一层的操作S140。第一端接位点和第二端接位点可以影响第一层的形成。第一端接位点可以充当沉积抑制剂位点，并且第一层的形成可被第一端接位点抑制在保护层的第一部分(即形成第一端接位点的部分)上。另一方面，第二端接位点可以促进在保护层的第二部分(即形成第二端接位点的部分)上形成第一层。
在一些实施例中，形成第一层的操作S140可以包括供应源气体和供应反应性气体。在替代实施例中，源气体的供应和反应性气体的供应可以包括在重复多次的沉积循环中。此外，可以在供应源气体之后或者在供应反应性气体之后执行吹扫操作。
源气体可以包括具有与第二端接位点的反应性的材料。因此，在供应源气体期间，第二端接位点可被包含源气体元素的第三端接位点替换。例如，源气体可以包括硅前体，并且在这种情况下，可以通过供应源气体来形成Si端接位点(或Si-H端接位点)。换句话说，第二端接位点(即H端接位点)可以用第三端接位点(即Si端接位点(或Si-H端接位点))替换。
在替代实施例中，可在供应源气体期间施加等离子体。施加等离子体可以促进用第三端接位点替换第二端接位点。在替代实施例中，在供应源气体期间，可以停止供应反应性吹扫气体。在另一实施例中，在供应源气体期间，可以供应反应性吹扫气体，并且可以调节等离子体条件，使得当源气体被激发时，反应性吹扫气体不被激发。
源气体可以包括不与第一端接位点反应的材料(或者具有低反应性的材料)。因此，在供应源气体期间，可以在第一端接位点抑制第三端接位点的形成。例如，当供应硅前体作为源气体以在保护层上形成Si-H端接位点时，Si-H端接位点的形成可以在第一端接位点被抑制，而在第二端接位点被促进。图5(d)中示出了在保护层上形成Si-H端接位点的示例性状态。
此后，供应反应性气体。反应性气体可以包括具有与源气体的反应性的材料。在一些实施例中，反应性气体可以包括在某些条件下(例如等离子体施加条件)具有与源气体的反应性的材料。通过供应反应性气体并与含源元素的层(例如Si-H端接位点)发生化学反应，可以在保护层上形成第一层。
如上所述，通过在第一突起和第二突起之间的下部空间中形成用作沉积抑制剂位点的第一端接位点，可以选择性地形成用作层间绝缘层的第一层。也就是说，由于沉积抑制剂位点，第一层可以选择性地形成在第一突起和第二突起之间的上部空间中。图5(e)示出了选择性形成第一层的示例性视图。
此后，执行在第一层上形成第二层的操作S150。形成第二层的操作S150可以包括执行以形成第一层的操作(例如供应源气体和反应性气体)。图5(f)示出了在第一层上形成第二层的示例性状态。
通过如上所述在图案结构上形成第一层和第二层，可以形成覆盖图案结构的层间绝缘层。此外，空气间隙可以形成在层间绝缘层和图案结构之间。因此，可以在第一突起和第二突起之间形成空气间隙，以防止漏电流的发生。
在一些实施例中，第一端接位点可以用作沉积抑制剂位点，使得在形成层间绝缘层的同时，可以抑制在其中形成第一端接位点的部分上的沉积。此外，即使在形成层间绝缘层之后，第一端接位点的成分也可能保留在空气间隙中。例如，当第一端接位点是氟端接位点时，空气间隙可以包括具有氟元素的气体。
更详细地，三氟化氮可用于形成第一端接位点。在这种情况下，具有氮和/或氟元素(例如三氟化氮和氟化氢)作为第一端接位点的成分的气体可以包括在空气间隙中。此外，当层间绝缘层包括含硅的材料(例如氧化硅和氮化硅)时，包括层间绝缘层的成分和第一端接位点的成分的气体可以包括在空气间隙中(例如四氟化硅)。
尽管图1将形成第一层的操作S140和形成第二层的操作S150示出和描述为用于形成层间绝缘层的单独操作，但形成第一层的操作S140和形成第二层的操作S150可以是包括在沉积循环中的相同操作。在另一实施例中，可以省略第二层的形成，并且在这种情况下，可以仅执行形成第一层的操作/循环来形成层间绝缘层。
在替代实施例中，在形成第一层的操作S140和形成第二层的操作S150之间，可以执行形成第一端接位点和/或第二端接位点的附加操作。第一/第二端接位点的该附加形成可有助于补充在重复沉积循环时消失的端接位点(尤其是用于抑制在突起之间的间隙下方形成沉积的端接位点)。
图2示出了使用图1的衬底处理方法制造的半导体器件。
如上所述且如图2所示，通过在形成第一层之前在第一突起P1和第二突起P2之间的下部空间LS中形成沉积抑制剂位点220，在形成层间绝缘层期间，防止下部空间LS中薄膜的沉积，从而可以容易地形成空气间隙。结果，层间绝缘层通过沉积抑制剂位点220而选择性地形成在第一突起P1和第二突起P2之间的上部空间US中，具有足够尺寸的空气间隙可以形成在第一突起P1和第二突起P2之间的下部空间LS中。
此外，通过在形成第一层之前在第一突起P1和第二突起P2之间的上部空间US中形成膜形成位点230，在形成层间绝缘层期间，可以促进覆盖上部空间US的薄膜的沉积。因此，层间绝缘层可以高速形成，从而确保空气间隙具有足够的尺寸。
图3是根据实施例的衬底处理方法的视图。根据实施例的衬底处理方法可以是根据上述实施例的衬底处理方法的变型。在下文中，这里将不给出实施例的重复描述。
参照图3，首先，执行在包括第一突起和第二突起的图案结构上形成保护层的操作S310，然后，执行在保护层上形成氟端接位点的操作S320。例如，可以执行通过在第一等离子体频率和第一处理压力的第一等离子体条件下供应含氟气体来形成氟端接位点的操作S320。
在形成氟端接位点的操作S320期间，第一循环可被执行至少一次。在这种情况下，第一循环可以包括在第一等离子体气氛(即第一等离子体频率和第一处理压力)下供应含氟气体和吹扫含氟气体。
此后，执行在保护层上形成氢端接位点的操作S330。例如，可以通过在高于第一等离子体频率的第二等离子体频率和高于第一处理压力的第二处理压力的第二等离子体条件下供应含氢气体来执行氢端接位点的形成。
在形成氟端接位点的操作S330期间，第二循环可被执行至少一次。在这种情况下，第二循环可以包括在第二等离子体气氛下供应含氢气体和吹扫含氢气体。
此后，执行在具有氟端接位点和氢端接位点的保护层上形成层间绝缘层的操作S340。在形成层间绝缘层的操作S340期间，沉积循环可被执行至少一次。在这种情况下，沉积循环可以包括供应含硅源气体以形成Si-H端接位点，吹扫含硅源气体，供应具有与Si-H端接位点的反应性的反应性气体，以及吹扫反应性气体。
如上所述，源气体可包括与氢端接位点反应但不与氟端接位点反应的材料。因此，Si-H端接位点的形成可以在氢端接位点上被促进，而在氟端接位点上被抑制。结果，层间绝缘层可以选择性地形成在保护层上。
此后，随着沉积循环的重复，执行确定层间绝缘层的形成是否完成的操作S350。例如，可以确定沉积循环是否重复了一定次数和/或是否形成了空气间隙。当层间绝缘层的形成没有完成时，重复沉积循环。然而，当满足特定标准时，可以在重复沉积循环之前执行形成氟端接位点的操作S320和/或形成氢端接位点的操作S330。例如，当确定没有氟端接位点或氟端接位点不足时，可以在执行第一循环和第二循环之后执行沉积循环。
在使用SiN薄膜的空气间隙制造方法中，可以考虑在首先使用原子层沉积方法封闭图案结构的上部的同时形成空气间隙的方法。然而，当SiN薄膜在沉积的顶部被阻挡之前沉积在图案结构的底部时，空气间隙的尺寸减小，因此随着器件的电路宽度减小而出现问题。例如，如图4所示，当SiN薄膜沉积在图案结构的下部区域并且上部区域被封闭时，形成了具有窄宽度的针状空气间隙，从而恶化了介电特性。
因此，本公开的目的是提出一种抑制图案结构的下部区域中的沉积并控制空气间隙尺寸的方法。
在本公开中，关于抑制图案结构的下部区域中的沉积和控制空气间隙尺寸的方法，旨在通过结合沉积抑制剂、等离子体和处理压力条件来实现本公开的目的。
图5是示出根据实施例的衬底处理方法的视图。根据实施例的衬底处理方法可以是根据上述实施例的衬底处理方法的变型。在下文中，这里将不给出实施例的重复描述。
参考图5，每个操作的详细描述如下。
1)步骤1(a)：形成保护层。在该步骤中，保护层2形成在图案结构1上。例如，SiN膜通过等离子体增强原子层沉积(PEALD)均匀地沉积在图案结构1上。该步骤是为了形成保护层，用于保护图案结构免受氟(F)离子和自由基的影响，该氟离子和自由基在随后描述的下一步骤中被激活。保护层2形成为
Figure BDA0003558061030000111
的厚度。
2)步骤2(b)：供应沉积抑制剂并形成沉积抑制剂位点。在该步骤中，在第一步骤中形成的保护层2上供应沉积抑制剂。供应氟作为沉积抑制剂，以在保护层2上形成氟端接位点。例如，RF功率用于激活三氟化氮(NF3)以产生氟自由基。该步骤在低频RF功率和低处理压力条件下进行，以允许氟自由基到达图案结构的底表面，使得氟自由基的平均自由程延长，并且氟自由基到达图案结构的底表面。氟端接位点也形成在图案结构的底表面上的保护层上。在该步骤中，沉积抑制剂可以例如脉冲的形式被供应至少一次。
3)步骤3(c)：形成膜形成位点。在该步骤中，在其上形成含氟沉积抑制剂位点(抑制剂位点或氟端接位点)的图案结构上形成膜形成位点。在该步骤中，供应活性氢自由基。氢自由基与氟反应，以将氟端接位点转化为氢端接位点。氢端接位点用作膜形成位点。更具体地，氢端接位点在后续步骤中与含源元素的气体反应，并且它们被转化成含源元素的端接位点。在该步骤中，通过在高频RF功率和高处理压力条件下进行以在图案结构的上部中形成氢端接位点，氢自由基的平均自由程被缩短，并且氢端接位点形成在图案结构的上部区域中。在该步骤中，氢气可以脉冲形式被供应至少一次。
4)步骤4(d)：供应源气体(前体)。在该步骤中，供应源气体。作为源气体，例如供应包含硅、氨基硅烷或碘硅烷气体的原料气体。因为在步骤3中在图案结构上形成了作为键合位点的氢端接位点，所以源气体与图案结构上的氢端接位点反应，以形成含源元素的端接位点。例如，当供应包含硅元素的源气体时，可以形成Si-H端接位点。然而，因为作为沉积抑制剂位点的氟端接位点仍位于图案结构的下部区域中，所以没有形成含源元素的端接位点。
5)步骤5(e)：供应反应性气体。在该步骤中，供应与含源气体反应的反应性气体，以通过与源元素的化学反应形成薄膜。例如，通过在步骤4中供应Si源气体，然后在步骤5中供应用RF功率激活的氮反应性气体，可以通过与包含源元素的端接位点进行化学反应来形成氮化硅膜。可替代地，可以通过供应活性氧气来形成氧化硅膜。然而，因为作为沉积抑制剂位点的氟端接位点仍位于图案结构的下部区域中，所以没有形成含源元素的端接位点。
6)步骤6(f)：形成空气间隙。通过重复步骤4和步骤5(第一次重复)，形成空气间隙，其中图案的上部是封闭的，而图案的内部是空的。可以看出，图5(f)中的空气间隙宽度G大于图4中的空气间隙宽度。这是因为，如图5(b)至(e)所示，膜沉积抑制剂位点位于图案结构的下部区域中，因此不与源气体反应，并且不形成膜。因此，通过向根据本公开的图案结构供应沉积抑制剂，存在保持空气间隙的最大宽度的技术效果。
在图5的第一重复周期(第一重复)期间，多次供应源气体和反应性气体。然而，由于源气体和反应性气体的重复供应，特别是活性物质的重复和连续供应，可以减少图案结构的下部区域中的沉积抑制剂位点。因此，在第一重复周期执行一定次数(第一重复)之后，沉积抑制剂被再次供应到图案结构(第二重复)。如图5所示，在重复图5(d)至5(e)一定次数之后，重复图5(b)至5(e)的步骤(第二重复)。因此，技术效果是在图案结构的下部区域中保持恒定的沉积抑制剂位点，直至形成空气间隙，并防止空气间隙宽度减小。
图6是示出根据图5的实施例的处理序列的视图。图6示出了通过PEALD方法在图案结构上沉积SiN薄膜时形成空气间隙的过程。图6的部分t1至t4对应于图5的步骤1(a)的保护层沉积，部分t5至t6对应于图5的步骤2(b)的沉积抑制剂供应和沉积抑制剂位点形成。图6的部分t7至t8对应于图5的步骤3(c)的氢气供应和膜形成位点形成，部分t9至t12对应于图5的步骤4(d)的Si源气体供应和图5的步骤5(e)的氮自由基供应。多次重复图6的部分t9至t12(第一重复)，此后，重复部分t5至t12(第二重复)，从而将沉积抑制剂位点保持在图案结构的下部区域中，并防止空气间隙的宽度减小。在图6中，氮气(N2)是反应性吹扫气体，当被RF功率激活时，其与硅源气体发生化学反应，否则，氮气是惰性气体并用作硅源载气和吹扫气体。
下表1示出了图5至6的每个步骤的RF频率和处理压力条件。
[表1]
Figure BDA0003558061030000131
图7示出了根据图5至6的第一重复周期(第一重复)期间的循环次数的图案结构中的每个位置的SiN膜的厚度。
参照图7，直到100次循环，形成在图案结构的底部中的SiN膜的沉积厚度为
Figure BDA0003558061030000132
形成在图案结构的侧底部中的SiN膜的沉积厚度为
Figure BDA0003558061030000133
而形成在图案结构的顶部中的SiN膜的沉积厚度为
Figure BDA0003558061030000134
并且形成在图案结构的侧顶部中的SiN膜的沉积厚度为
Figure BDA0003558061030000135
因此可以看出，在可允许范围内充分抑制了下部区域中的膜沉积。然而，在170次循环时，形成在图案结构的底部中的SiN膜的沉积厚度为
Figure BDA0003558061030000136
形成在图案结构的侧底部中的SiN膜的沉积厚度为
Figure BDA0003558061030000137
而形成在图案结构的顶部中的SiN膜的沉积厚度为
Figure BDA0003558061030000138
形成在图案结构的侧顶部中的SiN膜的沉积厚度为
Figure BDA0003558061030000139
因此可以看出，下部区域中的空气间隙宽度显著减小，如图4的示例所示。因此，根据图5至6的实施例，可以看出，优选的第一重复周期的最大值约为100次循环。换句话说，优选在第一重复周期(第一重复)期间执行100次循环，然后再次执行供应沉积抑制气体(抑制剂)的第二重复周期(第二重复)。因此，技术效果是在图案结构的下部区域中连续保持沉积抑制剂位点。
下表2示出了根据实施例的SiN薄膜的沉积条件。作为Si源气体，供应包含Si的气体，比如氨基硅烷、碘硅烷、二氯硅烷(DCS)和一氯硅烷(MCS)中的至少一种源气体。使用氮气作为载气将源气体供应给反应器。氮气是反应性吹扫气体，并且当被RF功率激活时与源气体发生化学反应，但否则的话用作源载气或吹扫气体。作为反应性气体，可以供应含氮气体，例如氮气、氮氧化物、二氧化氮和氨气中的至少一种。对于RF功率，13.56MHz的高频功率和470kHz的低频功率被分步差分施加。
[表2]
Figure BDA0003558061030000141
Figure BDA0003558061030000151
如上所述，根据实施例，在图案结构中形成空气间隙时，通过控制RF频率和处理压力来供应沉积抑制剂，可以在图案结构的下部区域中形成空气间隙结构。特别地，通过供应沉积抑制剂，可以最小化空气间隙宽度的减小，并且可以保持空气间隙结构。此外，通过应用第一重复周期和第二重复周期，沉积抑制剂位点可以连续地保持在图案结构的下部区域中，并且空气间隙结构可以稳定地保持。
应该理解，这里描述的实施例应被认为仅仅是描述性的，而不是为了限制的目的。每个实施例中的特征或方面的描述通常应被认为可用于其他实施例中的其他类似特征或方面。虽然已经参照附图描述了一个或多个实施例，但本领域普通技术人员将理解，在不脱离由所附权利要求限定的本公开的精神和范围的情况下，可以在形式和细节上进行各种改变。

Claims (21)

1.一种衬底处理方法，包括：
在包括第一突起和第二突起的图案结构上形成第一端接位点；
在其上形成有第一端接位点的图案结构上形成不同于第一端接位点的第二端接位点；以及
在第一端接位点和第二端接位点上形成第一层。
2.根据权利要求1所述的衬底处理方法，还包括：
在所述图案结构上形成保护层，
其中，所述第一端接位点和所述第二端接位点形成在保护层的表面上。
3.根据权利要求2所述的衬底处理方法，其中，
所述第一端接位点在所述图案结构的下部中的所述保护层的第一部分处，并且
所述第二端接位点在所述图案结构的上部中的所述保护层的第二部分处。
4.根据权利要求3所述的衬底处理方法，其中，所述第一层的形成在所述第一部分上被所述第一端接位点抑制，而在所述第二部分上被所述第二端接位点促进。
5.根据权利要求1所述的衬底处理方法，其中，所述第一端接位点是氟端接位点。
6.根据权利要求1所述的衬底处理方法，其中，所述第二端接位点是氢端接位点。
7.根据权利要求1所述的衬底处理方法，其中，所述第一层的形成包括：
供应具有与所述第二端接位点的反应性的源气体；以及
供应反应性气体。
8.根据权利要求7所述的衬底处理方法，其中，
所述源气体包括硅前体，并且
通过供应所述源气体来形成Si-H端接位点。
9.根据权利要求8所述的衬底处理方法，其中，所述Si-H端接位点的形成在所述第一端接位点被抑制，而在所述第二端接位点被促进。
10.根据权利要求1所述的衬底处理方法，其中，
在第一频率的等离子体条件下执行所述第一端接位点的形成，并且
在大于第一频率的第二频率的等离子体条件下执行所述第二端接位点的形成。
11.根据权利要求1所述的衬底处理方法，其中，
在第一处理压力下执行所述第一端接位点的形成，并且
在大于第一处理压力的第二处理压力下执行所述第二端接位点的形成。
12.根据权利要求1所述的衬底处理方法，还包括在所述第一层上形成第二层。
13.根据权利要求1所述的衬底处理方法，其中，在形成所述第一端接位点期间，包括供应含氟气体的第一循环被执行至少一次。
14.根据权利要求13所述的衬底处理方法，其中，所述含氟气体包括NF3。
15.根据权利要求13所述的衬底处理方法，其中，在形成所述第二端接位点期间，包括供应含氢气体的第二循环被执行至少一次。
16.根据权利要求13所述的衬底处理方法，其中，所述含氢气体包括H2。
17.根据权利要求1所述的衬底处理方法，其中，
形成覆盖所述图案结构的层间绝缘层的至少一部分，
在所述第一突起和所述第二突起之间形成空气间隙，并且
层间绝缘层包括所述第一层。
18.根据权利要求17所述的衬底处理方法，其中，所述空气间隙包括含有氟元素的气体。
19.一种衬底处理方法，包括：
在包括第一突起和第二突起的图案结构上形成保护层；
在第一频率和第一处理压力的第一等离子体条件下供应含氟气体，以在保护层上形成氟端接位点；
吹扫含氟气体；
在比第一频率高的第二频率和比第一处理压力高的第二处理压力的第二等离子体条件下供应含氢气体，以在保护层上形成氢端接位点；
吹扫含氢气体；
供应含硅源气体以形成Si-H端接位点，其中，Si-H端接位点的形成在氢端接位点上被促进，而在氟端接位点上被抑制；
吹扫含硅源气体；
通过供应具有与Si-H端接位点的反应性的反应性气体来在保护层上形成层间绝缘层；以及
吹扫反应性气体。
20.一种衬底处理方法，包括：
在第一突起和第二突起之间的下部空间中形成沉积抑制剂位点；以及
在第一突起和第二突起上形成层间绝缘层，其中，
层间绝缘层通过沉积抑制剂位点而选择性地形成在第一突起和第二突起之间的上部空间中，因此在第一突起和第二突起之间形成空气间隙。
21.根据权利要求12所述的衬底处理方法，还包括在形成所述第一层和形成所述第二层之间在第一层上形成至少一个端接位点。
CN202210285545.6A 2021-03-25 2022-03-22 半导体处理方法 Pending CN115206872A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US202163166152P 2021-03-25 2021-03-25
US63/166,152 2021-03-25

Publications (1)

Publication Number Publication Date
CN115206872A true CN115206872A (zh) 2022-10-18

Family

ID=83363650

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210285545.6A Pending CN115206872A (zh) 2021-03-25 2022-03-22 半导体处理方法

Country Status (4)

Country Link
US (1) US20220310387A1 (zh)
KR (1) KR20220133793A (zh)
CN (1) CN115206872A (zh)
TW (1) TW202303687A (zh)

Also Published As

Publication number Publication date
TW202303687A (zh) 2023-01-16
US20220310387A1 (en) 2022-09-29
KR20220133793A (ko) 2022-10-05

Similar Documents

Publication Publication Date Title
US11637011B2 (en) Method of topology-selective film formation of silicon oxide
KR102459905B1 (ko) 가스 공급 노즐, 기판 처리 장치, 반도체 장치의 제조 방법 및 프로그램
JP7479334B2 (ja) ＳｉＯＣ薄膜の形成
US10340135B2 (en) Method of topologically restricted plasma-enhanced cyclic deposition of silicon or metal nitride
TWI756350B (zh) 藉由熱ald及peald沉積氧化物膜之方法
KR100660890B1 (ko) Ａｌｄ를 이용한 이산화실리콘막 형성 방법
US9812319B1 (en) Method for forming film filled in trench without seam or void
KR102669793B1 (ko) 원자층 식각을 포함하는 연속 공정
US7531467B2 (en) Manufacturing method of semiconductor device and substrate processing apparatus
KR101661104B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체
US8410003B2 (en) Method of manufacturing semiconductor device, method of processing substrate, and substrate processing apparatus
KR101523219B1 (ko) 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치 및 컴퓨터 판독 가능한 기록 매체
US20060292872A1 (en) Atomic layer deposition of thin films on germanium
KR102399664B1 (ko) 성막 방법, 성막 처리용의 처리 용기의 클리닝 방법 및 성막 장치
US20170268105A1 (en) Semiconductor device manufacturing method, substrate processing apparatus and recording medium
US20060051506A1 (en) Nitridation of high-k dielectrics
JP7405572B2 (ja) 酸窒化膜を形成する方法
CN112640061B (zh) 基板处理装置、半导体装置的制造方法及存储介质
KR102710534B1 (ko) 트렌치의 측벽 또는 평탄면 상에 실리콘 질화물막을 선택적으로 형성하기 위한 방법
KR20220041167A (ko) 기판 처리 장치, 플라스마 생성 장치, 반도체 장치의 제조 방법, 플라즈마 생성 방법 및 프로그램
CN115206872A (zh) 半导体处理方法
KR102125511B1 (ko) 비정질 실리콘막의 형성 방법
JP7314016B2 (ja) 金属酸化薄膜の形成方法
KR20210117344A (ko) 희생 마스크 (sacrificial mask) 를 사용하는 선택적인 에칭
KR20220041751A (ko) 반도체 처리 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination