CN115201669A - 一种芯片内部电路检测方法和装置 - Google Patents

一种芯片内部电路检测方法和装置 Download PDF

Info

Publication number
CN115201669A
CN115201669A CN202211127621.7A CN202211127621A CN115201669A CN 115201669 A CN115201669 A CN 115201669A CN 202211127621 A CN202211127621 A CN 202211127621A CN 115201669 A CN115201669 A CN 115201669A
Authority
CN
China
Prior art keywords
processing core
control module
result
address
detection control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202211127621.7A
Other languages
English (en)
Other versions
CN115201669B (zh
Inventor
王嘉诚
张少仲
张栩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhongcheng Hualong Computer Technology Co Ltd
Original Assignee
Zhongcheng Hualong Computer Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhongcheng Hualong Computer Technology Co Ltd filed Critical Zhongcheng Hualong Computer Technology Co Ltd
Priority to CN202211127621.7A priority Critical patent/CN115201669B/zh
Publication of CN115201669A publication Critical patent/CN115201669A/zh
Application granted granted Critical
Publication of CN115201669B publication Critical patent/CN115201669B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31721—Power aspects, e.g. power supplies for test circuits, power saving during test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318536—Scan chain arrangements, e.g. connections, test bus, analog signals
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318558—Addressing or selecting of subparts of the device under test

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本发明公开了一种芯片内部电路检测方法和装置，其中所述方法包括：测试电源控制处理核进入第一工作模式，JTAG接口控制芯片内多个处理核的第一存储区内部的多个扫描触发器连成一条扫描链，进行多个处理核的第一存储区的检测并判断需要调试的对应第一存储区；测试电源控制处理核进入第二工作模式，JTAG接口控制检测控制模块运行检测第二存储区的检测步骤，检测控制模块判断需要调试的处理核对应的第二存储区。通过本发明,使得调整测试电源的输入电平即可控制处理核分别测试不同的存储区，节约了IO口资源，并通过串行测试易失性存储区和随机访问存储区，快速检测到需调试单元，减少测试时间，提高了测试效率。

Description

一种芯片内部电路检测方法和装置
技术领域
本发明属于芯片检测领域，尤其涉及一种芯片内部电路检测方法和装置。
背景技术
随着大数据的发展，数据处理量越来越大，为了应对不同场景下的数据处理，通常需要对不同的任务场景分别执行任务，这对处理器的处理能力和存储灵活性提出了更高的要求。
当前对于在处理器中设置多个处理IP，以及使用易失性存储和随机存储结合在多处理IP芯片配合工作的情形，测试工作十分复杂，需要提出一种新的芯片电路检测方法对这种芯片进行快速检测和调试。
发明内容
针对上述现有技术中存在的缺陷，本发明提供一种芯片内部电路检测方法，所述方法包括：
所述芯片包括多个处理核，每个处理核对应设置有存储器，所述存储器包括第一存储区和第二存储区，所述存储器与测试电源连接，所述测试电源通过调整输入电平占空比控制处理核工作模式为第一模式或第二模式，当处理核工作模式为第一模式时，所述存储器的第一存储区进入工作状态，当处理核工作模式为第二模式时，所述存储器的第二存储区进入工作；
JTAG接口包含检测控制模块和地址寄存器，用于存储所述与所述多个处理核对应的执行程序的起始地址段；
当测试电源控制处理核进入第一工作模式时，所述JTAG接口控制所述芯片内的多个处理核的第一存储区内部的多个扫描触发器连成一条扫描链，进行对所述多个处理核的第一存储区的检测并判断需要调试的对应第一存储区；
当测试电源控制处理核进入第二工作模式时，所述JTAG接口控制所述检测控制模块运行检测第二存储区的检测步骤，所述检测步骤如下：
步骤S1，所述检测控制模块读取地址存储器中的地址栈中的第一地址，所述检测控制模块将所述第一地址和预存的参数发送给第一处理核，所述第一处理核将预存的参数作为第一地址对应的指令的输入参数并执行第一地址对应的指令得到结果，并将结果返回检测控制模块；
步骤S2，检测控制模块获取并记录返回的结果，并读取地址栈中的下一地址，检测控制模块将所述下一地址和结果发送给下一处理核，下一处理核将结果作为下一地址对应的指令的输入参数，并执行下一地址对应的指令得到结果，并将结果返回检测控制模块；
步骤S3，所述检测控制模块重复步骤S2，直至地址栈内与多个处理核对应的地址全部读取完毕；
检测控制模块通过最终获取的结果，判断其是否与测试成功的结果匹配，若否，则检查记录的结果列表，判断需要调试的处理核对应的第二存储区。
其中，检测控制模块判断需要调试的处理核对应的第二存储区，包括，检测控制模块将保存的结果和根据预存的参数依次计算的指令结果对比，判断出发生错误的处理核模块。
其中，当检测到某一处理核模块发生错误时，检测控制模块根据保存的错误的返回结果，作为下一处理核对应指令的输入参数。
其中，测试电源控制处理核进入第一工作模式时，所述JTAG接口控制输入TCK时钟和输入的TMS产生扩展检测的时钟和扫描使能信号，所述芯片内的多个处理核的第一存储区内部的多个扫描触发器连成一条扫描链，控制JTAG接口芯片的TDI和TDO端口分别连接到所述扫描链的扫描输入和扫描输出，在相应的检测模式下，通过控制TCK时钟扫描移位进行检测。
其中，当所述测试电源通过调整输入电平占空比高时，处理核进入第一模式，当所述测试电源通过调整输入电平占空比低时，处理核进入第二模式。
其中，所述存储器包括第一存储区和第二存储区，所述第一存储区为非易失性存储区，所述第二存储区为随机访问存储区。
此外，本发明还提出了一种基于上述方法的芯片内部电路检测装置，所述装置包括，
JTAG接口，所述JTAG接口包含检测控制模块和地址寄存器，用于存储所述与所述多个处理核对应的执行程序的起始地址段；
测试电源，当所述测试电源控制处理核进入第一工作模式时，所述JTAG接口控制所述芯片内的多个处理核的第一存储区内部的多个扫描触发器连成一条扫描链，进行对所述多个处理核的第一存储区的检测并判断需要调试的对应第一存储区；
检测控制模块，当测试电源控制处理核进入第二工作模式时，所述JTAG接口控制所述检测控制模块运行检测第二存储区的检测步骤，所述检测步骤如下：
步骤S1，所述检测控制模块读取地址存储器中的地址栈中的第一地址，所述检测控制模块将所述第一地址和预存的参数发送给第一处理核，所述第一处理核将预存的参数作为第一地址对应的指令的输入参数并执行第一地址对应的指令得到结果，并将结果返回检测控制模块；
步骤S2，检测控制模块获取并记录返回的结果，并读取地址栈中的下一地址，检测控制模块将所述下一地址和结果发送给下一处理核，下一处理核将结果作为下一地址对应的指令的输入参数，并执行下一地址对应的指令得到结果，并将结果返回检测控制模块；
步骤S3，所述检测控制模块重复步骤S2，直至地址栈内与多个处理核对应的地址全部读取完毕；
检测控制模块通过最终获取的结果，判断其是否与测试成功的结果匹配，若否，则检查记录的结果列表，判断需要调试的处理核对应的第二存储区；
被测试的所述芯片包括多个处理核，每个处理核对应设置有存储器，所述存储器包括第一存储区和第二存储区，所述存储器与测试电源连接，所述测试电源通过调整输入电平占空比控制处理核工作模式为第一模式或第二模式，当处理核工作模式为第一模式时，所述存储器的第一存储区进入工作状态，当处理核工作模式为第二模式时，所述存储器的第二存储区进入工作。
其中，检测控制模块判断需要调试的处理核对应的第二存储区，包括，检测控制模块将保存的结果和根据预存的参数依次计算的指令结果对比，判断出发生错误的处理核模块；当检测到某一处理核模块发生错误时，检测控制模块根据保存的错误的返回结果，作为下一处理核对应指令的输入参数。
其中，测试电源控制处理核进入第一工作模式时，所述JTAG接口控制输入TCK时钟和输入的TMS产生扩展检测的时钟和扫描使能信号，所述芯片内的多个处理核的第一存储区内部的多个扫描触发器连成一条扫描链，控制JTAG接口芯片的TDI和TDO端口分别连接到所述扫描链的扫描输入和扫描输出，在相应的检测模式下，通过控制TCK时钟扫描移位进行检测。
其中，当所述测试电源通过调整输入电平占空比高时，处理核进入第一模式，当所述测试电源通过调整输入电平占空比低时，处理核进入第二模式。
与现有技术相比，通过本发明的方法使得调整测试电源的输入电平即可控制处理核分别测试不同的存储区，节约了IO口资源。同时，通过本发明的方法，串行测试易失性存储区和随机访问存储区，快速检测到需调试单元，减少测试时间，提高了测试效率。
附图说明
通过参考附图阅读下文的详细描述，本公开示例性实施方式的上述以及其他目的、特征和优点将变得易于理解。在附图中，以示例性而非限制性的方式示出了本公开的若干实施方式，并且相同或对应的标号表示相同或对应的部分，其中：
图1是示出根据本发明实施例的一种芯片内部电路检测方法流程图；
图2是示出根据本发明实施例的一种芯片内部电路检测装置的示意图。
具体实施方式
为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步地详细描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
在本发明实施例中使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本发明。在本发明实施例和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义，“多种”一般包含至少两种。
应当理解，尽管在本发明实施例中可能采用术语第一、第二、第三等来描述……，但这些……不应限于这些术语。这些术语仅用来将……区分开。例如，在不脱离本发明实施例范围的情况下，第一……也可以被称为第二……，类似地，第二……也可以被称为第一……。
应当理解，本文中使用的术语“和/或”仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。
取决于语境，如在此所使用的词语“如果”、“若”可以被解释成为“在……时”或“当……时”或“响应于确定”或“响应于检测”。类似地，取决于语境，短语“如果确定”或“如果检测（陈述的条件或事件）”可以被解释成为“当确定时”或“响应于确定”或“当检测（陈述的条件或事件）时”或“响应于检测（陈述的条件或事件）”。
还需要说明的是，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的商品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种商品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的商品或者装置中还存在另外的相同要素。
下面结合附图详细说明本发明的可选实施例。
实施例一、
如图1所示，本发明公开了本发明提供一种芯片内部电路检测方法，所述方法包括：
所述芯片包括多个处理核，每个处理核对应设置有存储器，所述存储器包括第一存储区和第二存储区，所述存储器与测试电源连接，所述测试电源通过调整输入电平占空比控制处理核工作模式为第一模式或第二模式，当处理核工作模式为第一模式时，所述存储器的第一存储区进入工作状态，当处理核工作模式为第二模式时，所述存储器的第二存储区进入工作；
JTAG接口包含检测控制模块和地址寄存器，用于存储所述与所述多个处理核对应的执行程序的起始地址段；
当测试电源控制处理核进入第一工作模式时，所述JTAG接口控制所述芯片内的多个处理核的第一存储区内部的多个扫描触发器连成一条扫描链，进行对所述多个处理核的第一存储区的检测并判断需要调试的对应第一存储区；
当测试电源控制处理核进入第二工作模式时，所述JTAG接口控制所述检测控制模块运行检测第二存储区的检测步骤，所述检测步骤如下，
步骤S1，所述检测控制模块读取地址存储器中的地址栈中的第一地址，所述检测控制模块将所述第一地址和预存的参数发送给第一处理核，所述第一处理核将预存的参数作为第一地址对应的指令的输入参数并执行第一地址对应的指令得到结果，并将结果返回检测控制模块；
步骤S2，检测控制模块获取并记录返回的结果，并读取地址栈中的下一地址，检测控制模块将所述下一地址和结果发送给下一处理核，下一处理核将结果作为下一地址对应的指令的输入参数，并执行下一地址对应的指令得到结果，并将结果返回检测控制模块；
步骤S3，所述检测控制模块重复步骤S2，直至地址栈内与多个处理核对应的地址全部读取完毕；
检测控制模块通过最终获取的结果，判断其是否与测试成功的结果匹配，若否，则检查记录的结果列表，判断需要调试的处理核对应的第二存储区。
在某一实施例中，检测控制模块判断需要调试的处理核对应的第二存储区，包括，检测控制模块将保存的结果和根据预存的参数依次计算的指令结果对比，判断出发生错误的处理核模块。
例如，预存数为A，检测控制模块调用地址栈对应地址的第一地址计算后得到运行结果B，但检测控制模块保存的第一IP核返回的结果为B’，两者不相同，判断第一IP核发生错误；或者，第一IP返回的结果为X，检测控制模块调用地址栈对应地址的第二地址计算后得到运行结果Y，但检测控制模块保存的第二IP核返回的结果为Y’，两者不相同，判断第二IP核发生错误。依此类推，其他IP核发生错误也可以依照上述方式进行。
在某一实施例中，当检测到某一处理核模块发生错误时，检测控制模块根据保存的错误的返回结果，作为下一处理核对应指令的输入参数。
例如，预存数为A，检测控制模块调用地址栈对应地址的第一地址计算后得到运行结果B，但检测控制模块保存的第一IP核返回的结果为B’，两者不相同，判断第一IP核发生错误；在接着对第二IP核进行测试时，不使用检测控制模块调用地址栈对应地址的第一地址计算后得到运行结果B，而使用检测控制模块保存的第一IP核返回的结果B’进行后续检测判断；再例如，当第一IP返回的结果为B’，检测控制模块调用地址栈对应地址的第二地址计算后得到运行结果C，但检测控制模块保存的第二IP核返回的结果为C’，两者不相同，判断第二IP核发生错误, 在接着对第三IP核进行测试时，不使用检测控制模块调用地址栈对应地址的第二地址计算后得到运行结果C，而使用检测控制模块保存的第二IP核返回的结果C’进行后续检测判断。依此类推，其他IP核发生错误也可以依照上述方式进行。
通过上述方法，使得一次测试计算即可找到所有问题IP，可以节约测试时间，提高运行效率。
在某一实施例中，测试电源控制处理核进入第一工作模式时，所述JTAG接口控制输入TCK时钟和输入的TMS产生扩展检测的时钟和扫描使能信号，所述芯片内的多个处理核的第一存储区内部的多个扫描触发器连成一条扫描链，控制JTAG接口芯片的TDI和TDO端口分别连接到所述扫描链的扫描输入和扫描输出，在相应的检测模式下，通过控制TCK时钟扫描移位进行检测。
在某一实施例中，当所述测试电源通过调整输入电平占空比高时，处理核进入第一模式，当所述测试电源通过调整输入电平占空比低时，处理核进入第二模式。
在某一实施例中，所述存储器包括第一存储区和第二存储区，所述第一存储区为非易失性存储区，所述第二存储区为随机访问存储区。
通过本发明的方法使得调整测试电源的输入电平即可控制处理核分别测试不同的存储区，节约了IO口资源。
同时，通过本发明的方法，串行测试易失性存储区和随机访问存储区，快速检测到需调试单元，减少测试时间，提高了测试效率。
实施例二、
本发明提出的一种基于实施例一方法的芯片内部电路检测装置，所述装置包括，
JTAG接口，所述JTAG接口包含检测控制模块和地址寄存器，用于存储所述与所述多个处理核对应的执行程序的起始地址段；
测试电源，当所述测试电源控制处理核进入第一工作模式时，所述JTAG接口控制所述芯片内的多个处理核的第一存储区内部的多个扫描触发器连成一条扫描链，进行对所述多个处理核的第一存储区的检测并判断需要调试的对应第一存储区；
检测控制模块，当测试电源控制处理核进入第二工作模式时，所述JTAG接口控制所述检测控制模块运行检测第二存储区的检测步骤，所述检测步骤如下：
步骤S1，所述检测控制模块读取地址存储器中的地址栈中的第一地址，所述检测控制模块将所述第一地址和预存的参数发送给第一处理核，所述第一处理核将预存的参数作为第一地址对应的指令的输入参数并执行第一地址对应的指令得到结果，并将结果返回检测控制模块；
步骤S2，检测控制模块获取并记录返回的结果，并读取地址栈中的下一地址，检测控制模块将所述下一地址和结果发送给下一处理核，下一处理核将结果作为下一地址对应的指令的输入参数，并执行下一地址对应的指令得到结果，并将结果返回检测控制模块；
步骤S3，所述检测控制模块重复步骤S2，直至地址栈内与多个处理核对应的地址全部读取完毕；
检测控制模块通过最终获取的结果，判断其是否与测试成功的结果匹配，若否，则检查记录的结果列表，判断需要调试的处理核对应的第二存储区；
被测试的所述芯片包括多个处理核，每个处理核对应设置有存储器，所述存储器包括第一存储区和第二存储区，所述存储器与测试电源连接，所述测试电源通过调整输入电平占空比控制处理核工作模式为第一模式或第二模式，当处理核工作模式为第一模式时，所述存储器的第一存储区进入工作状态，当处理核工作模式为第二模式时，所述存储器的第二存储区进入工作。
其中，检测控制模块判断需要调试的处理核对应的第二存储区，包括，检测控制模块将保存的结果和根据预存的参数依次计算的指令结果对比，判断出发生错误的处理核模块；当检测到某一处理核模块发生错误时，检测控制模块根据保存的错误的返回结果，作为下一处理核对应指令的输入参数。
在某一实施例中，测试电源控制处理核进入第一工作模式时，所述JTAG接口控制输入TCK时钟和输入的TMS产生扩展检测的时钟和扫描使能信号，所述芯片内的多个处理核的第一存储区内部的多个扫描触发器连成一条扫描链，控制JTAG接口芯片的TDI和TDO端口分别连接到所述扫描链的扫描输入和扫描输出，在相应的检测模式下，通过控制TCK时钟扫描移位进行检测。
在某一实施例中，当所述测试电源通过调整输入电平占空比高时，处理核进入第一模式，当所述测试电源通过调整输入电平占空比低时，处理核进入第二模式。
通过本发明的方法使得调整测试电源的输入电平即可控制处理核分别测试不同的存储区，节约了IO口资源。同时，通过本发明的方法，串行测试易失性存储区和随机访问存储区，快速检测到需调试单元，减少测试时间，提高了测试效率。
需要说明的是，可以以一种或多种程序设计语言或其组合来编写用于执行本公开的操作的计算机程序代码，上述程序设计语言包括面向对象的程序设计语言—诸如Java、Smalltalk、C++，还包括常规的过程式程序设计语言—诸如“C”语言或类似的程序设计语言。程序代码可以完全地在用户计算机上执行、部分地在用户计算机上执行、作为一个独立的软件包执行、部分在用户计算机上部分在远程计算机上执行、或者完全在远程计算机或服务器上执行。在涉及远程计算机的情形中，远程计算机可以通过任意种类的网络——包括局域网(AN)或广域网(WAN)—连接到用户计算机，或者，可以连接到外部计算机（例如利用因特网服务提供商来通过因特网连接）。
附图中的流程图和框图，图示了按照本公开各种实施例的系统、方法和计算机程序产品的可能实现的体系架构、功能和操作。在这点上，流程图或框图中的每个方框可以代表一个模块、程序段、或代码的一部分，该模块、程序段、或代码的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。也应当注意，在有些作为替换的实现中，方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如，两个接连地表示的方框实际上可以基本并行地执行，它们有时也可以按相反的顺序执行，这依所涉及的功能而定。也要注意的是，框图和/或流程图中的每个方框、以及框图和/或流程图中的方框的组合，可以用执行规定的功能或操作的专用的基于硬件的系统来实现，或者可以用专用硬件与计算机指令的组合来实现。
描述于本公开实施例中所涉及到的单元可以通过软件的方式实现，也可以通过硬件的方式来实现。其中，单元的名称在某种情况下并不构成对该单元本身的限定。
以上介绍了本发明的较佳实施方式，旨在使得本发明的精神更加清楚和便于理解，并不是为了限制本发明，凡在本发明的精神和原则之内，所做的修改、替换、改进，均应包含在本发明所附的权利要求概括的保护范围之内。

Claims (10)

1.一种芯片内部电路检测方法，所述方法包括：
所述芯片包括多个处理核，每个处理核对应设置有存储器，所述存储器包括第一存储区和第二存储区，所述存储器与测试电源连接，所述测试电源通过调整输入电平占空比控制处理核工作模式为第一模式或第二模式，当处理核工作模式为第一模式时，所述存储器的第一存储区进入工作状态，当处理核工作模式为第二模式时，所述存储器的第二存储区进入工作；
JTAG接口包含检测控制模块和地址寄存器，用于存储与所述多个处理核对应的执行程序的起始地址段；
当测试电源控制处理核进入第一工作模式时，所述JTAG接口控制所述芯片内的多个处理核的第一存储区内部的多个扫描触发器连成一条扫描链，进行对所述多个处理核的第一存储区的检测并判断需要调试的对应第一存储区；
当测试电源控制处理核进入第二工作模式时，所述JTAG接口控制所述检测控制模块运行检测第二存储区的检测步骤，所述检测步骤如下，
步骤S1，所述检测控制模块读取地址存储器中的地址栈中的第一地址，所述检测控制模块将所述第一地址和预存的参数发送给第一处理核，所述第一处理核将预存的参数作为第一地址对应的指令的输入参数并执行第一地址对应的指令得到结果，并将结果返回检测控制模块；
步骤S2，检测控制模块获取并记录返回的结果，并读取地址栈中的下一地址，检测控制模块将所述下一地址和结果发送给下一处理核，下一处理核将结果作为下一地址对应的指令的输入参数，并执行下一地址对应的指令得到结果，并将结果返回检测控制模块；
步骤S3，所述检测控制模块重复步骤S2，直至地址栈内与多个处理核对应的地址全部读取完毕；
检测控制模块通过最终获取的结果，判断其是否与测试成功的结果匹配，若否，则检查记录的结果列表，判断需要调试的处理核对应的第二存储区。
2.如权利要求1所述的方法，其特征在于，检测控制模块判断需要调试的处理核对应的第二存储区，包括，检测控制模块将保存的结果和根据预存的参数依次计算的指令结果对比，判断出发生错误的处理核模块。
3.如权利要求2所述的方法，其特征在于，当检测到某一处理核模块发生错误时，检测控制模块根据保存的错误的返回结果，作为下一处理核对应指令的输入参数。
4.如权利要求1所述的方法，其特征在于，测试电源控制处理核进入第一工作模式时，所述JTAG接口控制输入TCK时钟和输入的TMS产生扩展检测的时钟和扫描使能信号，所述芯片内的多个处理核的第一存储区内部的多个扫描触发器连成一条扫描链，控制JTAG接口芯片的TDI和TDO端口分别连接到所述扫描链的扫描输入和扫描输出，在相应的检测模式下，通过控制TCK时钟扫描移位进行检测。
5.如权利要求1所述的方法，其特征在于，当所述测试电源通过调整输入电平占空比高时，处理核进入第一模式，当所述测试电源通过调整输入电平占空比低时，处理核进入第二模式。
6.如权利要求1所述的方法，其特征在于，所述存储器包括第一存储区和第二存储区，所述第一存储区为非易失性存储区，所述第二存储区为随机访问存储区。
7.一种芯片内部电路检测装置，所述装置包括，
JTAG接口，所述JTAG接口包含检测控制模块和地址寄存器，用于存储与多个处理核对应的执行程序的起始地址段；
测试电源，当所述测试电源控制处理核进入第一工作模式时，所述JTAG接口控制所述芯片内的多个处理核的第一存储区内部的多个扫描触发器连成一条扫描链，进行对所述多个处理核的第一存储区的检测并判断需要调试的对应第一存储区；
检测控制模块，当测试电源控制处理核进入第二工作模式时，所述JTAG接口控制所述检测控制模块运行检测第二存储区的检测步骤，所述检测步骤如下：
步骤S1，所述检测控制模块读取地址存储器中的地址栈中的第一地址，所述检测控制模块将所述第一地址和预存的参数发送给第一处理核，所述第一处理核将预存的参数作为第一地址对应的指令的输入参数并执行第一地址对应的指令得到结果，并将结果返回检测控制模块；
步骤S2，检测控制模块获取并记录返回的结果，并读取地址栈中的下一地址，检测控制模块将所述下一地址和结果发送给下一处理核，下一处理核将结果作为下一地址对应的指令的输入参数，并执行下一地址对应的指令得到结果，并将结果返回检测控制模块；
步骤S3，所述检测控制模块重复步骤S2，直至地址栈内与多个处理核对应的地址全部读取完毕；
检测控制模块通过最终获取的结果，判断其是否与测试成功的结果匹配，若否，则检查记录的结果列表，判断需要调试的处理核对应的第二存储区；
被测试的所述芯片包括多个处理核，每个处理核对应设置有存储器，所述存储器包括第一存储区和第二存储区，所述存储器与测试电源连接，所述测试电源通过调整输入电平占空比控制处理核工作模式为第一模式或第二模式，当处理核工作模式为第一模式时，所述存储器的第一存储区进入工作状态，当处理核工作模式为第二模式时，所述存储器的第二存储区进入工作。
8.如权利要求7所述的装置，其特征在于，检测控制模块判断需要调试的处理核对应的第二存储区，包括，检测控制模块将保存的结果和根据预存的参数依次计算的指令结果对比，判断出发生错误的处理核模块；当检测到某一处理核模块发生错误时，检测控制模块根据保存的错误的返回结果，作为下一处理核对应指令的输入参数。
9.如权利要求7所述的装置，其特征在于，测试电源控制处理核进入第一工作模式时，所述JTAG接口控制输入TCK时钟和输入的TMS产生扩展检测的时钟和扫描使能信号，所述芯片内的多个处理核的第一存储区内部的多个扫描触发器连成一条扫描链，控制JTAG接口芯片的TDI和TDO端口分别连接到所述扫描链的扫描输入和扫描输出，在相应的检测模式下，通过控制TCK时钟扫描移位进行检测。
10.如权利要求7所述的装置，其特征在于，当所述测试电源通过调整输入电平占空比高时，处理核进入第一模式，当所述测试电源通过调整输入电平占空比低时，处理核进入第二模式。
CN202211127621.7A 2022-09-16 2022-09-16 一种芯片内部电路检测方法和装置 Active CN115201669B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211127621.7A CN115201669B (zh) 2022-09-16 2022-09-16 一种芯片内部电路检测方法和装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211127621.7A CN115201669B (zh) 2022-09-16 2022-09-16 一种芯片内部电路检测方法和装置

Publications (2)

Publication Number Publication Date
CN115201669A true CN115201669A (zh) 2022-10-18
CN115201669B CN115201669B (zh) 2022-11-15

Family

ID=83572360

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211127621.7A Active CN115201669B (zh) 2022-09-16 2022-09-16 一种芯片内部电路检测方法和装置

Country Status (1)

Country Link
CN (1) CN115201669B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005003556A (ja) * 2003-06-12 2005-01-06 Sony Corp スキャンフリップフロップ回路、およびレジスタファイル
US20090089632A1 (en) * 2007-09-28 2009-04-02 Advanced Micro Devices, Inc. Memory Sense Scan Circuit And Test Interface
US20130159799A1 (en) * 2011-12-20 2013-06-20 International Business Machines Corporation Multi-core processor with internal voting-based built in self test (bist)
US20140189452A1 (en) * 2012-12-28 2014-07-03 Nvidia Corporation System for reducing peak power during scan shift at the local level for scan based tests
US20140281625A1 (en) * 2013-03-15 2014-09-18 Seagatetechnology Llc Storing System Data During Low Power Mode Operation
US20160154049A1 (en) * 2014-12-02 2016-06-02 Fujitsu Limited Semiconductor device and method of testing semiconductor device
US20160274185A1 (en) * 2015-03-20 2016-09-22 Renesas Electronics Corporation Semiconductor device, electronic device, and self-diagnosis method for semiconductor device

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005003556A (ja) * 2003-06-12 2005-01-06 Sony Corp スキャンフリップフロップ回路、およびレジスタファイル
US20090089632A1 (en) * 2007-09-28 2009-04-02 Advanced Micro Devices, Inc. Memory Sense Scan Circuit And Test Interface
US20130159799A1 (en) * 2011-12-20 2013-06-20 International Business Machines Corporation Multi-core processor with internal voting-based built in self test (bist)
CN104040499A (zh) * 2011-12-20 2014-09-10 国际商业机器公司 带有基于内部表决的内置自测(bist)的多核心处理器
US20140189452A1 (en) * 2012-12-28 2014-07-03 Nvidia Corporation System for reducing peak power during scan shift at the local level for scan based tests
US20140281625A1 (en) * 2013-03-15 2014-09-18 Seagatetechnology Llc Storing System Data During Low Power Mode Operation
US20160154049A1 (en) * 2014-12-02 2016-06-02 Fujitsu Limited Semiconductor device and method of testing semiconductor device
US20160274185A1 (en) * 2015-03-20 2016-09-22 Renesas Electronics Corporation Semiconductor device, electronic device, and self-diagnosis method for semiconductor device

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
刘蓬侠 等: "存储器内建自测试的程序控制方法", 《微电子学与计算机》 *

Also Published As

Publication number Publication date
CN115201669B (zh) 2022-11-15

Similar Documents

Publication Publication Date Title
US7954009B2 (en) Test executive system with memory leak detection for user code modules
US6173440B1 (en) Method and apparatus for debugging, verifying and validating computer software
US6182243B1 (en) Selective data capture for software exception conditions
US7480826B2 (en) Test executive with external process isolation for user code modules
CN110297737B (zh) 多路输出芯片的故障诊断测试方法及装置
JPH07152611A (ja) エラー解析用のトレーサシステム
CN114168222B (zh) 一种启动耗时的获取方法、装置、终端设备和存储介质
KR102380506B1 (ko) 전자기기 자가 진단 장치
CN110879781A (zh) 程序调试方法、装置、电子设备及计算机可读存储介质
CN112817787A (zh) 中断驱动嵌入式系统数据竞争的自动检测方法
CN109669436B (zh) 一种基于电动汽车的功能需求的测试用例生成方法和装置
CN111104319A (zh) 一种代码覆盖率测试方法、装置、电子设备及存储介质
Huo et al. Interpreting coverage information using direct and indirect coverage
CN115201669B (zh) 一种芯片内部电路检测方法和装置
KR100329253B1 (ko) 스캔테스트장치
CN115840707A (zh) 一种刷写测试方法、装置及介质
CN116055349A (zh) 一种流式数据的检测方法、装置及设备
CN115756935A (zh) 嵌入式软件系统的异常故障定位方法、装置及设备
CN113360389A (zh) 一种性能测试方法、装置、设备及存储介质
US20050071820A1 (en) Using a debugging framework to enforce best practices in program development
CN112286803A (zh) 一种测试用例的检测方法及装置
JP2008520874A (ja) 機能モジュールの管理システムを動作させる方法
KR100253707B1 (ko) 반도체 메모리소자의 테스트장치 및 방법
CN114519332B (zh) 一种基于断言的处理器验证方法、装置及电子设备
CN111104121B (zh) 检测方法、装置、设备和存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant