CN115190069B - 一种高性能片上网络容错路由器装置 - Google Patents

一种高性能片上网络容错路由器装置 Download PDF

Info

Publication number
CN115190069B
CN115190069B CN202210443278.0A CN202210443278A CN115190069B CN 115190069 B CN115190069 B CN 115190069B CN 202210443278 A CN202210443278 A CN 202210443278A CN 115190069 B CN115190069 B CN 115190069B
Authority
CN
China
Prior art keywords
module
output
unit
router
buffer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210443278.0A
Other languages
English (en)
Other versions
CN115190069A (zh
Inventor
陈小文
高文才
鲁建壮
李晨
郭阳
孙书为
陈胜刚
刘胜
雷元武
张洋
刘畅
曹壮
刘汉燕
谢洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National University of Defense Technology
Original Assignee
National University of Defense Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National University of Defense Technology filed Critical National University of Defense Technology
Priority to CN202210443278.0A priority Critical patent/CN115190069B/zh
Publication of CN115190069A publication Critical patent/CN115190069A/zh
Application granted granted Critical
Publication of CN115190069B publication Critical patent/CN115190069B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L45/00—Routing or path finding of packets in data switching networks
    • H04L45/60—Router architectures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0061—Error detection codes

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

本发明公开一种高性能片上网络容错路由器装置，包括相互连接的用于缓存输入数据的缓冲模块以及用于实现路由功能的路由器模块，还包括连接在缓冲模块与路由器模块之间的纠错控制模块，纠错控制模块包括相互连接的ECC单元以及缓存单元，ECC单元接入缓冲模块输出的数据进行错误检测，根据检测结果产生控制信号输出给路由器模块的输出端以进行使能控制，并当检测到错误发生时将检测信号与生成的纠正后数据输出给缓存单元，以控制缓存单元将纠正后数据提供给路由器模块进行再次计算。本发明能够在保证高性能的前提下实现容软错误控制，既不会引入额外用于ECC的流水级，也不会增加关键路径长度。

Description

一种高性能片上网络容错路由器装置
技术领域
本发明涉及片上网络(Networks－on－Chip，NoC)技术领域，尤其涉及一种高性能片上网络容错路由器装置。
背景技术
片上网络NoC是用于高性能处理器互连网络的常用技术。随着摩尔定律带来的逐渐失效，当下的微处理器已经从单核心进入多核心时代，片上网络发挥着越来越重要的作用。然而，随着工艺尺寸的缩减，NoC的路由器发生软错误的概率逐渐变大，可能会使系统崩溃。软错误是指由于宇宙的粒子照射，存储单元出现错误的翻转的情况。软错误并不是永久错误，可以通过重写入数据解决，但它的存在却也会造成系统的可靠性下降。
纠错码(Error Correction Code，ECC)常用于片上网络的容软错误。传统的片上网络容错方法大都基于以下两种机制：一是增加额外的流水级专门用于ECC检纠错，即将ECC设计为单独的流水级，如图1所示；二是针对不同的数据信息采用不同的容错技术，并通过精细化地设计使得路由器在保证高可靠性的同时维持高性能。然而，上述两种方法都有着各自的缺陷，第一种采用增加额外流水级的方式，虽然结构简单但增加了流水级，造成路由器性能损失；而第二种针对不同数据信息采用不同容错技术的方式，虽然可以通过重叠延时规避额外流水线级数的引入，但是由于需要进行精细化地设计，故而会带来极大的设计复杂性，同时也会难免引入较多的控制逻辑而导致关键路径增加，进而使路由器的主频降低，带来性能损失。
发明内容
本发明要解决的技术问题就在于：针对现有技术存在的技术问题，本发明提供一种结构简单、成本低且扩展性好的高性能片上网络容错路由器装置，能够在保证高性能的前提下实现容软错误控制，且既不会引入额外用于ECC的流水级，又不会增加关键路径长度。
为解决上述技术问题，本发明提出的技术方案为：
一种高性能片上网络容错路由器装置，包括相互连接的用于缓存输入数据的缓冲模块以及用于实现路由功能的路由器模块，还包括连接在所述缓冲模块与所述路由器模块之间的纠错控制模块，所述纠错控制模块包括相互连接的ECC单元以及缓存单元，所述ECC单元接入所述缓冲模块输出的数据进行错误检测，根据检测结果产生控制信号输出给所述路由器模块的输出端以进行使能控制，并当检测到错误发生时将检测信号与生成的纠正后数据输出给所述缓存单元，以控制所述缓存单元将所述纠正后数据提供给所述路由器模块进行再次计算。
进一步的，ECC单元包括检测信号输出端以及纠正数据输出端，所述检测信号输出端与所述路由器模块的输出控制端连接，所述纠正数据输出端通过所述缓存单元连接至所述路由器模块的输入端。
进一步的，所述ECC单元中若检测结果为没有发生错误时，则发送第一控制信号以使得所述路由器模块的输出信号有效，若检测结果为发生错误时，则发送第二控制信号给所述路由器模块以使得所述路由器模块的输出信号无效。
进一步的，所述缓存单元包括用于暂存纠正后数据的纠正数据寄存器以及用于暂存所述ECC单元输出的检测信号的检测信号寄存器。
进一步的，所述纠错控制模块还包括选择输出单元，所述选择输出单元的输入端分别连接所述缓冲模块的输出端、所述纠正数据寄存器的输出端，所述选择输出单元的输出端连接所述路由器模块的输入端，所述选择输出单元的控制端与所述检测信号寄存器的输出端连接，以根据所述ECC单元的检测结果控制输出所述缓冲模块的数据或所述缓存单元输出的纠正后数据。
进一步的，当所述ECC单元的检测结果为没有发生错误时，控制所述选择输出单元输出所述缓冲模块的数据给所述路由器模块，当所述ECC单元的检测结果为发生错误时，控制所述选择输出单元输出所述纠正后数据给所述路由器模块。
进一步的，所述选择输出单元为二选一选择器。
进一步的，所述纠错控制模块与所述路由器模块并行执行。
进一步的，所述路由器模块包括用于路由计算的LRC单元、用于虚通道分配的虚通道分配单元以及用于开关分配的开关分配单元。
进一步的，所述路由器模块的输出端连接至下一级电路。
与现有技术相比，本发明的优点在于：本发明基于推测执行思想，利用NoC中虚通道输出数据可以被旁路的特性，将原本与路由器本身的路由功能串行的ECC重排至并行执行，ECC没有检测到错误时路由器模块正常计算，仅在ECC发现错误时，引入额外的流水级使用ECC纠正后的数据再次进行计算，可以有效提高容软错误路由器性能，实现高性能容软错误的片上网络路由器，且不会引入额外用于ECC的流水级，也不会增加关键路径的长度，同时容错控制并不局限于特定的ECC编码，还具有高可扩展性。
附图说明
图1是传统含ECC功能的片上网络路由器流水线的原理示意图。
图2是本发明高性能片上网络容错路由器装置实现纠错控制的流水控制原理示意图。
图3是本实施例高性能片上网络容错路由器装置的结构示意图。
图4是本实施例高性能片上网络容错路由器装置实现纠错控制的实现流程示意图。
图例说明：1、缓冲模块；2、路由器模块；3、纠错控制模块；301、ECC单元；302、缓存单元；321、纠正数据寄存器；322、检测信号寄存器；303、选择输出单元。
具体实施方式
以下结合说明书附图和具体优选的实施例对本发明作进一步描述，但并不因此而限制本发明的保护范围。
考虑到发生软错误的概率本身不高，专门为ECC引入额外的流水级在大多数情况下都是不必要的，本发明高性能片上网络容错路由器装置的基本思想是推测执行思想，也即为前瞻执行思想或者投机执行思想，通过假设路由器中没有错误发生，进而先进行路由计算等路由器相关功能，与此同时进行ECC纠检错，如图2所示，当ECC发现错误时，再将前序已经完成的路由计算部分刷新，回退一个额外的流水级。由于只会在发生错误的情况下引入额外的流水级，因此可以提高容软错误路由器性能，实现高性能容软错误的片上网络路由器。
如图3所示，本实施例高性能片上网络容错路由器装置包括相互连接的用于缓存输入数据的缓冲模块1(Buffer)以及用于实现路由功能的路由器模块2，还包括连接在缓冲模块1与路由器模块2之间的纠错控制模块3，纠错控制模块3包括相互连接的ECC单元301以及缓存单元302，ECC单元301接入缓冲模块1输出的数据进行错误检测，根据检测结果产生控制信号输出给路由器模块2的输出端以进行使能控制，并当检测到错误发生时将检测信号与生成的纠正后数据输出给缓存单元302，以控制缓存单元302将纠正后数据提供给路由器模块2进行再次计算，路由器模块2的输出端连接至下一级电路。
上述路由器模块2具备路由器本身所含有的相关功能。路由器模块2具体包括用于路由计算的LRC单元、用于虚通道分配的虚通道分配单元以及用于开关分配的开关分配单元，即具备路由计算、虚通道分配以及开关分配的功能。ECC单元301不仅对错误的数据进行纠正，还会产生控制信号，指示当前数据是否有错误发生。
本实施例假设路由器模块2中没有错误发生，先进行路由器本身所含有的相关功能，即路由器模块2正常进行计算，同时由纠错控制模块3执行纠检错，依据ECC单元301产生的指示信号，控制路由器模块2的输出端是否有效，如果ECC单元301没有发现错误，则由器模块2正常工作，如果检测到错误发生时产生刷新信号，将检测信号与生成的纠正后数据输出给缓存单元302，控制缓存单元302将纠正后数据提供给路由器模块2进行再次计算，即检测到发生错误时回退并引入额外的流水线，通过额外的流水线寄存器对控制信号进行暂存。由于仅在检测到发生错误时才引入额外的流水级，因而可以在确保高性能的前提下实现容软错误，而不会引入额外用于ECC的流水级，且为了提高主频，纠正后的数据信息和控制信息均会经过额外的寄存器，此时的流水线退化为三级流水，并不会增加关键路径的长度，同时容错控制并不局限于特定的ECC编码，也即是与具体的编码选择无关，因而还具有高可扩展性。
本实施例中ECC单元301包括检测信号输出端以及纠正数据输出端，检测信号输出端与路由器模块2的输出控制端连接，纠正数据输出端通过缓存单元302连接至路由器模块2的输入端。ECC单元301通过检测信号输出端输出检测信号给路由器模块2的输出控制端，以根据检测信号控制路由器模块2的输出信号是否有效，ECC单元301通过纠正数据输出端输出在检测到错误时生成的纠正后数据给缓存单元302，由缓存单元302再传输至路由器模块2以进行再次计算。
本实施例中，ECC单元301中若检测结果为没有发生错误时，则发送第一控制信号以使得路由器模块2的输出信号有效，即路由器模块2正常执行计算功能，若检测结果为发生错误时，则发送第二控制信号给路由器模块2以使得路由器模块2的输出信号无效，再通过引入额外的流水级，将ECC单元301生成的纠正后数据通过缓存单元302传输给路由器模块2进行再次计算，使得可以在检测到数据错误时对数据进行纠正，确保路由器模块2最终计算的准确性。
本实施例中，缓存单元302包括用于暂存纠正后数据的纠正数据寄存器321以及用于暂存ECC单元301输出的检测信号的检测信号寄存器322，纠正数据寄存器321的输入端与ECC单元301的纠正数据输出端连接，检测信号寄存器322的输入端与ECC单元301的检测信号输出端连接。
本实施例中，纠错控制模块3还包括选择输出单元303，选择输出单元303的输入端分别连接缓冲模块1的输出端、纠正数据寄存器321的输出端，选择输出单元303的输出端连接路由器模块2的输入端，选择输出单元303的控制端与检测信号寄存器322的输出端连接，以根据ECC单元301的检测结果控制输出缓冲模块1的数据或缓存单元302输出的纠正后数据。当ECC单元301的检测结果为没有发生错误时，控制选择输出单元303输出缓冲模块1的数据给路由器模块2，即路由器模块2接入原始输入数据进行正常计算，当ECC单元301的检测结果为发生错误时，控制选择输出单元303输出纠正后数据给路由器模块2，即将ECC单元301生成的纠正后数据提供给路由器模块2进行再次计算。
上述选择输出单元303具体采用二选一选择器，当ECC单元301的检测结果为没有发生错误时，选择器控制输出缓冲模块1的数据，当ECC单元301的检测结果为发生错误时，选择器控制输出纠正后数据。
在具体应用实施例中，对于不同的ECC编码，可以引入不同数量的流水级以满足不同的需求。
如图3所示，本实施例中ECC单元301的输出可分为两部分，一部分为错误检测信号，当发现缓冲模块1(Buffer)的当前输出flit有错时，该信号对应为有效；另一部分为纠正后数据信息，这两部分的执行是同时的。当没有检测到错误时，数据流直接从Buffer到路由计算部分再到下一级；当有错误发生时，数据流从ECC输出，转入一个新引入的流水线寄存器，再到路由计算部分再到下一级。本实施例基于推测执行的思想实现路由器的容错控制，通过简单的引入ECC流水级，可以实现路由器本来的路由相关部分与ECC部分地并发，正常情况按假设没有错误发生执行，一旦发现错误再引入额外的纠错部分，即增加一级流水线。
如图4所示，本发明上述高性能片上网络容错路由器装置在具体应用实施例中，对于一个处于队头的新的flit，先由ECC单元301进行ECC，与此同时路由器模块2执行LRC、VA、SSA等计算，如果ECC单元301没有发现错误，则当前LRC、VA、SSA等计算结果有效，直接进入下一级流水；如果ECC单元301发现了错误，则ECC单元301产生控制信号使当前LRC、VA、SSA等计算的计算结果无效，并引入额外的流水级，在额外引入的流水级中利用ECC单元301纠正后的数据再次进行LRC、VA、SSA等计算，可以保证最终计算结果的正确性，再将正确的计算结果传输至下一级流水。
本发明利用NoC中虚通道输出数据可以被旁路的特性，将原本与路由器本身的路由功能串行的ECC重排至并行执行，然后对两者的输出进行判断，当且仅当ECC错误发生时，赋予ECC寄存器输出更高的优先级，引入额外的流水级使用ECC纠正后的数据再次进行计算，可以提高容软错误路由器性能，同时避免在路由器正常运行时引入额外的流水级。
上述只是本发明的较佳实施例，并非对本发明作任何形式上的限制。虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明。因此，凡是未脱离本发明技术方案的内容，依据本发明技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均应落在本发明技术方案保护的范围内。

Claims (8)

1.一种高性能片上网络容错路由器装置，包括相互连接的用于缓存输入数据的缓冲模块(1)以及用于实现路由功能的路由器模块(2)，其特征在于，还包括连接在所述缓冲模块(1)与所述路由器模块(2)之间的纠错控制模块(3)，所述纠错控制模块(3)包括相互连接的ECC单元(301)以及缓存单元(302)，所述ECC单元(301)接入所述缓冲模块(1)输出的数据进行错误检测，根据检测结果产生控制信号输出给所述路由器模块(2)的输出端以进行使能控制，并当检测到错误发生时将检测信号与生成的纠正后数据输出给所述缓存单元(302)，以控制所述缓存单元(302)将所述纠正后数据提供给所述路由器模块(2)进行再次计算；所述纠错控制模块(3)与所述路由器模块(2)并行执行，所述纠错控制模块(3)还包括选择输出单元(303)，所述ECC单元(301)中若检测结果为没有发生错误时，则发送第一控制信号以使得所述路由器模块(2)的输出信号有效，路由器模块(2)正常进行计算，同时由所述纠错控制模块(3)执行纠检错，若检测结果为发生错误时，则发送第二控制信号给所述路由器模块(2)以使得所述路由器模块(2)的输出信号无效，控制所述选择输出单元(303)输出所述纠正后数据给所述路由器模块(2)进行再次计算。
2.根据权利要求1所述的高性能片上网络容错路由器装置，其特征在于，所述ECC单元(301)包括检测信号输出端以及纠正数据输出端，所述检测信号输出端与所述路由器模块(2)的输出控制端连接，所述纠正数据输出端通过所述缓存单元(302)连接至所述路由器模块(2)的输入端。
3.根据权利要求1所述的高性能片上网络容错路由器装置，其特征在于，所述缓存单元(302)包括用于暂存纠正后数据的纠正数据寄存器(321)以及用于暂存所述ECC单元(301)输出的检测信号的检测信号寄存器(322)。
4.根据权利要求1所述的高性能片上网络容错路由器装置，其特征在于，所述选择输出单元(303)的输入端分别连接所述缓冲模块(1)的输出端、所述纠正数据寄存器(321)的输出端，所述选择输出单元(303)的输出端连接所述路由器模块(2)的输入端，所述选择输出单元(303)的控制端与所述检测信号寄存器(322)的输出端连接，以根据所述ECC单元(301)的检测结果控制输出所述缓冲模块(1)的数据或所述缓存单元(302)输出的纠正后数据。
5.根据权利要求4所述的高性能片上网络容错路由器装置，其特征在于，当所述ECC单元(301)的检测结果为没有发生错误时，控制所述选择输出单元(303)输出所述缓冲模块(1)的数据给所述路由器模块(2)。
6.根据权利要求4所述的高性能片上网络容错路由器装置，其特征在于，所述选择输出单元(303)为二选一选择器。
7.根据权利要求1～6中任意一些所述的高性能片上网络容错路由器装置，其特征在于，所述路由器模块(2)包括用于路由计算的LRC单元、用于虚通道分配的虚通道分配单元以及用于开关分配的开关分配单元。
8.根据权利要求1～6中任意一些所述的高性能片上网络容错路由器装置，其特征在于，所述路由器模块(2)的输出端连接至下一级电路。
CN202210443278.0A 2022-04-26 2022-04-26 一种高性能片上网络容错路由器装置 Active CN115190069B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210443278.0A CN115190069B (zh) 2022-04-26 2022-04-26 一种高性能片上网络容错路由器装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210443278.0A CN115190069B (zh) 2022-04-26 2022-04-26 一种高性能片上网络容错路由器装置

Publications (2)

Publication Number Publication Date
CN115190069A CN115190069A (zh) 2022-10-14
CN115190069B true CN115190069B (zh) 2023-12-05

Family

ID=83511291

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210443278.0A Active CN115190069B (zh) 2022-04-26 2022-04-26 一种高性能片上网络容错路由器装置

Country Status (1)

Country Link
CN (1) CN115190069B (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012073828A (ja) * 2010-09-29 2012-04-12 Nec Corp 情報処理装置、情報処理方法
CN102868604A (zh) * 2012-09-28 2013-01-09 中国航空无线电电子研究所 一种应用于片上网络的二维Mesh双缓冲容错路由单元
CN103618673A (zh) * 2013-11-15 2014-03-05 中国航空无线电电子研究所 一种保障服务质量的片上网络路由方法
CN104052622A (zh) * 2014-06-23 2014-09-17 合肥工业大学 片上网络中基于故障通道隔离检测的路由器容错方法
CN105656773A (zh) * 2016-03-24 2016-06-08 合肥工业大学 片上网络中针对瞬时故障和间歇性故障的高可靠链路容错模块及其方法
CN106603420A (zh) * 2016-11-22 2017-04-26 北京控制工程研究所 一种具有实时和容错特性的片上网络路由器
JP2017208736A (ja) * 2016-05-19 2017-11-24 公立大学法人会津大学 ネットワークオンチップ用の欠陥耐性ルータ
CN107924349A (zh) * 2015-08-28 2018-04-17 英特尔公司 存储器装置管芯上错误校验和纠正代码
CN111597141A (zh) * 2020-05-13 2020-08-28 中国人民解放军国防科技大学 一种面向超高阶互连芯片的分级交换结构及死锁避免方法
KR102187325B1 (ko) * 2019-09-02 2020-12-04 성균관대학교산학협력단 네트워크-온-칩의 신뢰성 향상을 위한 제어 신호의 오류 정정 기법 및 이를 위한 장치

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012073828A (ja) * 2010-09-29 2012-04-12 Nec Corp 情報処理装置、情報処理方法
CN102868604A (zh) * 2012-09-28 2013-01-09 中国航空无线电电子研究所 一种应用于片上网络的二维Mesh双缓冲容错路由单元
CN103618673A (zh) * 2013-11-15 2014-03-05 中国航空无线电电子研究所 一种保障服务质量的片上网络路由方法
CN104052622A (zh) * 2014-06-23 2014-09-17 合肥工业大学 片上网络中基于故障通道隔离检测的路由器容错方法
CN107924349A (zh) * 2015-08-28 2018-04-17 英特尔公司 存储器装置管芯上错误校验和纠正代码
CN105656773A (zh) * 2016-03-24 2016-06-08 合肥工业大学 片上网络中针对瞬时故障和间歇性故障的高可靠链路容错模块及其方法
JP2017208736A (ja) * 2016-05-19 2017-11-24 公立大学法人会津大学 ネットワークオンチップ用の欠陥耐性ルータ
CN106603420A (zh) * 2016-11-22 2017-04-26 北京控制工程研究所 一种具有实时和容错特性的片上网络路由器
KR102187325B1 (ko) * 2019-09-02 2020-12-04 성균관대학교산학협력단 네트워크-온-칩의 신뢰성 향상을 위한 제어 신호의 오류 정정 기법 및 이를 위한 장치
CN111597141A (zh) * 2020-05-13 2020-08-28 中国人民解放军国防科技大学 一种面向超高阶互连芯片的分级交换结构及死锁避免方法

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
A Delay Model and Speculative Architecture for Pipelined Routers;Li-Shiuan Peh;《Proceedings of the 7th International Symposium on High-Performance Computer Architecture》;全文 *
A High Performance Reliable NoC Router;Lu Wang，等;《 IEEE Xplore》;全文 *
NoC中基于路径多样性的交叉开关细粒度容错设计;欧阳一鸣;笪健;李建华;梁华国;黄正峰;杜高明;;计算机辅助设计与图形学学报(第01期);全文 *
高效片上存储纠错技术研究与实现;安天乐;《中国优秀硕士学位论文全文数据库 信息科技辑》(第01期);全文 *

Also Published As

Publication number Publication date
CN115190069A (zh) 2022-10-14

Similar Documents

Publication Publication Date Title
US5504859A (en) Data processor with enhanced error recovery
US10761925B2 (en) Multi-channel network-on-a-chip
US8732550B2 (en) Processor and error correcting method
US20070022348A1 (en) Reducing the uncorrectable error rate in a lockstepped dual-modular redundancy system
US8103900B2 (en) Implementing enhanced memory reliability using memory scrub operations
KR100637780B1 (ko) 분산된 노드 환경에서의 현장 교체 가능형 유닛의 결함분리를 위한 1차 에러 소스의 식별 방법, 메카니즘 및그의 컴퓨터 시스템
JP3229070B2 (ja) 多数決回路及び制御ユニット及び多数決用半導体集積回路
US6519717B1 (en) Mechanism to improve fault isolation and diagnosis in computers
KR100736963B1 (ko) 에러에 중립적인 명령을 추적하여 마이크로프로세서에서의폴스 에러 검출을 줄이는 장치 및 방법
US7555703B2 (en) Method and apparatus for reducing false error detection in a microprocessor
US20120011423A1 (en) Silent error detection in sram-based fpga devices
US20090249034A1 (en) Processor and signature generation method, and multiple system and multiple execution verification method
US10901865B2 (en) Error detection for processing elements redundantly processing a same processing workload
CN115190069B (zh) 一种高性能片上网络容错路由器装置
US10185635B2 (en) Targeted recovery process
US8495452B2 (en) Handling corrupted background data in an out of order execution environment
JPH0375834A (ja) パリティの置換装置及び方法
US10289332B2 (en) Apparatus and method for increasing resilience to faults
EP3882774A1 (en) Data processing device and data processing method
US8015451B2 (en) Controlling an unreliable data transfer in a data channel
US10922180B2 (en) Handling uncorrected memory errors inside a kernel text section through instruction block emulation
Ghiribaldi et al. Power efficiency of switch architecture extensions for fault tolerant NoC design
CN107168827B (zh) 基于检查点技术的双冗余流水线及容错方法
EP2352092B1 (en) Processor, information processing apparatus, and method of controlling processor
US20230064905A1 (en) Semiconductor device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant