CN115172335A - 半导体结构的对准标记及半导体结构 - Google Patents

半导体结构的对准标记及半导体结构 Download PDF

Info

Publication number
CN115172335A
CN115172335A CN202210778227.3A CN202210778227A CN115172335A CN 115172335 A CN115172335 A CN 115172335A CN 202210778227 A CN202210778227 A CN 202210778227A CN 115172335 A CN115172335 A CN 115172335A
Authority
CN
China
Prior art keywords
mark
alignment mark
semiconductor structure
units
alignment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210778227.3A
Other languages
English (en)
Inventor
汪美里
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202210778227.3A priority Critical patent/CN115172335A/zh
Publication of CN115172335A publication Critical patent/CN115172335A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/544Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

本公开提供了一种半导体结构的对准标记及半导体结构,涉及半导体技术领域,对准标记包括多个标记单元,每个标记单元的形貌相同,多个标记单元之间以相对预设位置设置。在本公开中,将多个形貌相同的标记单元相对预设位置进行设置,作为半导体结构的对准标记,与单个对准标记相比,量测稳定性提高,能够减小对准误差,提高了半导体结构加工制作过程中的产品良率。

Description

半导体结构的对准标记及半导体结构
技术领域
本公开涉及半导体技术领域,尤其涉及一种半导体结构的对准标记及半导体结构。
背景技术
晶圆(Wafer)加工过程中,能够形成多个晶粒(Die),以及位于相邻晶粒之间的切割道区。沿切割道区对晶圆进行切割,能够使得晶圆变成多个独立的晶粒,晶粒在封装后即可形成芯片(Chip)。
相关技术中,通常在切割道区上设置单边对准标记,通过切割道区上的对准标记确定曝光位置,并对晶圆上的指定位置进行曝光,实现刻蚀、切割等功能。
发明内容
以下是对本公开详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。
本公开提供了一种半导体结构的对准标记及半导体结构。
根据本公开的第一方面,提供了一种半导体结构的对准标记,所述对准标记包括多个标记单元,每个所述标记单元的形貌相同,多个所述标记单元之间以相对预设位置设置。
其中,多个所述标记单元之间呈中心对称设置。
其中,呈中心对称设置的多个所述标记单元之间相互连接。
其中,呈中心对称设置的多个所述标记单元之间断开设置。
其中,相邻的两个所述标记单元之间偏移设置。
其中,所述标记单元呈L型。
其中,所述对准标记包括两个呈L型的所述标记单元。
其中,所述标记单元呈直线型。
其中,所述对准标记包括多个标记组,每个标记组包括多个所述标记单元,相邻的所述标记组相互平行。
其中,所述对准标记包括相互平行的两个标记组,每个所述标记组包括两对标记对,每对所述标记对包括两个相对设置的所述标记单元。
其中,每对所述标记对中相对的两个所述对准单元之间的距离相等。
其中,所述标记单元的宽度为90纳米至100纳米。
根据本公开的第二方面,提供了一种半导体结构,所述半导体结构包括基底,所述基底上设置有如第一方面所述的半导体结构的对准标记。
其中,所述基底包括切割道区和晶粒,相邻的所述晶粒被所述切割道区分隔;
所述对准标记设置于所述基底的切割道区和/或所述晶粒的预设区域中。
其中,所述预设区域包括所述晶粒的阵列区域中的空闲区域,和/或,所述晶粒的虚拟区域。
本公开提供的半导体结构的对准标记及半导体结构中,将多个形貌相同的标记单元相对预设位置进行设置,作为半导体结构的对准标记,与单个对准标记相比,量测稳定性提高,能够减小对准误差,提高了半导体结构加工制作过程中的产品良率。
在阅读并理解了附图和详细描述后,可以明白其他方面。
附图说明
并入到说明书中并且构成说明书的一部分的附图示出了本公开的实施例,并且与描述一起用于解释本公开实施例的原理。在这些附图中,类似的附图标记用于表示类似的要素。下面描述中的附图是本公开的一些实施例,而不是全部实施例。对于本领域技术人员来讲,在不付出创造性劳动的前提下,可以根据这些附图获得其他的附图。
图1是相关技术中对准标记。
图2是根据一示例性实施例示出的半导体结构的对准标记的示意图。
图3是根据一示例性实施例示出的半导体结构的对准标记的示意图。
图4是根据一示例性实施例示出的半导体结构的对准标记的示意图。
图5是根据一示例性实施例示出的半导体结构的对准标记的示意图。
图6是根据一示例性实施例示出的半导体结构的对准标记的示意图。
图7是根据一示例性实施例示出的半导体结构的对准标记的示意图。
图8是根据一示例性实施例示出的半导体结构的示意图。
附图标记:
10、对准标记;
11、直线型标记单元;111、第一直线;112、第二直线;113、第三直线;114、第四直线;115、第五直线;116、第六直线;117、第七直线;118、第八直线;
12、L型标记单元;121、第一折线;1211、第一结构;1212、第二结构;122、第二折线;1221、第三结构;1222、第四结构;
13、十字型标记单元;131、第一十字;132、第二十字;
20、基底;21、切割道区;22、晶粒。
具体实施方式
为使本公开实施例的目的、技术方案和优点更加清楚,下面将结合本公开实施例中的附图,对公开实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本公开一部分实施例,而不是全部的实施例。基于本公开中的实施例,本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本公开保护的范围。需要说明的是,在不冲突的情况下,本公开中的实施例及实施例中的特征可以相互任意组合。
晶圆(Wafer)加工后能够形成多个晶粒(Die),位于相邻晶粒之间的晶圆形成切割道区。沿切割道区对晶圆进行切割,能够使得晶圆变成多个独立的晶粒,封装后的晶粒即可形成芯片(Chip)。
参照图1,图1示出了一种单边对准标记。光刻机的对准系统(alignment system)通过对单边准标记将掩模板与晶圆进行对准,单边对准标记的线长D’比如2μm,线宽W’比如0.02μm,该种单边对准标记尺寸小,其由于只有一个标记图形用于实现对准,在量测时会有较大误差。
并且,目前通常将对准标记设置在切割道区,从而在制作过程中,无法直接得到晶粒中图案的偏移情况,影响晶粒的产品良率。
本公开提供了一种半导体结构的对准标记,对准标记包括多个标记单元,每个标记单元的形貌相同,多个标记单元之间以相对预设位置设置,从而形成了以双层形式布置的对准标记,由于对准标记中的标记单元不止一个,因此,在对准时多个标记单元可以形成多个参照,提升了对准精度。
本公开示例性的实施例中,如图8所示,示出了一种半导体结构的对准标记10,对准标记10可以设置于基底20上,基底20比如可以是晶圆。在晶圆加工过程中,光刻机的对准系统能够根据对准标记10将掩模板与晶圆对准,使得晶圆上的指定位置得到曝光,例如,可以对晶圆上的晶粒22进行光刻,以将掩模板中的电路图案转移至晶粒22中,也可以对完成电路结构的晶圆进行切割,将晶圆切割成多个独立的晶粒22。
本实施例中,如图2、图3、图4和图7所示,对准标记10包括多个标记单元,每个标记单元的形貌相同,每个标记单元的结构简单,方便进行加工。其中,根据标记单元的形状分类,标记单元包括直线型标记单元11、十字型标记单元13、L型标记单元12中的任意一种或多种。其中,每个标记单元无论设置为什么形状,整个标记单元的宽度均为预设宽度,预设宽度比如可以是90nm~100nm,例如90nm、92nm、97nm、100nm等。
在一个示例中,如图7所示,示出了一种对准标记10,对准标记10包括多个直线型标记单元11,不同的直线型标记单元11之间呈预设夹角,预设夹角比如可以30°、45°、60°、90°等。
具体地,参照图7,直线型标记单元11包括第一直线111、第二直线112、第三直线113和第四直线114,第一直线111和第三直线113相互平行且在y方向上延伸,第二直线112和第四直线114相互平行且在x方向上延伸,第一直线111的延长线与第二直线112和第四直线114的延长线垂直相交,从而对准系统能够控制掩模板与晶圆上的第一直线111和第三直线113进行对准,实现x方向上对准掩模板和晶圆。同理,对准系统能够通过第二直线112和第四直线114,在y方向上对掩模板和晶圆进行对准,此处不再赘述原理。
在另一个示例中,如图2、图3和图6所示,图2和图3示出了一种L型标记单元12,L型标记单元12包括第一折线121和第二折线122,第一折线121包括相互垂直连接的第一结构1211和第二结构1212,第二折线122包括相互垂直连接的第三结构1221和第四结构1222。其中,第二折线122可以是第一折线121在水平方向(参照图2中所示x方向和y方向上)平移得到,第二折线122也可以与第一折线121呈中心对称设置(参照图2和图3)。
其中,多个标记单元之间以相对预设位置设置。参照图2至图4,多个标记单元之间可以是绕预设点成中心对称。参照图5至图7,多个标记单元也可以是在水平方向上平移错开设置。
本公开实施例中,将多个形貌相同的标记单元相对预设位置进行设置,作为半导体结构的对准标记,与相关技术中的单边对准标记相比,量测稳定性提高,能够减小光刻、切割时的误差,提高了半导体结构的良率。
在一个示例性实施例中,如图2至图8所示,示出了一种半导体结构的对准标记10,对准标记10包括多个标记单元,每个标记单元的形貌相同,多个标记单元之间以相对预设位置设置。如图2至图4所示,多个标记单元呈中心对称设置。中心对称,即把一个图形绕着某一点旋转180°,如果它与另一个图形能够完全重合,可以说这两个图形关于这个点对称或者中心对称。
参照图2和图3,示出了一种L型标记单元12,L型标记单元12包括第一折线121和第二折线122,第一折线121和第二折线122关于点O(未示出)对称。中心对称设置的第一折线121和第二折线122构成的L型标记单元12,在x方向和y方向上长度最短,从而减小占用区域的面积,实现设置于极窄的切割道区21,以及能够设置于晶粒22的内部。其中,参照图8,在对准标记10设置于晶粒22内部时,对准系统能够根据对准标记10判断晶粒22内的图案是否存在偏移,有利于线上制程的监控与改善。
在一个实施例中,参照图2,图2示出了一种L型标记单元12,并且L型标记单元12的第一折线121和第二折线122相互连接。具体地,第一折线121的第一结构1211与第二折线122的第四结构1222连接,第一折线121的第二结构1212与第二折线122的第三结构1221连接,相互连接的第一折线121和第二折线122围成封闭的矩形。在一个示例中,第一折线121的第一结构1211和第二结构1212的长度均为D2时,即第一结构1211的长度与第二结构1212的长度相等,示例性的,长度D2为8000nm时,第一折线121和第二折线122能够围成正方形轮廓的对准标记10。
在另一个实施例中,参照图3,图3示出了一种L型标记单元12,并且L型标记单元12的第一折线121和第二折线122断开设置,断开设置的第一折线121和第二折线122之间存在第一缺口123和第二缺口124,其中,第一缺口123位于第一折线121的第一结构1211和第二折线122的第四结构1222之间。在一个示例中,第一结构1211在y方向上的长度D2为8000nm,第四结构1222的宽度为100nm时,第一缺口123在y方向上的宽度L3可以为1000nm。可以理解的是,第一折线121和第二折线122关于点O(未示出)对称设置,使得第一缺口123和第二缺口124关于点O对称,从而第一缺口123在y方向上的宽度也为1000nm。
在又一个实施例中,如图4所示,图4示出了一种十字型标记单元13,十字型标记单元13的第一十字131和第二十字132断开设置,断开设置的第一十字131和第二十字132之间存在缺口。其中,十字型标记单元13的参数可以与上述实施例中L型标记单元12的参数相同,此处不再赘述。
在一个示例性实施例中,如图2至图8所示,示出了一种半导体结构的对准标记10,对准标记10包括多个标记单元,每个标记单元的形貌相同,多个标记单元之间以相对预设位置设置。其中,如图5至图7所示,相邻的两个标记单元之间偏移设置。
在一个实施例中,如图5和图7所示,对于直线型标记单元11,直线型标记单元11的偏移方向为直线的宽度方向。
参照图5和图7,对准标记10包括多个标记组,每个标记组包括多个标记单元,相邻的标记单元相互平行。需要说明的是,在多个标记组中,至少存在两个标记组的标记单元的延长线能够相交,以实现对准系统能够根据相交的直线在x方向和y方向上进行对准。
在一个示例中,参照图5,对准标记10包括两个标记组,每个标记组包括两个直线型标记单元11,具体地,第一直线111和第五直线115构成一个标记组,第二直线112和第六直线116构成一个标记组。可以理解的是,标记组还可以设置3个、4个、5个或者更多个,并且每个标记组中的标记单元也可以设置3个、4个、5个或者更多个,随着标记组和标记单元数量的增多,能够获取更精确的量测结果。本示例中,设置2个标记组,并且每个标记组均包括2个标记单元,实现对准标记10的工艺简单,并且能够实现更小的面积,从而用于较窄的切割道区21以及晶粒22中。
在另一个示例中,参照图7,对准标记10包括相互平行的两个标记组,每个标记组包括两对标记对,每对标记对包括两个相对设置的直线型标记单元11。具体地,标记单元包括第一直线111、第二直线112、第三直线113和第四直线114,以及由第一直线111向左(图7中所示x方向的反向)偏移得到的第五直线115,由第二直线112向下(图7中所示y方向的反向)偏移得到的第六直线116,由第三直线113向右(图7中所示x方向)偏移得到的第七直线117,由第四直线114向上(图7中所示y方向)偏移得到的第八直线118,其中,第一直线111和第五直线115构成一个标记对,第二直线112和第六直线116构成一个标记对,第三直线113和第七直线117构成一个标记对,第四直线114和第八直线118构成一个标记对。其中,第一直线111与第三直线113平行设置,第二直线112与第四直线114平行设置。其中,标记单元的每条直线长度D1均为4000nm时,第一直线111和第三直线113之间的距离L2可以为5600nm,第二直线112与第四直线114之间的距离可以为5600nm,每条直线偏移距离L1比如可以是1000nm。
在另一示例中(该示例未在附图示出),标记单元的第五直线可以是第一直线向右偏移得到,第六直线可以是第二直线向上偏移得到,第七直线可以是第三直线向左偏移得到,第八直线可以是第四直线向下偏移得到,其中,每条直线偏移的距离比如可以是1000nm。
在又一个示例中,第五直线、第六直线、第七直线和第八直线可以是其他偏移情况,例如,第五直线是由第一直线向右偏移得到,第六直线是由第二直线向下偏移得到,第七直线是由第三直线向左偏移得到,第八直线是由第四直线向上偏移得到。
在一个实施例中,对于非直线型的标记单元,标记单元的偏移方向可以为任意方向。
在一个示例中,参照图6,对于L型标记单元12,L型标记单元12包括第一折线121和第二折线122,第二折线122可以为第一折线121向右上方偏移得到。第二折线122与第一折线121的相对位置也可以是其他的偏移方向。
根据本公开一示例性实施例,如图8所示,示出了一种半导体结构,半导体结构包括基底20,基底20比如可以是晶圆,晶圆是由圆柱形的单晶硅柱切割形成的硅片。可以使用光刻、刻蚀、离子注入、PVD/CVD等工艺在基底上制作形成晶粒22,晶粒22阵列分布于基底20的表面,位于相邻晶粒22之间的基底20构成切割道区21,在晶粒22制作完成后,可以沿切割道区21对基底20进行切割,使得一体的基底20被分割成多个独立的晶粒22,对每个独立的晶粒22进行封装,能够形成芯片(Chip)。
参照图8,基底20上还设置有如上述实施例提供的半导体结构的对准标记10。
在一个实施例中,如图8所示,对准标记10可以设置于切割道区21,在晶粒22的光刻加工过程中,光刻机的对准系统控制掩模板上的对准标记10与切割道区21上的对准标记10对齐,使得掩摸板位于基底20上方的指定位置,从而掩摸板能够暴露基底20上的预设区域,以及对基底20上的其他区域进行遮挡保护,从而光刻机能够对基底20暴露的区域进行光刻等。
其中,对于设置在切割道区21上的对准标记10,通常设置于切割道区21靠近晶粒22拐角的位置处,以便于在拐角位置处形成明显的标记,提升对准准确性。
在一个实施例中,参照图8,对准标记10可以设置于晶粒22的预设区域。其中,晶粒22的预设区域比如晶粒22阵列区域(未示出)中的空闲位置,空闲位置比如阵列区域中不用形成器件的区域。晶粒22的预设区域比如晶粒22的虚设区域(未示出),虚设区域比如晶粒22中用于平衡金属密度的区域,虚设区域不用于传输电信号。
在本公开实施例中,可以使用3σ原则对对准标记的偏移量进行计算。
偏移量的计算公式如下:
Figure BDA0003722498550000051
上式中,σ:标准差,也即偏移量;
μ:均值,x=μ即图像的对称轴;
使用本公开提供的如图3所示的对准标记时,在L型标记单元12的线宽W2从90nm~100nm变化的过程中,使用3σ原则对准标记的偏移量进行计算,以及获取实际应用中的最大偏移量,可以得到偏移量均小于使用相关技术中对准标记(参照图1)时的偏移量。
使用如图7所示的对准标记时,在直线型标记单元11的线宽W1从90nm至100nm的变化过程中,使用3σ原则对对准标记的偏移量进行计算,以及获取实际应用中的最大偏移量,可以得到偏移量均小于使用相关技术中对准标记(参照图1)时的偏移量。
使用如图2所述的对准标记时,该L型标记单元的线宽W2可以为100nm,使用3σ原则对准标记的偏移量进行计算,以及获取实际应用中的最大偏移量,可以得到偏移量小于使用相关技术中对准标记(参照图1)时的偏移量。
并且,在使用3σ原则对本公开提供的对准标记的偏移量进行计算,以及获取实际应用中最大偏移量后,可以得到如图7所示的对准标记中,具体地,直线型标记单元11的直线长度L1=4000nm,线宽W1=100nm,偏移距离L1=1000nm,第一直线111与第三直线113之间的距离L2等于5600nm时,半导体结构的偏移量最小。
本说明书中各实施例或实施方式采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似部分相互参见即可。
在本说明书的描述中,参考术语“实施例”、“示例性的实施例”、“一些实施方式”、“示意性实施方式”、“示例”等的描述意指结合实施方式或示例描述的具体特征、结构、材料或者特点包含于本公开的至少一个实施方式或示例中。
在本说明书中,对上述术语的示意性表述不一定指的是相同的实施方式或示例。而且,描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施方式或示例中以合适的方式结合。
在本公开的描述中,需要说明的是,术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本公开和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本公开的限制。
可以理解的是,本公开所使用的术语“第一”、“第二”等可在本公开中用于描述各种结构,但这些结构不受这些术语的限制。这些术语仅用于将第一个结构与另一个结构区分。
在一个或多个附图中,相同的元件采用类似的附图标记来表示。为了清楚起见,附图中的多个部分没有按比例绘制。此外,可能未示出某些公知的部分。为了简明起见,可以在一幅图中描述经过数个步骤后获得的结构。在下文中描述了本公开的许多特定的细节,例如器件的结构、材料、尺寸、处理工艺和技术,以便更清楚地理解本公开。但正如本领域技术人员能够理解的那样,可以不按照这些特定的细节来实现本公开。
最后应说明的是:以上各实施例仅用以说明本公开的技术方案,而非对其限制;尽管参照前述各实施例对本公开进行了详细的说明,本领域技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分或者全部技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本公开各实施例技术方案的范围。

Claims (15)

1.一种半导体结构的对准标记,其特征在于,所述对准标记包括多个标记单元,每个所述标记单元的形貌相同,多个所述标记单元之间以相对预设位置设置。
2.根据权利要求1所述的半导体结构的对准标记,其特征在于,多个所述标记单元之间呈中心对称设置。
3.根据权利要求2所述的半导体结构的对准标记,其特征在于,呈中心对称设置的多个所述标记单元之间相互连接。
4.根据权利要求2所述的半导体结构的对准标记,其特征在于,呈中心对称设置的多个所述标记单元之间断开设置。
5.根据权利要求1所述的半导体结构的对准标记,其特征在于,相邻的两个所述标记单元之间偏移设置。
6.根据权利要求1至5任一项所述的半导体结构的对准标记,其特征在于,所述标记单元呈L型。
7.根据权利要求6所述的半导体结构的对准标记,其特征在于,所述对准标记包括两个呈L型的所述标记单元。
8.根据权利要求1至5任一项所述的半导体结构的对准标记,其特征在于,所述标记单元呈直线型。
9.根据权利要求8所述的半导体结构的对准标记,其特征在于,所述对准标记包括多个标记组,每个标记组包括多个所述标记单元,相邻的所述标记组相互平行。
10.根据权利要求1所述的半导体结构的对准标记,其特征在于,所述对准标记包括相互平行的两个标记组,每个所述标记组包括两对标记对,每对所述标记对包括两个相对设置的所述标记单元。
11.根据权利要求9所述的半导体结构的对准标记,其特征在于,每对所述标记对中相对的两个所述对准单元之间的距离相等。
12.根据权利要求1至5任一项所述的半导体结构的对准标记,其特征在于,所述标记单元的宽度为90纳米至100纳米。
13.一种半导体结构,其特征在于,所述半导体结构包括基底,所述基底上设置有如权利要求1至12中任一项所述的半导体结构的对准标记。
14.根据权利要求13所述的半导体结构,其特征在于,所述基底包括切割道区和晶粒,相邻的所述晶粒被所述切割道区分隔;
所述对准标记设置于所述基底的切割道区和/或所述晶粒的预设区域中。
15.根据权利要求14所述的半导体结构,其特征在于,所述预设区域包括所述晶粒的阵列区域中的空闲区域,和/或,所述晶粒的虚拟区域。
CN202210778227.3A 2022-06-30 2022-06-30 半导体结构的对准标记及半导体结构 Pending CN115172335A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210778227.3A CN115172335A (zh) 2022-06-30 2022-06-30 半导体结构的对准标记及半导体结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210778227.3A CN115172335A (zh) 2022-06-30 2022-06-30 半导体结构的对准标记及半导体结构

Publications (1)

Publication Number Publication Date
CN115172335A true CN115172335A (zh) 2022-10-11

Family

ID=83491540

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210778227.3A Pending CN115172335A (zh) 2022-06-30 2022-06-30 半导体结构的对准标记及半导体结构

Country Status (1)

Country Link
CN (1) CN115172335A (zh)

Similar Documents

Publication Publication Date Title
US8043928B2 (en) Efficient provision of alignment marks on semiconductor wafer
KR0137713B1 (ko) 중첩 오차 측정 패턴을 형성하는 단계를 포함하는 반도체 장치 제조방법
TWI775382B (zh) 一種疊對標記、疊對標記方法及疊對測量方法
CN115097691B (zh) 一种掩模板及形成方法
CN112201645A (zh) 套刻标识、晶圆的套刻误差测量方法及晶圆的堆叠方法
US5910830A (en) Liquid crystal display panels including alignment keys in the active regions thereof, and methods for manufacturing
US10707175B2 (en) Asymmetric overlay mark for overlay measurement
EP1128215B1 (en) Semiconductor wafer with alignment mark sets and method of measuring alignment accuracy
CN115172335A (zh) 半导体结构的对准标记及半导体结构
CN111505910B (zh) 套刻标记的对位方法
US20030044057A1 (en) Method of checking overlap accuracy of patterns on four stacked semiconductor layers
US6713883B1 (en) Mask set for compensating a misalignment between patterns
CN113515018A (zh) 一种60μm划片槽的对位标记设计方法
US10180624B1 (en) Systems and methods for forming contact definitions
CN115036251B (zh) 扇出封装晶圆的对位方法及扇出封装晶圆
CN221926931U (zh) 套刻标记
JPH10189425A (ja) アライメント方法、アライメント精度測定方法及びアライメント測定用マーク
KR960007621B1 (ko) 반도체 소자의 중첩 오차 보정방법
JP3285828B2 (ja) 半導体素子の誤整列測定パターン
KR100618689B1 (ko) 반도체 소자의 오버레이 버어니어 형성방법
CN115346960A (zh) 一种对准标记结构以及半导体器件
JPS6254432A (ja) 半導体装置
CN113219798A (zh) 晶圆半导体产品、掩膜版与光刻机
KR20020045744A (ko) 반도체 소자의 오버레이 마크
KR19980078285A (ko) 정렬 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination